JP2008015013A - 反射型液晶表示パネル及びそれに用いる半導体基板の製造方法 - Google Patents

反射型液晶表示パネル及びそれに用いる半導体基板の製造方法 Download PDF

Info

Publication number
JP2008015013A
JP2008015013A JP2006183259A JP2006183259A JP2008015013A JP 2008015013 A JP2008015013 A JP 2008015013A JP 2006183259 A JP2006183259 A JP 2006183259A JP 2006183259 A JP2006183259 A JP 2006183259A JP 2008015013 A JP2008015013 A JP 2008015013A
Authority
JP
Japan
Prior art keywords
liquid crystal
metal wiring
crystal display
wiring layer
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006183259A
Other languages
English (en)
Other versions
JP2008015013A5 (ja
JP4886396B2 (ja
Inventor
Sakae Hashimoto
栄 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006183259A priority Critical patent/JP4886396B2/ja
Publication of JP2008015013A publication Critical patent/JP2008015013A/ja
Publication of JP2008015013A5 publication Critical patent/JP2008015013A5/ja
Application granted granted Critical
Publication of JP4886396B2 publication Critical patent/JP4886396B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】層間絶縁膜のCMPでパターン密度差起因により発生する膜厚段差を低減することができる反射型液晶表示パネルの製造方法を提供することを目的とする。
【解決手段】トランジスタ106によって光の透過を制御され、液晶層121とトランジスタ106との間に反射電極117及び遮光層114が配置され、反射電極117は金属配線層111を介してトランジスタ106と接続される反射型液晶表示パネルの製造方法において、金属配線層111は、ダマシン法によって形成されることを特徴とする。
【選択図】図1

Description

本発明は、反射型液晶表示パネル及びそれに用いる半導体基板の製造方法に関し、特に、画質のムラを抑制して高画質の表示画像を得るための反射型液晶表示パネル及びそれに用いる半導体基板の製造方法に関する。
近年、プロジェクションディスプレイの高精細化、高輝度化が進展するにつれて、透過型の液晶表示パネルに対して光の利用効率の高い反射型の液晶表示パネルの実用化が進んでいる。
図12は、特許文献1に記載された従来の反射型液晶表示パネルの断面構造を示す図である。
図12に示すように、従来の反射型液晶表示パネルでは、シリコン基板11にゲート電極13a、ソース12a、ドレイン12bからなるMOSトランジスタが形成される。
そして、その上に層間絶縁膜14、15、18、19、中間配線17a、データバスライン17b及び接続プラグ16a、20aを形成し、層間絶縁膜19の表面をCMP研磨した後、反射電極21を形成する。
その後、反射電極21の上にカバー膜22としてSiN膜を形成する。
次に、カバー膜22の上にSOGを塗布して、反射電極21間の隙間をSOG膜23で埋め込む。
次いで、カバー膜22をストッパとしてSOG膜23をCMP研磨し、表面を平坦化して形成していた。
この製造方法によると、層間絶縁膜15、19をCMP研磨により平坦化し、かつ反射電極上のカバー膜を研磨ストップ層として、表面酸化防止膜を平坦化形成する。
このことにより最上層表面が平坦化された反射型液晶表示パネルを提供することができる。
最上層表面が平坦化された場合、対向電極とのギャップばらつきが抑制でき、シリコン基板側と対向電極間に注入形成される液晶層の厚みを均一化しやすい。
特開2001-242485号公報
しかしながら、上記従来技術では、中間配線17a、データバスライン17bを金属配線層の成膜とエッチングにより形成する。
すなわち、層間絶縁膜19を平坦化して形成する際に、画素領域の中間配線17a、データバスライン17bのパターン密度が駆動回路パターンとして同時に形成される画素以外の領域のパターン密度と必ずしも同等でない。
そのため、パターン疎密による層間絶縁膜19の膜厚ムラが生じる。
図13(a)は、密(高密度)パターン及び疎(低密度)パターン上に層間絶縁膜を成膜し、その後CMP研磨により平坦化したときの膜厚分布を模式的に示した図である。
CMPでは、研磨初期には、凸部にのみ荷重がかかるが、一般に、研磨速度は単位面積あたりの荷重により変化する。
したがって、相対的に凸部の面積が小さいすなわち疎(低密度)パターン上の方が、凸部の面積の大きいすなわち密(高密度)パターン上よりも、単位面積あたりの荷重が相対的に高くなるため、研磨速度が速い。
そのため、図13(a)に示すように、研磨後に層間絶縁膜の膜厚分布が生じるのである。
図13(b)は、実験により、CMP研磨後の層間絶縁膜膜厚のパターン密度依存性を評価した結果を示すものである。
ここでは、図13(a)に示したように段差6000Åの上に、層間絶縁膜をプラズマCVD法で21000Å成膜して、その後、パターン密度50%の凸パターン上が約9000Åになるよう研磨した。
図13から、パターン密度50%前後では、パターン密度が10%異なると、研磨後の層間絶縁膜の膜厚が約500Å異なることがわかる。
均質でムラの少ない画質を得るための液晶層の厚みばらつき、すなわちシリコン基板側と対向電極とのギャップばらつきは、ギャップの絶対量の3%以下という指標がある。この指標に基づくと、ギャップの絶対値が2μmとすると、ウエハの表面平坦度ばらつきは600Å以下しか許容されないことになる。
したがって、仮に画素領域と画素以外の領域でパターン密度が10%異なっていたとすると、1回の層間絶縁膜の平坦化で層間絶縁膜の膜厚段差が500Å生じることとなる。
この場合、他の要素、例えばシリコン基板自体や、層間絶縁膜成膜の膜厚分布によるばらつきでのマージンがほとんどなくなることになる。
上記の回避策として、パターン密度差を画素領域と画素以外の領域で極力近づけるためにダミーパターンを配置してCMPによる研磨量のばらつきを低減する方法は有効な手段である。
しかしながら、ダミーパターンを発生することによる設計負荷の増大を招いたり、チップをダイシングソーで分断するスクライブラインに金属配線層を配置することによる発塵などの新たな課題が発生する。
また、上記CMP固有の問題を回避するために、CMPによる層間絶縁膜の平坦化を行わず、レジストエッチバック法による平坦化を実施する方法もある。
しかし、この方法では、配線の微細化に伴うフォトリソグラフィ工程での縮小投影露光の焦点深度の確保が困難になるなどの課題があり、大面積チップや画素の微細化には適していない。
そこで、本発明は、層間絶縁膜のCMPでパターン密度差起因により発生する膜厚段差を低減することができる反射型液晶表示パネルの製造方法を提供するものである。
本発明は、上記課題を解決するための手段として、トランジスタと、該トランジスタの上方に配置された金属配線層と、前記金属配線層の上方に配置された反射電極層と、を含む半導体基板を有する反射型液晶表示パネルの製造方法において、前記金属配線層は、ダマシン法によって形成されることを特徴とする。
また、本発明は、反射型液晶表示パネルに用いられる半導体基板の製造方法であって、前記半導体基板は、トランジスタと、該トランジスタの上方に配置された金属配線層と、前記金属配線層の上方に配置された反射電極層と、を有しており、前記金属配線層は、ダマシン法によって形成されることを特徴とする。
また、本発明は、反射型液晶表示パネルに用いられる半導体基板の製造方法であって、前記半導体基板に備えられたトランジスタ上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜に接続孔を形成する工程と、前記第1の絶縁膜及び接続孔上に第2の絶縁膜を形成する工程と、少なくとも前記接続孔上の領域の前記第2の絶縁膜を除去する工程と、前記第2の絶縁膜上に金属材料を形成する工程と、前記領域以外の前記金属材料を除去して金属配線層を形成する工程と、前記金属配線上に少なくとも第3の絶縁膜を介して反射電極層とを形成する工程と、を有することを特徴とする。
本発明によれば、主に、液層駆動の回路を構成する下層側配線層(第1の金属配線層又は必要に応じて第2の金属配線層)をダマシン法で形成したことにより、CMPによる平坦化工程に起因する層間絶縁膜のばらつきを低減できる。
これにより、シリコン基板側と対向電極とのギャップばらつきを低減できるため、厚さの均一な液晶層を形成することができ、画質のムラを抑制して高画質の表示画像を得るための反射型液晶表示パネルを提供することができる。
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
(第1の実施形態)
図1は、本発明の一実施形態としての反射型液晶表示パネルの製造方法によって製造された反射型液晶表示パネルの構造を示す断面図である。
図1に示すように、半導体基板としてのシリコン基板100上にゲート電極101、ソース102及びドレイン103を備えるMOSトランジスタ106が形成される。本実施の形態では、シリコン基板として単結晶のシリコン基板を用いている。
ソース102は、第1の接続孔105、第1の金属配線層111、第2の接続孔113及び第3の接続孔116を介して反射電極117と電気的に接続されている。
そのため、反射電極117は対向基板123側からの入射光130を反射するとともに、液晶層121に対して選択的に駆動電圧を印加することができる。
反射電極117は、反射率が可視光域で90%以上と高く、一般にLSIの金属配線材料として用いられている純アルミニウム、シリコン又は銅を数重量%以下添加したアルミニウムを用いている。
また、反射電極117の画素間領域119より侵入した入射光がMOSトランジスタ部106に到達するのを防止するため、遮光層114が形成されている。
反射電極117上には平坦化層118と、液晶層121の配向性を揃えるための配向膜120とが形成され、その上に液晶層121、対向電極122、対向基板123が形成される。
次に、図2〜図5を用いて、図1に示した反射型液晶表示パネルの製造方法を示す。
図2に示すように、シリコン基板100の上に、絶縁膜を介してゲート電極101を形成し、ゲート電極101の両側にイオン注入法等によりソース102及びドレイン103を形成する。
次に、NSG(Nondoped Silica Glass)、BPSG(Boron doped Phosphosilicate Glass)等の材料からなる第1の層間絶縁膜104を形成する。
成膜は、減圧CVD法、常圧CVD法等を用いて行い、平坦化は、CMP(Chemical Mechanical Polishing)法やレジストエッチバック法を用いて行う。
さらに、フォトリソグラフィとドライエッチングによって第1の接続孔105を開口する。
そして、開口した第1の接続孔105にTi(チタン)、TiN(窒化チタン)等を積層し、Wエッチバック又はW−CMP工程により平坦化した。
次いで、図3に示すように、第2の層間絶縁膜110をプラズマCVD法等で形成し、次いで、後記するダマシン法で第1の金属配線層111を形成する。
具体的には、第2の層間絶縁膜110の一部すなわち、第1の金属配線層111の形成される領域をドライエッチングで除去する。その後、バリアシード層としてTa(タンタル)、TaN(窒化タンタル)を積層した後、電解メッキでCu(銅)を成膜し、その後Cu−CMPで金属配線領域以外のCuを除去することで、第1の金属配線層111が形成される。
次いで、図4に示すように、第3の層間絶縁膜112をプラズマCVD法等で形成し、フォトリソグラフィとドライエッチングによって第2の接続孔113を開口する。そして、Ti(チタン)、TiN(窒化チタン)等を開口した第1の接続孔105に積層し、Wエッチバックにより平坦化した。
さらに、スパッタ法等により、純アルミニウム、シリコン又は銅を数重量%以下添加したアルミニウム金属膜を成膜しフォトリソグラフィとドライエッチングにより遮光層114を形成する。
次いで、図5に示すようにプラズマCVD法と、必要に応じてCMP法やレジストエッチバック法による平坦化工程で第4の層間絶縁膜115を形成する。
次いで、フォトリソグラフィとドライエッチングによって第3の接続孔116を開口し、Ti(チタン)、TiN(窒化チタン)等を開口した第1の接続孔105に積層し、Wエッチバック又はW−CMP工程により平坦化した。
さらに、スパッタ法等により、純アルミニウム、シリコン又は銅を数重量%以下添加したアルミニウムを成膜しフォトリソグラフィとドライエッチングにより反射電極117を形成する。
さらに、プラズマCVD法と、必要に応じてCMP法やレジストエッチバック法による平坦化工程で平坦化層118を形成する。
次いで、図6に示すように液晶層121に配向性を持たせるための配向膜120を形成する。
そして、反射電極117と、別途作成したITO(インジウム錫酸化膜)などの透明導電性材料からなる対向電極122が形成された対向基板123とをシール材を介して対向させる。そして、液晶注入口から液晶を注入して、液晶層121を形成する。
最後に、液晶注入口を封止することで図1に示した反射型液晶表示パネルが製造される。
次に、図7〜図10を用いて、本発明の第1の実施形態における反射型液晶表示パネルのボンディングパッドの製造方法について説明する。
本実施形態では、反射型液晶表示パネルの表面平坦度を向上させるために、後記するダマシン法で第1の金属配線層を形成している。
第1の金属配線層として用いる材料としては、銅が広く用いられている。
しかしながら、一般に銅を用いて直接ワイヤボンディングすると密着不良などになってしまうことがある。
したがって、本実施形態では、ボンディングパッドの上層がアルミニウム系の材料になるようにした。
図7に示すように、第2の層間絶縁膜110をプラズマCVD法等で形成し、次いで、後記するダマシン法で第1の金属配線層111を形成する。
次いで、図8に示すように第3の層間絶縁膜112をプラズマCVD法等で形成し、フォトリソグラフィとドライエッチングによりボンディングパッド部を開口した。
次いで、開口したボンディングパッド部にTi、TiN等からなるバリアメタルとWを積層し、Wエッチバックによって第3の層間絶縁膜112を平坦化する。
ボンディングパッド部は通常60μm角以上のサイズであるため積層されたWは、Wエッチバックによりほぼ完全に除去され、ボンディングパッド部には残存しない。
次いで、スパッタ法等により、純アルミニウム、シリコン又は銅を数重量%以下添加したアルミニウム金属膜を成膜する。そして、フォトリソグラフィとドライエッチングにより遮光層114の一部を第1の金属配線層111で形成したボンディングパッド上に積層する。
次いで、図9に示すように、プラズマCVD法と、必要に応じてCMP法やレジストエッチバック法による平坦化工程で第4の層間絶縁膜115を形成する。そして、フォトリソグラフィとドライエッチングによりボンディングパッド部を再び開口した。
次いで、開口したボンディングパッド部にTi、TiN等からなるバリアメタルとWを積層し、Wエッチバックによって平坦化する。
図8と同様に、ボンディングパッド部は通常60μm角以上のサイズであるため、積層されたWは、Wエッチバックによりほぼ完全に除去され、ボンディングパッド部には残存しない。
次いで、スパッタ法等により、純アルミニウム、シリコン又は銅を数重量%以下添加したアルミニウム金属膜を成膜する。そして、フォトリソグラフィとドライエッチングにより反射電極117の一部を遮光層114の一部で形成したボンディングパッド上に積層する。
さらに、図10に示すように、プラズマCVD法と、必要に応じてCMP法やレジストエッチバック法による平坦化工程で平坦化層118を形成する。そして、フォトリソグラフィとドライエッチングによりボンディングパッド部を再び開口した。
この工程により形成された、ボンディングパッド部は、最上表面が純アルミニウム、シリコン又は銅を数重量%以下添加したアルミニウム金属膜で構成される。そのため、従来のアルミ系配線材料を用いたデバイスと同様、ワイヤボンディングが容易で、かつ、そのために特別に工程を増やす必要もない。
ダマシン法では、Cu等の金属膜をCMPにより配線領域以外を除去するが、層間絶縁膜に対する研磨速度は、金属配線層に対して十分低い。また、層間絶縁膜の研磨量も概ね500〜2000Å以下と小さいことから、膜厚ばらつきへの影響は小さい。
また、第1の金属配線層はダマシン法で形成されるが、遮光層及び反射電極のうち少なくとも反射電極は、反射率の高いアルミ系材料で形成する。そのため、この層を電極パッドに適用することにより、ダマシン法で用いた材料に依らず、ワイヤボンディングを容易にとることが可能である。
なお、遮光層及び反射電極の上層側に形成される層間絶縁膜は、CMPによる平坦化処理をしても良い。これは、回路形成で用いる配線層の厚さが概ね4000〜8000Å程度であるのに対し、遮光層、反射電極に機能的に必要な膜厚は500〜2000Å程度と薄いため、平坦化に必要な研磨量を低減できる。その結果、研磨後の層間絶縁膜のばらつきへの影響が軽微であるためである。
(第2の実施形態)
第1の実施形態では、回路駆動させる配線層として第1の金属配線層のみについて説明したが、金属配線層を2層形成する場合も同様である。
ここでは、図11を用いて第1の実施形態との差異のみ説明する。
第1の実施形態と同様、第1の金属配線層111を形成後、第2の層間絶縁膜200を形成する。
そして、後記するデュアルダマシン法で、銅で第2の接続孔201と第2の金属配線層202を一体化形成する。
ボンディングパッド部の構成については、それぞれ第1の実施形態の図4〜図6及び図7〜10に説明したものと同様なので省略する。
ダマシン法とは金属膜の形成方法の一種である。あらかじめ下地となる絶縁膜に溝パターンを形成した後、絶縁膜の全面に導電性膜を形成し、形成された導電性膜の表面を研磨するなどして、溝部分に埋め込まれた配線層を形成する技術のことをいう。
ダマシン法には、シングルダマシン法とデュアルダマシン法の二種類がある。
シングルダマシン法は、下地の絶縁膜中に埋め込まれた配線層のみをダマシン法で形成するものである。
デュアルダマシン法は、下地の絶縁膜中に埋め込まれた配線層を形成すると同時に、コンタクトホールやスルーホール(又は、ビアホール)の金属層もダマシン法で形成するものである。デュアルダマシン法では、まず、あらかじめ下地の絶縁膜中にコンタクトホールやスルーホールと配線層用の溝パターンを形成する。その後、全面に金属などの導電性膜を形成し、形成された導電性膜の表面を研磨するなどして、溝部分に埋め込まれた配線層とコンタクトホールやスルーホールなどを形成するものである。
本発明は、プロジェクションディスプレイなどに利用される反射型液晶表示パネルに利用可能である。
本発明の一実施形態としての反射型液晶表示パネルの製造方法によって製造された反射型液晶表示パネルの構造を示す断面図である。 本発明の一実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。 本発明の一実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。 本発明の一実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。 本発明の一実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。 本発明の一実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。 本発明の第1の実施形態における反射型液晶表示パネルのボンディングパッドの製造方法を示す断面図である。 本発明の第1の実施形態における反射型液晶表示パネルのボンディングパッドの製造方法を示す断面図である。 本発明の第1の実施形態における反射型液晶表示パネルのボンディングパッドの製造方法を示す断面図である。 本発明の第1の実施形態における反射型液晶表示パネルのボンディングパッドの製造方法を示す断面図である。 本発明の一実施形態としての反射型液晶表示パネルの製造方法によって製造された反射型液晶表示パネルを示す断面図である。 従来の反射型液晶表示パネルの断面構造を示す図である。 従来の反射型液晶表示パネルにおける課題を詳細に説明するための図である。
符号の説明
100 シリコン基板
101 ゲート電極
102 ソース
103 ドレイン
104 第1の層間絶縁膜
105 第1の接続孔
106 MOSトランジスタ
110 第2の層間絶縁膜
111 第1の金属配線層
112 第3の層間絶縁膜
113 第2の接続孔
114 遮光層
115 第4の層間絶縁膜
116 第3の接続孔
117 反射電極
118 平坦化層
119 画素間領域
120 配向膜
121 液晶層
122 対向電極
123 対向基板
130 入射光
200 第2の実施形態における第2の層間絶縁膜
201 第2の実施形態における第2の接続孔
202 第2の実施形態における第3の金属配線層

Claims (9)

  1. トランジスタと、該トランジスタの上方に配置された金属配線層と、前記金属配線層の上方に配置された反射電極層と、を含む半導体基板を有する反射型液晶表示パネルの製造方法において、
    前記金属配線層は、ダマシン法によって形成されることを特徴とする反射型液晶表示パネルの製造方法。
  2. 前記半導体基板は、前記金属配線層と前記反射電極層との間に配置された遮光層を有しており、前記金属配線層上には、前記遮光層及び前記反射電極の少なくともいずれか一方が積層されることを特徴とする請求項1記載の反射型液晶表示パネルの製造方法。
  3. 前記半導体基板は、前記トランジスタと前記金属配線層との間に配置された第1の絶縁膜と、前記第1の絶縁膜上に配置され、前記金属配線層と略同等の厚さを有する第2の絶縁膜と、を有することを特徴とする請求項1又は2記載の反射型液晶表示パネルの製造方法。
  4. 前記半導体基板は、前記金属配線層と前記遮光層との間に配置された第2の金属配線層を更に有しており、前記第2の金属配線層は、ダマシン法によって形成されることを特徴とする請求項1から3のいずれか1項記載の反射型液晶表示パネルの製造方法。
  5. 前記半導体基板は、単結晶半導体基板を有し、前記トランジスタは前記単結晶半導体基板に設けられたMOSトランジスタであることを特徴とする請求項1から4のいずれか1項記載の反射型液晶表示パネルの製造方法。
  6. 前記金属配線層の材料には、銅若しくはアルミニウム、又はこれらの金属を主成分とする材料を用いることを特徴とする請求項1記載の反射型液晶表示パネルの製造方法。
  7. 前記反射電極層の材料には、アルミニウム又はアルミニウムを主成分とする材料を用いることを特徴とする請求項1記載の反射型液晶表示パネルの製造方法。
  8. 反射型液晶表示パネルに用いられる半導体基板の製造方法であって、
    前記半導体基板は、トランジスタと、該トランジスタの上方に配置された金属配線層と、前記金属配線層の上方に配置された反射電極層と、を有しており、
    前記金属配線層は、ダマシン法によって形成されることを特徴とする半導体基板の製造方法。
  9. 反射型液晶表示パネルに用いられる半導体基板の製造方法であって、
    前記半導体基板に備えられたトランジスタ上に第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜に接続孔を形成する工程と、
    前記第1の絶縁膜及び接続孔上に第2の絶縁膜を形成する工程と、
    少なくとも前記接続孔上の領域の前記第2の絶縁膜を除去する工程と、
    前記第2の絶縁膜上に金属材料を形成する工程と、
    前記領域以外の前記金属材料を除去して金属配線層を形成する工程と、
    前記金属配線上に少なくとも第3の絶縁膜を介して反射電極層と形成する工程と、を有することを特徴とする半導体基板の製造方法。
JP2006183259A 2006-07-03 2006-07-03 反射型液晶表示パネルに用いられる半導体基板の製造方法 Expired - Fee Related JP4886396B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006183259A JP4886396B2 (ja) 2006-07-03 2006-07-03 反射型液晶表示パネルに用いられる半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006183259A JP4886396B2 (ja) 2006-07-03 2006-07-03 反射型液晶表示パネルに用いられる半導体基板の製造方法

Publications (3)

Publication Number Publication Date
JP2008015013A true JP2008015013A (ja) 2008-01-24
JP2008015013A5 JP2008015013A5 (ja) 2009-08-13
JP4886396B2 JP4886396B2 (ja) 2012-02-29

Family

ID=39072122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006183259A Expired - Fee Related JP4886396B2 (ja) 2006-07-03 2006-07-03 反射型液晶表示パネルに用いられる半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP4886396B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013076848A (ja) * 2011-09-30 2013-04-25 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、電子機器
JP2015114433A (ja) * 2013-12-10 2015-06-22 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US10158076B2 (en) 2016-10-19 2018-12-18 Samsung Display Co,. Ltd. Display device and a method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162980A (ja) * 1997-11-26 1999-06-18 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000138221A (ja) * 1998-11-02 2000-05-16 Canon Inc 半導体装置及び液晶表示装置
JP2001100658A (ja) * 1999-09-30 2001-04-13 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
JP2001174850A (ja) * 1999-12-13 2001-06-29 Chartered Semiconductor Mfg Ltd Lcd−オン−シリコンデバイスにおける光の漏洩を低減する方法
JP2002357820A (ja) * 2001-06-01 2002-12-13 Fuji Film Microdevices Co Ltd 反射型液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162980A (ja) * 1997-11-26 1999-06-18 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000138221A (ja) * 1998-11-02 2000-05-16 Canon Inc 半導体装置及び液晶表示装置
JP2001100658A (ja) * 1999-09-30 2001-04-13 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
JP2001174850A (ja) * 1999-12-13 2001-06-29 Chartered Semiconductor Mfg Ltd Lcd−オン−シリコンデバイスにおける光の漏洩を低減する方法
JP2002357820A (ja) * 2001-06-01 2002-12-13 Fuji Film Microdevices Co Ltd 反射型液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013076848A (ja) * 2011-09-30 2013-04-25 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、電子機器
JP2015114433A (ja) * 2013-12-10 2015-06-22 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US10158076B2 (en) 2016-10-19 2018-12-18 Samsung Display Co,. Ltd. Display device and a method of manufacturing the same

Also Published As

Publication number Publication date
JP4886396B2 (ja) 2012-02-29

Similar Documents

Publication Publication Date Title
US7700389B2 (en) Method of improving the flatness of a microdisplay surface and method of manufacturing liquid crystal on silicon (LCOS) display panel the same
US8098351B2 (en) Self-planarized passivation dielectric for liquid crystal on silicon structure and related method
US8659727B2 (en) Barriers for reflective pixel electrodes of display devices and methods
JP2002258325A (ja) 薄膜トランジスタ液晶表示装置
KR100684698B1 (ko) 반사형 액정 표시 장치용 모듈의 제조 방법
JP5040222B2 (ja) 表示装置
JP2007049089A (ja) 半導体装置およびその製造方法
JP2007193200A (ja) 半導体装置の製造方法及び反射型液晶表示装置の製造方法
CN101399199A (zh) 清洗金属层、形成导电插塞及硅基液晶显示器的方法
JP4886396B2 (ja) 反射型液晶表示パネルに用いられる半導体基板の製造方法
CN101398578B (zh) 电容器、硅基液晶显示器及制作方法
JP2000330129A (ja) 液晶表示装置およびその製造方法
US8993368B2 (en) Method for manufacturing an opto-microelectronic device
JP2003289072A (ja) 平坦化膜を有する基板及び表示装置用基板、並びにそれら基板の製造方法
US8339553B2 (en) Method and structure for top metal formation of liquid crystal on silicon devices
CN110928033A (zh) 硅基液晶器件及其制造方法和硅基液晶显示面板
CN100517038C (zh) 硅基液晶显示器单元及其形成方法
US7528907B2 (en) Methods of forming mirror layers and structures thereof
JP2000352725A (ja) 液晶表示基板及びその製造方法、並びに液晶表示装置
JP2014013389A (ja) 電気光学装置用基板、電気光学装置、電子機器及び投射型表示装置
JPH1092811A (ja) 半導体装置、その製造方法及び反射型液晶表示装置
JP2004004337A (ja) 反射型液晶表示装置
CN101315502B (zh) 改善微反射镜间介质层缺陷及制作硅基液晶显示器的方法
JP5241141B2 (ja) アクティブマトリクス基板、液晶表示装置、液晶プロジェクタ及びリアプロジェクション装置
JP5874394B2 (ja) 半導体装置とその製造方法、及び反射型液晶表示装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080207

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090630

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4886396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees