JP5241141B2 - アクティブマトリクス基板、液晶表示装置、液晶プロジェクタ及びリアプロジェクション装置 - Google Patents

Description

本発明は、アクティブマトリクス基板、液晶表示装置、液晶プロジェクタシステム及びアクティブマトリクス基板の製造方法に関わり、特に、焼きつきのなく、配向性の安定した、高コントラストの表示画像を得るアクティブマトリクス基板、液晶表示装置、液晶プロジェクタシステム及びリアプロジェクション装置に関する。

近年、プロジェクションディスプレイの高精細化、高輝度化が進展するにつれて、透過型の液晶表示素子に対して光の利用効率の高い、反射型の液晶表示素子の実用化が進んでいる。

図１４は、特許文献１に記載された反射型液晶素子の断面構造を示している。

図１４に示すように、従来の反射型液晶素子では、シリコン基板１１にゲート電極１３ａ、ソース１２ａ、ドレイン１２ｂからなるＭＯＳトランジスタが形成されている。

その上に層間絶縁膜１４、１５、１８、１９、中間配線１７ａ、データバスライン１７ｂ及び接続プラグ１６ａ、２０ａが形成される。

そして、層間絶縁膜１９の表面をＣＭＰ(Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ)処理した後、画素電極２１が形成される。

その後、画素電極２１の上にカバー膜２２としてシリコン窒化膜を形成する。

次に、カバー膜２２の上にＳＯＧを塗布して、画素電極２１間の隙間をＳＯＧ膜２３で埋め込む。

次いで、カバー膜２２をストッパとしてＳＯＧ膜２３をＣＭＰ処理し、表面を平坦化して形成していた。

この製造方法によると、層間絶縁膜１５、１９をＣＭＰ処理により平坦化し、かつ画素電極上のカバー膜を研磨ストップ層として、表面酸化防止膜を平坦化形成する。

こうすることにより最上層表面が平坦化された反射型液晶素子を提供することができる。

最上層表面が平坦化された場合、対向電極とのギャップばらつきが抑制でき、シリコン基板側と対向電極間に注入形成される液晶層の厚みを均一化しやすい。

上記従来技術では、平坦化する手段として電極のカバー膜２２にＣＭＰのストッパとしてシリコン窒化膜を用いている。
特開２００１−２４２４８５号公報

しかしながら、特許文献１に記載されたＣＭＰ処理では、ＳＯＧ膜２３とシリコン窒化膜であるカバー膜２２の研磨速度の選択比が十分高くなく、ＣＭＰ処理後に残ったカバー膜であるシリコン窒化膜の膜厚のばらつきも大きくなる。

カバー膜２２の膜厚がばらつくことにより、干渉が生じ、それによって輝度が低下する可能性があった。

そこで、本発明は、上記の課題を解決することを目的とする。

本発明は、上記課題を解決するための手段として、液晶表示装置に用いられ、透明導電性材料からなる対向電極を有する対向基板との間に液晶層が配置されるアクティブマトリクス基板において、複数の層間絶縁膜と複数の導電層とが交互に積層されていて、前記複数の層間絶縁膜のうちの最上層の層間絶縁膜は平坦化されていて、前記最上層の層間絶縁膜上には、複数の画素電極を有する画素領域が配置されていて、前記複数の画素電極は純アルミニウム、又は、シリコン又は銅を数重量％以下添加したアルミニウムからなり、前記複数の画素電極の間には隙間を有していて、プラズマＣＶＤ法で形成されて前記複数の画素電極上及び前記隙間に配置された酸化ケイ素からなる絶縁膜を有していて、前記アクティブマトリクス基板の法線方向に対して傾きを持たせて前記絶縁膜上に酸化ケイ素が斜方蒸着されることにより前記絶縁膜上に配置された斜方蒸着膜を有していて、前記画素電極の膜厚は５０ｎｍ以上２００ｎｍ以下であって前記絶縁膜の膜厚が５ｎｍ以上１０ｎｍ以下であり、前記画素電極上の表面と前記隙間の表面までの距離を示すＴが前記隙間の間隔を示すＳより小さいことを特徴とする。

本発明によれば、画素電極部の段差Ｔと画素電極の画素電極間隙間Ｓが、Ｔ／Ｓ＜１の関係となるように設定したことにより、画素電極の段差を低減し、平坦化プロセスを用いなくとも、配向性を確保した反射型液晶素子を形成した。この時、画素電極の膜厚を５０〜２００ｎｍに制限すると、より配向の乱れが抑制できる。さらに本発明によれば、焼きつきのない反射型液晶素子を低コストで提供することができる。また本発明によれば、焼きつきがなく、安定した配向性を有する反射型液晶素子を提供することができる。また本発明によれば、焼きつきがなく、安定した配向性を有する高コントラストの反射型液晶素子を提供することができる。

以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。

（第１の実施形態）
図１は、本発明の一実施形態としての反射型液晶素子の断面図である。図１において、１００は第一導電型の単結晶シリコン基板などの単結晶半導体基板、１０１はポリシリコンなどのゲート電極、１０２は第一導電型と逆の導電型である第２導電型の不純物が注入されたソースである。１０３はソース１０２と同様に第２導電型の不純物が注入されたドレインであり、これらゲート電極１０１、ソース１０２、ドレイン１０３を含んでスイッチ素子であるＭＯＳトランジスタ１０６が形成される。１０４はトランジスタ１０６上に設けられた第一の層間絶縁膜、１０５は第１の層間絶縁膜１０４に配置された第一の接続孔である。１１１は第１の層間絶縁膜１０４上に配置された第一の導電層、１１２は第１の導電層上に配置された第二の層間絶縁膜、１１３は第二の層間絶縁膜１１２に配置された第二の接続孔である。１１４は第二の層間絶縁膜１１２上に配置された第二の導電層からなる遮光膜、１１５は遮光膜上に配置された第三の層間絶縁膜、１１６は第三の層間絶縁膜１１５に配置された第三の接続孔である。１１７は第三の層間絶縁膜１１５上に配置された最上導電層から形成された、各画素に対応する画素電極である。ここで、画素電極１１７より下層では、複数の導電層と複数の層間絶縁膜が交互に積層されている。画素電極１１７の下層の層間絶縁膜のうち少なくとも最上層の層間絶縁層である第三の層間絶縁膜１１５はＣＭＰ処理などにより平坦化されている。この画素電極１１７がシリコン基板１００上にマトリクス状に複数配置されて画素領域を形成している。ソース１０２は、第一の接続孔１０５、第一の配線層１１１、第二の接続孔１１３及び第三の接続孔１１６を介して、画素電極１１７と電気的に接続されている。そのため、画素電極１１７は対向電極基板１２３側からの入射光１３０を反射する機能と、液晶層１２１に対して選択的に駆動電圧を印加する機能とを備えている。この画素電極１１７は、反射率が可視光域で９０％以上と高く、一般にＬＳＩの金属配線材料として用いられている純アルミニウムや、シリコン又は銅を数重量％以下添加したアルミニウムを用いている。すなわち、光を反射する金属材料を用いている。また、隣接する画素電極１１７の間の画素間領域１１９より侵入した入射光がＭＯＳトランジスタ部１０６に到達するのを防止するため、遮光膜１１４が形成されている。

図２は、画素電極１１７及び液晶層１２１の詳細を示す断面図である。図２において、画素電極１１７の上部には絶縁膜１１８が形成され、さらに複数の画素電極１１７の上方には斜方蒸着膜１１９が形成されている。本発明では、シリコン基板１００から斜方蒸着膜１１９までを含んでアクティブマトリクス基板を構成している。本実施の形態では、画素電極１１７の膜厚が５０ｎｍ以上２００ｎｍ以下であって、画素電極１１７上に形成される絶縁膜１１８の膜厚が５ｎｍ以上４０ｎｍ以下である。

まず、絶縁膜１１８の膜厚の範囲は以下の理由により規定される。絶縁膜１１８は、５ｎｍ以下の膜厚ではプラズマＣＶＤ法では一様な膜厚での形成は難しい。また、絶縁膜１１８上には同じ材料で斜方蒸着膜が形成されるが、絶縁膜１１８の膜厚が５ｎｍ以下では、斜方蒸着膜の形成も困難である。そして絶縁膜１１８の膜厚が厚くなると、液晶の焼きつきが発生する恐れがある。この液晶の焼きつきは、ＩＴＯなどの対向電極と異なる材料により画素電極が形成される反射型液晶表示装置において顕著に表れるものである。対向電極と異なる材料で反射型の画素電極１１７を設けているため、対向する電極間で仕事関数が異なり、電極間で直流電圧が印加されてしまう。このため液晶分子に直流電圧が印加されてしまうことにより焼きつきが発生する。ここで、画素電極にはその表面を覆う絶縁膜１１８が形成されており、その絶縁膜１１８と液晶との界面に、直流電圧に基づく一方の電荷が蓄積してしまう。そこで、絶縁膜１１８の膜厚を４０ｎｍ以下の薄膜にすることにより、絶縁膜１１８で電荷を蓄積せずに画素電極１１７に通過させることを見出した。よって、本発明者らが検証した結果によると、絶縁膜１１８の膜厚は５ｎｍ以上４０ｎｍ以下がよい。

また、画素電極１１７の膜厚の範囲は以下の理由により規定される。

（１）反射率；Ａｌ系材料の絶対反射率は５０ｎｍ以下で９１％レベルに達し、これ以上厚くても反射率はあがらない（スパッタ法で製造した場合、表面の凹凸が増大するため、反射率は微減に転じる）。これにより、画素電極１１７は５０ｎｍ以上となる。

（２）透過率；以下の式により、画素電極１１７が５０ｎｍで３×１０^−３、１００ｎｍで１×１０^−５、２００ｎｍで１×１０^−１０となる。

Ｉ＝Ｉ_０ｅｘｐ（−αｘ） （ｘ＝膜厚、α＝４πｋ／λ、ｋ＝吸収係数）
上式によれば、厚ければ透過率は小さくなり、特性はよくなるため、上限の臨界的意義はない（光リークのリスクがなければ薄いほど配向性に有利である）。

（３）配向性；平坦化プロセスなしに、配向不良を防止するためには、反射電極を必要以上に厚くする必要はない。

画素電極１１７の厚さＴ（画素電極１１７の表面と画素電極間の隙間の表面までの距離）と画素電極１１７間の隙間の間隔Ｓより小さいほうが好ましい。

画素間隙間Ｓ（反射電極間；０．３μｍ、実効間隔（反射電極間−２×絶縁膜）；０．２２μｍ）と画素電極部の段差Ｔ（画素電極の厚さとほぼ等しい）との式の関係により０．２２μｍ。好ましくは基板の法線方向に３５°の傾きを持たせて斜方蒸着をする際に画素間の５０％以上を斜方蒸着膜で覆いたい。

すなわち、
０．２２×１／２×ｓｉｎ３５°≒０．２μｍ（２００ｎｍ）（上限値）
絶縁膜１１８に用いる材料として望ましいのは、一般的に半導体プロセスにて成膜可能な材料かつ光吸収のない材料として、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、アルミナ（Ａｌ_２Ｏ_３）が好ましい。これらの材料のうちの少なくとも一種類が使用されることが好ましい。特に、斜方蒸着の配向膜と等しい材料が、屈折率マッチングの観点から好ましく、斜方蒸着は酸化ケイ素を使用しているので、好ましくは酸化ケイ素が望ましい。

また、画素電極１１７の厚さＴ（画素電極１１７上の表面と画素電極間の隙間の表面までの距離）は、画素電極１１７間の隙間Ｓより小さいほうが好ましい。その理由としては、本発明者らが検討した結果によると、画素電極間の隙間を５０％以上斜方蒸着で蒸着した膜が被覆していれば、液晶の配向不良は抑制できるからである。

次に、図３−図８を用いて、図１に示した反射型液晶素子の製造方法を示す。

図３に示すように、第１導電型のシリコン基板１００に絶縁膜を介してゲート電極１０１を形成し、ゲート電極１０１の両側にイオン注入法等により第２導電型の不純物を注入してソース１０２及びドレイン１０３を形成する。

次に、ＮＳＧ（Ｎｏｎｄｏｐｅｄ Ｓｉｌｉｃａ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｎ ｄｏｐｅｄ Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等の材料からなる第一の層間絶縁膜１０４を形成する。その際、減圧ＣＶＤ法、常圧ＣＶＤ法等による成膜工程とレジストエッチバック法又はＣＭＰ法などによる平坦化工程とを用いる。さらに、フォトリソグラフィとドライエッチングによって第一の接続孔１０５を開口する。そして、Ｔｉ(チタン)、ＴｉＮ(窒化チタン)等からなるバリアメタルとＷ(タングステン)の成膜工程と、Ｗエッチバック又はＷ−ＣＭＰ工程とにより第一の接続孔１０５を形成した。

次いで、図４に示すように、スパッタ法等により、純アルミニウム、もしくはシリコン又は銅を数重量％以下添加したアルミニウム金属膜を成膜し、フォトリソグラフィとドライエッチングにより第一の導電層１１１を形成する。

次いで、図５に示すように、第二の層間絶縁膜１１２をプラズマＣＶＤ法等で形成し、フォトリソグラフィとドライエッチングによって第二の接続孔１１３を開口する。Ｔｉ、ＴｉＮ等からなるバリアメタルとＷの成膜工程と、Ｗエッチバックにより第二の接続孔１１３を形成した。さらに、スパッタ法等により、Ｔｉ、ＴｉＮ、Ｗ、Ａｌなどを主成分とした金属膜を成膜し、フォトリソグラフィとドライエッチングにより遮光膜１１４を形成する。

次いで、図６に示すようにプラズマＣＶＤ法と、ＣＭＰ法又はレジストエッチバック法などによる平坦化工程で第三の層間絶縁膜１１５を形成する。

次いで、フォトリソグラフィとドライエッチングによって第三の接続孔１１６を開口する。そして、Ｔｉ、ＴｉＮ等からなるバリアメタルとＷの成膜工程と、Ｗエッチバックにより第三の接続孔１１６を形成した。

さらに、スパッタ法等により、純アルミニウム、もしくはシリコン又は銅を数重量％以下添加したアルミニウムを成膜しフォトリソグラフィとドライエッチングにより画素電極１１７を形成する。

次いで、図７（１）〜（３）で画素電極上に斜方蒸着膜を形成する製造方法を説明する。

まず、図７（１）に示すように、画素電極１１７上に絶縁膜１１８を形成する。ここでは、プラズマＣＶＤ法で１０ｎｍの膜厚のシリコン酸化膜を形成した。

次いで、図７（２）、（３）に示すように、絶縁膜１１８上に斜方蒸着膜１１９を形成する。ここでは、５０ｎｍの膜厚のシリコン酸化膜を基板の法線方向に対して６０°の傾きを持たせて、電子ビーム蒸着した。蒸着後の表面は、図７（３）に示したように斜方蒸着の影響で、膜のカバレッジが非対称となる。ここで、画素電極部の段差Ｔと画素電極の画素間隙間の間隔Ｓを、図７（１）に示したように定義した。斜方蒸着膜は、図のように一定方向から蒸着されるが、画素間隙間の成膜される領域の割合は、Ｔ／Ｓで決まる。すなわち、Ｔ／Ｓが小さければ小さいほど、画素間隙間に成膜される領域の割合は大きくなるのである。例えば、一定の画素間隙間であれば、画素電極部の段差Ｔが小さいほど画素間隙間に成膜される領域の割合は大きくなる。ここでは、Ｓ＝３００ｎｍ、Ｔ＝１００ｎｍで形成を実施した。

次いで、図８に示すように、アクティブマトリクス基板と、ＩＴＯ(インジウム錫酸化膜)などの透明導電性材料からなる対向電極１２２上に斜方蒸着膜を有する対向基板１２３とを、シール材を介して対向して配置する。そして、液晶注入口から液晶を注入して、アクティブマトリクス基板と対向基板との間に液晶層１２１を配置する。最後に、液晶注入口を封止することで図１に示した反射型液晶素子が製造される。

なお、本発明では、反射型液晶素子の表面平坦度を向上させるために、最上導電層である画素電極の膜厚を５０〜２００ｎｍと薄膜化している。そして、シリコン基板１００の画素領域の周囲の領域（シリコン基板１００の端と画素領域の間の領域）に、外部との電気的接続のためのパッド電極が設けられている。そのため、パッド電極を最上導電層で準備すると、実装時のワイヤボンディングでボンディング強度が低下したり、パッド電極が剥離するといった問題が発生する懸念がある。そこで、安定して製造をする観点から、最上導電層である画素電極１１７より下層の導電層のうちの少なくとも１つの導電層でボンディングするパッド電極を形成する。図９に本発明の反射型液晶素子のパッド部の断面図を示す。

図９に示したように、第二の層間絶縁膜１１２と第三の層間絶縁膜１１３を第一の導電層までドライエッチ等で開口して、第一の導電層でパッド電極を設ける。このことにより安定したワイヤボンディング耐性をえることが可能となる。図９では、第一の導電層でパッド電極を設けたが、それに限定されるものではなく、画素電極より下層の導電層であればよい。第二の導電層でパッド電極を設けてもよい。また、画素電極より下層の複数の導電層を用いてもよい。

本発明によれば、画素電極部の段差Ｔと画素電極の画素電極間隙間Ｓが、Ｔ／Ｓ＜１の関係となるように設定したことにより、画素電極の段差を低減し、平坦化プロセスを用いなくとも、配向性を確保した反射型液晶素子を形成した。この時、画素電極の膜厚を５０〜２００ｎｍに制限すると、より配向の乱れが抑制できる。

さらに本発明によれば、焼きつきのない反射型液晶素子を低コストで提供することができる。また本発明によれば、焼きつきがなく、安定した配向性を有する反射型液晶素子を提供することができる。また本発明によれば、焼きつきがなく、安定した配向性を有する高コントラストの反射型液晶素子を提供することができる。

（第２の実施形態）
第１の実施形態では、図７（３）に示したように、斜方蒸着の影響で、膜のカバレッジが非対称となり、画素間の領域の一部に斜方蒸着膜が形成されない場合がある。斜方蒸着膜が形成されない領域が画素間領域の大半を占めると、液晶層の配向不良を引き起こしコントラスト低下等の原因となる。

そこで、画素電極間を平坦化する実施形態を図１０（１）〜（５）を用いて説明する。図１０（１）に示したように、画素電極１１７の上部に、埋め込み用絶縁膜１２４を形成する。

次いで、図１０（２）に示したように、ＣＦ_４,Ｏ_２等のガスを用いたエッチングを実施し、画素電極１１７が露出するまで埋め込み用絶縁膜１２４をエッチバックする。次いで、図１０（３）に示したように、絶縁膜１１８を形成する。次いで、図１０（４）、（５）に示すように、斜方蒸着膜を形成する。ここでは、５０ｎｍの膜厚のシリコン酸化膜を基板の法線方向に対して６０°の傾きを持たせて、電子ビーム蒸着した。

この方法によれば、画素間の領域もほぼ全面、斜方蒸着膜１１９で覆われることになり、安定した液晶層の配向性が確保できる。

（第３の実施形態）
第２の実施形態では、図１０（５）に示したように、画素間の斜方蒸着膜の被覆性を向上させることにより、安定した液晶層の配向性が確保できる。しかしながら、埋め込み用絶縁膜１２４をエッチバックして画素電極１１７を露出させる際に、画素電極の表面にエッチングダメージを与えてしまう恐れがある。その結果、画素電極１１７の表面に微小の凹凸が形成され、反射率を低下させてしまう新たな課題が発生する。

そこで、反射率を低下させずに画素電極間を平坦化する実施形態を図１１（１）〜（５）を用いて説明する。

図１１（１）に示したように、画素電極１１７の上部に、埋め込み用絶縁膜１２４を形成する。次いで、図１１（２）に示したように、埋め込み用絶縁膜１２４及び画素電極１１７の一部を研磨する。次いで、図１１（３）に示したように、絶縁膜１１８を形成する。次いで、図１１（４）、（５）に示すように、斜方蒸着膜を形成する。ここでは、５０ｎｍの膜厚のシリコン酸化膜を基板の法線方向に対して６０°の傾きを持たせて、電子ビーム蒸着した。

この方法によれば、画素間の領域もほぼ全面斜方蒸着膜１１９で覆われることになり、安定した液晶層の配向性が確保できる。また、画素電極の表面は鏡面状に仕上がっているため、高反射率を保つことができ、結果として、高輝度のプロジェクタ用表示素子を提供することが実現できる。

（第４の実施形態）
図１２を用いて液晶プロジェクタシステムについて説明する。図１２は液晶プロジェクタ用光学システムの一例である。

１１０１はランプ、１１０２はリフレクター、１１０３はロッドインテグレーター、１１０４はコリメーターレンズ、１１０５は偏光変換系、１１０６はリレーレンズ、１１０７はダイクロイックミラーである。また、１１０８は偏光ビームスプリッター、１１０９はクロスプリズム、１１１０は液晶パネル、１１１１は投影レンズ、１１１２は全反射ミラーである。

ランプ１１０１から出た光束はリフレクター１１０２で反射し、インテグレーター１１０３の入り口に集光する。このリフレクター１１０３は楕円リフレクターであり、発光部及びインテグレーター入り口にその焦点が存在する。インテグレーター１１０３に入った光束はインテグレーター内部で０〜数回反射を繰り返し、インテグレーター出口で２次光源像を形成する。２次光源形成法としてはフライアイを用いた方法も有るが、ここでは省略する。２次光源からの光束はコリメーターレンズ１１０４を通して、おおむね平行光とされ、偏光変換系の偏光ビームスプリッター１１０５に入射する。Ｐ波は偏光ビームスプリッター１１０５で反射し、λ／２板を通りＳ波となり、全てがＳ波となりリレーレンズ１１０６に入射する。光束はリレーレンズ１１０６により、パネルに集光される。パネルに集光される間に、色分解ダイクロイックミラー１１０７、偏光板(不図示)、偏光ビームスプリッター１１０８、クロスプリズム１１０９等で色分解系が構成され、Ｓ波がそれぞれ３枚の液晶パネル１１１０に入射する。液晶パネル１１１０では液晶シャッターが、映像に合わせて画素ごとに電圧を制御する。液晶の作用によりＳ波を楕円偏光（又は直線偏光）に変調し、偏光ビームスプリッター１１０８でＰ波成分を透過させ、クロスプリズム１１０９で色合成した後投影レンズ１１１１から投影する形態が一般的である。

（第５の実施形態）
本実施形態の液晶プロジェクタ装置は、筐体内に設置され、壁や専用スクリーン等に画像光を投射する液晶プロジェクタを構成することができる。また本実施形態の液晶プロジェクタ装置はリアプロジェクションテレビ等のリアプロジェクション装置に用いることができる。すなわち、図１３に示すように、本実施形態の液晶プロジェクタ装置を（ここでは投影レンズのみを示している）、反射ミラー３１０、スクリーンとなるフレネルレンズ３１１、レンチキュラーレンズ３１２とともに筐体内に配置する。

このようにすることで、リアプロジェクションテレビ等のリアプロジェクション装置を構成することができる。

図１３に示すように、液晶プロジェクタ装置の投影レンズ３１４からの光を反射ミラー３１０で反射させスクリーンの背面に投射する（反射ミラーを介さず投射してもよい）。そして、フレネルレンズ３１１で平行光とし、レンチキュラーレンズ３１２を通して光を広角度に散乱させる。したがって、本実施形態の液晶プロジェクタ装置は、フロントプロジェクション方式、リアプロジェクション方式のいずれにも用いることができる。フロントプロジェクション方式とは、壁や専用スクリーン等に画像光を投射する方式のことをいう。リアプロジェクション方式とは、スクリーンの背面に画像光を投射してスクリーンの透過光を見る方式のことをいう。

本発明は、液晶表示装置に利用可能であり、特に、反射型液晶表示装置や液晶プロジェクタに利用可能である。

本発明の一実施形態としての反射型液晶素子の断面図である。 画素電極１１７及び液晶層１２１の詳細を示す断面図である。 本発明の第１の実施形態としての反射型液晶表示素子の製造方法を示す断面図である。 本発明の第１の実施形態としての反射型液晶表示素子の製造方法を示す断面図である。 本発明の第１の実施形態としての反射型液晶表示素子の製造方法を示す断面図である。 本発明の第１の実施形態としての反射型液晶表示素子の製造方法を示す断面図である。 本発明の第１の実施形態としての反射型液晶表示素子の製造方法を示す断面図である。 本発明の第１の実施形態としての反射型液晶表示素子の製造方法を示す断面図である。 本発明の反射型液晶表示素子のパッド部を示す断面図である。 本発明の第２の実施形態としての反射型液晶表示素子の製造方法を示す断面図である。 本発明の第３の実施形態としての反射型液晶表示素子の製造方法を示す断面図である。 本発明の第４の実施形態としての液晶プロジェクタ用光学システムの一例を示すブロック図である。 本発明の第５の実施形態としてのリアプロジェクタ装置の一例を示すブロック図である。 従来の反射型液晶素子の断面構造を示す図である。

符号の説明

１００ シリコン基板
１０１ ゲート電極
１０２ ソース
１０３ ドレイン
１０４ 第１の絶縁膜
１０５ 第一の接続孔
１０６ ＭＯＳトランジスタ
１１７ 画素電極
１１８ 絶縁膜
１１９ 斜方蒸着膜
１２１ 液晶層
１２２ 対向電極
１２３ 対向基板

Claims (6)

1. 液晶表示装置に用いられ、透明導電性材料からなる対向電極を有する対向基板との間に液晶層が配置されるアクティブマトリクス基板において、
   複数の層間絶縁膜と複数の導電層とが交互に積層されていて、前記複数の層間絶縁膜のうちの最上層の層間絶縁膜は平坦化されていて、
   前記最上層の層間絶縁膜上には、複数の画素電極を有する画素領域が配置されていて、前記複数の画素電極は純アルミニウム、又は、シリコン又は銅を数重量％以下添加したアルミニウムからなり、前記複数の画素電極の間には隙間を有していて、
   プラズマＣＶＤ法で形成されて前記複数の画素電極上及び前記隙間に配置された酸化ケイ素からなる絶縁膜を有していて、
   前記アクティブマトリクス基板の法線方向に対して傾きを持たせて前記絶縁膜上に酸化ケイ素が斜方蒸着されることにより前記絶縁膜上に配置された斜方蒸着膜を有していて、
   前記画素電極の膜厚は５０ｎｍ以上２００ｎｍ以下であって前記絶縁膜の膜厚が５ｎｍ以上１０ｎｍ以下であり、前記画素電極上の表面と前記隙間の表面までの距離を示すＴが前記隙間の間隔を示すＳより小さいことを特徴とするアクティブマトリクス基板。
2. さらに前記画素領域の周囲の領域に設けられたパッド電極を有し、
   前記パッド電極は、前記画素電極より下層の前記複数の導電層のうちの少なくとも１つの導電層で設けられていることを特徴とする請求項１に記載のアクティブマトリクス基板。
3. 請求項１又は２に記載の前記アクティブマトリクス基板と、
   前記対向電極を有する前記対向基板と、
   前記アクティブマトリクス基板と前記対向基板との間に配置された前記液晶層と、
   を含むことを特徴とする液晶表示装置。
4. 前記透明導電性材料は、ＩＴＯであり、
   前記斜方蒸着膜は、前記隙間を５０％以上被覆するように、前記アクティブマトリクス基板の法線方向に対して傾きを持たせて複数の画素電極の上方に斜方蒸着されて形成されたことを特徴とする請求項３に記載の液晶表示装置。
5. 請求項３又は４に記載の液晶表示装置を含むことを特徴とする液晶プロジェクタ。
6. 請求項５に記載の前記液晶プロジェクタと、
   前記液晶プロジェクタからの画像光を背面に投射するスクリーンと、
   を含むことを特徴とするリアプロジェクション装置。