JP6566019B2 - 電気光学装置、電気光学装置の製造方法、および電子機器 - Google Patents

電気光学装置、電気光学装置の製造方法、および電子機器 Download PDF

Info

Publication number
JP6566019B2
JP6566019B2 JP2017243575A JP2017243575A JP6566019B2 JP 6566019 B2 JP6566019 B2 JP 6566019B2 JP 2017243575 A JP2017243575 A JP 2017243575A JP 2017243575 A JP2017243575 A JP 2017243575A JP 6566019 B2 JP6566019 B2 JP 6566019B2
Authority
JP
Japan
Prior art keywords
light
substrate
electro
film
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017243575A
Other languages
English (en)
Other versions
JP2019109412A (ja
Inventor
幸大 杉浦
幸大 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2017243575A priority Critical patent/JP6566019B2/ja
Priority to US16/225,012 priority patent/US10620493B2/en
Publication of JP2019109412A publication Critical patent/JP2019109412A/ja
Application granted granted Critical
Publication of JP6566019B2 publication Critical patent/JP6566019B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、第１基板の一方面側に画素電極が形成された電気光学装置、電気光学装置の製造方法、および電子機器に関するものである。
投射型表示装置のライトバルブ等として用いられる電気光学装置（液晶装置）では、透光性の画素電極、画素スイッチング素子、および配線等の遮光体が設けられた透光性の第１基板と、共通電極が形成された透光性の第２基板との間に電気光学層（液晶層）が配置されている。かかる電気光学装置では、第１基板および第２基板のうちの一方側から入射した光が他方の基板から出射する間に変調されて画像を表示する。このため、第１基板では、遮光体を画素電極の外縁に沿って延在するように配置し、遮光体で囲まれた領域を光が透過可能な開口領域としている。
一方、電気光学装置では、光の利用効率の向上等を目的に光が開口領域から外れることを抑制する技術が求められている。例えば、特許文献１に記載された技術では、第１基板に形成されたシリコン酸化膜からなる層間絶縁膜において開口領域に相当する領域を凹部とし、かかる凹部の内壁に沿うようにシリコン窒化膜を形成するとともに、シリコン窒化膜の表面側に発生した凹部をシリコン酸化膜で埋めた態様が提案されている。かかる態様によれば、シリコン窒化膜の屈折率とシリコン酸化膜の屈折率とが異なるため、シリコン窒化膜とシリコン酸化膜との界面が反射面として機能する。従って、開口領域に導波路が構成される。それ故、例えば、第２基板の側から入射した光が、開口領域の外側（遮光体が位置する側）に向けて斜めに進行しようとした場合でも、シリコン窒化膜とシリコン酸化膜との界面で光が開口領域に向けて反射するため、光の利用効率を向上することができる（特許文献１の図１０および図１１参照）。
特許３９９１５６９号公報
しかしながら、特許文献１に記載の構成のように、凹部をシリコン窒化膜とシリコン酸化膜とによって埋める際、凹部のアスペクト比が大きいと、成膜時のカバレッジの影響によって凹部内にボイドが残るという問題点がある。例えば、凹部の内壁に沿うようにシリコン窒化膜を形成した後、シリコン窒化膜の表面側に発生した凹部をシリコン酸化膜で埋める場合にはシリコン酸化膜内にボイドが残るという問題点がある。かかるボイドの存在は、ボイドによって、光が表示に寄与しない方向に反射させるため、好ましくない。
以上の問題点に鑑みて、本発明の課題は、第１基板と画素電極との間に形成した凹部を透光体で埋めた場合でも、透光体の内部にボイドが発生しにくい電気光学装置、電気光学装置の製造方法、および電子機器を提供することにある。
以上の課題を解決するため、本発明に係る電気光学装置の一態様は、透光性の第１基板と、前記第１基板の一方面側に設けられた透光性の画素電極と、前記第１基板と前記画素電極との間で延在し、前記第１基板に対して垂直な方向から見た平面視で前記画素電極に縁が重なる遮光体と、前記第１基板と前記画素電極との間で前記遮光体を覆い、前記平面視で前記画素電極の縁に沿って延在する絶縁性の壁部と、前記壁部よりも高い屈折率を有し、前記壁部によって囲まれた凹部内に設けられた絶縁性の透光体と、を有し、前記透光体は、第１透光膜と、前記第１透光膜の前記第１基板とは反対側に設けられた第２透光膜と、を含み、前記第１透光膜および前記第２透光膜によって前記凹部が埋められていることを特徴とする。
本発明において、第１基板では、平面視で画素電極に縁が重なる遮光体が絶縁性の壁部で覆われ、壁部で囲まれた凹部には、壁部よりも屈折率が高い透光体が設けられている。このため、平面視で画素電極の縁に沿って延在するように、壁部と透光体との界面が存在しており、第１基板と画素電極との間には、平面視で画素電極と重なるように導波路が形成されている。従って、光が壁部に向けて斜めに進行しようとした場合でも、壁部と透光体との界面で光が透光体側に向けて反射し、表示に寄与する。このため、光の利用効率を向上することができる。また、凹部内の透光体は、第１透光膜と第２透光膜とを含む多層構造になっている。このため、第１透光膜を成膜した際、第１透光膜に凹状の欠陥が発生した場合でも、第１透光膜の厚さ方向の一部を除去すれば、欠陥が消失するか、凹状の欠陥を第２透光膜によって埋めやすくなる。また、第２透光膜を形成する際、第１透光膜によって凹部のアスペクト比が小さくなっている。従って、第２透光膜を成膜して凹部内に透光体を設けた状態で、透光体の内部にボイドが残りにくい。それ故、ボイドでの光の反射が抑制されるので、光の利用効率を高めることができる。
本発明において、前記第１透光膜と前記第２透光膜とは、屈折率が等しい態様を採用することができる。かかる態様によれば、第１透光膜と第２透光膜との界面での反射を防止することができる。
本発明において、前記壁部は、前記第１基板と前記画素電極との間に設けられた複数の層間絶縁膜によって構成され、前記遮光体は、前記複数の層間絶縁膜の２以上の層間の各々に設けられた配線または電極を含む態様を採用することができる。
本発明において、前記遮光体は、前記複数の層間絶縁膜のいずれかの層間に設けられた画素スイッチング素子用の半導体層を含む態様を採用することができる。かかる態様によれば、画素スイッチング素子用の半導体層が壁部で覆われているので、半導体層に向かおうとする光は、壁部と透光体との界面で反射する。従って、画素スイッチング素子では、光電流に起因する誤動作等が発生しにくい。
本発明において、前記壁部の幅は、前記遮光体の幅より広く、前記遮光体は、幅方向の両側で前記壁部によって覆われている態様を採用することができる。かかる態様によれば、遮光体は、壁部の側面で露出していない。それ故、透光体に入射した光が遮光体の縁で反射して表示に寄与しなくなることを回避することができる。
本発明において、前記壁部と前記透光体との界面は、前記第１基板に対して、９０°±１０°の範囲内の角度をなしている態様を採用することができる。かかる態様によれば、壁部と透光体との界面で光を全反射させやすいので、光の利用効率をさらに向上することができる。
本発明に係る電気光学装置は、前記第１基板の一方面に対向する第２基板と、前記第１基板と前記第２基板との間に設けられた液晶層と、を有する液晶装置として構成することができる。
本発明の別態様は、透光性の第１基板と、前記第１基板の一方面側に設けられた透光性の画素電極と、前記第１基板と前記画素電極との間で延在し、前記第１基板に対して垂直な方向から見た平面視で前記画素電極に縁が重なる遮光体と、前記第１基板と前記画素電極との間で前記遮光体を覆い、前記平面視で前記画素電極の縁に沿って延在する絶縁性の壁部と、前記壁部よりも高い屈折率を有し、前記壁部によって囲まれた凹部内に設けられた絶縁性の透光体と、を有する電気光学装置の製造方法において、前記遮光体および前記壁部を形成した後、前記凹部内に前記透光体を設ける工程では、前記凹部内に第１透光膜を成膜した後、前記第１基板とは反対側から前記第１透光膜の厚さ方向の一部を除去する第１工程と、前記第１工程後に前記凹部内に残った前記第１透光膜の前記第１基板とは反対側に第２透光膜を設ける第２工程と、を有し、前記第１透光膜および前記第２透光膜によって前記凹部が埋められることを特徴とする。
本発明に係る電気光学装置の製造方法によれば、第１基板では、平面視で画素電極に縁が重なる遮光体が壁部で覆われ、壁部で囲まれた凹部内には、壁部よりも屈折率が高い透光体が設けられている。このため、平面視で画素電極の縁に沿って延在するように、壁部と透光体との界面が存在しており、第１基板と画素電極との間には、平面視で画素電極と重なるように導波路が形成されている。従って、光が壁部に向けて斜めに進行しようとした場合でも、壁部と透光体との界面で光が透光体側に向けて反射し、表示に寄与する。このため、光の利用効率を向上することができる。また、凹部内に透光体に設ける際、第1工程において第１透光膜を成膜した際に凹状の欠陥が発生した場合でも、第１透光膜の厚さ方向の一部を除去するので、欠陥が消失するか、凹状の欠陥を第２透光膜によって埋めやすくなる。また、第２工程で第２透光膜を形成する際、第１透光膜によって凹部のアスペクト比が小さくなっている。従って、第２透光膜を成膜して凹部内に透光体を設けた状態で、透光体の内部にボイドが発生しにくい。それ故、ボイドでの光の反射が抑制されるので、光の利用効率を高めることができる。
本発明に係る電気光学装置の製造方法において、前記第１透光膜および前記第２透光膜によって前記凹部内が埋められる態様を採用することできる。すなわち、透光体が第１透光膜と第２透光膜との２層構造になっている態様を採用することできる。
本発明に係る電気光学装置の製造方法において、前記第１工程では、前記凹部内に前記第１透光膜を成膜する第１成膜工程と、前記第１透光膜に対して前記第１基板とは反対側に第１レジスト層を形成する第１レジスト層形成工程と、前記第１レジスト層の前記第１基板とは反対側からエッチバックを行う第１エッチバック工程と、を行う態様を採用することができる。
本発明に係る電気光学装置の製造方法において、前記第１エッチバック工程では、前記第１レジスト層の全体が除去されるまで前記エッチバックを行う態様を採用することができる。本発明に係る電気光学装置の製造方法において、前記第１エッチバック工程では、前記第１レジスト層から前記第１透光膜が露出するまで前記エッチバックを行い、前記第１工程では、前記第１エッチバック工程の後、前記第１レジスト層から露出する前記第１透光膜の厚さ方向の一部をエッチングにより除去し、その後、前記第１レジスト層を除去する態様を採用することができる。かかる電気光学装置の製造方法では、前記壁部の前記第１基板とは反対側の面にハードマスクを設けた状態で前記第１工程を行う態様を採用することができる。
本発明に係る電気光学装置の製造方法において、前記第１エッチバック工程では、前記凹部の外側で前記エッチバックを停止して前記第１透光膜の厚さ方向の一部を除去し、前記第１工程では、前記第１エッチバック工程の後、前記第１レジスト層を除去する態様を採用してもよい。
本発明において、前記第２工程では、前記第１工程後に前記凹部内に残った前記第１透光膜の前記第１基板とは反対側に前記第２透光膜を成膜する第２成膜工程と、前記第２透光膜に対して前記第１基板とは反対側に第２レジスト層を形成する第２レジスト層形成工程と、前記第２レジスト層の前記第１基板とは反対側からのエッチバックにより前記第２透光膜の前記第１基板とは反対側の面を平坦化する第２エッチバック工程と、を有する態様を採用することができる。
本発明に係る電気光学装置は各種電子機器に用いることができる。本発明に係る電気光学装置を、電子機器のうち、投射型表示装置に電気光学装置を用いる場合、投射型表示装置には、電気光学装置に供給される光を出射する光源部と、電気光学装置によって変調された光を投射する投射光学系と、が設けられる。
本発明の実施形態１に係る電気光学装置の平面図。 図１に示す電気光学装置の断面図。 図１に示す電気光学装置の電気的構成を示す説明図。 図１に示す電気光学装置において隣り合う複数の画素の平面図。 図１に示す電気光学装置のＦ−Ｆ′断面図。 図４の矢印Ｇ−Ｇ′に相当する位置で電気光学装置を切断したときの断面図。 本発明の実施形態１に係る電気光学装置の製造方法を示す工程断面図。 本発明の実施形態１に係る電気光学装置の製造方法を示す工程断面図。 本発明の実施形態１に係る電気光学装置の製造方法を示す工程断面図。 本発明の実施形態２に係る電気光学装置の製造方法を示す工程断面図。 本発明の実施形態２に係る電気光学装置の製造方法を示す工程断面図。 本発明の実施形態３に係る電気光学装置の製造方法を示す工程断面図。 本発明の実施形態３に係る電気光学装置の製造方法を示す工程断面図。 本発明の実施形態４に係る電気光学装置の断面図。 本発明の実施形態５に係る電気光学装置の断面図。 本発明を適当した電気光学装置を備えた電子機器の光学系を示す説明図。
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下の説明において、第１基板に形成される層を説明する際、上層側あるいは表面側とは第１基板が位置する側とは反対側（第２基板が位置する側）を意味し、下層側とは第１基板が位置する側を意味する。また、以下の説明において、平面視とは、第１基板に対して垂直な方向である厚さ方向から見たことを意味する。
［実施形態１］
（電気光学装置の構成）
図１は、本発明の実施形態１に係る電気光学装置１００の平面図である。図２は、図１に示す電気光学装置１００の断面図である。図１および図２に示すように、電気光学装置１００では、透光性の第１基板１０と透光性の第２基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、第１基板１０と第２基板２０とが対向している。シール材１０７は第２基板２０の外縁に沿うように枠状に設けられており、第１基板１０と第２基板２０との間でシール材１０７によって囲まれた領域に液晶層等の電気光学層８０が配置されている。従って、電気光学装置１００は、ＴＮ（Twisted Nematic）モードやＶＡ（Vertical Alignment）モードで動作する液晶装置として構成されている。シール材１０７は、光硬化性を備えた接着剤、あるいは光硬化性および熱硬化性を備えた接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。第１基板１０および第２基板２０はいずれも四角形であり、電気光学装置１００の略中央には、表示領域１０ａが四角形の領域として設けられている。かかる形状に対応して、シール材１０７も略四角形に設けられ、シール材１０７の外周側には、矩形枠状の周辺領域１０ｄが設けられている。
第１基板１０は、石英基板やガラス基板等の透光性の基板本体１９を有している。基板本体１９の第２基板２０側の一方面１９ｓ側において、表示領域１０ａの外側には、第１基板１０の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が形成され、この一辺に隣接する他の辺に沿って走査線駆動回路１０４が形成されている。端子１０２には、フレキシブル配線基板（図示せず）が接続されており、第１基板１０には、フレキシブル配線基板を介して各種電位や各種信号が入力される。
基板本体１９の一方面１９ｓにおいて、表示領域１０ａには、ＩＴＯ（Indium Tin Oxide）膜やＩＺＯ（Indium Zinc Oxide）膜等からなる透光性の複数の画素電極９ａ、および複数の画素電極９ａの各々に電気的に接続する画素スイッチング素子（図２には図示せず）がマトリクス状に形成されている。画素電極９ａに対して第２基板２０側には第１配向膜１６が形成されており、画素電極９ａは、第１配向膜１６によって覆われている。
第２基板２０は、石英基板やガラス基板等の透光性の基板本体２９を有している。基板本体２９おいて第１基板１０と対向する一方面２９ｓ側には、ＩＴＯ膜やＩＺＯ膜等からなる透光性の共通電極２１が形成されており、共通電極２１に対して第１基板１０側には第２配向膜２６が形成されている。共通電極２１は、基板本体２９の略全面に形成されており、第２配向膜２６によって覆われている。基板本体２９の一方面２９ｓ側には、共通電極２１に対して第１基板１０とは反対側に、樹脂、金属または金属化合物からなる遮光性の遮光層２７、および保護層２８が形成されている。遮光層２７は、例えば、表示領域１０ａの外周縁に沿って延在する額縁状の見切り２７ａとして形成されている。遮光層２７は、隣り合う画素電極９ａにより挟まれた領域と平面視で重なる領域にブラックマトリクスとして形成される場合もある。本形態において、第１基板１０の周辺領域１０ｄのうち、見切り２７ａと平面視で重なる領域には、画素電極９ａと同時形成されたダミー画素電極９ｂが形成されている。
第１配向膜１６および第２配向膜２６は、ポリイミド膜や無機配向膜からなる。本形態において、第１配向膜１６および第２配向膜２６は、ＳｉＯｘ（ｘ＜２）、ＳｉＯ２、ＴｉＯ２、ＭｇＯ、Ａｌ２Ｏ３等の斜方蒸着膜（無機配向膜）であり、電気光学層８０に用いた負の誘電率異方性を備えた液晶分子を傾斜配向させている。このため、液晶分子は、第１基板１０および第２基板２０に対して所定の角度を成している。このようにして、電気光学装置１００は、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードの液晶装置として構成されている。
第１基板１０には、シール材１０７より外側において第２基板２０の角部分と重なる領域に、第１基板１０と第２基板２０との間で電気的導通をとるための基板間導通用電極１０９が形成されている。基板間導通用電極１０９には、導電粒子を含んだ基板間導通材１０９ａが配置されており、第２基板２０の共通電極２１は、基板間導通材１０９ａおよび基板間導通用電極１０９を介して、第１基板１０側に電気的に接続されている。このため、共通電極２１は、第１基板１０の側から共通電位が印加されている。
このように構成した透過型の電気光学装置１００（透過型液晶装置）では、第１基板１０および第２基板２０のうち、一方側の基板から電気光学層８０に入射した光が他方側の基板を透過して出射される間に変調されて画像を表示する。本形態では、矢印Ｌで示すように、第２基板２０から入射した光が第１基板１０を透過して出射される間に電気光学層８０によって画素毎に変調され、画像を表示する。
（電気光学装置の電気的構成）
図３は、図１に示す電気光学装置１００の電気的構成を示す説明図である。図３に示すように、電気光学装置１００の表示領域１０ａにおいて、マトリクス状に形成された複数の画素１００ａの各々には、画素電極９ａ、およびこの画素電極９ａを駆動するための画素スイッチング素子３０が形成されており、画素信号Ｓ１、Ｓ２・・・Ｓｎを供給するデータ線６ａが画素スイッチング素子３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・・Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。画素スイッチング素子３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２・・・Ｇｍをこの順に線順次で印加するように構成されている。画素電極９ａは、画素スイッチング素子３０のドレインに電気的に接続されており、画素スイッチング素子３０を一定期間だけそのオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２・・・Ｓｎを各画素１００ａに所定のタイミングで書き込む。このようにして画素電極９ａを介して画素１００ａに書き込まれた画素信号Ｓ１、Ｓ２、・・・Ｓｎは、図２を参照して説明した第２基板２０の共通電極２１との間で一定期間保持される。電気光学層８０は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。それ故、電気光学装置１００からは画素信号Ｓ１、Ｓ２、・・・Ｓｎに応じたコントラストを持つ光が出射される。
ここで、各画素１００ａに保持された画素信号Ｓ１、Ｓ２、・・・Ｓｎがリークするのを防ぐために、容量線５ａを利用して、画素電極９ａと共通電極２１との間に形成される液晶容量と並列に保持容量５５を付加することがある。この場合、画素電極９ａの電圧は、ソース電圧が印加された時間よりも長い時間、保持容量５５により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高いアクティブマトリクス型の電気光学装置１００が実現できる。
（画素の具体的構成）
図４は、図１に示す電気光学装置１００において隣り合う複数の画素の平面図である。図５は、図１に示す電気光学装置１００のＦ−Ｆ′断面図である。なお、図４では、各層を以下の線で表してある。また、図４では、互いの端部が平面視で重なり合う層については、層の形状等が分かりやすいように、端部の位置をずらしてある。
第１遮光層８ａ＝細くて長い破線
半導体層３１ａ＝細くて短い点線
走査線３ａ＝太い実線
ドレイン電極４ａ＝細い実線
データ線６ａおよび中継電極６ｂ＝細い一点鎖線
容量線５ａ＝太い一点鎖線
第２遮光層７ａおよび中継電極７ｂ＝太い二点鎖線
画素電極９ａ＝太い破線
図４に示すように、第１基板１０において第２基板２０と対向する一方面側には、複数の画素電極９ａが形成されており、隣り合う画素電極９ａにより挟まれた画素間領域に沿ってデータ線６ａおよび走査線３ａが形成されている。画素間領域は縦横に延在しており、走査線３ａは画素間領域のうち、Ｘ方向に延在する第１画素間領域に沿って直線的に延在し、データ線６ａは、Ｙ方向に延在する第２画素間領域に沿って直線的に延在している。また、データ線６ａと走査線３ａとの交差に対応して画素スイッチング素子３０が形成されており、画素スイッチング素子３０は、データ線６ａと走査線３ａとの交差領域およびその付近を利用して形成されている。第１基板１０には容量線５ａが形成されており、かかる容量線５ａには共通電位Ｖｃｏｍが印加されている。容量線５ａは、走査線３ａおよびデータ線６ａに重なるように延在して格子状に形成されている。画素スイッチング素子３０の上層側には第２遮光層７ａが形成されており、かかる第２遮光層７ａは、データ線６ａおよび走査線３ａに重なるように延在している。画素スイッチング素子３０の下層側には第１遮光層８ａが形成されており、かかる第１遮光層８ａは、走査線３ａおよびデータ線６ａと重なるように延在している。
図５に示すように、第１基板１０において、基板本体１９の一方面１９ｓ側には、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる第１遮光層８ａが形成されている。第１遮光層８ａは、タングステンシリサイド（ＷＳｉ）、タングステン、窒化チタン等の遮光膜からなり、光が半導体層３１ａに入射して画素スイッチング素子３０で光電流に起因する誤動作が発生することを抑制する。第１遮光層８ａを走査線として構成する場合もあり、この場合、後述するゲート電極３ｂと第１遮光層８ａを導通させた構成とする。
第１基板１０において、第１遮光層８ａの上層側には、シリコン酸化膜等からなる透光性の層間絶縁膜４１が形成され、層間絶縁膜４１の上層側に、半導体層３１ａを備えた画素スイッチング素子３０が形成されている。画素スイッチング素子３０は、データ線６ａの延在方向に長辺方向を向けた半導体層３１ａと、半導体層３１ａの長さ方向と直交する方向に延在して半導体層３１ａの長さ方向の中央部分に重なるゲート電極３ｂとを備えた薄膜トランジスター（Thin Film Transistor：ＴＦＴ）である。本形態において、ゲート電極３ｂは走査線３ａの一部からなる。画素スイッチング素子３０は、半導体層３１ａとゲート電極３ｂとの間に透光性のゲート絶縁層３２を有している。半導体層３１ａは、ゲート電極３ｂに対してゲート絶縁層３２を介して対向するチャネル領域３１ｇを備えているとともに、チャネル領域３１ｇの両側にソース領域３１ｂおよびドレイン領域３１ｃを備えている。画素スイッチング素子３０は、ＬＤＤ構造を有している。従って、ソース領域３１ｂおよびドレイン領域３１ｃは各々、チャネル領域３１ｇの両側に低濃度領域を備え、低濃度領域に対してチャネル領域３１ｇとは反対側で隣接する領域に高濃度領域を備えている。
半導体層３１ａは、ポリシリコン膜（多結晶シリコン膜）等によって構成されている。ゲート絶縁層３２は、半導体層３１ａを熱酸化したシリコン酸化膜からなる第１ゲート絶縁層３２ａと、減圧ＣＶＤ法等により形成されたシリコン酸化膜からなる第２ゲート絶縁層３２ｂとの２層構造からなる。ゲート電極３ｂおよび走査線３ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。
ゲート電極３ｂの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜４２が形成され、層間絶縁膜４２の上層には、ドレイン電極４ａが形成されている。ドレイン電極４ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。ドレイン電極４ａは、半導体層３１ａのドレイン領域３１ｃと一部が重なるように形成されており、層間絶縁膜４２およびゲート絶縁層３２を貫通するコンタクトホール４２ａを介してドレイン領域３１ｃに導通している。
ドレイン電極４ａの上層側には、シリコン酸化膜等からなる透光性のエッチングストッパー層４９、および透光性の誘電体層４８が形成されており、かかる誘電体層４８の上層側には容量線５ａが形成されている。誘電体層４８としては、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。容量線５ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。容量線５ａは、誘電体層４８を介してドレイン電極４ａと重なっており、保持容量５５を構成している。
容量線５ａの上層側には、シリコン酸化膜等からなる透光性の層間絶縁膜４３が形成されており、かかる層間絶縁膜４３の上層側には、データ線６ａと中継電極６ｂとが同一の導電膜により形成されている。データ線６ａおよび中継電極６ｂは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。データ線６ａは、層間絶縁膜４３、エッチングストッパー層４９、層間絶縁膜４２およびゲート絶縁層３２を貫通するコンタクトホール４３ａを介してソース領域３１ｂに導通している。中継電極６ｂは、層間絶縁膜４３およびエッチングストッパー層４９を貫通するコンタクトホール４３ｂを介してドレイン電極４ａに導通している。
データ線６ａおよび中継電極６ｂの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜４４が形成されており、かかる層間絶縁膜４４の上層側には、第２遮光層７ａおよび中継電極７ｂが同一の導電膜によって形成されている。層間絶縁膜４４の表面は平坦化されている。第２遮光層７ａおよび中継電極７ｂは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。中継電極７ｂは、層間絶縁膜４４を貫通するコンタクトホール４４ａを介して中継電極６ｂに導通している。第２遮光層７ａは、データ線６ａと重なるように延在している。なお、第２遮光層７ａを容量線５ａと導通させて、シールド層として利用してもよい。
第２遮光層７ａおよび中継電極７ｂの上層側には、シリコン酸化膜等からなる透光性の層間絶縁膜４５が形成されており、かかる層間絶縁膜４５の上層側にはＩＴＯ膜からなる画素電極９ａが形成されている。層間絶縁膜４５には、中継電極７ｂまで到達したコンタクトホール４５ａが形成されており、画素電極９ａは、コンタクトホール４５ａを介して中継電極７ｂに電気的に接続している。その結果、画素電極９ａは、中継電極７ｂ、中継電極６ｂおよびドレイン電極４ａを介してドレイン領域３１ｃに電気的に接続している。層間絶縁膜４５の表面は平坦化されている。画素電極９ａの表面側には、ポリイミドや無機配向膜からなる透光性の第１配向膜１６が形成されている。
（導波路９ｆの構成）
図６は、図４の矢印Ｇ−Ｇ′に相当する位置で電気光学装置１００を切断したときの断面図である。図４および図６に示すように、電気光学装置１００では、第１基板１０（基板本体１９）と画素電極９ａとの間で、平面視で画素電極９ａの縁に沿うように、第１遮光層８ａ、半導体層３１ａ、走査線３ａ、ドレイン電極４ａ、容量線５ａ、データ線６ａ、および中継電極６ｂが延在しており、これらの配線は各々、遮光体１ｅを構成している。
本形態の電気光学装置１００では、第１基板１０（基板本体１９）と画素電極９ａとの間で、遮光体１ｅを覆い、平面視で画素電極９ａに縁が重なるように延在する透光性の壁部９ｅ（第１絶縁体）が形成されている。従って、壁部９ｅによって囲まれた部分は、画素電極９ａと重なる凹部９ｇになっている。半導体層３１ａ、走査線３ａ、ドレイン電極４ａ、容量線５ａ、データ線６ａ、中継電極６ｂは各々、層間絶縁膜４１、４２、４３、４４の層間に形成されており、壁部９ｅは、層間絶縁膜４１、４２、４３、４４のうち、平面視で画素電極９ａの縁に沿うように枠状にパターニングした部分からなる。本形態において、凹部９ｇは、基板本体１９まで到達し、底部が基板本体１９からなる。
凹部９ｇは、絶縁性の透光体４０（第２絶縁体）によって埋められており、画素電極９ａと平面視で重なる領域に、光が透過可能な開口領域を構成している。透光体４０の第１基板１０とは反対側の面と、壁部９ｅの第１基板１０とは反対側の面（層間絶縁膜４４の第１基板１０とは反対側の面）とは連続した平面を構成しており、かかる平面に対して、第１基板１０とは反対側に第２遮光層７ａ、中継電極７ｂ、層間絶縁膜４５、画素電極９ａ、および第１配向膜１６が順に形成されている。
壁部９ｅの幅は、遮光体１ｅ（第１遮光層８ａ、半導体層３１ａ、走査線３ａ、ドレイン電極４ａ、容量線５ａ、データ線６ａ、中継電極６ｂ）の幅より広い。このため、遮光体１ｅは、幅方向の両側で壁部９ｅによって覆われている。従って、遮光体１ｅは、壁部９ｅの側面で露出しておらず、遮光体１ｅは透光体４０と接していない。それ故、凹部９ｇの全ての側面が、壁部９ｅと透光体４０との界面４０ａになっている。
ここで、壁部９ｅ（層間絶縁膜４１、４２、４３、４４）は、シリコン酸化膜（ＳｉＯ２）からなり、波長５５０ｎｍの可視光に対する屈折率は１．４６である。これに対して、透光体４０は、シリコン酸窒化膜（ＳｉＯＮ）やシリコン窒化膜（ＳｉＮ）等の高屈折率材料からなり、壁部９ｅより屈折率が高い。本形態において、透光体４０は、シリコン酸窒化膜からなり、波長５５０ｎｍの可視光に対する屈折率は１．６４である。従って、透光体４０と壁部９ｅとの界面４０ａは反射面として機能する。従って、開口領域において、界面４０ａ（反射面）で囲まれた透光体４０は、導波路９ｆとして機能する。本形態において、壁部９ｅと透光体４０との界面４０ａは、第１基板１０に対して、９０°±１０°の範囲内の角度をなしている。
このように構成した電気光学装置１００では、概ね平行光束にされた光が第２基板２０の側から入射するが、入射光には、画素電極９ａに対して垂直な方向からずれて斜めに入射する成分も含まれる。この場合でも、導波路９ｆは、画素電極９ａに対して垂直に入射した光をそのまま直進させて表示に寄与させる一方、画素電極９ａに対して斜め方向に入射した光についても表示に寄与する方向に進行させる。
具体的には、壁部９ｅと透光体４０との界面４０ａが第１基板１０に対して９０°の角度をなしている場合、導波路９ｆでは、スネルの法則より、界面４０ａに入射する入射光Ｌの入射角が６２°以上である場合（画素電極９ａへの入射角が２８°（＝９０°−６２°）以下である場合）、入射光Ｌは、界面４０ａで透光体４０側に全反射されて、壁部９ｅ内には入射しない。なお、壁部９ｅと透光体４０との界面４０ａが第１基板１０に対して９０°からずれた角度をなしている場合でも、垂直に近い角度、例えば９０°±１０°の範囲内の角度であれば、導波路９ｆに入射した光の略全体を表示に寄与する方向に進行させることができる。また、界面４０ａにおいて全反射でない反射が生じる場合であっても、導波路９ｆは、入射した光が表示に利用される割合を大幅に向上する。
ここで、透光体４０は、凹部９ｇ内に設けられた第１透光膜４６と、凹部９ｇ内で第１透光膜４６に第１基板１０とは反対側に積層された第２透光膜４７とを含み、第１透光膜４６および第２透光膜４７は各々、壁部９ｅの側面に接し、界面４０ａを構成している。本形態において、透光体４０は、第１透光膜４６と第２透光膜４７との２層構造になっている。
第１透光膜４６と第２透光膜４７とは屈折率が等しい。本形態では、第１透光膜４６および第２透光膜４７が同一材料（シリコン酸窒化膜）から構成されており、第１透光膜４６の第１基板１０とは反対側の面４６０と第２透光膜４７との間には、光学的な界面が実質的には存在しない。但し、第１透光膜４６は、形成過程でドライエッチングが行われているため、電子顕微鏡等で観察すれば、第１透光膜４６と第２透光膜４７との間に境界が存在することを確認することができる。
（電気光学装置１００の製造方法）
図７、図８および図９は各々、本発明の実施形態１に係る電気光学装置１００の製造方法を示す工程断面図である。本形態の電気光学装置１００を製造するにあたっては、図７に示す工程において、遮光体１ｅおよび壁部９ｅを形成した後、図８および図９に示す工程において、壁部９ｅで囲まれた凹部９ｇの内部に透光体４０を形成する。
より具体的には、図７に示す工程ＳＴ１において、第１遮光層８ａから層間絶縁膜４４までを形成した後、図７に示す工程ＳＴ２において、層間絶縁膜４４の第１基板１０とは反対側の面にハードマスク用の無機膜２を形成する。本形態において、無機膜２は、タングステンシリサイド膜からなる。次に、図７に示す工程ＳＴ３において、無機膜２の第１基板１０とは反対側の面にレジストマスク（図示せず）を形成した状態で無機膜２をパターニングし、遮光体１ｅと平面視で重なる領域にハードマスク２ａを形成する。次に、図７に示す工程ＳＴ４において、ハードマスク２ａの開口部から層間絶縁膜４４等にエッチングを行い、凹部９ｇを形成する。その結果、第１遮光層８ａ、半導体層３１ａ、走査線３ａ、容量線５ａ、データ線６ａ等の遮光体１ｅを覆う壁部９ｅが枠状に形成される。
次に、図８および図９に示すように、凹部９ｇを透光体４０で埋める。本形態では、まず、第１工程ＳＴ１１において、凹部９ｇ内を埋めるように第１透光膜４６を形成した後、第１基板１０とは反対側から第１透光膜４６の厚さ方向の一部を除去する。次に、第２工程ＳＴ１２において、凹部９ｇ内に残った第１透光膜４６を覆うように第２透光膜４７を形成する。
より具体的には、第１工程ＳＴ１１では、凹部９ｇ内を埋めるように第１透光膜４６（シリコン酸窒化膜）をプラズマ化学気相堆積法（ＣＶＤ法）等により成膜する第１成膜工程ＳＴ１１１と、第１透光膜４６に対して第１基板１０とは反対側に第１レジスト層１１を形成する第１レジスト層形成工程ＳＴ１１２と、第１レジスト層１１の第１基板１０とは反対側からエッチバックを行う第１エッチバック工程ＳＴ１１３とを行う。本形態において、第１エッチバック工程ＳＴ１１３では、第１レジスト層１１の全体が除去されるまでエッチバックを行う。エッチバックでは、フッ素および酸素を含むエッチングガスを用いたドライエッチングを行う。
第１成膜工程ＳＴ１１１では、凹部９ｇの影響を受けて、第１透光膜４６の表面に、底部が凹部９ｇの内側に位置する大きな凹状の欠陥４６１が発生するが、第１レジスト層形成工程ＳＴ１１２において第１レジスト層１１を形成した際、レジスト材料の流動性によって、欠陥４６１が第１レジスト層１１で埋められ、第１レジスト層１１の表面は平面となる。従って、第１エッチバック工程ＳＴ１１３を行い、第１レジスト層１１の全体が除去されるまでエッチバックすると、第１透光膜４６のうち、欠陥４６１を構成していた部分が除去されるので、凹部９ｇの底部には、欠陥４６１のない第１透光膜４６が残る。
第２工程ＳＴ１２では、第１工程ＳＴ１１の後に凹部９ｇ内に残った第１透光膜４６を覆うように第２透光膜４７をプラズマ化学気相堆積法等により成膜する第２成膜工程ＳＴ１２１と、第２透光膜４７に対して第１基板１０とは反対側に第２レジスト層１２を形成する第２レジスト層形成工程ＳＴ１２２と、第２レジスト層１２の第１基板１０とは反対側からのエッチバックにより第２透光膜４７の第１基板１０とは反対側の面を平坦化する第２エッチバック工程ＳＴ１２３とを行う。
第２成膜工程ＳＴ１２１では、凹部９ｇの影響を受けて、第２透光膜４７の表面に凹状の欠陥４７１が発生するが、欠陥４７１の底部は凹部９ｇの外側に位置する。また、第２レジスト層形成工程ＳＴ１２２において第２レジスト層１２を形成した際、レジスト材料の流動性によって、欠陥４７１が第２レジスト層１２で埋められ、第２レジスト層１２の表面は平面となる。従って、第２エッチバック工程ＳＴ１２３を行い、第２レジスト層１２の全体が除去されるまでエッチバックすると、第２透光膜４７の表面は平面となる。また、第２透光膜４７のうち、欠陥４７１を構成していた部分が除去されるので、凹部９ｇは、欠陥４６１のない第１透光膜４６と、欠陥４７１のない第２透光膜４７との２層構造からなる透光体４０で埋められ、透光体４０にはボイドが発生しにくい。
その後、第３工程ＳＴ１３において、ウエットエッチングあるいはドライエッチングによってハードマスク２ａを除去した後、第４工程ＳＴ１４において、第２遮光層７ａ、および中継電極７ｂ（図示せず）を形成し、その後、図６に示すように、層間絶縁膜４５、画素電極９ａ、および第１配向膜１６を順次形成する。
（本形態の主な効果）
以上説明したように、本形態の電気光学装置１００および電気光学装置１００の製造方法において、第１基板１０では、平面視で画素電極９ａの縁に沿って延在する遮光体１ｅが透光性の壁部９ｅで覆われ、壁部９ｅで囲まれた凹部９ｇは、壁部９ｅよりも屈折率が高い透光体４０によって埋められている。このため、電気光学装置１００では、平面視で画素電極９ａの縁に沿って延在するように、壁部９ｅと透光体４０との界面４０ａが存在しており、第１基板１０と画素電極９ａとの間には、平面視で画素電極９ａと重なるように導波路９ｆが形成されている。従って、第２基板２０の側から入射した光が、壁部９ｅに向けて斜めに進行しようとした場合でも、壁部９ｅと透光体４０との界面４０ａで光が第１基板１０に向けて反射する。このため、光の利用効率を向上することができる。また、凹部９ｇを埋める透光体４０は、第１透光膜４６と第２透光膜４７とを含む多層構造になっている。このため、第１透光膜４６を成膜した後、第１透光膜４６の厚さ方向の一部を除去し、第１透光膜４６を凹部９ｇの底部のみに残り、凹状の欠陥４６１が消失する。また、第１透光膜４６を凹部９ｇの底部に残した状態で、凹部９ｇのアスペクト比が小さくなる。従って、第２透光膜４７を成膜した際、第２透光膜４７に凹状の欠陥４７１が発生した場合でも、欠陥４７１は凹部９ｇの外側に位置する。従って、凹部９ｇは、欠陥４６１のない第１透光膜４６と、欠陥４７１のない第２透光膜４７との２層構造からなる透光体４０で埋められる。それ故、画像の高精細化を図るために画素サイズの微細化を図った場合、凹部９ｇのアスペクト比が大きくなるが、本形態によれば、凹部９ｇを透光体４０で埋めた場合でも、透光体４０の内部にボイドが発生しにくい。よって、透光体４０の内部において、ボイドでの光の反射が発生しにくい。
また、壁部９ｅは、第１基板１０と画素電極９ａとの間で積層された複数層の層間絶縁膜（層間絶縁膜４１、４２、４３、４４）を含み、遮光体１ｅは、複数層の層間絶縁膜（層間絶縁膜４１、４２、４３、４４）の２以上の層間の各々に形成された配線または電極を含んでいる。かかる構造の場合、画像の高精細化を図るために画素サイズの微細化を図った場合でも、壁部９ｅの高さが変わらないので、凹部９ｇのアスペクト比が大きくなる。この場合でも、本形態によれば、凹部９ｇを埋める透光体４０の内部には、ボイドが発生しにくい。それ故、透光体４０の内部において、ボイドに起因する光りの分散等が発生しにくい。
また、第１透光膜４６と第２透光膜４７とは、屈折率が等しいため、第１透光膜４６と第２透光膜４７との界面（第１透光膜４６の表面４６０）での反射を防止することができる。
また、遮光体１ｅは、さらに、複数層の層間絶縁膜４１、４２、４３、４４のうち、層間絶縁膜４１、４２の層間に形成された画素スイッチング素子３０の半導体層３１ａを含んでいる。すなわち、壁部９ｅには、半導体層３１ａを両側から覆う層間絶縁膜４１、４２が含まれており、透光体４０が厚さ方向に配置された範囲は、半導体層３１ａが配置されている厚さ方向の範囲を含んでいる。このため、半導体層３１ａは、壁部９ｅで覆われているので、半導体層３１ａに向かおうとする光は、壁部９ｅと透光体４０との界面４０ａで反射する。従って、半導体層３１ａに光が入射しにくいので、画素スイッチング素子３０では、光電流に起因する誤動作等が発生しにくい。また、第１基板１０から出射された光が偏光板等によって反射して、再び、第１基板１０に入射した場合でも、かかる戻り光が半導体層３１ａに入射することを第１遮光層８ａおよび導波路９ｆによって抑制することができる。
また、壁部９ｅと透光体４０との界面４０ａは、入射した光を全反射するため、光の利用効率をさらに向上することができる。また、壁部９ｅと透光体４０との界面４０ａは、第１基板１０に対して、９０°±１０°の範囲内の角度をなしているため、壁部９ｅと透光体４０との界面４０ａで全反射が発生しやすい。
また、壁部９ｅの幅は、遮光体１ｅ（第１遮光層８ａ、半導体層３１ａ、走査線３ａ、ドレイン電極４ａ、容量線５ａ、データ線６ａ、中継電極６ｂ）の幅より広いため、遮光体１ｅは、幅方向の両側で壁部９ｅによって覆われている。従って、遮光体１ｅは、壁部９ｅの側面で露出していない。それ故、導波路９ｆに入射した光が遮光体１ｅの縁で反射して表示に寄与しなくなることを回避することができる。
［実施形態２］
図１０および図１１は各々、本発明の実施形態２に係る電気光学装置１００の製造方法を示す工程断面図である。なお、本形態および後述する実施形態３の基本的な構成は、実施形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
本形態では、図６等を参照して説明した本形態の電気光学装置１００を製造するにあたっては、実施形態１と同様、図７に示す工程において、遮光体１ｅおよび壁部９ｅを形成する。その後、図１０および図１１に示す工程において、壁部９ｅで囲まれた凹部９ｇの内部に透光体４０を形成する。その際、壁部９ｅの第１基板１０とは反対側の端部にハードマスク２ａを残しておく。
本形態でも、実施形態１と同様、凹部９ｇを透光体４０で埋める際、まず、第１工程ＳＴ２１において、凹部９ｇ内を埋めるように第１透光膜４６を形成した後、第１基板１０とは反対側から第１透光膜４６の厚さ方向の一部を除去する。次に、第２工程ＳＴ２２において、凹部９ｇ内に残った第１透光膜４６を覆うように第２透光膜４７を形成する。
より具体的には、第１工程ＳＴ２１では、凹部９ｇ内を埋めるように第１透光膜４６を成膜する第１成膜工程ＳＴ２１１と、第１透光膜４６に対して第１基板１０とは反対側に第１レジスト層１１を形成する第１レジスト層形成工程ＳＴ２１２と、第１レジスト層１１の第１基板１０とは反対側からエッチバックを行う第１エッチバック工程ＳＴ２１３とを行う。本形態において、第１エッチバック工程ＳＴ２１３では、第１レジスト層１１から第１透光膜４６が露出するまでエッチバックを行う。そして、第１エッチバック工程ＳＴ２１３の後、エッチング工程ＳＴ２１４において、第１レジスト層１１から露出する第１透光膜４６の厚さ方向の一部をエッチングにより除去し、その後、アッシング工程ＳＴ２１５において、第１レジスト層１１を除去する。なお、エッチング工程ＳＴ２１４では、第１レジスト層１１および第１透光膜４６に対する選択性の高いエッチングを行う。
第１成膜工程ＳＴ２１１では、凹部９ｇの影響を受けて、第１透光膜４６の表面に大きな凹状の欠陥４６１が発生するが、第１レジスト層形成工程ＳＴ２１２において第１レジスト層１１を形成した際、レジスト材料の流動性によって、欠陥４６１が第１レジスト層１１で埋められ、第１レジスト層１１の表面は平面となる。従って、第１エッチバック工程ＳＴ２１３を行い、第１レジスト層１１が欠陥４６１の内部のみに残るまでエッチバックすると、欠陥４６１に残った第１レジスト層１１の第１基板１０と反対側の面と、第１レジスト層１１から露出した第１透光膜４６の第１基板１０と反対側の面とは連続した面を構成する。そして、エッチング工程ＳＴ２１４では、欠陥４６１の底部と同一の位置、または欠陥４６１の底部より低い位置まで第１透光膜４６を選択的に除去した後、アッシング工程ＳＴ２１５において、第１レジスト層１１を除去すると、凹部９ｇの底部には、欠陥４６１のない第１透光膜４６が残る。
第２工程ＳＴ２２では、実施形態１と同様、第１工程ＳＴ２１の後に凹部９ｇ内に残った第１透光膜４６を覆うように第２透光膜４７を成膜する第２成膜工程ＳＴ２２１と、第２透光膜４７に対して第１基板１０とは反対側に第２レジスト層１２を形成する第２レジスト層形成工程ＳＴ２２２と、第２レジスト層１２の第１基板１０とは反対側からのエッチバックにより第２透光膜４７の第１基板１０とは反対側の面を平坦化する第２エッチバック工程ＳＴ２２３とを行う。
第２成膜工程ＳＴ２２１では、凹部９ｇの影響を受けて、第２透光膜４７の表面に凹状の欠陥４７１が発生するが、欠陥４７１の底部は凹部９ｇの外側に位置する。また、第２レジスト層形成工程ＳＴ２２２において第２レジスト層１２を形成した際、レジスト材料の流動性によって、欠陥４７１が第２レジスト層１２で埋められ、第２レジスト層１２の表面は平面となる。従って、第２エッチバック工程ＳＴ２２３を行い、第２レジスト層１２の全体が除去されるまでエッチバックすると、第２透光膜４７のうち、欠陥４７１を構成していた部分が除去されるので、凹部９ｇは、欠陥４６１のない第１透光膜４６と、欠陥４７１のない第２透光膜４７との２層構造からなる透光体４０で埋められ、透光体４０にはボイドが発生しにくい。
その後、図９を参照して説明したように、第３工程ＳＴ１３において、ハードマスク２ａを除去した後、第４工程ＳＴ１４において、第２遮光層７ａ等を形成し、その後、図６に示すように、層間絶縁膜４５、画素電極９ａ、および第１配向膜１６を順次形成する。
本形態でも、実施形態１と同様、第１基板１０と画素電極９ａとの間には、平面視で画素電極９ａと重なるように導波路９ｆを形成する際、凹部９ｇを埋める透光体４０は、第１透光膜４６と第２透光膜４７とを含む多層構造になっている。このため、第１透光膜４６を成膜した後、第１透光膜４６の厚さ方向の一部を除去すれば、ボイドの原因となる欠陥４６１が消失する。また、第１透光膜４６を凹部９ｇの底部に残した状態で、凹部９ｇのアスペクト比が小さくなる。従って、第２透光膜４７を成膜した際、第２透光膜４７に凹状の欠陥４７１が発生した場合でも、欠陥４７１は凹部９ｇの外側に位置する。このため、凹部９ｇは、欠陥４６１のない第１透光膜４６と、欠陥４７１のない第２透光膜４７との２層構造からなる透光体４０で埋められる。それ故、画像の高精細化を図るために画素サイズの微細化を図った場合、凹部９ｇのアスペクト比が大きくなるが、本形態によれば、凹部９ｇを透光体４０で埋めた場合でも、透光体４０の内部にボイドが発生しにくい等、実施形態１と同様な効果を奏する。
［実施形態３］
図１２および図１３は各々、本発明の実施形態２に係る電気光学装置１００の製造方法を示す工程断面図である。本形態では、図６等を参照して説明した電気光学装置１００を製造するにあたっては、実施形態１と同様、図７に示す工程において、遮光体１ｅおよび壁部９ｅを形成する。その後、図１２および図１３に示す工程において、壁部９ｅで囲まれた凹部９ｇの内部に透光体４０を形成する。本形態では、壁部９ｅを形成した後、ハードマスク２ａを除去し、ハードマスク２ａがない状態で、図１２および図１３に示す工程を行う。
本形態でも、実施形態１と同様、凹部９ｇを透光体４０で埋める際、まず、第１工程ＳＴ３１において、凹部９ｇ内を埋めるように第１透光膜４６を形成した後、第１基板１０とは反対側から第１透光膜４６の厚さ方向の一部を除去する。次に、第２工程ＳＴ３２において、凹部９ｇ内に残った第１透光膜４６を覆うように第２透光膜４７を形成する。
より具体的には、第１工程ＳＴ３１では、凹部９ｇ内を埋めるように第１透光膜４６を成膜する第１成膜工程ＳＴ３１１と、第１透光膜４６に対して第１基板１０とは反対側に第１レジスト層１１を形成する第１レジスト層形成工程ＳＴ３１２と、第１レジスト層１１の第１基板１０とは反対側からエッチバックを行う第１エッチバック工程ＳＴ３１３とを行う。本形態において、第１エッチバック工程ＳＴ３１３では、凹部９ｇの外側でエッチバックを停止して第１透光膜４６の厚さ方向の一部を除去し、第１エッチバック工程ＳＴ３１３の後、アッシング工程ＳＴ３１４において第１レジスト層１１を除去する。
第１成膜工程ＳＴ３１１では、凹部９ｇの影響を受けて、第１透光膜４６の表面に大きな凹状の欠陥４６１が発生するが、第１レジスト層形成工程ＳＴ３１２において第１レジスト層１１を形成した際、レジスト材料の流動性によって、欠陥４６１が第１レジスト層１１で埋められ、第１レジスト層１１の表面は平面となる。従って、第１エッチバック工程ＳＴ３１３において、凹部９ｇの外側でエッチバックを停止して第１透光膜４６の厚さ方向の一部を除去すると、欠陥４６１に残った第１レジスト層１１の第１基板１０と反対側の面と、第１レジスト層１１から露出した第１透光膜４６の第１基板１０と反対側の面とは連続した面を構成する。そして、アッシング工程ＳＴ３１４において、第１レジスト層１１を除去すると、欠陥４６１が開口するが、欠陥４６１のアスペクト比が小さくなっている。
第２工程ＳＴ３２では、実施形態１と同様、第１工程ＳＴ３１の後に凹部９ｇ内に残った第１透光膜４６を覆うように第２透光膜４７を成膜する第２成膜工程ＳＴ３２１と、第２透光膜４７に対して第１基板１０とは反対側に第２レジスト層１２を形成する第２レジスト層形成工程ＳＴ３２２と、第２レジスト層１２の第１基板１０とは反対側からのエッチバックにより第２透光膜４７の第１基板１０とは反対側の面を平坦化する第２エッチバック工程ＳＴ３２３とを行う。
第２成膜工程ＳＴ３２１では、第１透光膜４６の欠陥４６１を埋めることができるが、欠陥４６１の影響を受けて、第２透光膜４７の表面に凹状の欠陥４７１が発生する。この場合でも、欠陥４７１の底部は凹部９ｇの外側に位置する。また、第２レジスト層形成工程ＳＴ３２２において第２レジスト層１２を形成した際、レジスト材料の流動性によって、欠陥４７１が第２レジスト層１２で埋められ、第２レジスト層１２の表面は平面となる。従って、第２エッチバック工程ＳＴ３２３を行い、第２レジスト層１２の全体が除去されるまでエッチバックすると、第２透光膜４７のうち、欠陥４７１を構成していた部分が除去されるので、凹部９ｇは、欠陥４６１のない第１透光膜４６と、欠陥４７１のない第２透光膜４７との２層構造からなる透光体４０で埋められ、透光体４０にはボイドが発生しにくい。
その後、図９を参照して説明したように、第３工程ＳＴ１３において、ハードマスク２ａを除去した後、第４工程ＳＴ１４において、第２遮光層７ａを形成し、その後、図６に示すように、層間絶縁膜４５、画素電極９ａ、および第１配向膜１６を順次形成する。
本形態でも、実施形態１と同様、第１基板１０と画素電極９ａとの間には、平面視で画素電極９ａと重なるように導波路９ｆを形成する際、凹部９ｇを埋める透光体４０は、第１透光膜４６と第２透光膜４７とを含む多層構造になっている。このため、第１透光膜４６を成膜した後、第１透光膜４６の厚さ方向の一部を除去すれば、ボイドの原因となる欠陥４６１が大きく開口するので、第２透光膜４７を成膜する際、ボイドの原因となる欠陥を埋めることができる。従って、凹部９ｇのアスペクト比が大きい場合でも、透光体４０の内部にボイドが発生しにくい等、実施形態１と同様な効果を奏する。
［実施形態４］
図１４は、本発明の実施形態４に係る電気光学装置１００の断面図である。図１４に示すように、本形態の電気光学装置１００の第２基板２０において、基板本体２９の一方面２９ｓには、複数の画素電極９ａの各々に平面視で重なる凹曲面からなるレンズ面２９１が複数形成されている。また、基板本体２９の一方面２９ｓには、透光性のレンズ層２４０および透光性の保護層２８が順に積層され、保護層２８に対して基板本体２９とは反対側に共通電極２１が形成されている。基板本体２９とレンズ層２４０とは屈折率が相違しており、レンズ面２９１およびレンズ層２４０は、レンズ２４を構成している。本形態において、レンズ層２４０の屈折率は、基板本体２９の屈折率より大である。例えば、基板本体２９は石英基板（シリコン酸化物、ＳｉＯ２）からなり、屈折率が１．４８であるのに対して、レンズ層２４０は、シリコン酸窒化膜（ＳｉＯＮ）からなり、屈折率が１．５８〜１．６８である。それ故、レンズ２４は、光源からの光を収束させる正のパワー（正の屈折力）を有している。従って、第２基板２０の側から入射した光を第１基板１０の導波路９ｆに集光させることができる。それ故、光の利用効率を高めることができる。
［実施形態５］
図１５は、本発明の実施形態５に係る電気光学装置１００の断面図である。図１５に示すように、本形態の電気光学装置１００では、実施形態４と同様、第２基板２０には、複数の画素電極９ａの各々に重なるレンズ２４が形成されている。本形態では、基板本体１９の一方面１９ｓに、複数の画素電極９ａの各々と平面視で重なる凹曲面からなるレンズ面１９１が複数形成されている。また、基板本体１９の一方面１９ｓには、透光性のレンズ層１４０がレンズ面１９１を覆うように積層されている。基板本体１９とレンズ層１４０とは屈折率が相違しており、レンズ面１９１およびレンズ層１４０は、レンズ１４を構成している。本形態において、レンズ層１４０の屈折率は、基板本体１９の屈折率より大である。例えば、基板本体１９は石英基板（シリコン酸化物、ＳｉＯ２）からなり、屈折率が１．４８であるのに対して、レンズ層１４０は、シリコン酸窒化膜（ＳｉＯＮ）からなり、屈折率が１．５８〜１．６８である。それ故、レンズ１４は、光を収束させる正のパワー（正の屈折力）を有している。従って、レンズ１４は、第１基板１０から出射される光を平行光化している。それ故、後述する投射型表示装置において投射光学系での光のケラレ等が発生しにくいので、明るい表示を行うことができる。
［他の実施形態］
壁部９ｅを構成する絶縁層（層間絶縁膜）の数等については、必要に応じて変更してもよい。すなわち、壁部９ｅの高さ方向における範囲や、平面視での凹部９ｇの範囲等について、必要に応じて変更してもよい。例えば、上記実施形態では、層間絶縁膜が４層であったが、壁部９ｅが層間絶縁膜４５を含む５層構造であってもよい。この場合、壁部９ｅの表面と層間絶縁膜４５の表面とが連続した平面を構成するようにし、壁部９ｅの表面と層間絶縁膜４５の表面とが構成する平面に画素電極９ａを設ける態様とする。この場合、層間絶縁膜が４層以上の場合、凹部９ｇのアスペクト比が大きくなるため、本発明を適用した場合の効果が顕著である。
上記実施形態では、透光体４０が第１透光膜４６と第２透光膜４７の２層構造であったが、凹部９ｇに内部において、第２透光膜４７にさらに透光膜が積層されている態様であってもよい。
上記実施形態では、第２基板２０側から入射した光が第１基板１０側から出射される場合を説明したが、第１基板１０側から入射した光が第２基板２０側から出射される場合においても、導波路９ｆによれば、光の利用効率を高めることができる等の効果を奏する。
上記実施形態では、導波路９ｆを有する電気光学装置１００として液晶装置を例示したが、本発明はこのような態様に限定されず、例えば、電気泳動型表示装置、有機エレクトロルミネッセンス表示装置等の他の電気光学装置に適用してもよい。
［電子機器の構成例］
図１６は、本発明を適当した電気光学装置１００を備えた電子機器の光学系を示す説明図であり、図１６には、電子機器を投射型表示装置（プロジェクター）として構成した場合を示してある。図１６にように、投射型表示装置７００は、光源部７０１と、インテグレーター７０４と、偏光変換素子７０５と、色分離導光光学系７０２と、光変調装置としての３つのライトバルブ７１０Ｒ、７１０Ｇ、７１０Ｂと、クロスダイクロイックプリズム７１２と、投射光学系７１４とを備えている。ライトバルブ７１０Ｒ、７１０Ｇ、７１０Ｂは各々、電気光学装置１００Ｒ、１００Ｇ、１００Ｂを備えており、電気光学装置１００Ｒ、１００Ｇ、１００Ｂは、本発明を適用した電気光学装置１００からなる。
光源部７０１は、第１色光である赤色光（以下「Ｒ光」という）、第２色光である緑色光（以下「Ｇ光」という）、および第３色光である青色光（以下「Ｂ光」という）を含む光を供給する。光源部７０１としては、例えば超高圧水銀ランプを用いることができる。
インテグレーター７０４は、光源部７０１から出射された光の照度分布を均一化する。照度分布を均一化された光は、偏光変換素子７０５にて特定の振動方向を有する偏光光、例えばｓ偏光光に変換される。ｓ偏光光に変換された光は、色分離導光光学系７０２を構成するＲ光透過ダイクロイックミラー７０６Ｒに入射する。
色分離導光光学系７０２は、Ｒ光透過ダイクロイックミラー７０６Ｒと、Ｂ光透過ダイクロイックミラー７０６Ｇと、３枚の反射ミラー７０７と、２枚のリレーレンズ７０８とを備えている。Ｒ光透過ダイクロイックミラー７０６Ｒは、Ｒ光を透過し、Ｇ光およびＢ光を反射する。Ｒ光透過ダイクロイックミラー７０６Ｒを透過したＲ光は、反射ミラー７０７に入射する。反射ミラー７０７は、Ｒ光の光路を９０度折り曲げる。光路を折り曲げられたＲ光は、Ｒ光用のライトバルブ７１０Ｒに入射する。
ライトバルブ７１０Ｒは、λ／２位相差板７２３Ｒ、ガラス板７２４Ｒ、第１偏光板７２１Ｒ、電気光学装置１００Ｒ、および第２偏光板７２２Ｒを有している。ライトバルブ７１０Ｒに入射するＲ光は、ｓ偏光光に変換されている。ライトバルブ７１０Ｒに入射したｓ偏光光は、第１偏光板７２１Ｒをそのまま透過し、電気光学装置１００Ｒに入射する。電気光学装置１００Ｒに入射したｓ偏光光は、画像信号に応じた変調により、ｐ偏光光に変換される。電気光学装置１００Ｒの変調により、ｐ偏光光に変換されたＧ光は、第２偏光板７２２Ｒから出射される。このようにして、ライトバルブ７１０Ｒで変調されたＲ光は、クロスダイクロイックプリズム７１２に入射する。λ／２位相差板７２３Ｒおよび第１偏光板７２１Ｒは、偏光方向を変換させない透光性のガラス板７２４Ｒに接する状態で配置される。なお、図１６において、第２偏光板７２２Ｒは独立して設けられているが、電気光学装置１００Ｒの出射面や、クロスダイクロイックプリズム７１２の入射表面に接する状態で配置しても良い。
Ｒ光透過ダイクロイックミラー７０６Ｒで反射されたＧ光およびＢ光は、光路を９０度折り曲げられる。光路を折り曲げられたＧ光およびＢ光は、Ｂ光透過ダイクロイックミラー７０６Ｇに入射する。Ｂ光透過ダイクロイックミラー７０６Ｇは、Ｇ光を反射し、Ｂ光を透過する。Ｂ光透過ダイクロイックミラー７０６Ｇで反射されたＧ光は、Ｇ光用のライトバルブ７１０Ｇに入射する。Ｇ光用のライトバルブ７１０Ｇは、電気光学装置１００Ｇ、第１偏光板７２１Ｇおよび第２偏光板７２２Ｇを有している。
ライトバルブ７１０Ｇに入射するＧ光は、ｓ偏光光に変換されている。ライトバルブ７１０Ｇに入射したｓ偏光光は、第１偏光板７２１Ｇをそのまま透過し、電気光学装置１００Ｇに入射する。電気光学装置１００Ｇに入射したｓ偏光光は、画像信号に応じた変調により、ｐ偏光光に変換される。電気光学装置１００Ｇの変調により、ｐ偏光光に変換されたＧ光は、第２偏光板７２２Ｇから出射される。このようにして、ライトバルブ７１０Ｇで変調されたＧ光は、クロスダイクロイックプリズム７１２に入射する。
Ｂ光透過ダイクロイックミラー７０６Ｇを透過したＢ光は、２枚のリレーレンズ７０８と、２枚の反射ミラー７０７とを経由して、Ｂ光用のライトバルブ７１０Ｂに入射する。ライトバルブ７１０Ｂは、Ｂ光を画像信号に応じて変調する。Ｂ光用のライトバルブ７１０Ｂは、λ／２位相差板７２３Ｂ、ガラス板７２４Ｂ、第１偏光板７２１Ｂ、電気光学装置１００Ｂ、および第２偏光板７２２Ｂを有している。
ライトバルブ７１０Ｂに入射するＢ光は、ｓ偏光光に変換されている。ライトバルブ７１０Ｂに入射したｓ偏光光は、λ／２位相差板７２３Ｂによりｐ偏光光に変換される。ｐ偏光光に変換されたＢ光は、ガラス板７２４Ｂおよび第１偏光板７２１Ｂをそのまま透過し、電気光学装置１００Ｂに入射する。電気光学装置１００Ｂに入射したｐ偏光光は、画像信号に応じた変調により、ｓ偏光光に変換される。電気光学装置１００Ｂによってｓ偏光光に変換されたＢ光は、第２偏光板７２２Ｂから出射され、クロスダイクロイックプリズム７１２に入射する。
色合成光学系であるクロスダイクロイックプリズム７１２は、２つのダイクロイック膜７１２ａ、７１２ｂをＸ字型に直交して配置して構成されている。ダイクロイック膜７１２ａは、Ｂ光を反射し、Ｇ光を透過する。ダイクロイック膜７１２ｂは、Ｒ光を反射し、Ｇ光を透過する。このように、クロスダイクロイックプリズム７１２は、Ｒ光用のライトバルブ７１０Ｒ、Ｇ光用のライトバルブ７１０Ｇ、およびＢ光用のライトバルブ７１０Ｂの各々で変調されたＲ光、Ｇ光およびＢ光を合成する。
投射光学系７１４は、クロスダイクロイックプリズム７１２で合成された光をスクリーン７１６に投射する。これにより、スクリーン７１６上でフルカラー画像を得ることができる。このように、上述の電気光学装置１００は、一例として投射型表示装置７００に用いることができる。
なお、上述の電気光学装置１００は、投射画像を観察する側から投射するフロント投射型表示装置に用いることも、投射画像を観察する側とは反対の側から投射するリア投射型表示装置に用いることもできる。また、光源部７０１にレーザー素子や発光ダイオード等の固体光源を用いた投射型表示装置７００に用いる電気光学装置１００に本発明を適用してもよい。
また、電気光学装置１００を適用可能な電子機器は、投射型表示装置７００に限定されない。電気光学装置１００は、例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として用いてもよい。
１ｅ…遮光体、２…無機膜、２ａ…ハードマスク、３ａ…走査線８（遮光体）、３ｂ…ゲート電極、４ａ…ドレイン電極（遮光体）、５ａ…容量線（遮光体）、６ａ…データ線（遮光体）、６ｂ…中継電極（遮光体）、７ｂ…中継電極、７ａ…第２遮光層、８ａ…第１遮光層、９ａ…画素電極、９ｅ…壁部、９ｆ…導波路、９ｇ…凹部、１０…第１基板、１０ａ…表示領域、１１…第１レジスト層、１２…第２レジスト層、１４、２４…レンズ、１９、２９…基板本体、２０…第２基板、２１…共通電、３０…画素スイッチング素子、３１ａ…半導体層、４０…透光体、４０ａ…界面、４１、４２、４３、４４、４５…層間絶縁膜、４６…第１透光膜、４７…第２透光膜、８０…電気光学層、１００、１００Ｂ、１００Ｇ、１００Ｒ…電気光学装置、１００ａ…画素、４６１、４７１…欠陥、７００…投射型表示装置、７０１…光源部、７０２…色分離導光光学系、７０４…インテグレーター、７０５…偏光変換素子、７０６Ｇ…Ｂ光透過ダイクロイックミラー、７０６Ｒ…Ｒ光透過ダイクロイックミラー、７０７…反射ミラー、７０８…リレーレンズ、７１０Ｂ、７１０Ｇ、７１０Ｒ…ライトバルブ、７１２…クロスダイクロイックプリズム、７１４…投射光学系、ＳＴ１１、ＳＴ２１、ＳＴ３１…第１工程、ＳＴ１２、ＳＴ２２、ＳＴ３２…第２工程、ＳＴ１１１、ＳＴ２１１、ＳＴ３１１…第１成膜工程、ＳＴ１１２、ＳＴ２１２、ＳＴ３１２…第１レジスト層形成工程、ＳＴ１２１、ＳＴ２２１、ＳＴ３２１…第２成膜工程、ＳＴ１１３、ＳＴ２１３、ＳＴ３１３…第１エッチバック工程、ＳＴ１２２、ＳＴ２２２、ＳＴ３２２…第２レジスト層形成工程、ＳＴ１２３、ＳＴ２２３、ＳＴ３２３…第２エッチバック工程。

Claims (15)

  1. 透光性の第１基板と、
    前記第１基板の一方面側に設けられた透光性の画素電極と、
    前記第１基板と前記画素電極との間で延在し、前記第１基板に対して垂直な方向から見た平面視で前記画素電極に縁が重なる遮光体と、
    前記第１基板と前記画素電極との間で前記遮光体を覆い、前記平面視で前記画素電極の縁に沿って延在する絶縁性の壁部と、
    前記壁部よりも高い屈折率を有し、前記壁部によって囲まれた凹部内に設けられた絶縁性の透光体と、
    を有し、
    前記透光体は、第１透光膜と、前記第１透光膜の前記第１基板とは反対側に設けられた第２透光膜と、を含み、前記第１透光膜および前記第２透光膜によって前記凹部が埋められていることを特徴とする電気光学装置。
  2. 請求項１に記載の電気光学装置において、
    前記第１透光膜と前記第２透光膜とは、屈折率が等しいことを特徴とする電気光学装置。
  3. 請求項１または２に記載の電気光学装置において、
    前記壁部は、前記第１基板と前記画素電極との間に設けられた複数の層間絶縁膜によって構成され、
    前記遮光体は、前記複数の層間絶縁膜の２以上の層間の各々に設けられた配線または電極を含むことを特徴とする電気光学装置。
  4. 請求項３に記載の電気光学装置において、
    前記遮光体は、前記複数の層間絶縁膜のいずれかの層間に設けられた画素スイッチング素子用の半導体層を含むことを特徴とする電気光学装置。
  5. 請求項１から４までの何れか一項に記載の電気光学装置において、
    前記壁部の幅は、前記遮光体の幅より広く、
    前記遮光体は、幅方向の両側で前記壁部によって覆われていることを特徴とする電気光学装置。
  6. 請求項１から５までの何れか一項に記載の電気光学装置において、
    前記壁部と前記透光体との界面は、前記第１基板に対して、９０°±１０°の範囲内の角度をなしていることを特徴とする電気光学装置。
  7. 請求項１から６までの何れか一項に記載の電気光学装置において、
    前記第１基板の一方面に対向する第２基板と、
    前記第１基板と前記第２基板との間に設けられた液晶層と、
    を有することを特徴とする電気光学装置。
  8. 透光性の第１基板と、
    前記第１基板の一方面側に設けられた透光性の画素電極と、
    前記第１基板と前記画素電極との間で延在し、前記第１基板に対して垂直な方向から見た平面視で前記画素電極に縁が重なる遮光体と、
    前記第１基板と前記画素電極との間で前記遮光体を覆い、前記平面視で前記画素電極の縁に沿って延在する絶縁性の壁部と、前記壁部よりも高い屈折率を有し、前記壁部によって囲まれた凹部内に設けられた絶縁性の透光体と、
    を有する電気光学装置の製造方法において、
    前記遮光体および前記壁部を形成した後、前記凹部内に前記透光体を設ける工程では、
    前記凹部内に第１透光膜を成膜した後、前記第１基板とは反対側から前記第１透光膜の厚さ方向の一部を除去する第１工程と、
    前記第１工程後に前記凹部内に残った前記第１透光膜の前記第１基板とは反対側に第２透光膜を設ける第２工程と、
    を有し、
    前記第１透光膜および前記第２透光膜によって前記凹部が埋められることを特徴とする電気光学装置の製造方法。
  9. 請求項８に記載の電気光学装置の製造方法において、
    前記第１工程では、前記凹部内に前記第１透光膜を成膜する第１成膜工程と、前記第１透光膜に対して前記第１基板とは反対側に第１レジスト層を形成する第１レジスト層形成工程と、前記第１レジスト層の前記第１基板とは反対側からエッチバックを行う第１エッチバック工程と、を行うことを特徴とする電気光学装置の製造方法。
  10. 請求項９に記載の電気光学装置の製造方法において、
    前記第１エッチバック工程では、前記第１レジスト層の全体が除去されるまで前記エッチバックを行うことを特徴とする電気光学装置の製造方法。
  11. 請求項９に記載の電気光学装置の製造方法において、
    前記第１エッチバック工程では、前記第１レジスト層から前記第１透光膜が露出するまで前記エッチバックを行い、
    前記第１工程では、前記第１エッチバック工程の後、前記第１レジスト層から露出する前記第１透光膜の厚さ方向の一部をエッチングにより除去し、その後、前記第１レジスト層を除去することを特徴とする電気光学装置の製造方法。
  12. 請求項１０または１１に記載の電気光学装置の製造方法において、
    前記壁部の前記第１基板とは反対側の面にハードマスクを設けた状態で前記第１工程を行うことを特徴とする電気光学装置の製造方法。
  13. 請求項９に記載の電気光学装置の製造方法において、
    前記第１エッチバック工程では、前記凹部の外側で前記エッチバックを停止して前記第１透光膜の厚さ方向の一部を除去し、
    前記第１工程では、前記第１エッチバック工程の後、前記第１レジスト層を除去することを特徴とする電気光学装置の製造方法。
  14. 請求項８から１３までの何れか一項に記載の電気光学装置の製造方法において、
    前記第２工程では、前記第１工程後に前記凹部内に残った前記第１透光膜の前記第１基板とは反対側に前記第２透光膜を成膜する第２成膜工程と、前記第２透光膜に対して前記第１基板とは反対側に第２レジスト層を形成する第２レジスト層形成工程と、前記第２レジスト層の前記第１基板とは反対側からのエッチバックにより前記第２透光膜の前記第１基板とは反対側の面を平坦化する第２エッチバック工程と、を有することを特徴とする電気光学装置の製造方法。
  15. 請求項１から７までの何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
JP2017243575A 2017-12-20 2017-12-20 電気光学装置、電気光学装置の製造方法、および電子機器 Active JP6566019B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017243575A JP6566019B2 (ja) 2017-12-20 2017-12-20 電気光学装置、電気光学装置の製造方法、および電子機器
US16/225,012 US10620493B2 (en) 2017-12-20 2018-12-19 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017243575A JP6566019B2 (ja) 2017-12-20 2017-12-20 電気光学装置、電気光学装置の製造方法、および電子機器

Publications (2)

Publication Number Publication Date
JP2019109412A JP2019109412A (ja) 2019-07-04
JP6566019B2 true JP6566019B2 (ja) 2019-08-28

Family

ID=66815161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017243575A Active JP6566019B2 (ja) 2017-12-20 2017-12-20 電気光学装置、電気光学装置の製造方法、および電子機器

Country Status (2)

Country Link
US (1) US10620493B2 (ja)
JP (1) JP6566019B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021014907A1 (ja) * 2019-07-19 2021-01-28

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104026A (ja) * 1986-10-21 1988-05-09 Nec Corp 液晶表示装置の製造方法
JPH0527261A (ja) * 1991-07-22 1993-02-05 Sharp Corp アクテイブマトリクス基板の製造方法
US6303043B1 (en) * 1999-07-07 2001-10-16 United Microelectronics Corp. Method of fabricating preserve layer
JP2002014327A (ja) * 2000-06-28 2002-01-18 Victor Co Of Japan Ltd 液晶表示素子
JP3991569B2 (ja) * 2000-09-13 2007-10-17 セイコーエプソン株式会社 電気光学装置、それを用いた投射型液晶表示装置並びに電子機器
KR100719341B1 (ko) * 2005-01-25 2007-05-17 삼성전자주식회사 이미지 센서 및 그 제조방법
JP2015055816A (ja) * 2013-09-13 2015-03-23 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置、及び電子機器
JP6417847B2 (ja) * 2014-10-21 2018-11-07 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器

Also Published As

Publication number Publication date
JP2019109412A (ja) 2019-07-04
US20190187524A1 (en) 2019-06-20
US10620493B2 (en) 2020-04-14

Similar Documents

Publication Publication Date Title
US10088727B2 (en) Liquid crystal device and electronic apparatus
US10120250B2 (en) Electro-optical device, electrical apparatus
JP6417847B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
US10634942B2 (en) Electro-optical device and electronic device having base member, lens member and first and second insulators
US20130021542A1 (en) Electro-optical device, projection-type display device, electronic device, and manufacturing method of the electro-optical device
JP6891502B2 (ja) 電気光学装置、電子機器
US10852600B2 (en) Electrooptical device and electronic apparatus
JP6044358B2 (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP2017058537A (ja) 電気光学装置、電気光学装置の製造方法、および電子機器
JP2018136477A (ja) 電気光学装置、電子機器
JP2015094880A (ja) 電気光学装置、および電子機器
JP2013073032A (ja) 液晶装置、液晶装置の製造方法、及び電子機器
JP6566019B2 (ja) 電気光学装置、電気光学装置の製造方法、および電子機器
US10656455B2 (en) Electro-optical device, transmissive liquid crystal display device, and electronic device
JP2014149335A (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP2019184937A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP2017083679A (ja) 表示装置および電子機器
JP2014153384A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP6032065B2 (ja) 電気光学装置用基板の製造方法
JP2019148689A (ja) 透過型液晶表示装置、透過型液晶表示装置の製造方法および電子機器
JP2018185417A (ja) 電気光学装置および電子機器
JP7119564B2 (ja) 電気光学装置、電子機器
JP2023144372A (ja) 電気光学装置、および表示装置
JP2023144378A (ja) 電気光学装置、および表示装置
JP6028915B2 (ja) 電気光学装置用基板の製造方法、電気光学装置、および電子機器

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181109

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190207

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190528

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190715

R150 Certificate of patent or registration of utility model

Ref document number: 6566019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150