JP7119564B2 - 電気光学装置、電子機器 - Google Patents

Description

本発明は、電気光学装置、該電気光学装置を備えた電子機器に関する。

電気光学装置として画素にスイッチング素子としてのトランジスターを備えたアクティブ駆動型の液晶装置が挙げられる。このような液晶装置を例えば投射型表示装置（液晶プロジェクター）の光変調手段として用いる場合、直視型の液晶装置に比べて、液晶装置への入射光が増大する。入射光の増大に伴い、上記トランジスターに対する入射光の回り込み、反射などの迷光の影響が無視できなくなる。具体的には、迷光に起因するトランジスターの光リークにより画素の電位保持が困難になり、ちらつきの発生や画素単位の表示ムラの発生といった、表示品位の低下を生じさせる問題がある。そのため光変調手段としての液晶装置においては、より強固に迷光を遮光する遮光構造が必要となっていた。

例えば、特許文献１には、ソース領域、チャネル領域及びドレイン領域を備えた半導体膜が透明基板上に絶縁層を介して配置され、透明基板の下方から半導体膜に入射される光を遮蔽する下部遮光膜が、半導体膜と透明基板との間に配置され、半導体膜の上方からチャネル領域に入射される光を遮蔽する中間遮光膜がチャネル領域の直上に層間絶縁膜を介して配置され、半導体膜のソース領域、及びドレイン領域にそれぞれソース電極及びドレイン電極が接続され、ソース電極及びドレイン電極の外周形状に対応して形成された上部遮光膜がソース電極及びドレイン電極の上方に配置されている液晶表示装置が開示されている。また、下部遮光膜は、タングステン、タンタル、チタン、モリブデン、クロム、またはニッケルのうちいずれか１種類の金属膜とポリシリコンとを組み合わせて形成されるとしている。

また、例えば、特許文献２には、光透過性基板上に順次に形成された第１の裏面遮光膜、第１の層間膜、第２の裏面遮光膜及び第２の層間膜と、第２の層間膜上に形成された活性層を有する薄膜トランジスターとを備え、第１の裏面遮光膜が少なくとも薄膜トランジスターの活性層に対向する位置に形成され、第２の裏面遮光膜が活性層のチャネル領域の少なくとも一部に対向する位置に開口部を有し、第１の裏面遮光膜と第２の裏面遮光膜の外形が、光透過性基板と直交方向に見て相互に重なり合う、薄膜トランジスターアレイ基板が開示されている。また、当該薄膜トランジスターアレイ基板と対向基板との間に封入された液晶層を備えるアクティブマトリックス型液晶表示装置が開示されている。当該薄膜トランジスターアレイ基板では、第１の裏面遮光膜は例えばタングステンシリサイドなどを用いて形成され、第２の裏面遮光膜は例えばアモルファスシリコンなどを用いて形成されている。

また、例えば、特許文献３には、データ線側ソース・ドレイン領域と、第１の接合領域と、第１の方向に沿ったチャネル領域と、第２の接合領域と、画素電極側ソース・ドレイン領域とを有する半導体層と、半導体層よりも上層に形成され、平面的にチャネル領域に重なる本体部と、本体部から半導体層の脇で第１の方向に第２の接合領域に沿って延設された第１延設部とを有するゲート電極とを含むトランジスターとを備え、第１延設部に重なる部分に第２の接合領域に沿った長手状の溝が形成され、溝内にも第１延設部の一部が形成されている電気光学装置用基板が開示されている。また、当該電気光学装置用基板を備えた電気光学装置が開示されている。当該電気光学装置用基板では、半導体層の下層に走査線が設けられており、ゲート電極は第２延設部を経由して走査線に接続されている。走査線は、例えばタングステン、チタン、チタンナイトライドなどの高融点金属材料が用いられ遮光膜として機能している。

特開２００４－１７０６５６号公報 特許第４６４５０２２号公報 特許第５０３４５２９号公報

上記特許文献のそれぞれにおいて、半導体膜（あるいは活性層、半導体層）の下層に設けられた遮光膜としてタングステンシリサイドを用いると、半導体膜の形成に関わって例えば１０００℃以上の高温処理が施された場合、遮光膜の結晶性変化により遮光性が低下するおそれがある。

また、上記特許文献２のように、活性層の直下に第２の裏面遮光膜を設けたとしても、第２の裏面遮光膜は活性層のチャネル領域の少なくとも一部に対向する位置に開口部を有していることから、開口部から漏れて活性層に入射する光を遮光することができない。

また、上記特許文献３では、ゲート電極の一部である第１延設部は、半導体層における第２の接合領域に沿った長手状の溝内にも設けられている。したがって、半導体層の下層に設けられた走査線を経由してゲート電極にゲート電位が印加されると、半導体層の第２の接合領域に対して下方側及び側方側からゲート電位による電界が与えられる。このようなゲート電極の構造において、オフ時のゲートバイアス電位を大きくして第２の接合領域に強い電界を作用させると、第２の接合領域の抵抗が下がり、オフリーク電流の増加を招くおそれがある。

すなわち、半導体層に対して入射する光を確実に遮光しつつ、オフリーク電流が増加し難いトランジスターの遮光構造が求められているという課題があった。

本願の電気光学装置は、透光性の基板と、基板上に画素ごとに設けられたトランジスターと、基板とトランジスターの半導体層との間に設けられた第１遮光層と、第１遮光層と半導体層との間に設けられた第２遮光層と、を備え、第１遮光層には固定電位が与えられることを特徴とする。

上記の電気光学装置において、画素は、画素電極を含み、半導体層は、チャネル領域と、画素電極が電気的に接続されるドレイン領域と、チャネル領域とドレイン領域との間に設けられ、不純物イオンがドレイン領域よりも低濃度に注入された低濃度ドレイン領域とを含み、第２遮光層は、平面視で半導体層のチャネル領域と重なるように配置されて、ゲート電位が与えられ、第１遮光層は、平面視で半導体層の低濃度ドレイン領域と重なるように配置されることが好ましい。

上記の電気光学装置は、基板上においてトランジスターよりも上層に設けられた固定電位配線と、固定電位配線と第１遮光層とを電気的に接続させる第１コンタクト部と、を有し、第１コンタクト部は、平面視で半導体層の低濃度ドレイン領域を挟んで両側に設けられていることが好ましい。

上記の電気光学装置において、基板上における、第２遮光層と半導体層との間の距離は、トランジスターの半導体層とゲート電極との間の距離よりも大きいことが好ましい。

本願の他の電気光学装置は、透光性の基板と、基板上に画素ごとに設けられたトランジスターと、基板とトランジスターの半導体層との間に設けられた第１遮光層と、第１遮光層と半導体層との間に設けられた第２遮光層及び第３遮光層と、を備え、画素は、画素電極を含み、半導体層は、チャネル領域と、画素電極が電気的に接続されるドレイン領域と、チャネル領域とドレイン領域との間に設けられ、不純物イオンがドレイン領域よりも低濃度に注入された低濃度ドレイン領域とを含み、第２遮光層は、平面視で半導体層のチャネル領域と重なるように配置されて、ゲート電位が与えられ、第３遮光層は、平面視で半導体層の低濃度ドレイン領域の一部と重なるように配置されて、固定電位が与えられることが好ましい。

上記の他の電気光学装置は、基板上においてトランジスターよりも上層に設けられた固定電位配線と、固定電位配線と第１遮光層及び第３遮光層とを電気的に接続させる第１コンタクト部と、を有し、第１コンタクト部は、平面視で半導体層の低濃度ドレイン領域を挟んで両側に設けられていることが好ましい。

上記の他の電気光学装置は、基板上においてトランジスターよりも上層に設けられたゲート配線と、ゲート配線と第２遮光層とを電気的に接続させる第２コンタクト部と、を有し、第２コンタクト部は、平面視で第１コンタクト部よりも外側で半導体層の低濃度ドレイン領域を挟んで両側に設けられていることが好ましい。

上記の他の電気光学装置は、基板上においてトランジスターよりも上層に設けられたゲート配線及び固定電位配線と、固定電位配線と第３遮光層とを電気的に接続させる第１コンタクト部と、ゲート配線と第１遮光層及び第２遮光層とを電気的に接続させる第２コンタクト部と、を有し、第１コンタクト部は、平面視で半導体層の低濃度ドレイン領域を挟んで両側に設けられ、第２コンタクト部は、平面視で第１コンタクト部よりも外側で半導体層の低濃度ドレイン領域を挟んで両側に設けられていることが好ましい。

本願の電子機器は、上記に記載のいずれかの電気光学装置を備えたことを特徴とする。

第１実施形態の電気光学装置としての液晶装置の構成を示す概略平面図。 図１のＨ－Ｈ’線に沿った液晶装置の構造を示す概略断面図。 液晶装置の電気的な構成を示す等価回路図。 画素の配置を示す概略平面図。 画素におけるトランジスターと関連する構成要素との配置を示す概略平面図。 画素における第１容量電極の配置を示す概略平面図。 画素における第２容量電極の配置を示す概略平面図。 画素における第３容量電極とデータ線の配置を示す概略平面図。 画素における固定電位配線と画素電極の配置を示す概略平面図。 図５あるいは図９のＡ－Ａ’線に沿った素子基板の配線構造を示す概略断面図。 図９のＢ－Ｂ’線に沿った素子基板の配線構造を示す概略断面図。 図５あるいは図９のＣ－Ｃ’線に沿った素子基板の配線構造を示す概略断面図。 第２実施形態の液晶装置の画素におけるトランジスターと関連する構成要素との配置を示す概略平面図。 図１３のＤ－Ｄ’線に沿った第２実施形態の素子基板の配線構造を示す概略断面図。 第３実施形態の液晶装置の画素におけるトランジスターと関連する構成要素との配置を示す概略平面図。 図１５のＦ－Ｆ’線に沿った第３実施形態の素子基板の配線構造を示す概略断面図。 図１５のＧ－Ｇ’線に沿った第３実施形態の素子基板の配線構造を示す概略断面図。 図１５のＪ－Ｊ’線に沿った第３実施形態の素子基板の配線構造を示す概略断面図。 第４実施形態の液晶装置の画素におけるトランジスターと関連する構成要素との配置を示す概略平面図。 図１９のＫ－Ｋ’線に沿った第４実施形態の素子基板の配線構造を示す概略断面図。 図１９のＭ－Ｍ’線に沿った第４実施形態の素子基板の配線構造を示す概略断面図。 図１９のＮ－Ｎ’線に沿った第４実施形態の素子基板の配線構造を示す概略断面図。 第５実施形態の電子機器としての投射型表示装置の構成を示す概略図。

以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、説明する部分が認識可能な程度の大きさとなるように、適宜拡大または縮小して表示している。

本実施形態では、電気光学装置として画素ごとに薄膜トランジスター（Thin Film Transistor；以降ＴＦＴと称す）を備えたアクティブ駆動型の液晶装置を例に挙げて説明する。この液晶装置は、後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。

（第１実施形態）
＜電気光学装置＞
本実施形態の電気光学装置としての液晶装置の主な構成について、図１～図３を参照して説明する。図１は第１実施形態の電気光学装置としての液晶装置の構成を示す概略平面図、図２は図１のＨ－Ｈ’線に沿った液晶装置の構造を示す概略断面図、図３は液晶装置の電気的な構成を示す等価回路図である。

図１及び図２に示すように、本実施形態の電気光学装置としての液晶装置１００は、互いに対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、透光性を有する例えば石英基板やガラス基板などが用いられている。なお、素子基板１０における基材１０ｓが本発明における透光性の基板に相当するものである。

素子基板１０は、対向基板２０よりも一回り大きい。素子基板１０と対向基板２０とは、対向基板２０の外縁部に沿って額縁状に配置されたシール材４０を介して貼り合わされ、その隙間に正または負の誘電異方性を有する液晶が封入されて、液晶層５０が構成されている。シール材４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

シール材４０の内側には、複数の画素Ｐがマトリックス状に配列した表示領域Ｅが設けられている。また、対向基板２０には、シール材４０と表示領域Ｅとの間に表示領域Ｅを取り囲む見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは該金属の合金や酸化物などで構成されている。なお、表示領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。

素子基板１０には、複数の外部接続端子１０４が配列した端子部が設けられている。素子基板１０の上記端子部に沿った第１の辺部とシール材４０との間にデータ線駆動回路１０１が設けられている。また、第１の辺部に対向する第２の辺部に沿ったシール材４０と表示領域Ｅとの間に検査回路１０３が設けられている。さらに、第１の辺部と直交し互いに対向する第３の辺部及び第４の辺部に沿ったシール材４０と表示領域Ｅとの間に走査線駆動回路１０２が設けられている。第２の辺部のシール材４０と検査回路１０３との間には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。

これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、第１の辺部に沿って配置された複数の外部接続端子１０４に接続されている。以降、第１の辺部に沿った方向をＸ方向とし、第３の辺部及び第４の辺部に沿った方向をＹ方向として説明する。また、本明細書では、Ｘ方向およびＹ方向と直交し、対向基板２０の法線方向から見ることを「平面視」あるいは「平面的」という。

図２に示すように、素子基板１０は、基材１０ｓ、並びに基材１０ｓの液晶層５０側の面に形成されたトランジスターとしてのＴＦＴ３０や画素電極１５、及び画素電極１５を覆う配向膜１８などを有している。ＴＦＴ３０や画素電極１５は、画素Ｐの構成要素である。画素Ｐの詳細は後述する。

対向基板２０は、基材２０ｓ、並びに基材２０ｓの液晶層５０側の面に順に積層された見切り部２１、平坦化層２２、対向電極２３、及び配向膜２４などを有している。

見切り部２１は、図１に示すように表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮り、周辺回路が光によって誤動作することを防止する役割を有している。また、不必要な迷光が表示領域Ｅに入射しないように遮光して、表示領域Ｅの表示における高いコントラストを確保している。

平坦化層２２は、例えばシリコン酸化物などの無機材料からなり、透光性を有して見切り部２１を覆うように設けられている。このような平坦化層２２は、例えばプラズマＣＶＤ法などを用いて形成された酸化シリコン膜であり、平坦化層２２上に形成される対向電極２３の液晶層５０側の表面が平坦となるように設けられている。

対向電極２３は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続されている。

画素電極１５を覆う配向膜１８及び対向電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて設定されており、シリコン酸化物などの無機材料の斜め蒸着膜（無機配向膜）が採用されている。配向膜１８，２４は、無機配向膜の他にポリイミドなどの有機配向膜を採用してもよい。

このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。

次に、図３を参照して、液晶装置１００の電気的な構成について説明する。液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する信号線としての複数の走査線３及び複数のデータ線６ａと、共通電位（ＬＣＣＯＭ）が印加される固定電位配線７とを有する。なお、図３では、Ｙ方向に延在するデータ線６ａに沿って並行するように固定電位配線７を示したが、必ずしもこれに限定されるものではない。なお、走査線３は、本発明におけるゲート配線の一例である。

Ｘ方向に延在する走査線３とＹ方向に延在するデータ線６ａとで区分された領域には、画素電極１５と、ＴＦＴ３０と、２つの蓄積容量３６，３７とが設けられ、これらが画素Ｐの画素回路を構成している。２つの蓄積容量３６，３７は、ＴＦＴ３０及び画素電極１５と、固定電位配線７との間で電気的に並列接続されている。２つの蓄積容量３６，３７を総合して画素容量と呼び、説明の都合上、それぞれ、第１蓄積容量３６、第２蓄積容量３７、と呼ぶ。なお、画素容量において並列接続される蓄積容量の数は、２つに限定されるものではなく、１つでもよいし、３つ以上であってもよい。

走査線３はＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のソースに電気的に接続され、画素電極１５はＴＦＴ３０のドレインに電気的に接続されている。

データ線６ａは、データ線駆動回路１０１（図１参照）に接続されている。画像信号Ｄ１，Ｄ２，…，Ｄｎは、データ線駆動回路１０１からデータ線６ａを経由して各画素Ｐに供給される。走査線３は、走査線駆動回路１０２（図１参照）に接続されている。走査信号ＳＣ１，ＳＣ２，…，ＳＣｍは、走査線駆動回路１０２から走査線３を経由して各画素Ｐに供給される。

データ線駆動回路１０１から供給される画像信号Ｄ１～Ｄｎは、この順に線順次でデータ線６ａに供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３に対して、走査信号ＳＣ１～ＳＣｍを所定のタイミングでパルス的に線順次で供給する。

液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１～ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１～Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１～Ｄｎは、画素電極１５と対向電極２３との間で一定期間保持される。

保持された画像信号Ｄ１～Ｄｎがリークするのを防止するため、画素電極１５と対向電極２３との間に形成される液晶容量と並列に画素容量（第１蓄積容量３６、第２蓄積容量３７）が接続されている。

なお、図１に示した検査回路１０３には、データ線６ａが接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図３の等価回路では省略している。

また、検査回路１０３は、上記画像信号をサンプリングしてデータ線６ａに供給するサンプリング回路、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。

次に、液晶装置１００における画素Ｐの配置について、図４を参照して説明する。図４は画素の配置を示す概略平面図である。
図４に示すように、液晶装置１００における画素Ｐは、Ｘ方向とＹ方向とにマトリックス状に配置されている。画素Ｐは、例えば平面視で略四角形（略正方形）の開口領域（開口部とも言う）を有する。開口領域は、Ｘ方向とＹ方向とに延在し格子状に設けられた遮光性の非開口領域（非開口部とも言う）により囲まれている。

Ｘ方向に延在する非開口領域には、図３に示した走査線３が設けられている。走査線３は遮光性の導電部材が用いられており、走査線３によって非開口領域の一部が構成されている。

同じく、Ｙ方向に延在する非開口領域には、図３に示したデータ線６ａが設けられている。データ線６ａも遮光性の導電部材が用いられており、データ線６ａによって非開口領域の一部が構成されている。

Ｘ方向とＹ方向とに延在する非開口領域の交差部付近には、図３に示したＴＦＴ３０や画素容量（第１蓄積容量３６、第２蓄積容量３７）が設けられている。詳しい画素Ｐの構造については後述するが、交差部付近にＴＦＴ３０や画素容量を設ける関係上、交差部付近の非開口領域の幅は、他の部分に比べて広くなっている。具体的には、非開口領域の交差部からＹ方向における上方側に拡張され、Ｘ方向に隣り合う画素Ｐ側に突出するように非開口領域が設けられている。遮光性を有する非開口領域の交差部付近にＴＦＴ３０や画素容量を設けることにより、開口領域における開口率を確保している。

画素Ｐごとに画素電極１５が設けられている。画素電極１５は平面視で略正方形であり、画素電極１５の外縁が非開口領域と重なるようにして開口領域に設けられている。なお、このような非開口領域の交差部の平面形状は、ＴＦＴ３０、画素容量、画素電極１５の配置と、これらの電気的な構成要素を互いに接続させる配線やコンタクト部の配置とに関わるものである。素子基板１０における詳しい配線構造については後述する。

本実施形態の液晶装置１００は、透過型であって、素子基板１０側から光が入射することを前提として構成されている。素子基板１０には、前述したように、画素ＰごとにＴＦＴ３０、画素電極１５、画素容量が設けられている。また、画素容量は上述したように第１蓄積容量３６と、第２蓄積容量３７とを含んで構成され、非開口領域に配置されている。言い換えれば、第１蓄積容量３６及び第２蓄積容量３７と、これらの蓄積容量が接続される固定電位配線７もまた非開口領域の一部を構成している。なお、透過型の液晶装置１００に対する光の入射方向は、素子基板１０側からに限定されず、対向基板２０側からとしてもよい。また、液晶装置１００は、入射する光を画素Ｐごとに集光させるマイクロレンズなどの集光手段を、光が入射する側の基板に備える構成としてもよい。

＜画素における電気的な構成の配置＞
次に、素子基板１０の画素Ｐにおける上述した電気的な構成の平面的な配置について、図５～図９を参照して説明する。図５は画素におけるトランジスターと関連する構成との配置を示す概略平面図である。なお、図５では、走査線３よりも下層に位置する構成を分かり易くするため、走査線３は外形のみを実線にて図示している。

上述したように、ＴＦＴ３０は、画素Ｐにおいて非開口領域の交差部付近に設けられている。具体的には、図５に示すように、ＴＦＴ３０は半導体層３０ａを有している。半導体層３０ａは、細長い形状となっており、非開口領域の交差部にチャネル領域３０ｃが位置するように、Ｙ方向に延在して配置されている。ＴＦＴ３０は、チャネル領域３０ｃに平面視で重なるように配置されたゲート電極３０ｇを有している。言い換えれば、半導体層３０ａに対して平面視でゲート電極３０ｇが重なった領域がチャネル領域３０ｃである。

半導体層３０ａのＹ方向の下方端に、データ線６ａとの電気的な接続を図るためのコンタクト部３１が設けられている。また、半導体層３０ａのＹ方向の上方端に、画素容量や画素電極１５との電気的な接続を図るためのコンタクト部３２が設けられている。

本実施形態では、半導体層３０ａのチャネル領域３０ｃを挟む２つのソース・ドレイン領域のうち、画素容量や画素電極１５に電気的に接続される側をドレイン領域３０ｄと呼び、データ線６ａに電気的に接続される側をソース領域３０ｓと呼ぶ。チャネル領域３０ｃとドレイン領域３０ｄとの間には、不純物イオンの注入量がドレイン領域３０ｄに比べて低濃度な低濃度ドレイン領域３０ｅが設けられている。また、チャネル領域３０ｃとソース領域３０ｓとの間には、不純物イオンの注入量がソース領域３０ｓに比べて低濃度な低濃度ソース領域３０ｆが設けられている。このような半導体層３０ａの構造は、ＬＤＤ（Lightly doped drain）構造と呼ばれている。

本実施形態では、半導体層３０ａの下層に、第１遮光層４と、第２遮光層５とが配置されている。素子基板１０の基材１０ｓ上における第１遮光層４と第２遮光層５の詳しい配置は後述するが、基材１０ｓと半導体層３０ａとの間に第１遮光層４が配置され、第１遮光層４と半導体層３０ａとの間に第２遮光層５が配置されている。

第１遮光層４は、平面視でクロス状であって、２つのコンタクト部３１，３２を含む半導体層３０ａと重なって配置されている。クロス状の第１遮光層４のＸ方向に幅が広くなった拡張部４ａには、固定電位配線７（図３参照）との電気的な接続を図るための一対のコンタクト部３４が設けられている。一対のコンタクト部３４は平面視でＹ方向に長い矩形状であって、半導体層３０ａのチャネル領域３０ｃとコンタクト部３２との間の低濃度ドレイン領域３０ｅ及びドレイン領域３０ｄをＸ方向に挟んで対向するように設けられている。一対のコンタクト部３４は、本発明の第１コンタクト部の一例である。

第２遮光層５は、平面視でＹ方向に延びる略長方形であって、コンタクト部３２を除く半導体層３０ａと重なって配置されている。第２遮光層５は、チャネル領域３０ｃと重なる部分からＸ方向に突出する突出部５ｅを有している。ゲート電極３０ｇもまた、第２遮光層５の突出部５ｅと平面視で重なる突出部を有している。第２遮光層５の突出部５ｅにはゲート電極３０ｇとの電気的な接続を図るためのコンタクト部３３ａが設けられている。つまり、ゲート電極３０ｇは、コンタクト部３３ａを介して第２遮光層５と電気的に接続されている。

走査線３は、Ｘ方向に延在する本線部３ａと、本線部３ａからＹ方向の下側に突出する突出部３ｂとを有している。走査線３は、Ｙ方向における幅が広くなった突出部３ｂを含む部分がゲート電極３０ｇと平面視で重なるように配置されている。詳しくは後述するが、走査線３はゲート電極３０ｇと重なった部分で電気的にゲート電極３０ｇと接続されている。また、基材１０ｓ上において、走査線３と同じ配線層に中継層３ｃと中継層３ｄとが設けられている。中継層３ｃは、走査線３から離間した位置において、コンタクト部３１と重なる位置に設けられている。中継層３ｄもまた、走査線３から離間した位置において、コンタクト部３２と重なる位置に設けられている。

つまり、第１遮光層４には固定電位配線７（図３参照）から固定電位である共通電位（ＬＣＣＯＭ）が与えられ、第２遮光層５には走査線３からゲート電極３０ｇを介してゲート電位が与えられる構成となっている。

本実施形態では、上記のコンタクト部３３ａが設けられる突出部５ｅは、平面視で走査線３の本線部３ａと重なるように配置されている。言い換えれば、第２遮光層５の突出部５ｅは画素Ｐの開口領域にはみ出していない。したがって、突出部５ｅを設けることによる画素Ｐにおける開口率の低下が避けられている。なお、走査線３の本線部３ａ及び第２遮光層５の突出部５ｅの配置は、これに限定されるものではないため、突出部５ｅを開口領域にはみ出すように配置してもよい。

本実施形態における画素容量は、上述したように並列接続された第１蓄積容量３６と第２蓄積容量３７とを含むものである。素子基板１０の基材１０ｓ上における画素容量の詳しい構造については後述するが、誘電体膜を挟んで３つの容量電極を重ねることによって第１蓄積容量３６と第２蓄積容量３７とを構成している。３つの容量電極を基材１０ｓ側から順に、第１容量電極、第２容量電極、第３容量電極と呼ぶこととする。

図６は画素における第１容量電極の配置を示す概略平面図、図７は画素における第２容量電極の配置を示す概略平面図、図８は画素における第３容量電極とデータ線の配置を示す概略平面図、図９は画素における固定電位配線と画素電極の配置を示す概略平面図である。なお、図８では、データ線６ａよりも下層に位置する構成を分かり易くするため、データ線６ａは外形のみを実線で図示している。同様に、図９では、固定電位配線７よりも下層に位置する構成を分かり易くするため、固定電位配線７は外形のみを実線で図示している。

図６に示すように、第１蓄積容量３６の第１容量電極３６ａは、非開口領域の交差部付近において、画素ＰごとにＴＦＴ３０と重なって配置されている。具体的には、第１容量電極３６ａは、平面視で走査線３の本線部３ａと重なって上記交差部からＸ方向の右側に延びる第１の部分３６ａ１と、第１の部分３６ａ１からＹ方向の上方側に延びて拡張された第２の部分３６ａ２と、第１の部分３６ａ１からＹ方向の下方側に延びる第３の部分３６ａ３と、走査線３の本線部３ａと重なって上記交差部からＸ方向の左側に延びる第４の部分３６ａ４と、を有している。第１容量電極３６ａは、Ｙ方向において、平面視で２つのコンタクト部３１，３２の間に配置され、ＴＦＴ３０と重なっている。

第１容量電極３６ａの第２の部分３６ａ２は、半導体層３０ａ（ＴＦＴ３０）の下層にあるクロス状の第１遮光層４におけるＸ方向に幅が広がった拡張部４ａ（図５参照）と平面視で重なっている。そして、当該拡張部４ａに設けられた一対のコンタクト部３４（図５参照）によって、第１遮光層４と第１容量電極３６ａとが電気的に接続されている。

第１容量電極３６ａの第４の部分３６ａ４には、後述する第３容量電極３７ａ（図８参照）との電気的な接続を図るためのコンタクト部３８ａが設けられている。なお、第３容量電極３７ａは、固定電位配線７と電気的に接続される。つまり、第１遮光層４及び第１容量電極３６ａは電気的に固定電位配線７と接続されることになる。以降、容量電極と固定電位配線７との電気的な接続に関わるコンタクト部を総称してコンタクト部３８と呼ぶ。

図７に示すように、第１蓄積容量３６及び第２蓄積容量３７に関わる第２容量電極３６ｂは、非開口領域の交差部付近において、画素Ｐごとに上述した第１容量電極３６ａと重なって配置されている。具体的には、第２容量電極３６ｂは、平面視で走査線３の本線部３ａと重なって（第１容量電極３６ａの第１の部分３６ａ１と重なって）上記交差部からＸ方向の右側に延びる第１の部分３６ｂ１と、第１の部分３６ｂ１からＹ方向の上方側に延びて拡張された第２の部分３６ｂ２と、第２の部分３６ｂ２からさらにＹ方向の上方側に延びる第３の部分３６ｂ３と、第１の部分３６ｂ１からＹ方向の下方側に延びる第４の部分３６ｂ４と、を有している。第２容量電極３６ｂは、平面視で２つのコンタクト部３１，３２のうち、コンタクト部３２と第３の部分３６ｂ３とが重なるように配置されている。つまり、第２容量電極３６ｂは、中継層３ｄとコンタクト部３２とを介して半導体層３０ａのドレイン領域３０ｄと電気的に接続されている（図６参照）。

第２容量電極３６ｂは、第２の部分３６ｂ２から第１の部分３６ｂ１に沿ってＸ方向の右側にわずかに突出した突出部３６ｂ５を有している。突出部３６ｂ５には、画素電極１５との電気的な接続を図るためのコンタクト部３９ａが設けられている。以降、画素電極１５との電気的な接続に関わるコンタクト部を総称してコンタクト部３９と呼ぶ。

図８に示すように、第２蓄積容量３７に関わる第３容量電極３７ａは、非開口領域の交差部付近において、画素Ｐごとに上述した第２容量電極３６ｂと重なって配置されている。具体的には、第３容量電極３７ａは、平面視で走査線３の本線部３ａと重なって（第２容量電極３６ｂの第１の部分３６ｂ１と重なって）上記交差部からＸ方向の右側に延びる第１の部分３７ａ１と、第１の部分３７ａ１からＹ方向の上方側に延びて拡張された第２の部分３７ａ２と、第２の部分３７ａ２からさらにＹ方向の上方側に延びる第３の部分３７ａ３と、走査線３の本線部３ａと重なって（第１容量電極３６ａの第４の部分３６ａ４と重なって）上記交差部からＸ方向の左側に延びる第４の部分３７ａ４と、第１の部分３７ａ１からＹ方向の下方側に延びる第５の部分３７ａ５と、を有している。第３容量電極３７ａには、第２容量電極３６ｂの突出部３６ｂ５と重なる部分を切り欠いた切欠き部３７ａ６が設けられている。

第３容量電極３７ａの第４の部分３７ａ４には、固定電位配線７との電気的な接続を図るためのコンタクト部３８ｂが設けられている。

データ線６ａは、半導体層３０ａに設けられたコンタクト部３１と、第３容量電極３７ａの第３の部分３７ａ３及び第５の部分３７ａ５と重なるように、Ｙ方向に延在して配置されている。また、詳しくは後述するが、素子基板１０の基材１０ｓ上において、データ線６ａと同じ配線層に中継層６ｂが設けられている。中継層６ｂは、第３容量電極３７ａに平面視で重ならないように上述した切欠き部３７ａ６に配置されている。中継層６ｂには画素電極１５との電気的な接続を図るためのコンタクト部３９ｂが設けられている。

図９に示すように、固定電位配線７は、非開口領域の交差部において、第３容量電極３７ａと重なるように配置されている。具体的には、固定電位配線７は、平面視で走査線３の本線部３ａと重なるようにＸ方向に延在する第１の部分７ａと、平面視でデータ線６ａと重なるようにＹ方向に延在する第２の部分７ｂとを有している。つまり、固定電位配線７は、マトリックス状に配置された画素Ｐを囲む格子状となっている。第３容量電極３７ａと固定電位配線７とは、上述した第３容量電極３７ａの第４の部分３７ａ４に設けられたコンタクト部３８ｂによって電気的に接続されている。なお、固定電位配線７は、画素Ｐを囲む格子状であることに限定されず、第３容量電極３７ａとの電気的な接続が可能な状態であれば、Ｘ方向またはＹ方向に延在する形態であってもよい。

詳しくは後述するが、素子基板１０の基材１０ｓ上において、固定電位配線７と同じ配線層に中継層７ｃが設けられている。中継層７ｃは、平面視で第３容量電極３７ａと重ならないように、上述した切欠き部３７ａ６に配置されている。中継層７ｃには画素電極１５との電気的な接続を図るためのコンタクト部３９ｃが設けられている。

画素電極１５は、平面視で外縁が格子状の固定電位配線７及び中継層７ｃと重なるように、画素Ｐの開口領域に配置されている。中継層７ｃに設けられたコンタクト部３９ｃによって中継層７ｃと画素電極１５とが電気的に接続されている。

＜素子基板の配線構造＞
次に、素子基板１０の配線構造について、図１０～図１２を参照して説明する。図１０は図５あるいは図９のＡ－Ａ’線に沿った素子基板の配線構造を示す概略断面図、図１１は図９のＢ－Ｂ’線に沿った素子基板の配線構造を示す概略断面図、図１２は図５あるいは図９のＣ－Ｃ’線に沿った素子基板の配線構造を示す概略断面図である。Ａ－Ａ’線は、図５に示すように、第１遮光層４、コンタクト部３４、第２遮光層５、半導体層３０ａ（ドレイン領域３０ｄ、低濃度ドレイン領域３０ｅ、チャネル領域３０ｃ、低濃度ソース領域３０ｆ、ソース領域３０ｓ）、コンタクト部３１を横断する線分である。Ｂ－Ｂ’線は、図９に示すように、固定電位配線７の第２の部分７ｂと、中継層７ｃとをＸ方向に横断する線分である。Ｃ－Ｃ’線は、図５に示すように、コンタクト部３３ａ、第２遮光層５、ゲート電極３０ｇ、半導体層３０ａのチャネル領域３０ｃをＸ方向に横断すると共に、図９に示すように、コンタクト部３８ｂ、第３容量電極３７ａ、固定電位配線７の第１の部分７ａをＸ方向に横断する線分である。

図１０に示すように、素子基板１０の基材１０ｓ上には、まず、第１遮光層４が形成される。第１遮光層４は、例えば、Ｔｉ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、などの高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、これらを積層したもの、あるいは導電性のポリシリコンなどを用いて形成される。特に、第１遮光層４は、基材１０ｓ側から入射する光を遮光すると共に、基材１０ｓと反対側から入射した光をＴＦＴ３０の半導体層３０ａ側に反射させないという観点から、遮光性を有する金属シリサイドを用いて形成することが好ましく、本実施形態では第１遮光層４はタングステンシリサイド（ＷＳｉ）を用いて形成されている。第１遮光層４の膜厚は例えば１５０ｎｍである。なお、第１遮光層４はフォトリソグラフィー法により上述したように非開口領域の交差部に対応した位置に平面視でクロス状に形成される。

次に、第１遮光層４を覆う第１絶縁膜１１ａが形成される。第１絶縁膜１１ａは、意図的に不純物が導入されていない、例えば酸化シリコン膜（None－doped Silicate Glass；ＮＳＧ膜）や窒化シリコン膜（Ｓｉ_xＮ_y膜）を用いて形成される。第１絶縁膜１１ａの形成方法としては、モノシラン（ＳｉＨ₄）、２塩化シラン（ＳｉＣｌ₂Ｈ₂）、ＴＥＯＳ（テトラエトキシシラン）、アンモニアなどの処理ガスを用いた常圧ＣＶＤ法、減圧ＣＶＤ法、あるいはプラズマＣＶＤ法などを挙げることができる。第１絶縁膜１１ａの膜厚は例えば２００ｎｍである。

次に、第１絶縁膜１１ａ上に第２遮光層５が形成される。第２遮光層５もまた第１遮光層４と同様に、例えば、Ｔｉ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、などの高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、これらを積層したもの、あるいは導電性のポリシリコンなどを用いて形成される。本実施形態では第２遮光層５はＷＳｉを用いて形成され、その膜厚は例えば１５０ｎｍである。なお、第２遮光層５はフォトリソグラフィー法により上述したように非開口領域の交差部に対応した位置に平面視でＹ方向に延びる矩形状に形成される。

次に、第２遮光層５を覆って第２絶縁膜１１ｂが形成される。第２絶縁膜１１ｂもまた第１絶縁膜１１ａと同様に、意図的に不純物が導入されていない、例えばＮＳＧ膜や窒化シリコン膜を用いて形成される。第２絶縁膜１１ｂの膜厚は、例えば３００ｎｍである。基板１０ｓ上において、第２遮光層５と半導体層３０ａとの間の距離が、半導体層３０ａとゲート電極３０ｇとの間の距離よりも大きくなるように、第２絶縁膜１１ｂの膜厚と、後述するゲート絶縁膜１１ｃの膜厚とが設定されている。

次に、第２絶縁膜１１ｂ上にＴＦＴ３０の半導体層３０ａが形成される。半導体層３０ａは例えば減圧ＣＶＤ法などで堆積させた非晶質シリコン膜に結晶化が施されたポリシリコン膜からなる。ポリシリコン膜に、不純物イオンが選択的に注入されて、ドレイン領域３０ｄ、低濃度ドレイン領域３０ｅ、チャネル領域３０ｃ、低濃度ソース領域３０ｆ、ソース領域３０ｓが形成されている。半導体層３０ａの膜厚は例えば５０ｎｍである。チャネル領域３０ｃに接合する側に不純物イオンの注入量が低い低濃度領域（Low Doped Drain；ＬＤＤ領域）を含んでいる。つまり、半導体層３０ａは、チャネル領域３０ｃを挟んで電気的に抵抗が高い領域を形成することでオフ時のリーク電流を抑制するＬＤＤ構造が取り入れられている。オフ時のリーク電流を抑制する観点では、画素容量や画素電極１５が電気的に接続されるドレイン領域３０ｄとチャネル領域３０ｃとの接合部分にＬＤＤ領域を含む構成とすればよい。以降、低濃度ドレイン領域３０ｅをＬＤＤ領域３０ｅ、低濃度ソース領域３０ｆをＬＤＤ領域３０ｆと呼ぶ。

非晶質シリコン膜を結晶化してポリシリコン膜とする際には、例えば１０００℃以上の高温処理が施される。石英などからなる基材１０ｓと半導体層３０ａとの間には、第１遮光層４、第１絶縁膜１１ａ、第２遮光層５、第２絶縁膜１１ｂが存在している。上述したように第１絶縁膜１１ａや第２絶縁膜１１ｂは例えば酸化シリコン膜などが用いられることから、上記高温処理によって、基材１０ｓや酸化シリコン膜に接するＷＳｉからなる第１遮光層４や第２遮光層５の酸化が進んで結晶性が変化し、それぞれ遮光性が低下したとしても、半導体層３０ａの下層には２つの遮光層が配置されているので、基材１０ｓ側から半導体層３０ａに入射する光を確実に遮光できる構成となっている。

次に、半導体層３０ａを覆うゲート絶縁膜１１ｃが形成される。ゲート絶縁膜１１ｃは例えばシリコンの半導体膜を熱酸化して得られた第１酸化シリコン膜と、減圧ＣＶＤ法を用い７００℃から９００℃の高温条件で形成された第２酸化シリコン膜との二層構造となっている。ゲート絶縁膜１１ｃの膜厚は例えば７５ｎｍである。

次に、ゲート絶縁膜１１ｃ上において、半導体層３０ａのチャネル領域３０ｃに対向する位置にゲート電極３０ｇを形成する。ゲート電極３０ｇは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜などを用いて形成される。本実施形態では、ゲート電極３０ｇは、導電性のポリシリコン膜とタングステンシリサイド膜との二層構造となっている。導電性のポリシリコン膜は、減圧ＣＶＤ法で燐（Ｐ）がドープされたポリシリコン膜を堆積させた後に、燐拡散処理を行い、ポリシリコン膜中に燐原子が１×１０¹⁹個／ｃｍ³以上の濃度で含まれるように形成したものである。ゲート電極３０ｇの膜厚は例えば１５０ｎｍである。本実施形態において、以降、導電性のポリシリコン膜は、上述したように、燐原子がドープされることで導電性が付与されたものを指すこととする。なお、ドープされる原子は燐（Ｐ）に限定されない。

次に、ゲート電極３０ｇを覆う第１層間絶縁膜１１ｄが形成される。第１層間絶縁膜１１ｄは、前述したＮＳＧ膜、あるいは燐（Ｐ）を含むＰＳＧ（Phospho Silicate Glass）膜、硼素を含むＢＳＧ（Boro Silicate Glass）膜、硼素（Ｂ）と燐（Ｐ）とが含まれるＢＰＳＧ（Boro－phospho Silicate Glass）膜などのシリコン系酸化膜を用いて形成される。これらのシリコン系酸化膜の形成方法としては、モノシラン、２塩化シラン、ＴＥＯＳ、ＴＥＢ（トリエチルボレート）、ＴＭＰＯ（トリメチルホスフェート）などを用いた常圧ＣＶＤ法、減圧ＣＶＤ法、あるいはプラズマＣＶＤ法などを挙げることができる。なお、第１層間絶縁膜１１ｄの表面には、ゲート電極３０ｇを含むＴＦＴ３０を覆うことで凹凸が生ずることから、この後に形成される電極や配線などのパターニング性を考慮して該凹凸を緩和する化学的機械的処理（Chemical＆Mechanical Polishing；ＣＭＰ処理）などの平坦化処理が施される。平坦化処理後の第１層間絶縁膜１１ｄの膜厚は例えば３００ｎｍである。

次に、第１層間絶縁膜１１ｄを貫通してゲート電極３０ｇに至る貫通孔や、第１層間絶縁膜１１ｄ及びゲート絶縁膜１１ｃを貫通してソース領域３０ｓに至る貫通孔を形成する。なお、図１０には図示していないが、第１層間絶縁膜１１ｄ及びゲート絶縁膜１１ｃを貫通してドレイン領域３０ｄに至る貫通孔も形成される。これらの貫通孔の少なくとも内壁を被覆、あるいは貫通孔を埋めるようにして、第１層間絶縁膜１１ｄ上に導電膜を成膜しパターニングすることによって、コンタクト部３３ｂと、コンタクト部３３ｂを介してゲート電極３０ｇに電気的に繋がる本線部３ａを有する走査線３とが形成される。また、コンタクト部３１と、コンタクト部３１を介してソース領域３０ｓに電気的に繋がる中継層３ｃとが形成される。同様に、図１０には図示していないが、コンタクト部３２と、コンタクト部３２を介してドレイン領域３０ｄに繋がる中継層３ｄとが形成される（図５参照）。このような走査線３、コンタクト部３１，３２及び中継層３ｃ，３ｄをなす導電膜としては、例えば低抵抗金属であるＡｌ（アルミニウム）や、Ｔｉ（チタン）あるいはＴｉＮ（窒化チタン）からなる層を含む多層構造の配線層が挙げられる。該配線層の厚みは例えば２５０ｎｍである。

次に、走査線３や中継層３ｃ（及び中継層３ｄ）を覆う第２層間絶縁膜１１ｅが形成される。第２層間絶縁膜１１ｅもまた、第１層間絶縁膜１１ｄと同様に、ＮＳＧ膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜などのシリコン系酸化膜を用いて形成される。形成された第２層間絶縁膜１１ｅの表面は、下層の配線層の影響を受けて凹凸が生ずることから、例えばＣＭＰ処理などの平坦化処理が施される。平坦化処理後の第２層間絶縁膜１１ｅの膜厚は例えば３００ｎｍである。

次に、第２層間絶縁膜１１ｅ、第１層間絶縁膜１１ｄ、ゲート絶縁膜１１ｃ、第２絶縁膜１１ｂ、第１絶縁膜１１ａを貫通して第１遮光層４に至る貫通孔が形成される。詳しくは、第１遮光層４に至る貫通孔は、半導体層３０ａのドレイン領域３０ｄを挟んで対向する一対の溝として形成される。そして、一対の溝を埋めるように導電膜を成膜してパターニングすることにより一対のコンタクト部３４を形成する。一対のコンタクト部３４は、図５に示したように、Ｘ方向において、半導体層３０ａのドレイン領域３０ｄを挟んで対向するように形成される。

次に、第２層間絶縁膜１１ｅ上に第１蓄積容量３６と第２蓄積容量３７とを形成する。具体的には、第１容量電極３６ａ、誘電体膜３６ｃ、第２容量電極３６ｂ、誘電体膜３７ｃ、第３容量電極３７ａの順にそれぞれ成膜してパターニングし、積層することで第１蓄積容量３６と第２蓄積容量３７とを形成する。容量電極としては例えばＴｉＮ（窒化チタン）を用いる。第１容量電極３６ａ及び第２容量電極３６ｂの膜厚は例えば５０ｎｍである。第３容量電極３７ａの膜厚は例えば１００ｎｍである。誘電体膜としては、酸化シリコンなどに比べて高い誘電率を有するＨｆＯ₂（酸化ハフニウム）と優れた耐圧性を有するＡｌ₂Ｏ₃（酸化アルミニム）とをこの順に積層した多層膜を用いる。なお、第１容量電極３６ａはコンタクト部３４と電気的に繋がるようにパターニングされる。また、図１０には図示していないが、第１容量電極３６ａと第３容量電極３７ａとが電気的に繋がるようにそれぞれパターニングされる。

次に、第１蓄積容量３６及び第２蓄積容量３７を覆う第３層間絶縁膜１２を形成する。第３層間絶縁膜１２もまた、第２層間絶縁膜１１ｅと同様に、ＮＳＧ膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜などのシリコン系酸化膜を用いて形成される。形成された第３層間絶縁膜１２の表面は、下層の配線層の影響を受けて凹凸が生ずることから、例えばＣＭＰ処理などの平坦化処理が施される。平坦化処理後の第３層間絶縁膜１２の膜厚は例えば４００ｎｍである。

次に、第３層間絶縁膜１２及び第２層間絶縁膜１１ｅを貫通して中継層３ｃに至る貫通孔が形成される。該貫通孔の内壁を被覆、あるいは貫通孔を埋めるように、第３層間絶縁膜１２を覆う導電膜を成膜してパターニングすることにより、コンタクト部３５と、コンタクト部３５を介して中継層３ｃに電気的に繋がるデータ線６ａとを形成する。コンタクト部３５やデータ線６ａを構成する導電膜としては、走査線３と同様に、例えば低抵抗金属であるＡｌ（アルミニウム）や、Ｔｉ（チタン）あるいはＴｉＮ（窒化チタン）からなる層を含む多層構造の配線層が挙げられる。該配線層の厚みは例えば２５０ｎｍである。

次に、データ線６ａを覆う第４層間絶縁膜１３を形成する。第４層間絶縁膜１３もまた、第３層間絶縁膜１２と同様に、ＮＳＧ膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜などのシリコン系酸化膜を用いて形成される。形成された第４層間絶縁膜１３の表面は、下層の配線層の影響を受けて凹凸が生ずることから、例えばＣＭＰ処理などの平坦化処理が施される。平坦化処理後の第４層間絶縁膜１３の膜厚は例えば４００ｎｍである。

次に、第４層間絶縁膜１３上に固定電位配線７を形成する。固定電位配線７もまたデータ線６ａと同様に、例えば低抵抗金属であるＡｌ（アルミニウム）や、Ｔｉ（チタン）あるいはＴｉＮ（窒化チタン）からなる層を含む多層構造の配線層が挙げられる。該配線層の厚みは例えば２５０ｎｍである。

次に、固定電位配線７を覆う第５層間絶縁膜１４を形成する。第５層間絶縁膜１４もまた、第４層間絶縁膜１３と同様に、ＮＳＧ膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜などのシリコン系酸化膜を用いて形成される。形成された第５層間絶縁膜１４の表面は、下層の配線層の影響を受けて凹凸が生ずることから、この後に形成される画素電極１５の表面が平坦となるように、例えばＣＭＰ処理などの平坦化処理が施される。平坦化処理後の第５層間絶縁膜１４の膜厚は例えば３００ｎｍである。

次に、第５層間絶縁膜１４上にＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電膜を成膜してパターニングすることにより画素電極１５を形成する。画素電極１５の膜厚は例えば１４５ｎｍである。

図１１に示すように、基材１０ｓ上において、第１遮光層４と、第１容量電極３６ａとを電気的に接続させる一対のコンタクト部３４は、第２層間絶縁膜１１ｅ、第１層間絶縁膜１１ｄ、ゲート絶縁膜１１ｃ、第２絶縁膜１１ｂ、第１絶縁膜１１ａを貫通すると共に、Ｘ方向において、第２遮光層５及び半導体層３０ａのＬＤＤ領域３０ｅに対してそれぞれ所定の間隔を置いて挟むように形成される。

第３層間絶縁膜１２には、第２容量電極３６ｂに至るコンタクト部３９ａが形成される。また、第３層間絶縁膜１２上には、コンタクト部３９ａに繋がる中継層６ｂが、データ線６ａと同層において、同じ導電膜を用いて形成される。

第４層間絶縁膜１３には、中継層６ｂに至るコンタクト部３９ｂが形成される。また、第４層間絶縁膜１３上には、コンタクト部３９ｂに繋がる中継層７ｃが、固定電位配線７（７ｂ）と同層において、同じ導電膜を用いて形成される。

第５層間絶縁膜１４には、中継層７ｃに至るコンタクト部３９ｃが形成される。また、第５層間絶縁膜１４上には、コンタクト部３９ｃと電気的に繋がるように画素電極１５が形成される。

図１１には図示していないが、第２容量電極３６ｂは、第１層間絶縁膜１１ｄ上に形成された中継層３ｄと、コンタクト部３２とを介して半導体層３０ａのドレイン領域３０ｄに電気的に接続される（図５参照）。つまり、第２容量電極３６ｂに対して、コンタクト部３９ａ、中継層６ｂ、コンタクト部３９ｂ、中継層７ｃ、コンタクト部３９ｃを介して電気的に繋がる画素電極１５は、電気的にドレイン領域３０ｄと接続される。第２容量電極３６ｂと画素電極１５とを電気的に接続させるコンタクト部３９ａ，３９ｂ，３９ｃは、平面視では同じ場所に形成され、これらのコンタクト部３９ａ，３９ｂ，３９ｃを総称してコンタクト部３９と呼ぶ。

図１２に示すように、基材１０ｓ上において、第１遮光層４の上方に配置された第２遮光層５は、ゲート絶縁膜１１ｃと第２絶縁膜１１ｂとを貫通して第２遮光層５の突出部５ｅに至るコンタクト部３３ａによって、ゲート絶縁膜１１ｃ上に形成されたゲート電極３０ｇと電気的に接続されている。また、基材１０ｓ上において、ＴＦＴ３０の半導体層３０ａは、第２遮光層５と、ゲート電極３０ｇとの間に配置されている。また、Ｘ方向において、半導体層３０ａの側方にコンタクト部３３ａが配置された状態となっている。第２遮光層５、ゲート電極３０ｇ、コンタクト部３３ａはいずれも遮光性を有する導電膜を用いて形成されている。

ゲート電極３０ｇは、第１層間絶縁膜１１ｄに形成されたコンタクト部３３ｂによって、第１層間絶縁膜１１ｄ上に形成された走査線３の本線部３ａに電気的に接続されている。

第２層間絶縁膜１１ｅ上に形成された、第１蓄積容量３６と第２蓄積容量３７とは、固定電位配線７に対して電気的に並列接続されている。具体的には、第２層間絶縁膜１１ｅ上において、第１蓄積容量３６の第１容量電極３６ａは、コンタクト部３８ａを介して第２蓄積容量３７の第３容量電極３７ａと電気的に接続されている。さらに、第３容量電極３７ａは、第４層間絶縁膜１３と第３層間絶縁膜１２とを貫通して形成されたコンタクト部３８ｂを介して固定電位配線７の第１の部分７ａに電気的に接続されている。平面視では、２つのコンタクト部３８ａ，３８ｂは同じ場所に形成されている（図７、図８、図９参照）。このように、第１蓄積容量３６及び第２蓄積容量３７と固定電位配線７とを電気的に並列接続させるコンタクト部３８ａ，３８ｂを総称してコンタクト部３８と呼ぶ。

上記第１実施形態の液晶装置１００によれば、以下の効果が得られる。
（１）素子基板１０の基材１０ｓとＴＦＴ３０の半導体層３０ａとの間には、第１遮光層４と第２遮光層５とが存在している。第１遮光層４及び第２遮光層５は、平面視で半導体層３０ａと重なって配置されている。したがって、例えば、半導体層３０ａの直下に第２遮光層５だけが存在する場合に比べて、基材１０ｓ側から半導体層３０ａに入射する光を確実に遮光することができる。加えて、基材１０ｓ上における、ゲート電極３０ｇと半導体層３０ａとの間の距離（つまり、ゲート絶縁膜１１ｃの膜厚）が７５ｎｍであるのに対して、第２遮光層５と半導体層３０ａとの距離（つまり、第２絶縁膜１１ｂの膜厚）が３００ｎｍであることから、ＴＦＴ３０におけるオフ時のゲートバイアスを大きくしても、第２遮光層５に与えられるゲート電位の電界によるＬＤＤ領域３０ｅにおけるオフリーク電流の増大を抑制できる。すなわち、半導体層３０ａに対して確実な遮光性を有すると共に、与えられる電位によってリーク電流が生じ難いＴＦＴ３０の遮光構造を備えた電気光学装置としての液晶装置１００を提供できる。

（２）基材１０ｓ上においてＴＦＴ３０よりも上層に設けられた固定電位配線７と、固定電位配線７と第１遮光層４とを電気的に接続させる一対のコンタクト部３４と、を有している。コンタクト部３４は、平面視でドレイン領域３０ｄ及びＬＤＤ領域３０ｅをＸ方向に挟んで両側に設けられている。したがって、基材１０ｓの法線方向に対して斜め方向からＬＤＤ領域３０ｅに入射する迷光を一対のコンタクト部３４で遮光することができる。また、一対のコンタクト部３４は固定電位となることから、一対のコンタクト部３４に生ずる電界によって半導体層３０ａにリーク電流が生じ難い。

（３）素子基板１０の基材１０ｓ上において、ＴＦＴ３０の上層には、走査線３、画素容量（第１蓄積容量３６、第２蓄積容量３７）、データ線６ａ、固定電位配線７が配置されて非開口領域すなわち遮光領域が構成されているため、素子基板１０側から半導体層３０ａに入射する光だけでなく、対向基板２０側から液晶層５０を透過して半導体層３０ａに入射する光もまた遮光することができる。

（第２実施形態）
次に、第２実施形態の電気光学装置として上記第１実施形態と同様に、アクティブ駆動型の液晶装置を例に挙げ、図１３及び図１４を参照して説明する。第２実施形態の液晶装置は、上記第１実施形態の液晶装置１００に対して、第２遮光層５の構成を異ならせたものであって、他の構成は、液晶装置１００と同じである。図１３は第２実施形態の液晶装置の画素におけるトランジスターと関連する構成との配置を示す概略平面図、図１４は図１３のＤ－Ｄ’線に沿った第２実施形態の素子基板の配線構造を示す概略断面図である。なお、Ｄ－Ｄ’線は、図１３に示すように、第１遮光層４、コンタクト部３４、第３遮光層５ｂ、半導体層３０ａ（ドレイン領域３０ｄ、低濃度ドレイン領域３０ｅ、チャネル領域３０ｃ、低濃度ソース領域３０ｆ、ソース領域３０ｓ）、第２遮光層５ａ、コンタクト部３１を横断する線分である。

本実施形態の液晶装置２００は、素子基板１０Ｂと対向基板２０との間に液晶層５０が挟持された構成となっている。素子基板１０Ｂの非開口領域の交差部付近にＴＦＴ３０が配置されている。具体的には、図１３に示すように、ＴＦＴ３０は、ＬＤＤ構造の半導体層３０ａを有している。半導体層３０ａは、細長い形状となっており、非開口領域の交差部にチャネル領域３０ｃが位置するように、Ｙ方向に延在して配置されている。ＴＦＴ３０は、チャネル領域３０ｃに平面視で重なるように配置されたゲート電極３０ｇを有している。半導体層３０ａは、チャネル領域３０ｃとドレイン領域３０ｄとの間にＬＤＤ領域３０ｅを有し，チャネル領域３０ｃとソース領域３０ｓとの間にＬＤＤ領域３０ｆを有する。

半導体層３０ａのソース領域３０ｓの端部に、データ線６ａとの電気的な接続を図るためのコンタクト部３１が設けられ、半導体層３０ａのドレイン領域３０ｄの端部に、画素容量や画素電極１５との電気的な接続を図るためのコンタクト部３２が設けられている。

本実施形態では、半導体層３０ａの下層に、第１遮光層４と、第２遮光層５ａと、第３遮光層５ｂとが配置されている。素子基板１０Ｂの基材１０ｓ上における第１遮光層４、第２遮光層５ａ、第３遮光層５ｂの詳しい配置は後述するが、基材１０ｓと半導体層３０ａとの間に第１遮光層４が配置され、第１遮光層４と半導体層３０ａとの間に第２遮光層５ａ及び第３遮光層５ｂが配置されている。

上記第１実施形態で説明したように、第１遮光層４は、平面視でクロス状であって、２つのコンタクト部３１，３２を含む半導体層３０ａと重なって配置されている。クロス状の第１遮光層４のＸ方向に幅が広くなった拡張部４ａには、固定電位配線７との電気的な接続を図るための第１コンタクト部としての一対のコンタクト部３４が設けられている。コンタクト部３４は平面視でＹ方向に長い矩形状であって、半導体層３０ａのドレイン領域３０ｄ及びＬＤＤ領域３０ｅをＸ方向に挟んで両側に設けられている。

第２遮光層５ａは、平面視でＹ方向に延びる略長方形であって、半導体層３０ａのチャネル領域３０ｃ、ＬＤＤ領域３０ｆ、ソース領域３０ｓ、コンタクト部３１と重なって配置されている。第２遮光層５ａは、チャネル領域３０ｃと重なる部分からＸ方向に突出する突出部５ｅを有している。ゲート電極３０ｇもまた、第２遮光層５ａの突出部５ｅと平面視で重なる突出部を有している。第２遮光層５ａの突出部５ｅにはゲート電極３０ｇとの電気的な接続を図るためのコンタクト部３３ａが設けられている。つまり、ゲート電極３０ｇは、コンタクト部３３ａを介して第２遮光層５ａと電気的に接続されている。

第３遮光層５ｂは、平面視で四角形であって、固定電位配線７との電気的な接続を図るための一対のコンタクト部３４に重なるように配置されている。素子基板１０の基材１０ｓ上における第１遮光層４、第３遮光層５ｂ及びコンタクト部３４の詳しい配置については後述するが、一対のコンタクト部３４は、第１遮光層４と第３遮光層５ｂとに接続している。言い換えれば、本実施形態の第２遮光層５ａ及び第３遮光層５ｂは、上記第１実施形態の液晶装置１００の第２遮光層５をＹ方向において分離し、ドレイン領域３０ｄ側に位置する方を第３遮光層５ｂとして固定電位が与えられる構成としたものである。なお、固定電位が与えられる第３遮光層５ｂを平面視でチャネル領域３０ｃと重なるように配置すると、ゲート電位に基づくチャネル領域３０ｃの電気的な導通状態に影響を及ぼすため、第３遮光層５ｂはチャネル領域３０ｃと重ならないように配置することが好ましい。

走査線３は、Ｘ方向に延在する本線部３ａと、本線部３ａからＹ方向の下側に突出する突出部３ｂとを有している。走査線３は、Ｙ方向における幅が広くなった突出部３ｂを含む部分がゲート電極３０ｇと平面視で重なるように配置されている。走査線３はゲート電極３０ｇと重なった部分で電気的にゲート電極３０ｇと接続されている。また、基材１０ｓ上において、走査線３と同じ配線層に中継層３ｃと中継層３ｄとが設けられている。中継層３ｃは、走査線３から離間した位置において、コンタクト部３１と重なる位置に設けられている。中継層３ｄもまた、走査線３から離間した位置において、コンタクト部３２と重なる位置に設けられている。

つまり、第１遮光層４及び第３遮光層５ｂには固定電位配線７から固定電位である共通電位（ＬＣＣＯＭ）が与えられ、第２遮光層５ａには走査線３からゲート電極３０ｇを介してゲート電位が与えられる構成となっている。なお、上記第１実施形態で説明したように、第２遮光層５ａの突出部５ｅは、走査線３の本線部３ａと平面視で重なるように配置されることに限定されない。走査線３の本線部３ａとの相対的な位置関係から、突出部５ｅを画素Ｐの開口領域にはみ出すように配置してもよい。

図１４に示すように、本実施形態の液晶装置２００の素子基板１０Ｂでは、基材１０ｓ上に、まず、第１遮光層４が形成され、次に、第１遮光層４を覆う第１絶縁膜１１ａが形成される。第１絶縁膜１１ａを覆う導電膜を成膜してパターニングすることにより、第１遮光層４と平面視で重なる位置に、第２遮光層５ａと、第３遮光層５ｂとが形成される。次に、第２遮光層５ａ及び第３遮光層５ｂを覆う第２絶縁膜１１ｂが形成され、第２絶縁膜１１ｂ上にＬＤＤ構造の半導体層３０ａが形成される。次に、半導体層３０ａを覆うゲート絶縁膜１１ｃが形成され、ゲート絶縁膜１１ｃ上においてチャネル領域３０ｃと対向する位置にゲート電極３０ｇが形成される。そして、ゲート電極３０ｇを覆う第１層間絶縁膜１１ｄが形成される。

次に、第１層間絶縁膜１１ｄを貫通してゲート電極３０ｇに至る貫通孔や、第１層間絶縁膜１１ｄ及びゲート絶縁膜１１ｃを貫通してソース領域３０ｓに至る貫通孔を形成する。なお、図１４には図示していないが、第１層間絶縁膜１１ｄ及びゲート絶縁膜１１ｃを貫通してドレイン領域３０ｄに至る貫通孔も形成される。これらの貫通孔の少なくとも内壁を被覆、あるいは貫通孔を埋めるようにして、第１層間絶縁膜１１ｄ上に導電膜を成膜しパターニングすることによって、コンタクト部３３ｂと、コンタクト部３３ｂを介してゲート電極３０ｇに電気的に繋がる本線部３ａを有する走査線３とが形成される。また、コンタクト部３１と、コンタクト部３１を介してソース領域３０ｓに電気的に繋がる中継層３ｃとが形成される。同様に、図１４には図示していないが、コンタクト部３２と、コンタクト部３２を介してドレイン領域３０ｄに繋がる中継層３ｄとが形成される（図１３参照）。

次に、走査線３や中継層３ｃ（及び中継層３ｄ）を覆う第２層間絶縁膜１１ｅが形成される。そして、第２層間絶縁膜１１ｅ、第１層間絶縁膜１１ｄ、ゲート絶縁膜１１ｃ、第２絶縁膜１１ｂを貫通して第３遮光層５ｂに至ると共に、さらに第１絶縁膜１１ａを貫通して第１遮光層４に至る貫通孔が形成される。詳しくは、第３遮光層５ｂと第１遮光層４とに至る貫通孔は、半導体層３０ａのドレイン領域３０ｄ及びＬＤＤ領域３０ｅを挟んで対向する一対の溝として形成される。そして、一対の溝を埋めるように導電膜を成膜してパターニングすることにより一対のコンタクト部３４を形成する。コンタクト部３４は、図１３に示したように、半導体層３０ａのドレイン領域３０ｄ及びＬＤＤ領域３０ｅをＸ方向に挟んで両側に形成される。

第２層間絶縁膜１１ｅよりも上層に、第１蓄積容量３６、第２蓄積容量３７、第３層間絶縁膜１２、データ線６ａ、第４層間絶縁膜１３、固定電位配線７、第５層間絶縁膜１４、画素電極１５がこの順に形成される。

素子基板１０Ｂの基材１０ｓ上における各遮光層、半導体層３０ａ、容量電極、各配線、中継層、画素電極１５の材料構成や膜厚などは、上記第１実施形態における素子基板１０と基本的に同じであるので、詳しい説明は省略する。なお、本実施形態の素子基板１０Ｂにおける第２遮光層５ａ及び第３遮光層５ｂは同層において同じ材料を用いて形成されており、それぞれ、例えば膜厚が１５０ｎｍのＷＳｉ（タングステンシリサイド）からなる。第２遮光層５ａは、第１遮光層４と半導体層３０ａとの間において、チャネル領域３０ｃ、ＬＤＤ領域３０ｆ、ソース領域３０ｓ、コンタクト部３１の下層に配置されている。

上記第２実施形態の液晶装置２００によれば、以下の効果が得られる。
（１）素子基板１０Ｂの基材１０ｓとＴＦＴ３０の半導体層３０ａとの間には、第１遮光層４と第２遮光層５ａ及び第３遮光層５ｂとが存在している。第１遮光層４、第２遮光層５ａ及び第３遮光層５ｂは、平面視で半導体層３０ａと重なって配置されている。したがって、例えば、半導体層３０ａの直下に第２遮光層５ａ及び第３遮光層５ｂだけが存在する場合に比べて、基材１０ｓ側から半導体層３０ａに入射する光を確実に遮光することができる。また、ゲート電位が与えられる第２遮光層５ａは、半導体層３０ａのチャネル領域３０ｃ、ＬＤＤ領域３０ｆ、ソース領域３０ｓの直下に配置されている。第３遮光層５ｂは、半導体層３０ａのドレイン領域３０ｄ、ＬＤＤ領域３０ｅの直下に配置されている。言い換えれば、ゲート電位が与えられる第２遮光層５ａは、半導体層３０ａのＬＤＤ領域３０ｅの直下には配置されていない。つまり、ＴＦＴ３０におけるオフ時のゲートバイアスを大きくしても、ＬＤＤ領域３０ｅの直下には固定電位が与えられる第３遮光層５ｂが配置されており、下方からゲートバイアスの影響を受けない。また、第３遮光層５ｂは、第２遮光層５ａからの電界を遮光する効果もあるため、ＬＤＤ領域３０ｅにおけるオフリーク電流の増大をより確実に抑制できる。上記第１実施形態のように、第２遮光層５をドレイン領域３０ｄ、ＬＤＤ領域３０ｅ、チャネル領域３０ｃ、ＬＤＤ領域３０ｆ、ソース領域３０ｓと平面視で重なるように下層に配置する場合に比べて、オフリーク電流を確実に抑制できることから、基材１０ｓ上における、第２遮光層５ａと半導体層３０ａとの間の距離を、上記第１実施形態に比べて小さくすることができる。言い換えれば、上記第１実施形態に比べて、第２遮光層５ａと半導体層３０ａとの間の第２絶縁膜１１ｂの膜厚を例えば３００ｎｍから２００ｎｍ程度に薄くできる。よって、第２遮光層５ａと半導体層３０ａとの隙間から半導体層３０ａに入射する迷光の遮光性を向上させることができる。すなわち、半導体層３０ａに対して優れた遮光性を有すると共に、与えられる電位によってリーク電流が生じ難いＴＦＴ３０の遮光構造を備えた電気光学装置としての液晶装置２００を提供できる。

（２）基材１０ｓ上においてＴＦＴ３０よりも上層に設けられた固定電位配線７と、第１遮光層４及び第３遮光層５ｂとを電気的に接続させる一対のコンタクト部３４と、を有している。コンタクト部３４は、平面視で半導体層３０ａのドレイン領域３０ｄ及びＬＤＤ領域３０ｅをＸ方向に挟んで両側に設けられている。したがって、基材１０ｓの法線方向に対して斜め方向からＬＤＤ領域３０ｅに入射する迷光を一対のコンタクト部３４で遮光することができる。また、固定電位が与えられる第３遮光層５ｂは、平面視で半導体層３０ａのドレイン領域３０ｄ及びＬＤＤ領域３０ｅの一部と重なって配置されており、第３遮光層５ｂに生ずる電界によって半導体層３０ａにリーク電流が生じ難い構成となっている。

（第３実施形態）
次に、第３実施形態の電気光学装置として上記第１実施形態と同様に、アクティブ駆動型の液晶装置を例に挙げ、図１５～図１８を参照して説明する。第３実施形態の液晶装置は、上記第１実施形態の液晶装置１００に対して、第２遮光層５の構成を異ならせたものであって、他の構成は、液晶装置１００と同じである。図１５は第３実施形態の液晶装置の画素におけるトランジスターと関連する構成との配置を示す概略平面図、図１６は図１５のＦ－Ｆ’線に沿った第３実施形態の素子基板の配線構造を示す概略断面図、図１７は図１５のＧ－Ｇ’線に沿った第３実施形態の素子基板の配線構造を示す概略断面図、図１８は図１５のＪ－Ｊ’線に沿った第３実施形態の素子基板の配線構造を示す概略断面図である。Ｆ－Ｆ’線は、図１５に示すように、第１遮光層４、コンタクト部３４、第３遮光層５ｄ、半導体層３０ａ（ドレイン領域３０ｄ、ＬＤＤ領域３０ｅ、チャネル領域３０ｃ、ＬＤＤ領域３０ｆ、ソース領域３０ｓ）、第２遮光層５ｃ、コンタクト部３１を横断する線分である。Ｇ－Ｇ’線は、図１５に示すように、第２遮光層５ｃの一方の屈曲部５ｃ１、第１遮光層４、コンタクト部３４、第３遮光層５ｄ、第２遮光層５ｃの他方の屈曲部５ｃ２をＸ方向に横断する線分である。Ｊ－Ｊ’線は、図１５に示すように、第２遮光層５ｃの一方の屈曲部５ｃ１、コンタクト部３３ｃ、ゲート電極３０ｇ、半導体層３０ａのチャネル領域３０ｃ、第２遮光層５ｃの他方の屈曲部５ｃ２をＸ方向に横断する線分である。

本実施形態の液晶装置３００は、素子基板１０Ｃと対向基板２０との間に液晶層５０が挟持された構成となっている。素子基板１０Ｃの非開口領域の交差部付近にＴＦＴ３０が配置されている。具体的には、図１５に示すように、ＴＦＴ３０は、ＬＤＤ構造の半導体層３０ａを有している。半導体層３０ａは、細長い形状となっており、非開口領域の交差部にチャネル領域３０ｃが位置するように、Ｙ方向に延在して配置されている。ＴＦＴ３０は、チャネル領域３０ｃに平面視で重なるように配置された四角形のゲート電極３０ｇを有している。半導体層３０ａは、チャネル領域３０ｃとドレイン領域３０ｄとの間にＬＤＤ領域３０ｅを有し、チャネル領域３０ｃとソース領域３０ｓとの間にＬＤＤ領域３０ｆを有している。

半導体層３０ａのソース領域３０ｓの端部に、データ線６ａとの電気的な接続を図るためのコンタクト部３１が設けられ、半導体層３０ａのドレイン領域３０ｄの端部に、画素容量や画素電極１５との電気的な接続を図るためのコンタクト部３２が設けられている。

本実施形態では、半導体層３０ａの下層に、第１遮光層４と、第２遮光層５ｃと、第３遮光層５ｄとが配置されている。素子基板１０Ｃの基材１０ｓ上における第１遮光層４、第２遮光層５ｃ、第３遮光層５ｄの詳しい配置は後述するが、基材１０ｓと半導体層３０ａとの間に第１遮光層４が配置され、第１遮光層４と半導体層３０ａとの間に第２遮光層５ｃ及び第３遮光層５ｄが配置されている。

第１遮光層４は、上記第１実施形態において説明したように、平面視でクロス状であって、２つのコンタクト部３１，３２を含む半導体層３０ａと重なって配置されている。クロス状の第１遮光層４のＸ方向に幅が広くなった拡張部４ａには、固定電位配線７との電気的な接続を図るための第１コンタクト部としての一対のコンタクト部３４が設けられている。コンタクト部３４は、平面視でＹ方向に長い矩形状であって、半導体層３０ａのドレイン領域３０ｄ及びＬＤＤ領域３０ｅをＸ方向に挟んで両側に設けられている。平面視で一対のコンタクト部３４と重なって四角形の第３遮光層５ｄが配置されている。

第２遮光層５ｃは、平面視で半導体層３０ａのチャネル領域３０ｃ、ＬＤＤ領域３０ｆ、ソース領域３０ｓ、コンタクト部３１と重なって配置されている。また、第２遮光層５ｃは、チャネル領域３０ｃと重なった部分からＸ方向に延び、さらにクロス状の第１遮光層４における拡張部４ａの外縁に沿ってＹ方向に屈曲した２つの屈曲部５ｃ１，５ｃ２を有している。言い換えれば、平面視における第２遮光層５ｃの形状は、半導体層３０ａを挟んでＸ方向の両側に突出する２つの屈曲部５ｃ１，５ｃ２を有する略Ｙ字状である。第２遮光層５ｃが２つの屈曲部５ｃ１，５ｃ２を有していることから、非開口領域の交差部付近の平面形状は、上記第１実施形態とは異なる。したがって、後述する第１蓄積容量３６、第２蓄積容量３７に係る容量電極の平面形状は、上記第１実施形態と同じでもよいが、本実施形態の非開口領域の交差部付近の平面形状に合わせて変更することも可能である。

略Ｙ字状の第２遮光層５ｃの２つの屈曲部５ｃ１，５ｃ２に沿って延在すると共に、半導体層３０ａのチャネル領域３０ｃを横断するように、コンタクト部３３ｃが設けられている。基材１０ｓ上におけるコンタクト部３３ｃの詳しい配置については後述するが、コンタクト部３３ｃは、ゲート電極３０ｇと走査線３とを電気的に接続させると共に、第２遮光層５ｃと走査線３とを電気的に接続させるものである。コンタクト部３３ｃは、本発明の第２コンタクト部の一例である。

本実施形態における走査線３は、Ｘ方向に延在する本線部３ａと、本線部３ａからＹ方向の下側に延びて平面視でゲート電極３０ｇ（チャネル領域３０ｃ）と重なる突出部３ｂと、本線部３ａからＹ方向の上側に延びて平面視で第２遮光層５ｃの２つの屈曲部５ｃ１，５ｃ２のそれぞれに重なる２つの突出部３ｄ１，３ｄ２とを有している。つまり、基材１０ｓ上において２つの屈曲部５ｃ１，５ｃ２と２つの突出部３ｄ１，３ｄ２との間にコンタクト部３３ｃを設けることで、第２遮光層５ｃと走査線３とが電気的に接続される構成となっている。

図１６に示すように、本実施形態の液晶装置３００の素子基板１０Ｃでは、基材１０ｓ上に、まず、第１遮光層４が形成され、次に、第１遮光層４を覆う第１絶縁膜１１ａが形成される。第１絶縁膜１１ａを覆う導電膜を成膜してパターニングすることにより、第１遮光層４と平面視で重なる位置に、第２遮光層５ｃと、第３遮光層５ｄとが形成される。次に、第２遮光層５ｃ及び第３遮光層５ｄを覆う第２絶縁膜１１ｂが形成され、第２絶縁膜１１ｂ上にＬＤＤ構造の半導体層３０ａが形成される。次に、半導体層３０ａを覆うゲート絶縁膜１１ｃが形成され、ゲート絶縁膜１１ｃ上においてチャネル領域３０ｃと対向する位置にゲート電極３０ｇが形成される。そして、ゲート電極３０ｇを覆う第１層間絶縁膜１１ｄが形成される。

次に、第１層間絶縁膜１１ｄを貫通してゲート電極３０ｇに至る貫通孔や、第１層間絶縁膜１１ｄ及びゲート絶縁膜１１ｃを貫通してソース領域３０ｓに至る貫通孔を形成する。なお、図１６には図示していないが、第１層間絶縁膜１１ｄ及びゲート絶縁膜１１ｃを貫通してドレイン領域３０ｄに至る貫通孔も形成される。これらの貫通孔の少なくとも内壁を被覆、あるいは貫通孔を埋めるようにして、第１層間絶縁膜１１ｄ上に導電膜を成膜しパターニングすることによって、コンタクト部３３ｃと、コンタクト部３３ｃを介してゲート電極３０ｇに電気的に繋がる本線部３ａを有する走査線３とが形成される。また、コンタクト部３１と、コンタクト部３１を介してソース領域３０ｓに電気的に繋がる中継層３ｃとが形成される。同様に、図１６には図示していないが、コンタクト部３２と、コンタクト部３２を介してドレイン領域３０ｄに繋がる中継層３ｄとが形成される（図１５参照）。

次に、走査線３や中継層３ｃ（及び中継層３ｄ）を覆う第２層間絶縁膜１１ｅが形成される。そして、第２層間絶縁膜１１ｅ、第１層間絶縁膜１１ｄ、ゲート絶縁膜１１ｃ、第２絶縁膜１１ｂを貫通して第３遮光層５ｄに至ると共に、さらに第１絶縁膜１１ａを貫通して第１遮光層４に至る貫通孔が形成される。詳しくは、第３遮光層５ｄと第１遮光層４とに至る貫通孔は、半導体層３０ａのドレイン領域３０ｄ及びＬＤＤ領域３０ｅをＸ方向に挟んで対向する一対の溝として形成される。そして、一対の溝を埋めるように導電膜を成膜してパターニングすることにより一対のコンタクト部３４を形成する。コンタクト部３４は、図１５に示したように、半導体層３０ａのドレイン領域３０ｄ及びＬＤＤ領域３０ｅをＸ方向に挟んで両側に形成される。

第２層間絶縁膜１１ｅよりも上層に、第１蓄積容量３６、第２蓄積容量３７、第３層間絶縁膜１２、データ線６ａ、第４層間絶縁膜１３、固定電位配線７、第５層間絶縁膜１４、画素電極１５がこの順に形成される。

素子基板１０Ｃの基材１０ｓ上における各遮光層、半導体層３０ａ、容量電極、各配線、中継層、画素電極１５の材料構成や膜厚などは、上記第１実施形態における素子基板１０と基本的に同じであるので、詳しい説明は省略する。なお、本実施形態の素子基板１０Ｃにおける第２遮光層５ｃ及び第３遮光層５ｄは同層において同じ材料を用いて形成されており、それぞれ、例えば膜厚が１５０ｎｍのＷＳｉ（タングステンシリサイド）からなる。第２遮光層５ｃは、第１遮光層４と半導体層３０ａとの間において、チャネル領域３０ｃ、ＬＤＤ領域３０ｆ、ソース領域３０ｓ、コンタクト部３１の下層に配置されている。第３遮光層５ｄは、第１遮光層４と半導体層３０ａとの間において、ドレイン領域３０ｄ及びＬＤＤ領域３０ｅの下層に配置されている。

図１７に示すように、基材１０ｓ上において、Ｘ方向にＬＤＤ領域３０ｅを横切る断面では、第１遮光層４及び第３遮光層５ｄに固定電位を与えるための一対のコンタクト部３４がＬＤＤ領域３０ｅを挟んで配置される。また、Ｘ方向において一対のコンタクト部３４の外側に、第２遮光層５ｃの２つの屈曲部５ｃ１，５ｃ２と、走査線３の２つの突出部３ｄ１，３ｄ２と、を電気的に接続するためのコンタクト部３３ｃが配置される。つまり、基材１０ｓの法線方向に対して斜め方向からＬＤＤ領域３０ｅに入射する迷光を、一対のコンタクト部３４と、その外側に設けられたコンタクト部３３ｃとによって遮光可能な構成となっている。

また、図１８に示すように、コンタクト部３３ｃは、走査線３の本線部３ａとゲート電極３０ｇと間の第１層間絶縁膜１１ｄを貫通すると共に、走査線３の本線部３ａと第２遮光層５ｃとの間の第１層間絶縁膜１１ｄ、ゲート絶縁膜１１ｃ、第２絶縁膜１１ｂを貫通して設けられている。半導体層３０ａのチャネル領域３０ｃをＸ方向に横切る断面では、チャネル領域３０ｃに対して、コンタクト部３３ｃ及びゲート電極３０ｇが門構え状に配置されている。つまり、チャネル領域３０ｃに対して基材１０ｓ側から入射する光は、第１遮光層４と第２遮光層５ｃとにより遮光される。また、チャネル領域３０ｃの上方から入射する光は、走査線３によって遮光される。さらに、基材１０ｓの法線方向に対して斜め方向からチャネル領域３０ｃに入射する迷光の一部は、コンタクト部３３ｃによって遮光される構成となっている。

また、図１５に示すように、コンタクト部３３ｃは、平面視でチャネル領域３０ｃからドレイン領域３０ｄ側に屈曲して設けられていることから、チャネル領域３０ｃとドレイン領域３０ｄとの間のＬＤＤ領域３０ｅに入射する迷光をコンタクト部３３ｃによって確実に遮光できる構成となっている。

上記第３実施形態の液晶装置３００によれば、上記第２実施形態の効果（１）に加えて以下の効果（３）が得られる。
（３）基材１０ｓ上においてＴＦＴ３０よりも上層に設けられた固定電位配線７と、第１遮光層４及び第３遮光層５ｄとを電気的に接続させる一対のコンタクト部３４と、を有している。また、基材１０ｓ上においてＴＦＴ３０よりも上層に設けられたゲート配線としての走査線３と、走査線３と第２遮光層５ｃとを電気的に接続させるコンタクト部３３ｃとを有している。コンタクト部３４は、平面視で半導体層３０ａのドレイン領域３０ｄ及びＬＤＤ領域３０ｅをＸ方向に挟んで両側に設けられている。コンタクト部３３ｃは、平面視で一対のコンタクト部３４の外側で半導体層３０ａのＬＤＤ領域３０ｅをＸ方向に挟んで両側に設けられている。したがって、基材１０ｓの法線方向に対して斜め方向からＬＤＤ領域３０ｅに入射する迷光を一対のコンタクト部３４とコンタクト部３３ｃとにより遮光することができる。つまり、上記第１実施形態の液晶装置１００や上記第２実施形態の液晶装置２００に比べて、半導体層３０ａにおける光リーク電流の発生をさらに抑制可能な液晶装置３００を提供することができる。また、固定電位が与えられる第３遮光層５ｄは、平面視で半導体層３０ａのドレイン領域３０ｄ及びＬＤＤ領域３０ｅの一部と重なって配置されており、第３遮光層５ｄに生ずる電界によって半導体層３０ａにリーク電流が生じ難い構成となっている。

（第４実施形態）；実施形態を追加
次に、第４実施形態の電気光学装置として上記第１実施形態と同様に、アクティブ駆動型の液晶装置を例に挙げ、図１９～図２２を参照して説明する。第４実施形態の液晶装置は、上記第３実施形態の液晶装置３００に対して、第１遮光層４、第２遮光層５ｃ、第３遮光層５ｄの構成を異ならせたものであって、他の構成は、液晶装置３００と同じである。図１９は第４実施形態の液晶装置の画素におけるトランジスターと関連する構成との配置を示す概略平面図、図２０は図１９のＫ－Ｋ’線に沿った第４実施形態の素子基板の配線構造を示す概略断面図、図２１は図１９のＭ－Ｍ’線に沿った第４実施形態の素子基板の配線構造を示す概略断面図、図２２は図１９のＮ－Ｎ’線に沿った第４実施形態の素子基板の配線構造を示す概略断面図である。Ｋ－Ｋ’線は、図１９に示すように、第３遮光層５ｇ、コンタクト部３４、半導体層３０ａ（ドレイン領域３０ｄ、ＬＤＤ領域３０ｅ、チャネル領域３０ｃ、ＬＤＤ領域３０ｆ、ソース領域３０ｓ）、第２遮光層５ｆ、コンタクト部３１を横断する線分である。Ｍ－Ｍ’線は、図１９に示すように、第１遮光層４の拡張部４ｂ、第３遮光層５ｇ、一対のコンタクト部３４をＸ方向に横断する線分である。Ｎ－Ｎ’線は、図１９に示すように、第１遮光層４の拡張部４ｂ、コンタクト部３３ｄ、ゲート電極３０ｇ、半導体層３０ａのチャネル領域３０ｃ、第２遮光層５ｆをＸ方向に横断する線分である。

本実施形態の液晶装置４００は、素子基板１０Ｄと対向基板２０との間に液晶層５０が挟持された構成となっている。素子基板１０Ｄの非開口領域の交差部付近にＴＦＴ３０が配置されている。具体的には、図１９に示すように、ＴＦＴ３０は、ＬＤＤ構造の半導体層３０ａを有している。半導体層３０ａは、細長い形状となっており、非開口領域の交差部にチャネル領域３０ｃが位置するように、Ｙ方向に延在して配置されている。ＴＦＴ３０は、チャネル領域３０ｃに平面視で重なるように配置された四角形のゲート電極３０ｇを有している。半導体層３０ａは、チャネル領域３０ｃとドレイン領域３０ｄとの間にＬＤＤ領域３０ｅを有し、チャネル領域３０ｃとソース領域３０ｓとの間にＬＤＤ領域３０ｆを有している。

半導体層３０ａのソース領域３０ｓの端部に、データ線６ａとの電気的な接続を図るためのコンタクト部３１が設けられ、半導体層３０ａのドレイン領域３０ｄの端部に、画素容量や画素電極１５との電気的な接続を図るためのコンタクト部３２が設けられている。

本実施形態では、半導体層３０ａの下層に、第１遮光層４と、第２遮光層５ｆと、第３遮光層５ｇとが配置されている。素子基板１０Ｄの基材１０ｓ上における第１遮光層４、第２遮光層５ｆ、第３遮光層５ｇの詳しい配置は後述するが、基材１０ｓと半導体層３０ａとの間に第１遮光層４が配置され、第１遮光層４と半導体層３０ａとの間に第２遮光層５ｆ及び第３遮光層５ｇが配置されている。

第１遮光層４は、平面視でＹ方向に延在し、２つのコンタクト部３１，３２を含む半導体層３０ａと重なる部分と、平面視で走査線３の本線部３ａと重なるように配置され、Ｘ方向に拡張された拡張部４ｂとを有している。

第２遮光層５ｆは、平面視でＹ方向に長い長方形であって、半導体層３０ａのチャネル領域３０ｃ、ＬＤＤ領域３０ｆ、ソース領域３０ｓ、コンタクト部３１と重なって配置されている。

第３遮光層５ｇは、平面視でＸ方向に長い長方形であって、半導体層３０ａのコンタクト部３２を除くドレイン領域３０ｄと、ＬＤＤ領域３０ｅの一部とに重なって配置されている。第３遮光層５ｇには、固定電位配線７との電気的な接続を図るための第１コンタクト部としての一対のコンタクト部３４が設けられている。コンタクト部３４は、平面視でＹ方向に長い矩形状であって、半導体層３０ａのドレイン領域３０ｄ及びＬＤＤ領域３０ｅをＸ方向に挟んで両側に設けられている。

第１遮光層４の拡張部４ｂには、コンタクト部３３ｄが設けられている。コンタクト部３３ｄは、Ｘ方向に延びて走査線３の本線部３ａ及びゲート電極３０ｇと重なる第１の部分と、該第１の部分の両端から第３遮光層５ｇの外縁に沿ってＹ方向に延びる第２の部分と、を有している。つまり、コンタクト部３３ｄは、Ｘ方向に延びる第１の部分と、第１の部分の両端からＹ方向に延びる第２の部分とからなる屈曲した形状となっている。

本実施形態における走査線３は、Ｘ方向に延在する本線部３ａと、本線部３ａからＹ方向の下側に延びて平面視でゲート電極３０ｇ（チャネル領域３０ｃ）と重なる突出部３ｂと、本線部３ａからＹ方向の上側に延びて平面視でコンタクト部３３ｄのＹ方向に延びる第２の部分のそれぞれに重なる２つの突出部３ｄ１，３ｄ２とを有している。つまり、基材１０ｓ上において第１遮光層４の拡張部４ｂと２つの突出部３ｄ１，３ｄ２との間にコンタクト部３３ｄが設けられている。

基材１０ｓ上におけるコンタクト部３３ｄの詳しい配置については後述するが、コンタクト部３３ｄは、走査線３とゲート電極３０ｇを電気的に接続させると共に、走査線３と第２遮光層５ｆ及び第１遮光層４を電気的に接続させている。コンタクト部３３ｄは、本発明の第２コンタクト部の一例である。

図２０に示すように、本実施形態の液晶装置４００の素子基板１０Ｄでは、基材１０ｓ上に、まず、第１遮光層４が形成され、次に、第１遮光層４を覆う第１絶縁膜１１ａが形成される。第１絶縁膜１１ａを覆う導電膜を成膜してパターニングすることにより、第１遮光層４と平面視で重なる位置に、第２遮光層５ｆと、第３遮光層５ｇとが形成される。次に、第２遮光層５ｆ及び第３遮光層５ｇを覆う第２絶縁膜１１ｂが形成され、第２絶縁膜１１ｂ上にＬＤＤ構造の半導体層３０ａが形成される。次に、半導体層３０ａを覆うゲート絶縁膜１１ｃが形成され、ゲート絶縁膜１１ｃ上においてチャネル領域３０ｃと対向する位置にゲート電極３０ｇが形成される。そして、ゲート電極３０ｇを覆う第１層間絶縁膜１１ｄが形成される。

次に、第１層間絶縁膜１１ｄを貫通してゲート電極３０ｇに至る貫通孔や、第１層間絶縁膜１１ｄ及びゲート絶縁膜１１ｃを貫通してソース領域３０ｓに至る貫通孔を形成する。なお、図２０には図示していないが、第１層間絶縁膜１１ｄ及びゲート絶縁膜１１ｃを貫通してドレイン領域３０ｄに至る貫通孔も形成される。これらの貫通孔の少なくとも内壁を被覆、あるいは貫通孔を埋めるようにして、第１層間絶縁膜１１ｄ上に導電膜を成膜しパターニングすることによって、コンタクト部３３ｄと、コンタクト部３３ｄを介してゲート電極３０ｇに電気的に繋がる本線部３ａを有する走査線３とが形成される。また、コンタクト部３１と、コンタクト部３１を介してソース領域３０ｓに電気的に繋がる中継層３ｃとが形成される。同様に、図２０には図示していないが、コンタクト部３２と、コンタクト部３２を介してドレイン領域３０ｄに繋がる中継層３ｄとが形成される（図１９参照）。

次に、走査線３や中継層３ｃ（及び中継層３ｄ）を覆う第２層間絶縁膜１１ｅが形成される。そして、第２層間絶縁膜１１ｅ、第１層間絶縁膜１１ｄ、ゲート絶縁膜１１ｃ、第２絶縁膜１１ｂを貫通して第３遮光層５ｇに至る貫通孔が形成される。詳しくは、第３遮光層５ｇに至る貫通孔は、半導体層３０ａのドレイン領域３０ｄ及びＬＤＤ領域３０ｅをＸ方向に挟んで対向する一対の溝として形成される。そして、一対の溝を埋めるように導電膜を成膜してパターニングすることにより一対のコンタクト部３４を形成する。コンタクト部３４は、図１９に示したように、半導体層３０ａのドレイン領域３０ｄ及びＬＤＤ領域３０ｅをＸ方向に挟んで両側に形成される。

第２層間絶縁膜１１ｅよりも上層に、第１蓄積容量３６、第２蓄積容量３７、第３層間絶縁膜１２、データ線６ａ、第４層間絶縁膜１３、固定電位配線７、第５層間絶縁膜１４、画素電極１５がこの順に形成される。

素子基板１０Ｄの基材１０ｓ上における各遮光層、半導体層３０ａ、容量電極、各配線、中継層、画素電極１５の材料構成や膜厚などは、上記第１実施形態における素子基板１０と基本的に同じであるので、詳しい説明は省略する。なお、本実施形態の素子基板１０Ｄにおける第２遮光層５ｆ及び第３遮光層５ｇは同層において同じ材料を用いて形成されており、それぞれ、例えば膜厚が１５０ｎｍのＷＳｉ（タングステンシリサイド）からなる。第２遮光層５ｆは、第１遮光層４と半導体層３０ａとの間において、チャネル領域３０ｃ、ＬＤＤ領域３０ｆ、ソース領域３０ｓ、コンタクト部３１の下層に配置されている。第３遮光層５ｇは、第１遮光層４と半導体層３０ａとの間において、ドレイン領域３０ｄ及びＬＤＤ領域３０ｅの下層に配置されている。

図２１に示すように、基材１０ｓ上において、Ｘ方向にＬＤＤ領域３０ｅを横切る断面では、第３遮光層５ｇに固定電位を与えるための一対のコンタクト部３４がＬＤＤ領域３０ｅを挟んで配置される。また、Ｘ方向において一対のコンタクト部３４の外側に、走査線３の２つの突出部３ｄ１，３ｄ２と第１遮光層４とを電気的に接続するためのコンタクト部３３ｄが配置される。つまり、基材１０ｓの法線方向に対して斜め方向からＬＤＤ領域３０ｅに入射する迷光を、一対のコンタクト部３４と、その外側に設けられたコンタクト部３３ｄとによって遮光可能な構成となっている。

また、図２２に示すように、コンタクト部３３ｄは、走査線３の本線部３ａとゲート電極３０ｇとの間の第１層間絶縁膜１１ｄを貫通すると共に、走査線３の本線部３ａと第１遮光層４の拡張部４ｂとの間の第１層間絶縁膜１１ｄ、ゲート絶縁膜１１ｃ、第２絶縁膜１１ｂ、第１絶縁膜１１ａを貫通して設けられている。半導体層３０ａのチャネル領域３０ｃをＸ方向に横切る断面では、チャネル領域３０ｃに対して、コンタクト部３３ｄ及びゲート電極３０ｇが門構え状に配置されている。Ｘ方向における第２遮光層５ｆの両端部がコンタクト部３３ｄと接している。つまり、第１遮光層４及び第２遮光層５ｆは、コンタクト部３３ｄを介して走査線３と電気的に接続され、ゲート電位が与えられる。
、

チャネル領域３０ｃに対して基材１０ｓ側から入射する光は、第１遮光層４と第２遮光層５ｆとにより遮光される。また、チャネル領域３０ｃの上方から入射する光は、走査線３によって遮光される。さらに、基材１０ｓの法線方向に対して斜め方向からチャネル領域３０ｃに入射する迷光の一部は、コンタクト部３３ｄによって遮光される構成となっている。

また、図１９に示すように、コンタクト部３３ｄは、平面視でチャネル領域３０ｃからドレイン領域３０ｄ側に屈曲して設けられていることから、チャネル領域３０ｃとドレイン領域３０ｄとの間のＬＤＤ領域３０ｅに入射する迷光をコンタクト部３３ｄによって確実に遮光できる構成となっている。

上記第４実施形態の液晶装置４００によれば、上記第２実施形態の効果（１）と同様な効果に加えて、以下の効果（４）、（５）が得られる。

（４）基材１０ｓ上においてＴＦＴ３０よりも上層に設けられた固定電位配線７と、第３遮光層５ｂとを電気的に接続させる一対のコンタクト部３４と、を有している、また、基材１０ｓ上においてＴＦＴ３０よりも上層に設けられたゲート配線としての走査線３と、走査線３と第２遮光層５ｆ及び第１遮光層４とを電気的に接続させるコンタクト部３３ｄとを有している。コンタクト部３４は、平面視で半導体層３０ａのドレイン領域３０ｄ及びＬＤＤ領域３０ｅをＸ方向に挟んで両側に設けられている。コンタクト部３３ｄは、平面視で一対のコンタクト部３４の外側で半導体層３０ａのＬＤＤ領域３０ｅをＸ方向に挟んで両側に設けられている。したがって、基材１０ｓの法線方向に対して斜め方向からＬＤＤ領域３０ｅに入射する迷光を一対のコンタクト部３４とコンタクト部３３ｄとにより遮光することができる。つまり、上記第１実施形態の液晶装置１００や上記第２実施形態の液晶装置２００に比べて、半導体層３０ａにおける光リーク電流の発生をさらに抑制可能な液晶装置４００を提供することができる。また、固定電位が与えられる第３遮光層５ｇは、平面視で半導体層３０ａのドレイン領域３０ｄ及びＬＤＤ領域３０ｅの一部と重なって配置されており、第３遮光層５ｇに生ずる電界によって半導体層３０ａにリーク電流が生じ難い構成となっている。

（５）本実施形態では、基材１０ｓ上において、第１遮光層４と、第１遮光層４の直上に位置する第２遮光層５ｆとをコンタクト部３３ｄを介して接続することから、最下層の第１遮光層４に固定電位を与えていた、上記の第１実施形態、第２実施形態、第３実施形態に比べて、第１遮光層４に対して容易に所定の電位を与えることができる。言い換えれば、第１遮光層４に与えられる電位は、固定電位であることに限定されず、本実施形態のようにゲート電位であってもよい。

（第５実施形態）
＜電子機器＞
次に、本実施形態の電子機器について投射型表示装置（液晶プロジェクター）を例に挙げて説明する。図２３は、第５実施形態の電子機器としての投射型表示装置の構成を示す概略図である。

図２３に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、を備えている。また、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、を備えている。さらに、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７と、を備えている。

偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上記第１実施形態の液晶装置１００（図１参照）が適用されたものである。液晶装置１００の色光の入射側と射出側とにクロスニコルに配置された一対の偏光素子が隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、上記第１実施形態の液晶装置１００が用いられており、画素Ｐのスイッチング素子であるＴＦＴ３０において光リーク電流やオフ時のオフリーク電流が生じ難い遮光構造が採用されているため、偏光照明装置１１００に明るい光源を用いたとしても、高品位な画像を安定して投射可能な投射型表示装置１０００を提供することができる。また、液晶ライトバルブ１２１０，１２２０，１２３０として、上記第２実施形態の液晶装置２００や上記第３実施形態の液晶装置３００、上記第４実施形態の液晶装置４００を用いても同様な効果が得られる。

なお、偏光照明装置１１００に用いられる光源は、超高圧水銀灯やハロゲンランプなどの白色光源に限定されず、青色光、緑色光、赤色光に対応した単色光が得られるＬＥＤ光源やレーザー光源を、色光が入射する液晶ライトバルブ１２１０，１２２０，１２３０のそれぞれに対応して配置する構成としてもよい。

本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。

（変形例１）上記各実施形態において、ＴＦＴ３０の長細い半導体層３０ａが配置される方向は、データ線６ａの延在方向であるＹ方向においてソース領域３０ｓを下方に、ドレイン領域３０ｄを上方に配置することに限定されない。例えば、Ｙ方向においてドレイン領域３０ｄを下方に、ソース領域３０ｓを上方に配置してもよい。また例えば、走査線の本線部３ａが延在するＸ方向に半導体層３０ａを配置することもできる。半導体層３０ａの配置に対応して、例えば、上記第１実施形態の場合、半導体層３０ａに係る、第１遮光層４、第２遮光層５、ゲート電極３０ｇなどを配置すればよい。

（変形例２）上記各実施形態の素子基板の基材１０ｓ上において、第２層間絶縁膜１１ｅ上に配置される画素容量（並列接続された第１蓄積容量３６及び第２蓄積容量３７）の構成は、これに限定されない。１つの蓄積容量で構成されていてもよいし、トレンチ（溝）内に誘電体膜を介して複数の容量電極を配置して並列接続させた構成としてもよい。

（変形例３）上記第１～第４実施形態において、第１遮光層４または第３遮光層５ｂ，５ｄ，５ｇに固定電位を与えるための一対のコンタクト部３４は、平面視で半導体層３０ａのドレイン領域３０ｄ及びＬＤＤ領域３０ｅに沿うようにＹ方向に長い矩形状に設けられていたが、これに限定されない。例えば、素子基板の製造時における各構成の形成位置精度を考慮して、Ｙ方向において一対のコンタクト部３４の一部がチャネル領域３０ｃの側方に掛かるように一対のコンタクト部３４を配置してもよい。これによれば、基材１０ｓの法線方向に対して斜め方向からＬＤＤ領域３０ｅに入射する迷光を一対のコンタクト部３４によって確実に遮光することができる。

（変形例４）上記第１実施形態の液晶装置１００が適用される電子機器は、投射型表示装置１０００に限定されない。例えば、液晶装置１００の対向基板２０において、少なくとも赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応するカラーフィルターを有し、液晶ライトバルブを単板構成としてもよい。また、例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や、ＨＭＤ（ヘッドマウントディスプレイ）、電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として液晶装置１００を好適に用いることができる。他の実施形態の液晶装置２００，３００においても同様である。

（変形例５）本発明が適用される電気光学装置は、液晶装置に限定されない。例えば、画素Ｐに発光素子として有機ＥＬ素子を備えた有機ＥＬ装置や、画素Ｐに電気泳動素子を備えた電気泳動装置（Electrophoretic Display；ＥＰＤ）にも適用することができる。

以下に、実施形態から導き出される内容を記載する。

本願の電気光学装置は、透光性の基板と、基板上に画素ごとに設けられたトランジスターと、基板とトランジスターの半導体層との間に設けられた第１遮光層と、第１遮光層と半導体層との間に設けられた第２遮光層と、を備え、第１遮光層には固定電位が与えられることを特徴とする。

本願の構成によれば、基板と半導体層との間には、２つの遮光層が存在しているので、１つの遮光層が存在する場合に比べて、基板側から半導体層に入射する光を確実に遮光することができる。また、半導体層から遠い位置に固定電位が与えられる第１遮光層が配置される。第１遮光層に固定電位を与えるための固定電位配線を半導体層の上方に設けたとしても、第１遮光層と固定電位配線との接続部に生ずる電界によって半導体層にリーク電流が生じ難い。つまり、半導体層に対して遮光性を有すると共に、与えられる電位によってリーク電流が生じ難いトランジスターの遮光構造を備えた電気光学装置を提供できる。

上記の電気光学装置において、画素は、画素電極を含み、半導体層は、チャネル領域と、画素電極が電気的に接続されるドレイン領域と、チャネル領域とドレイン領域との間に設けられ、不純物イオンがドレイン領域よりも低濃度に注入された低濃度ドレイン領域とを含み、第２遮光層は、平面視で半導体層のチャネル領域と重なるように配置されて、ゲート電位が与えられ、第１遮光層は、平面視で半導体層の低濃度ドレイン領域と重なるように配置されることが好ましい。

この構成によれば、第２遮光層をバックゲートとして機能させて、トランジスターにおけるスイッチング特性を安定化させる。また、基板側から半導体層の低濃度ドレイン領域に入射する光を固定電位が与えられる第１遮光層により遮光できることから、半導体層の低濃度ドレイン領域に対する遮光性が向上し、与えられる電位によってリーク電流が生じ難いトランジスターの遮光構造を備えた電気光学装置を提供できる。

上記の電気光学装置は、基板上においてトランジスターよりも上層に設けられた固定電位配線と、固定電位配線と第１遮光層とを電気的に接続させる第１コンタクト部と、を有し、第１コンタクト部は、平面視で半導体層の低濃度ドレイン領域を挟んで両側に設けられていることが好ましい。

この構成によれば、固定電位配線と第１遮光層とを電気的に接続させる第１コンタクト部を平面視で半導体層の低濃度ドレイン領域を挟んで両側に配置することで、基板の法線方向に対して斜め方向から低濃度ドレイン領域に入射する迷光を第１コンタクト部で遮光することができる。また、第１コンタクト部は固定電位となることから、第１コンタクト部に生ずる電界によって半導体層の低濃度ドレイン領域にリーク電流が生じ難い。

上記の電気光学装置において、基板上における、第２遮光層と半導体層との間の距離は、トランジスターの半導体層とゲート電極との間の距離よりも大きいことが好ましい。
この構成によれば、第２遮光層にゲート電位を与えても、当該ゲート電位の電界が半導体層の低濃度ドレイン領域に影響し難くなり、トランジスターをオフする時のゲート電極に印加されるゲートバイアスを大きくしたとしても、当該ゲート電位の電界により半導体層に生ずるオフリーク電流の増大を抑制できる。

本願の他の電気光学装置は、透光性の基板と、基板上に画素ごとに設けられたトランジスターと、基板とトランジスターの半導体層との間に設けられた第１遮光層と、第１遮光層と半導体層との間に設けられた第２遮光層及び第３遮光層と、を備え、画素は、画素電極を含み、半導体層は、チャネル領域と、画素電極が電気的に接続されるドレイン領域と、チャネル領域とドレイン領域との間に設けられ、不純物イオンがドレイン領域よりも低濃度に注入された低濃度ドレイン領域とを含み、第２遮光層は、平面視で半導体層のチャネル領域と重なるように配置されて、ゲート電位が与えられ、第３遮光層は、平面視で半導体層の低濃度ドレイン領域の一部と重なるように配置されて、固定電位が与えられることが好ましい。

本願の構成によれば、基板と半導体層との間には、３つの遮光層が存在しているので、１つの遮光層が存在する場合に比べて、基板側から半導体層に入射する光を確実に遮光することができる。加えて、ゲート電位が与えられる第２遮光層は、平面視で半導体層のチャネル領域と重なるように配置されることから、第２遮光層をバックゲートとして機能させて、トランジスターにおけるスイッチング特性を安定化させる。また、平面視で半導体層の低濃度ドレイン領域の一部に重なるように配置される第３遮光層には固定電位が与えられるため、第３遮光層に生ずる電界によって半導体層の低濃度ドレイン領域にリーク電流が生じ難い。つまり、半導体層に対して確実な遮光性を有すると共に、与えられる電位によってリーク電流が生じ難いトランジスターの遮光構造を備えた電気光学装置を提供できる。

上記の他の電気光学装置は、基板上においてトランジスターよりも上層に設けられた固定電位配線と、固定電位配線と第１遮光層及び第３遮光層とを電気的に接続させる第１コンタクト部と、を有し、第１コンタクト部は、平面視で半導体層の低濃度ドレイン領域を挟んで両側に設けられていることが好ましい。

この構成によれば、固定電位配線と第１遮光層及び第３遮光層とを電気的に接続させる第１コンタクト部を平面視で半導体層の低濃度ドレイン領域を挟んで両側に配置することで、基板の法線方向に対して斜め方向から低濃度ドレイン領域に入射する迷光を第１コンタクト部で遮光することができる。また、第１コンタクト部は固定電位となることから、コンタクト部に生ずる電界によって半導体層の低濃度ドレイン領域にリーク電流が生じ難い。

また、上記の他の電気光学装置は、基板上においてトランジスターよりも上層に設けられたゲート配線と、ゲート配線と第２遮光層とを電気的に接続させる第２コンタクト部と、を有し、第２コンタクト部は、平面視で第１コンタクト部よりも外側で半導体層の低濃度ドレイン領域を挟んで両側に設けられていることが好ましい。

この構成によれば、第１コンタクト部と第２コンタクト部とにより、基板の法線方向に対して斜め方向から低濃度ドレイン領域に入射する迷光を遮光することができる。つまり、半導体層の低濃度ドレイン領域に対する遮光性が向上し、迷光によって光リーク電流が生ずることをより抑制できる。

上記の他の電気光学装置は、基板上においてトランジスターよりも上層に設けられたゲート配線及び固定電位配線と、固定電位配線と第３遮光層とを電気的に接続させる第１コンタクト部と、ゲート配線と第１遮光層及び第２遮光層とを電気的に接続させる第２コンタクト部と、を有し、第１コンタクト部は、平面視で半導体層の低濃度ドレイン領域を挟んで両側に設けられ、第２コンタクト部は、平面視で第１コンタクト部よりも外側で半導体層の低濃度ドレイン領域を挟んで両側に設けられているとしてもよい。

この構成によれば、第１コンタクト部と第２コンタクト部とにより、基板の法線方向に対して斜め方向から低濃度ドレイン領域に入射する迷光を遮光することができる。つまり、半導体層の低濃度ドレイン領域に対する遮光性が向上し、迷光によって光リーク電流が生ずることをより抑制できる。

本願の電子機器は、上記に記載の電気光学装置を備えたことを特徴とする。
本願の構成によれば、電気光学装置に強い光が入射したとしても、安定した動作状態を実現可能な電子機器を提供することができる。

３…ゲート配線としての走査線、４…第１遮光層、５，５ａ，５ｃ，５ｆ…第２遮光層、５ｂ，５ｄ，５ｇ…第３遮光層、６ａ…データ線、７…固定電位配線、１０，１０Ｂ，１０Ｃ，１０Ｄ…素子基板、１０ｓ…基板としての基材、１５…画素電極、３０…トランジスターとしてのＴＦＴ（薄膜トランジスター）、３０ａ…半導体層、３０ｄ…ドレイン領域、３０ｅ…低濃度ドレイン領域（ＬＤＤ領域）、３０ｆ…低濃度ソース領域（ＬＤＤ領域）、３０ｇ…ゲート電極、３０ｓ…ソース領域、３３ｃ，３３ｄ…第２コンタクト部としてのコンタクト部、３４…第１コンタクト部としてのコンタクト部、１００，２００，３００，４００…液晶装置、１０００…電子機器としての投射型表示装置、Ｐ…画素。

Claims (6)

1. 透光性の基板と、
   画素電極と、
   チャネル領域と、前記画素電極と電気的に接続されたドレイン領域と、前記チャネル領
   域と前記ドレイン領域との間に設けられた低濃度ドレイン領域と、を含む半導体層と、ゲ
   ート電極と、を有するトランジスターと、
   前記基板と前記トランジスターの半導体層との間に、平面視で前記低濃度ドレイン領域
   と重なるように配置され、固定電位が与えられた第１遮光層と、
   前記第１遮光層と前記半導体層との間に、平面視で前記チャネル領域と重なるように配
   置され、ゲート電位が与えられた第２遮光層と、を備え、
   前記第２遮光層と前記半導体層との間の距離は、前記半導体層と前記ゲート電極との間
   の距離よりも大きい、電気光学装置。
2. 前記基板上において前記トランジスターよりも上層に設けられた固定電位配線と、
   前記固定電位配線と前記第１遮光層とを電気的に接続させる第１コンタクト部と、を備
   え、
   前記第１コンタクト部は、平面視で前記半導体層の前記低濃度ドレイン領域を挟んで両
   側に設けられている、請求項１に記載の電気光学装置。
3. 前記第１遮光層と前記半導体層との間に、平面視で前記低濃度ドレイン領域の一部と重
   なるように配置され、固定電位が与えられた第３遮光層を備える、請求項１に記載の電気
   光学装置。
4. 前記基板上において前記トランジスターよりも上層に設けられた固定電位配線と、
   前記固定電位配線と前記第１遮光層及び前記第３遮光層とを電気的に接続させる第１コ
   ンタクト部と、を備え、
   前記第１コンタクト部は、平面視で前記半導体層の前記低濃度ドレイン領域を挟んで両
   側に設けられている、請求項３に記載の電気光学装置。
5. 前記基板上において前記トランジスターよりも上層に設けられたゲート配線と、
   前記ゲート配線と前記第２遮光層とを電気的に接続させる第２コンタクト部と、を備え
   、
   前記第２コンタクト部は、平面視で前記第１コンタクト部よりも外側で前記半導体層の
   前記低濃度ドレイン領域を挟んで両側に設けられている、請求項４に記載の電気光学装置
   。
6. 請求項１乃至５のいずれか一項に記載の電気光学装置を備えた、電子機器。

Images