JP2003131261A - 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置 - Google Patents
薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置Info
- Publication number
- JP2003131261A JP2003131261A JP2002226054A JP2002226054A JP2003131261A JP 2003131261 A JP2003131261 A JP 2003131261A JP 2002226054 A JP2002226054 A JP 2002226054A JP 2002226054 A JP2002226054 A JP 2002226054A JP 2003131261 A JP2003131261 A JP 2003131261A
- Authority
- JP
- Japan
- Prior art keywords
- light
- thin film
- film transistor
- array substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタ（ＴＦＴ）の活性層へ向か
う光を効果的に遮断して、ＴＦＴの光リーク電流を低減
させる。 【解決手段】 透光性基板１とＴＦＴ７との間に第１遮
光膜３を設け、透光性基板１上にＴＦＴ３１を覆うブラ
ックマトリックス膜（第３遮光膜）１３を設ける。そし
て、第１遮光膜３とＴＦＴ７との間には、照射された光
を吸収可能な第２遮光膜５を設ける。ＴＦＴアレイ基板
３０の裏面側から入射した光がブラックマトリックス膜
１３やデータ線１１で反射され、さらに第１遮光膜３で
反射されても、それらの反射光はいずれも第２遮光膜５
に照射され、第２遮光膜５で吸収されて遮断される。
う光を効果的に遮断して、ＴＦＴの光リーク電流を低減
させる。 【解決手段】 透光性基板１とＴＦＴ７との間に第１遮
光膜３を設け、透光性基板１上にＴＦＴ３１を覆うブラ
ックマトリックス膜（第３遮光膜）１３を設ける。そし
て、第１遮光膜３とＴＦＴ７との間には、照射された光
を吸収可能な第２遮光膜５を設ける。ＴＦＴアレイ基板
３０の裏面側から入射した光がブラックマトリックス膜
１３やデータ線１１で反射され、さらに第１遮光膜３で
反射されても、それらの反射光はいずれも第２遮光膜５
に照射され、第２遮光膜５で吸収されて遮断される。
Description
【０００１】
【産業上の利用分野】本発明は、マトリックス状に配置
された複数の薄膜トランジスタ（Thin FilmTransisto
r、以下、ＴＦＴともいう）を有する薄膜トランジスタ
・アレイ基板（以下、ＴＦＴアレイ基板ともいう）およ
びそれを備えたアクティブマトリックス（active matri
x）型液晶表示装置に関する。この液晶表示装置は、投
射型表示装置のライトバルブとして好適に使用できるも
のである。
された複数の薄膜トランジスタ（Thin FilmTransisto
r、以下、ＴＦＴともいう）を有する薄膜トランジスタ
・アレイ基板（以下、ＴＦＴアレイ基板ともいう）およ
びそれを備えたアクティブマトリックス（active matri
x）型液晶表示装置に関する。この液晶表示装置は、投
射型表示装置のライトバルブとして好適に使用できるも
のである。
【０００２】
【従来の技術】近年、壁掛け型ＴＶ（Television）や投
射型ＴＶ、あるいはＯＡ（Office Automation）機器用
表示装置として、液晶表示装置を用いた各種表示装置の
開発が行われている。特に、能動素子であるＴＦＴをス
イッチング素子として使用するアクティブマトリックス
型液晶表示装置は、走査線数が増加してもコントラスト
や応答速度が低下しない等の利点があるため、高品位の
ＯＡ機器用表示装置やハイビジョンＴＶ用表示装置を実
現する上で有力である。また、プロジェクタと呼ばれる
投射型表示装置のライトバルブとして使用した場合に
は、大画面表示が容易に得られるという利点を有してい
る。
射型ＴＶ、あるいはＯＡ（Office Automation）機器用
表示装置として、液晶表示装置を用いた各種表示装置の
開発が行われている。特に、能動素子であるＴＦＴをス
イッチング素子として使用するアクティブマトリックス
型液晶表示装置は、走査線数が増加してもコントラスト
や応答速度が低下しない等の利点があるため、高品位の
ＯＡ機器用表示装置やハイビジョンＴＶ用表示装置を実
現する上で有力である。また、プロジェクタと呼ばれる
投射型表示装置のライトバルブとして使用した場合に
は、大画面表示が容易に得られるという利点を有してい
る。
【０００３】通常、ライトバルブ用液晶表示装置では、
光源から液晶表示装置に高輝度の光が入射され、入射さ
れた光が液晶表示装置を通過する際に画像情報に応じて
制御される。すなわち、ＴＦＴをスイッチング駆動しな
がら画素毎に液晶層に電界を印加して各画素の透過率を
変化させることにより、透過光の強度を調整する。そし
て、液晶表示装置を通過した光は、レンズなどで構成さ
れた投影用光学系を介して拡大投影される。
光源から液晶表示装置に高輝度の光が入射され、入射さ
れた光が液晶表示装置を通過する際に画像情報に応じて
制御される。すなわち、ＴＦＴをスイッチング駆動しな
がら画素毎に液晶層に電界を印加して各画素の透過率を
変化させることにより、透過光の強度を調整する。そし
て、液晶表示装置を通過した光は、レンズなどで構成さ
れた投影用光学系を介して拡大投影される。
【０００４】なお、光源は液晶表示装置の対向基板側に
配置され、光学系は液晶表示装置のＴＦＴアレイ基板側
に配置される。そのため、液晶表示装置には、光源から
の光だけでなく投影用光学系で反射した光も入射する。
配置され、光学系は液晶表示装置のＴＦＴアレイ基板側
に配置される。そのため、液晶表示装置には、光源から
の光だけでなく投影用光学系で反射した光も入射する。
【０００５】アクティブマトリクス型液晶表示装置で
は、アモルファス・シリコン（amorphous silicon）や
多結晶シリコンなどの半導体層がＴＦＴの活性層として
使用されるが、この活性層へ光が照射されると、光励起
によるリーク電流（すなわち、光リーク電流）が発生す
る。前述したように、ライトバルブ用液晶表示装置で
は、高輝度の光が入射するため、発生する光リーク電流
も大きくなる。さらに、投射用光学系からの反射光もＴ
ＦＴの活性層に照射されるため、光リーク電流は一層大
きくなる。近年では、投射型表示装置の小型化および高
輝度化が進んでおり、液晶表示装置へ入射する光の輝度
が増加する傾向にあるため、この問題はより深刻なもの
となっている。
は、アモルファス・シリコン（amorphous silicon）や
多結晶シリコンなどの半導体層がＴＦＴの活性層として
使用されるが、この活性層へ光が照射されると、光励起
によるリーク電流（すなわち、光リーク電流）が発生す
る。前述したように、ライトバルブ用液晶表示装置で
は、高輝度の光が入射するため、発生する光リーク電流
も大きくなる。さらに、投射用光学系からの反射光もＴ
ＦＴの活性層に照射されるため、光リーク電流は一層大
きくなる。近年では、投射型表示装置の小型化および高
輝度化が進んでおり、液晶表示装置へ入射する光の輝度
が増加する傾向にあるため、この問題はより深刻なもの
となっている。
【０００６】そのため、従来より、ライトバルブ用アク
ティブマトリックス型液晶表示装置では、ＴＦＴの活性
層への光の照射を防止するための遮光膜が設けられてい
る。
ティブマトリックス型液晶表示装置では、ＴＦＴの活性
層への光の照射を防止するための遮光膜が設けられてい
る。
【０００７】図２３および図２４は、この種の従来の液
晶表示装置のＴＦＴアレイ基板１００の概略構成を示
す。図２３は要部平面図、図２４（ａ）および（ｂ）は
図２３のＧ−Ｇ線およびＨ−Ｈ線に沿った要部断面図で
ある。なお、図２３および図２４では、一画素分の構成
のみを示している。
晶表示装置のＴＦＴアレイ基板１００の概略構成を示
す。図２３は要部平面図、図２４（ａ）および（ｂ）は
図２３のＧ−Ｇ線およびＨ−Ｈ線に沿った要部断面図で
ある。なお、図２３および図２４では、一画素分の構成
のみを示している。
【０００８】図２３および図２４のＴＦＴアレイ基板１
００は、マトリックス状に配置された複数のＴＦＴ１３
１を有する透光性基板１０１を備えている。
００は、マトリックス状に配置された複数のＴＦＴ１３
１を有する透光性基板１０１を備えている。
【０００９】基板１０１上には、酸化シリコン（ＳｉＯ
2）膜１０２を介して、タングステンシリサイド膜など
からなる下部遮光膜１０３が形成されている。この下部
遮光膜１０３は、マトリックスの行方向（図２３では、
Ｘ方向）に沿って延在するストライプ状の部分とマトリ
ックスの列方向（図２３では、Ｙ方向）に沿って延在す
るストライプ状の部分とが交差してなる格子状の平面形
状を有している。下部遮光膜１０３の全体は、酸化シリ
コン膜１０２上に形成された酸化シリコン膜１０４で覆
われている。
2）膜１０２を介して、タングステンシリサイド膜など
からなる下部遮光膜１０３が形成されている。この下部
遮光膜１０３は、マトリックスの行方向（図２３では、
Ｘ方向）に沿って延在するストライプ状の部分とマトリ
ックスの列方向（図２３では、Ｙ方向）に沿って延在す
るストライプ状の部分とが交差してなる格子状の平面形
状を有している。下部遮光膜１０３の全体は、酸化シリ
コン膜１０２上に形成された酸化シリコン膜１０４で覆
われている。
【００１０】酸化シリコン膜１０４上には、略Ｌ字形状
にパターン化された複数の多結晶シリコン膜１０７が形
成されている。それらの多結晶シリコン膜１０７は、Ｔ
ＦＴ１３１の活性層として機能する。
にパターン化された複数の多結晶シリコン膜１０７が形
成されている。それらの多結晶シリコン膜１０７は、Ｔ
ＦＴ１３１の活性層として機能する。
【００１１】すなわち、多結晶シリコン膜１０７の各々
は、不純物がドープされていないチャネル領域１０７ｃ
と、不純物が低濃度にドープされたＬＤＤ（Lightly Do
pedDrain）領域１０７ｂ、１０７ｄと、不純物が高濃度
にドープされたソース領域１０７ａおよびドレイン領域
１０７ｅとを含んでいる。ソース領域１０７ａおよびド
レイン領域１０７ｅは、チャネル領域１０７ｃを挟んで
形成されている。ＬＤＤ領域１０７ｂはソース領域１０
７ａとチャネル領域１０７ｃとの間に形成され、ＬＤＤ
領域１０７ｄはチャネル領域１０７ｃとドレイン領域１
０７ｅとの間に形成されている。
は、不純物がドープされていないチャネル領域１０７ｃ
と、不純物が低濃度にドープされたＬＤＤ（Lightly Do
pedDrain）領域１０７ｂ、１０７ｄと、不純物が高濃度
にドープされたソース領域１０７ａおよびドレイン領域
１０７ｅとを含んでいる。ソース領域１０７ａおよびド
レイン領域１０７ｅは、チャネル領域１０７ｃを挟んで
形成されている。ＬＤＤ領域１０７ｂはソース領域１０
７ａとチャネル領域１０７ｃとの間に形成され、ＬＤＤ
領域１０７ｄはチャネル領域１０７ｃとドレイン領域１
０７ｅとの間に形成されている。
【００１２】ソース領域１０７ａ、ＬＤＤ領域１０７
ｂ、チャネル領域１０７ｃ、ＬＤＤ領域１０７ｄおよび
ドレイン領域１０７ｅは、下部遮光膜１０３と重なるよ
うに、Ｙ方向に沿って配置されている。ドレイン領域１
０７ｅの一部分は、Ｘ方向に沿って延在している。多結
晶シリコン膜１０７の各々は、酸化シリコン膜１０４上
に形成されたゲート絶縁膜１０８で覆われている。
ｂ、チャネル領域１０７ｃ、ＬＤＤ領域１０７ｄおよび
ドレイン領域１０７ｅは、下部遮光膜１０３と重なるよ
うに、Ｙ方向に沿って配置されている。ドレイン領域１
０７ｅの一部分は、Ｘ方向に沿って延在している。多結
晶シリコン膜１０７の各々は、酸化シリコン膜１０４上
に形成されたゲート絶縁膜１０８で覆われている。
【００１３】ゲート絶縁膜１０８上には、不純物がドー
プされた多結晶シリコン膜やシリサイド膜などからなる
複数のゲート線１０９が形成されている。それらのゲー
ト線１０９は、互いに平行であって、いずれもＸ方向に
沿って延在している。各ゲート線１０９は、マトリック
スの同じ行に属するＴＦＴ１３１のチャネル領域１０７
ｃと重なるように配置され、それらのＴＦＴ１３１のゲ
ート電極として機能する。各ゲート線１０９は、ゲート
絶縁膜１０８上に形成された第１層間絶縁膜１１０で覆
われている。
プされた多結晶シリコン膜やシリサイド膜などからなる
複数のゲート線１０９が形成されている。それらのゲー
ト線１０９は、互いに平行であって、いずれもＸ方向に
沿って延在している。各ゲート線１０９は、マトリック
スの同じ行に属するＴＦＴ１３１のチャネル領域１０７
ｃと重なるように配置され、それらのＴＦＴ１３１のゲ
ート電極として機能する。各ゲート線１０９は、ゲート
絶縁膜１０８上に形成された第１層間絶縁膜１１０で覆
われている。
【００１４】第１層間絶縁膜１１０上には、アルミニウ
ム膜などからなる複数のデータ線１１１が形成されてい
る。それらのデータ線１１１は、互いに平行であってい
ずれもＹ方向に沿って延在し、マトリックスの同じ列に
属するＴＦＴ１３１の多結晶シリコン膜１０７と重なる
ように配置されている。各ＴＦＴ１３１のソース領域１
０７ａ、チャネル領域１０７ｃおよびＬＤＤ領域１０７
ｂ、１０７ｄの全体は、対応するデータ線１１１で覆わ
れている。各ＴＦＴ１３１のドレイン領域１０７ｅは、
対応するデータ線１１１で部分的に覆われている。各デ
ータ線１１１は、第１層間絶縁膜１１０とゲート絶縁膜
１０８とを貫通するコンタクト孔１２１を介して、マト
リックスの同じ列に属するＴＦＴ１３１のソース領域１
０７ａに電気的に接続されている。各データ線１１１
は、第１層間絶縁膜１１０上に形成された第２層間絶縁
膜１１２で覆われている。
ム膜などからなる複数のデータ線１１１が形成されてい
る。それらのデータ線１１１は、互いに平行であってい
ずれもＹ方向に沿って延在し、マトリックスの同じ列に
属するＴＦＴ１３１の多結晶シリコン膜１０７と重なる
ように配置されている。各ＴＦＴ１３１のソース領域１
０７ａ、チャネル領域１０７ｃおよびＬＤＤ領域１０７
ｂ、１０７ｄの全体は、対応するデータ線１１１で覆わ
れている。各ＴＦＴ１３１のドレイン領域１０７ｅは、
対応するデータ線１１１で部分的に覆われている。各デ
ータ線１１１は、第１層間絶縁膜１１０とゲート絶縁膜
１０８とを貫通するコンタクト孔１２１を介して、マト
リックスの同じ列に属するＴＦＴ１３１のソース領域１
０７ａに電気的に接続されている。各データ線１１１
は、第１層間絶縁膜１１０上に形成された第２層間絶縁
膜１１２で覆われている。
【００１５】第２層間絶縁膜１１２上には、Ｘ方向およ
びＹ方向の各々に延在する略格子状のブラックマトリク
ス膜１１３が形成されている。このブラックマトリック
ス膜１１３は、各ゲート線１０９および各データ線１１
１に重なるように配置され、ＴＦＴ１３１を覆ってい
る。ブラックマトリックス膜１１３は、クロム膜などか
らなり、上部遮光膜として機能する。ブラックマトリッ
クス膜１１３の全体は、第２層間絶縁膜１１２上に形成
された第３層間絶縁膜１１４で覆われている。
びＹ方向の各々に延在する略格子状のブラックマトリク
ス膜１１３が形成されている。このブラックマトリック
ス膜１１３は、各ゲート線１０９および各データ線１１
１に重なるように配置され、ＴＦＴ１３１を覆ってい
る。ブラックマトリックス膜１１３は、クロム膜などか
らなり、上部遮光膜として機能する。ブラックマトリッ
クス膜１１３の全体は、第２層間絶縁膜１１２上に形成
された第３層間絶縁膜１１４で覆われている。
【００１６】第３層間絶縁膜１１４上には、略矩形状の
複数の画素電極１１５が形成されている。それらの画素
電極１１５は、各ゲート線１０９と各データ線１１１と
によって画定された複数の画素領域１２０に各々配置さ
れている。各画素電極１１５は、第３層間絶縁膜１１
４、第２層間絶縁膜１１２、第１層間絶縁膜１１０およ
びゲート絶縁膜１０８を貫通するコンタクト孔１２２を
介して、対応するＴＦＴ１３１のドレイン領域１０７ｅ
に電気的に接続されている。
複数の画素電極１１５が形成されている。それらの画素
電極１１５は、各ゲート線１０９と各データ線１１１と
によって画定された複数の画素領域１２０に各々配置さ
れている。各画素電極１１５は、第３層間絶縁膜１１
４、第２層間絶縁膜１１２、第１層間絶縁膜１１０およ
びゲート絶縁膜１０８を貫通するコンタクト孔１２２を
介して、対応するＴＦＴ１３１のドレイン領域１０７ｅ
に電気的に接続されている。
【００１７】上記の構成を持つ従来のＴＦＴアレイ基板
１００を備えた液晶表示装置では、ＴＦＴアレイ基板１
００に対向して配置された対向基板（図示せず）の表面
側から入射した光をブラックマトリックス膜１１３が遮
断する。また、ＴＦＴアレイ基板１００の裏面側から入
射した光を下部遮光膜１０３が遮断する。
１００を備えた液晶表示装置では、ＴＦＴアレイ基板１
００に対向して配置された対向基板（図示せず）の表面
側から入射した光をブラックマトリックス膜１１３が遮
断する。また、ＴＦＴアレイ基板１００の裏面側から入
射した光を下部遮光膜１０３が遮断する。
【００１８】しかしながら、ＴＦＴアレイ基板１００の
裏面側から入射した光がＴＦＴ１３１のＬＤＤ領域１０
７ｂ、１０７ｄやチャネル領域１０７ｃに照射されるの
を十分に防止できないという問題がある。
裏面側から入射した光がＴＦＴ１３１のＬＤＤ領域１０
７ｂ、１０７ｄやチャネル領域１０７ｃに照射されるの
を十分に防止できないという問題がある。
【００１９】すなわち、図２５に示すように、対向基板
の表面側からの光Ｌ１０１は、ブラックマトリックス膜
１１３で遮断されるか、あるいは下部遮光膜１０３で反
射されることなくＴＦＴアレイ基板１００を通過する。
そのように、ブラックマトリックス膜１１３の幅、下部
遮光膜１０３の幅、ブラックマトリックス膜１１３と下
部遮光膜１０３との間隔などが設定されている。また、
ＴＦＴアレイ基板１００の裏面側から下部遮光膜１０３
に向かう光Ｌ１０２は、下部遮光膜１０３で遮断され
る。
の表面側からの光Ｌ１０１は、ブラックマトリックス膜
１１３で遮断されるか、あるいは下部遮光膜１０３で反
射されることなくＴＦＴアレイ基板１００を通過する。
そのように、ブラックマトリックス膜１１３の幅、下部
遮光膜１０３の幅、ブラックマトリックス膜１１３と下
部遮光膜１０３との間隔などが設定されている。また、
ＴＦＴアレイ基板１００の裏面側から下部遮光膜１０３
に向かう光Ｌ１０２は、下部遮光膜１０３で遮断され
る。
【００２０】ところが、図２５に示すように、ＴＦＴア
レイ基板１００の裏面側からブラックマトリックス膜１
１３に向かう光Ｌ１０３は、ブラックマトリックス膜１
１３で反射した後、下部遮光膜１０３へ向かい、下部遮
光膜１０３とデータ線１１１との間で多重反射してＬＤ
Ｄ領域１０７ｂに照射される。さらに、ＴＦＴアレイ基
板１００の裏面側からデータ線１１１に向かう光Ｌ１０
４は、下部遮光膜１０３とデータ線１１１との間で多重
反射してＬＤＤ領域１０７ｂに照射される。同様に、Ｌ
ＤＤ領域１０７ｄにも、多重反射した光が照射される。
実際には、図２５に示すようなＬ１０３、Ｌ１０４だけ
でなく、様々な角度や方向の光がＴＦＴアレイ基板１０
０の裏面側から入射されるので、上記の多重反射によっ
てチャネル領域１０７ｃにも光が照射される。
レイ基板１００の裏面側からブラックマトリックス膜１
１３に向かう光Ｌ１０３は、ブラックマトリックス膜１
１３で反射した後、下部遮光膜１０３へ向かい、下部遮
光膜１０３とデータ線１１１との間で多重反射してＬＤ
Ｄ領域１０７ｂに照射される。さらに、ＴＦＴアレイ基
板１００の裏面側からデータ線１１１に向かう光Ｌ１０
４は、下部遮光膜１０３とデータ線１１１との間で多重
反射してＬＤＤ領域１０７ｂに照射される。同様に、Ｌ
ＤＤ領域１０７ｄにも、多重反射した光が照射される。
実際には、図２５に示すようなＬ１０３、Ｌ１０４だけ
でなく、様々な角度や方向の光がＴＦＴアレイ基板１０
０の裏面側から入射されるので、上記の多重反射によっ
てチャネル領域１０７ｃにも光が照射される。
【００２１】そこで、このような問題が生じないよう
に、従来より種々の改良がなされている。
に、従来より種々の改良がなされている。
【００２２】例えば、特開２０００−１８０８９９号公
報には、下部遮光膜の端部をテーパ形状にした液晶表示
装置が開示されている。この液晶表示装置では、下部遮
光膜の幅とデータ線の幅を適宜に設定することにより、
ＴＦＴアレイ基板の裏面側から入射した光が遮断され
て、ＴＦＴのチャネル領域への光の照射が防止される。
報には、下部遮光膜の端部をテーパ形状にした液晶表示
装置が開示されている。この液晶表示装置では、下部遮
光膜の幅とデータ線の幅を適宜に設定することにより、
ＴＦＴアレイ基板の裏面側から入射した光が遮断され
て、ＴＦＴのチャネル領域への光の照射が防止される。
【００２３】また、特開２０００−３５６７８７号公報
には、ＴＦＴのチャネル領域の近傍において、下部遮光
膜を覆う絶縁膜にダミー・コンタクト孔を形成し、その
内部に配線材料の膜を充填した液晶表示装置が開示され
ている。この液晶表示装置では、ダミー・コンタクト孔
の内部に充填された配線材料の膜がＴＦＴアレイ基板の
裏面側から入射する光を遮断するので、ＴＦＴのチャネ
ル領域への光の照射が防止される。
には、ＴＦＴのチャネル領域の近傍において、下部遮光
膜を覆う絶縁膜にダミー・コンタクト孔を形成し、その
内部に配線材料の膜を充填した液晶表示装置が開示され
ている。この液晶表示装置では、ダミー・コンタクト孔
の内部に充填された配線材料の膜がＴＦＴアレイ基板の
裏面側から入射する光を遮断するので、ＴＦＴのチャネ
ル領域への光の照射が防止される。
【００２４】なお、一般に、ブラックマトリックス膜を
ＴＦＴアレイ基板に形成する場合と、対向基板に形成す
る場合とがある。ブラックマトリックス膜を対向基板に
形成する場合、ＴＦＴアレイ基板と対向基板との重ね合
わせ精度を考慮すると、ブラックマトリックス膜とＴＦ
Ｔとの間に１０μｍ程度の位置合わせ誤差を見込む必要
がある。そのため、ブラックマトリックスの幅を大きく
しなければならない。したがって、開口率を大きくでき
ないという欠点がある。
ＴＦＴアレイ基板に形成する場合と、対向基板に形成す
る場合とがある。ブラックマトリックス膜を対向基板に
形成する場合、ＴＦＴアレイ基板と対向基板との重ね合
わせ精度を考慮すると、ブラックマトリックス膜とＴＦ
Ｔとの間に１０μｍ程度の位置合わせ誤差を見込む必要
がある。そのため、ブラックマトリックスの幅を大きく
しなければならない。したがって、開口率を大きくでき
ないという欠点がある。
【００２５】これに対し、ブラックマトリックス膜をＴ
ＦＴアレイ基板に形成する場合には、半導体装置の製造
工程を利用することで、ブラックマトリックス膜とＴＦ
Ｔとの間の位置合わせ精度を高めることができる。した
がって、図２３および図２４のＴＦＴアレイ基板１００
のように、ＴＦＴアレイ基板にブラックマトリックス膜
を形成する方法が主流となりつつある。
ＦＴアレイ基板に形成する場合には、半導体装置の製造
工程を利用することで、ブラックマトリックス膜とＴＦ
Ｔとの間の位置合わせ精度を高めることができる。した
がって、図２３および図２４のＴＦＴアレイ基板１００
のように、ＴＦＴアレイ基板にブラックマトリックス膜
を形成する方法が主流となりつつある。
【００２６】
【発明が解決しようとする課題】上述したように、図２
３および図２４の従来のＴＦＴアレイ基板１００を備え
た液晶表示装置では、ＴＦＴアレイ基板１００の裏面側
から入射した光の一部が、ＴＦＴ１３１のＬＤＤ領域１
０７ｂ、１０７ｄやチャネル領域１０７ｃに照射されし
まう。したがって、光リーク電流が増加して、コントラ
ストの低下や画質の不均一性を生じさせるという問題が
ある。
３および図２４の従来のＴＦＴアレイ基板１００を備え
た液晶表示装置では、ＴＦＴアレイ基板１００の裏面側
から入射した光の一部が、ＴＦＴ１３１のＬＤＤ領域１
０７ｂ、１０７ｄやチャネル領域１０７ｃに照射されし
まう。したがって、光リーク電流が増加して、コントラ
ストの低下や画質の不均一性を生じさせるという問題が
ある。
【００２７】特開２０００−１８０８９９号公報に開示
された液晶表示装置では、下部遮光膜の端部をテーパ形
状に加工するための製造工程が必要となるため、製造工
程が複雑になるという問題がある。
された液晶表示装置では、下部遮光膜の端部をテーパ形
状に加工するための製造工程が必要となるため、製造工
程が複雑になるという問題がある。
【００２８】特開２０００−３５６７８７号公報に開示
された液晶表示装置では、下部遮光膜を覆う絶縁膜にダ
ミー・コンタクト孔を形成し、その内部に配線材料の膜
を充填するための製造工程が必要である。そのため、特
開２０００−１８０８９９号公報の液晶表示装置と同様
に、製造工程が複雑になるという問題がある。
された液晶表示装置では、下部遮光膜を覆う絶縁膜にダ
ミー・コンタクト孔を形成し、その内部に配線材料の膜
を充填するための製造工程が必要である。そのため、特
開２０００−１８０８９９号公報の液晶表示装置と同様
に、製造工程が複雑になるという問題がある。
【００２９】さらに、特開２０００−１８０８９９号公
報および特開２０００−３５６７８７号公報の液晶表示
装置では、高輝度化された投射型表示装置のライトバル
ブに使用した場合、ＴＦＴの活性層に向かう光を十分に
遮断することは困難である。
報および特開２０００−３５６７８７号公報の液晶表示
装置では、高輝度化された投射型表示装置のライトバル
ブに使用した場合、ＴＦＴの活性層に向かう光を十分に
遮断することは困難である。
【００３０】本発明は、上記のような従来技術の問題点
に鑑みなされたものである。すなわち、本発明の目的
は、薄膜トランジスタの活性層へ向かう光を効果的に遮
断できる薄膜トランジスタ・アレイ基板およびアクティ
ブマトリックス型液晶表示装置を提供することにある。
に鑑みなされたものである。すなわち、本発明の目的
は、薄膜トランジスタの活性層へ向かう光を効果的に遮
断できる薄膜トランジスタ・アレイ基板およびアクティ
ブマトリックス型液晶表示装置を提供することにある。
【００３１】本発明の他の目的は、薄膜トランジスタの
光リーク電流を低減できる薄膜トランジスタ基板および
アクティブマトリックス型液晶表示装置を提供すること
にある。
光リーク電流を低減できる薄膜トランジスタ基板および
アクティブマトリックス型液晶表示装置を提供すること
にある。
【００３２】本発明のさらに他の目的は、コントラスト
や画質の均一性を高めることのできる薄膜トランジスタ
・アレイ基板およびアクティブマトリックス型液晶表示
装置を提供することにある。
や画質の均一性を高めることのできる薄膜トランジスタ
・アレイ基板およびアクティブマトリックス型液晶表示
装置を提供することにある。
【００３３】本発明のさらに他の目的は、複雑な製造工
程を必要とせず、容易に製造できる薄膜トランジスタ・
アレイ基板およびアクティブマトリックス型液晶表示装
置を提供することにある。
程を必要とせず、容易に製造できる薄膜トランジスタ・
アレイ基板およびアクティブマトリックス型液晶表示装
置を提供することにある。
【００３４】本発明のさらに他の目的は、以下の説明か
ら明らかになる。
ら明らかになる。
【００３５】
【課題を解決するための手段】（１） 本発明の第１の
観点の薄膜トランジスタ・アレイ基板は、透光性基板
と、前記透光性基板上でマトリックス状に配置された薄
膜トランジスタと、前記透光性基板上で前記薄膜トラン
ジスタのマトリックスの行方向に沿って延在するゲート
線と、前記透光性基板上で前記薄膜トランジスタのマト
リックスの列方向に沿って延在し、且つ前記薄膜トラン
ジスタのソース・ドレイン領域の一方に電気的に接続さ
れたデータ線と、前記透光性基板上で画素領域に配置さ
れ、且つ前記薄膜トランジスタのソース・ドレイン領域
の他方に電気的に接続された画素電極と、前記薄膜トラ
ンジスタの活性層と重なるように前記透光性基板と前記
薄膜トランジスタとの間に設けられた第１遮光膜と、前
記第１遮光膜と前記薄膜トランジスタとの間に設けられ
た、照射された光を吸収可能な第２遮光膜と、前記透光
性基板上で前記薄膜トランジスタのマトリックスの列方
向および列方向の各々に沿って延在し、且つ前記薄膜ト
ランジスタを覆う第３遮光膜とを備える。
観点の薄膜トランジスタ・アレイ基板は、透光性基板
と、前記透光性基板上でマトリックス状に配置された薄
膜トランジスタと、前記透光性基板上で前記薄膜トラン
ジスタのマトリックスの行方向に沿って延在するゲート
線と、前記透光性基板上で前記薄膜トランジスタのマト
リックスの列方向に沿って延在し、且つ前記薄膜トラン
ジスタのソース・ドレイン領域の一方に電気的に接続さ
れたデータ線と、前記透光性基板上で画素領域に配置さ
れ、且つ前記薄膜トランジスタのソース・ドレイン領域
の他方に電気的に接続された画素電極と、前記薄膜トラ
ンジスタの活性層と重なるように前記透光性基板と前記
薄膜トランジスタとの間に設けられた第１遮光膜と、前
記第１遮光膜と前記薄膜トランジスタとの間に設けられ
た、照射された光を吸収可能な第２遮光膜と、前記透光
性基板上で前記薄膜トランジスタのマトリックスの列方
向および列方向の各々に沿って延在し、且つ前記薄膜ト
ランジスタを覆う第３遮光膜とを備える。
【００３６】（２） 本発明の第１の観点の薄膜トラン
ジスタ・アレイ基板では、透光性基板と薄膜トランジス
タとの間に薄膜トランジスタの活性層と重なる第１遮光
膜が設けられ、透光性基板上に薄膜トランジスタを覆う
第３遮光膜が設けられる。さらに、第１遮光膜と薄膜ト
ランジスタとの間には、照射された光を吸収可能な第２
遮光膜が設けられる。
ジスタ・アレイ基板では、透光性基板と薄膜トランジス
タとの間に薄膜トランジスタの活性層と重なる第１遮光
膜が設けられ、透光性基板上に薄膜トランジスタを覆う
第３遮光膜が設けられる。さらに、第１遮光膜と薄膜ト
ランジスタとの間には、照射された光を吸収可能な第２
遮光膜が設けられる。
【００３７】そのため、薄膜トランジスタ・アレイ基板
の裏面側から入射した光が第３遮光膜やデータ線で反射
され、さらに第１遮光膜で反射されても、それらの反射
光はいずれも第２遮光膜に照射されることになる。そし
て、その照射された光を第２遮光膜が吸収するので、薄
膜トランジスタの活性層へ向かう光を効果的に遮断でき
る。したがって、薄膜トランジスタの光リーク電流が低
減し、その結果、コントラストや画質の均一性を高める
ことができる。
の裏面側から入射した光が第３遮光膜やデータ線で反射
され、さらに第１遮光膜で反射されても、それらの反射
光はいずれも第２遮光膜に照射されることになる。そし
て、その照射された光を第２遮光膜が吸収するので、薄
膜トランジスタの活性層へ向かう光を効果的に遮断でき
る。したがって、薄膜トランジスタの光リーク電流が低
減し、その結果、コントラストや画質の均一性を高める
ことができる。
【００３８】しかも、特開２０００−１８０８９９号公
報および特開２０００−３５６７８７号公報に開示され
た従来の液晶表示装置のような複雑な製造工程を必要と
せず、容易に製造できる。
報および特開２０００−３５６７８７号公報に開示され
た従来の液晶表示装置のような複雑な製造工程を必要と
せず、容易に製造できる。
【００３９】（３） 本発明の第１の観点の薄膜トラン
ジスタ・アレイ基板の好ましい例では、前記第２遮光膜
が少なくとも前記薄膜トランジスタのチャネル領域およ
びＬＤＤ領域の全体と重なる部分を有する。この場合、
チャネル領域およびＬＤＤ領域へ向かう光が確実に遮断
される。一般に、チャネル領域またはＬＤＤ領域への光
の照射によって光リーク電流が生じる。したがって、チ
ャネル領域およびＬＤＤ領域への光の照射を防止ないし
抑制することで、光リーク電流を十分に低減できる。
ジスタ・アレイ基板の好ましい例では、前記第２遮光膜
が少なくとも前記薄膜トランジスタのチャネル領域およ
びＬＤＤ領域の全体と重なる部分を有する。この場合、
チャネル領域およびＬＤＤ領域へ向かう光が確実に遮断
される。一般に、チャネル領域またはＬＤＤ領域への光
の照射によって光リーク電流が生じる。したがって、チ
ャネル領域およびＬＤＤ領域への光の照射を防止ないし
抑制することで、光リーク電流を十分に低減できる。
【００４０】本発明の第１の観点の薄膜トランジスタ・
アレイ基板の他の好ましい例では、前記第２遮光膜がシ
リコン膜またはシリコンを含む材料の膜で形成される。
この場合、光リーク電流を効率良く低減できる。
アレイ基板の他の好ましい例では、前記第２遮光膜がシ
リコン膜またはシリコンを含む材料の膜で形成される。
この場合、光リーク電流を効率良く低減できる。
【００４１】本発明の第１の観点の薄膜トランジスタ・
アレイ基板のさらに他の好ましい例では、前記第２遮光
膜が導電性を有すると共に、前記第２遮光膜に定電圧を
供給可能な構成を有している。この場合、第２遮光膜を
所望の電位にバイアスすることができ、それにより薄膜
トランジスタの特性を制御できる。
アレイ基板のさらに他の好ましい例では、前記第２遮光
膜が導電性を有すると共に、前記第２遮光膜に定電圧を
供給可能な構成を有している。この場合、第２遮光膜を
所望の電位にバイアスすることができ、それにより薄膜
トランジスタの特性を制御できる。
【００４２】本発明の第１の観点の薄膜トランジスタ・
アレイ基板のさらに他の好ましい例では、前記第２遮光
膜が導電性を有し且つ前記ゲート線に電気的に接続され
る。この場合、オン／オフ特性に優れたデュアル・ゲー
ト型の薄膜トランジスタを実現できる。
アレイ基板のさらに他の好ましい例では、前記第２遮光
膜が導電性を有し且つ前記ゲート線に電気的に接続され
る。この場合、オン／オフ特性に優れたデュアル・ゲー
ト型の薄膜トランジスタを実現できる。
【００４３】本発明の第１の観点の薄膜トランジスタ・
アレイ基板のさらに他の好ましい例では、前記第２遮光
膜が不純物が導入されたシリコン膜からなる。この場
合、導電性を持つ前記第２遮光膜を容易に実現できる。
アレイ基板のさらに他の好ましい例では、前記第２遮光
膜が不純物が導入されたシリコン膜からなる。この場
合、導電性を持つ前記第２遮光膜を容易に実現できる。
【００４４】本発明の第１の観点の薄膜トランジスタ・
アレイ基板は、前記ゲート線が前記薄膜トランジスタの
チャネル領域と重なるように配置されており、前記ゲー
ト線の前記チャネル領域との重なり部分が前記薄膜トラ
ンジスタのゲート電極として機能するものに好適に適用
される。
アレイ基板は、前記ゲート線が前記薄膜トランジスタの
チャネル領域と重なるように配置されており、前記ゲー
ト線の前記チャネル領域との重なり部分が前記薄膜トラ
ンジスタのゲート電極として機能するものに好適に適用
される。
【００４５】本発明の第１の観点の薄膜トランジスタ・
アレイ基板は、前記ゲート線が前記薄膜トランジスタの
ゲート電極に電気的に接続されるものに好適に適用され
る。
アレイ基板は、前記ゲート線が前記薄膜トランジスタの
ゲート電極に電気的に接続されるものに好適に適用され
る。
【００４６】本発明の第１の観点の薄膜トランジスタ・
アレイ基板のさらに他の好ましい例では、前記第２遮光
膜と前記薄膜トランジスタの活性層との間に存在する絶
縁膜の厚さが、１００ｎｍ〜５００ｎｍの範囲内にあ
る。この例では、遮光効果がより良好となる。当該絶縁
膜の厚さは、１５０ｎｍ〜３００ｎｍの範囲内にあるの
がより好ましい。遮光効果がいっそう良好となるからで
ある。
アレイ基板のさらに他の好ましい例では、前記第２遮光
膜と前記薄膜トランジスタの活性層との間に存在する絶
縁膜の厚さが、１００ｎｍ〜５００ｎｍの範囲内にあ
る。この例では、遮光効果がより良好となる。当該絶縁
膜の厚さは、１５０ｎｍ〜３００ｎｍの範囲内にあるの
がより好ましい。遮光効果がいっそう良好となるからで
ある。
【００４７】本発明の第１の観点の薄膜トランジスタ・
アレイ基板のさらに他の好ましい例では、マトリックス
状に配置された前記薄膜トランジスタを含む画素マトリ
ックス部に加えて、薄膜トランジスタを含む駆動回路部
が形成されており、前記画素マトリックス部の薄膜トラ
ンジスタには前記第２遮光膜が設けられており、前記駆
動回路部の薄膜トランジスタには前記第２遮光膜が設け
られていない。この例では、前記画素マトリックス部に
ある薄膜トランジスタが前記第２遮光膜を持ち、駆動回
路部の薄膜トランジスタが前記第２遮光膜を持っていな
いため、レーザ・アニール工程でアモルファス・シリコ
ン膜に照射されるレーザ光により発生する熱は、前記画
素マトリックス部にある前記薄膜トランジスタでは早く
周囲に伝達されることになる。その結果、前記画素マト
リックス部の薄膜トランジスタでは、結晶性の低いポリ
シリコン膜が得られ、光リーク電流をいっそう低減する
ことができる。他方、前記駆動回路部の薄膜トランジス
タには、高い移動度を持たせることができる。
アレイ基板のさらに他の好ましい例では、マトリックス
状に配置された前記薄膜トランジスタを含む画素マトリ
ックス部に加えて、薄膜トランジスタを含む駆動回路部
が形成されており、前記画素マトリックス部の薄膜トラ
ンジスタには前記第２遮光膜が設けられており、前記駆
動回路部の薄膜トランジスタには前記第２遮光膜が設け
られていない。この例では、前記画素マトリックス部に
ある薄膜トランジスタが前記第２遮光膜を持ち、駆動回
路部の薄膜トランジスタが前記第２遮光膜を持っていな
いため、レーザ・アニール工程でアモルファス・シリコ
ン膜に照射されるレーザ光により発生する熱は、前記画
素マトリックス部にある前記薄膜トランジスタでは早く
周囲に伝達されることになる。その結果、前記画素マト
リックス部の薄膜トランジスタでは、結晶性の低いポリ
シリコン膜が得られ、光リーク電流をいっそう低減する
ことができる。他方、前記駆動回路部の薄膜トランジス
タには、高い移動度を持たせることができる。
【００４８】（４） 本発明の第２の観点のアクティブ
マトリックス型液晶表示装置は、上記（１）または
（３）の薄膜トランジスタ・アレイ基板と、前記薄膜ト
ランジスタ・アレイ基板に対向して配置された対向基板
と、前記薄膜トランジスタ・アレイ基板と前記対向基板
との間に設けられた液晶層とを備える。
マトリックス型液晶表示装置は、上記（１）または
（３）の薄膜トランジスタ・アレイ基板と、前記薄膜ト
ランジスタ・アレイ基板に対向して配置された対向基板
と、前記薄膜トランジスタ・アレイ基板と前記対向基板
との間に設けられた液晶層とを備える。
【００４９】（５） 本発明の第２の観点のアクティブ
マトリックス型液晶表示装置では、本発明の第１の観点
の薄膜トランジスタ・アレイ基板の場合と同じ理由によ
り、その薄膜トランジスタ・アレイ基板の場合と同じ効
果が得られる。
マトリックス型液晶表示装置では、本発明の第１の観点
の薄膜トランジスタ・アレイ基板の場合と同じ理由によ
り、その薄膜トランジスタ・アレイ基板の場合と同じ効
果が得られる。
【００５０】（６） 本発明の第３の観点の薄膜トラン
ジスタ・アレイ基板は、透光性基板と、前記透光性基板
上でマトリックス状に配置された薄膜トランジスタと、
前記透光性基板上で前記薄膜トランジスタのマトリック
スの行方向に沿って延在するゲート線と、前記透光性基
板上で前記薄膜トランジスタのマトリックスの列方向に
沿って延在し、且つ前記薄膜トランジスタのソース・ド
レイン領域の一方に電気的に接続されたデータ線と、前
記透光性基板上で画素領域に配置され、且つ前記薄膜ト
ランジスタのソース・ドレイン領域の他方に電気的に接
続された画素電極と、前記薄膜トランジスタの活性層と
重なるように前記透光性基板と前記薄膜トランジスタと
の間に設けられた第１遮光膜と、前記透光性基板上で前
記薄膜トランジスタのマトリックスの列方向および列方
向の各々に沿って延在し、且つ前記薄膜トランジスタを
覆う第３遮光膜と、前記薄膜トランジスタと前記第３遮
光膜との間に設けられた、照射された光を吸収可能な第
４遮光膜とを備える。
ジスタ・アレイ基板は、透光性基板と、前記透光性基板
上でマトリックス状に配置された薄膜トランジスタと、
前記透光性基板上で前記薄膜トランジスタのマトリック
スの行方向に沿って延在するゲート線と、前記透光性基
板上で前記薄膜トランジスタのマトリックスの列方向に
沿って延在し、且つ前記薄膜トランジスタのソース・ド
レイン領域の一方に電気的に接続されたデータ線と、前
記透光性基板上で画素領域に配置され、且つ前記薄膜ト
ランジスタのソース・ドレイン領域の他方に電気的に接
続された画素電極と、前記薄膜トランジスタの活性層と
重なるように前記透光性基板と前記薄膜トランジスタと
の間に設けられた第１遮光膜と、前記透光性基板上で前
記薄膜トランジスタのマトリックスの列方向および列方
向の各々に沿って延在し、且つ前記薄膜トランジスタを
覆う第３遮光膜と、前記薄膜トランジスタと前記第３遮
光膜との間に設けられた、照射された光を吸収可能な第
４遮光膜とを備える。
【００５１】（７） 本発明の第３の観点の薄膜トラン
ジスタ・アレイ基板では、透光性基板と薄膜トランジス
タとの間に薄膜トランジスタの活性層と重なる第１遮光
膜が設けられ、透光性基板上に薄膜トランジスタを覆う
第３遮光膜が設けられる。さらに、薄膜トランジスタと
第３遮光膜との間には、照射された光を吸収可能な第４
遮光膜が設けられる。
ジスタ・アレイ基板では、透光性基板と薄膜トランジス
タとの間に薄膜トランジスタの活性層と重なる第１遮光
膜が設けられ、透光性基板上に薄膜トランジスタを覆う
第３遮光膜が設けられる。さらに、薄膜トランジスタと
第３遮光膜との間には、照射された光を吸収可能な第４
遮光膜が設けられる。
【００５２】そのため、薄膜トランジスタ・アレイ基板
の裏面側から入射した光が第３遮光膜やデータ線で反射
され、さらに第１遮光膜で反射されても、それらの反射
光はいずれも第４遮光膜に照射されることになる。そし
て、その照射された光を第４遮光膜が吸収するので、薄
膜トランジスタの活性層へ向かう光を効果的に遮断でき
る。したがって、薄膜トランジスタの光リーク電流が低
減し、その結果、コントラストや画質の均一性を高める
ことができる。
の裏面側から入射した光が第３遮光膜やデータ線で反射
され、さらに第１遮光膜で反射されても、それらの反射
光はいずれも第４遮光膜に照射されることになる。そし
て、その照射された光を第４遮光膜が吸収するので、薄
膜トランジスタの活性層へ向かう光を効果的に遮断でき
る。したがって、薄膜トランジスタの光リーク電流が低
減し、その結果、コントラストや画質の均一性を高める
ことができる。
【００５３】しかも、特開２０００−１８０８９９号公
報および特開２０００−３５６７８７号公報に開示され
た従来の液晶表示装置のような複雑な製造工程を必要と
せず、容易に製造できる。
報および特開２０００−３５６７８７号公報に開示され
た従来の液晶表示装置のような複雑な製造工程を必要と
せず、容易に製造できる。
【００５４】（８） 本発明の第３の観点の薄膜トラン
ジスタ・アレイ基板の好ましい例では、前記第４遮光膜
が少なくとも前記薄膜トランジスタのチャネル領域およ
びＬＤＤ領域の全体と重なる部分を有する。この場合、
チャネル領域およびＬＤＤ領域へ向かう光が確実に遮断
される。一般に、チャネル領域またはＬＤＤ領域への光
の照射によって光リーク電流が生じる。したがって、チ
ャネル領域およびＬＤＤ領域への光の照射を防止ないし
抑制することで、光リーク電流を十分に低減できる。
ジスタ・アレイ基板の好ましい例では、前記第４遮光膜
が少なくとも前記薄膜トランジスタのチャネル領域およ
びＬＤＤ領域の全体と重なる部分を有する。この場合、
チャネル領域およびＬＤＤ領域へ向かう光が確実に遮断
される。一般に、チャネル領域またはＬＤＤ領域への光
の照射によって光リーク電流が生じる。したがって、チ
ャネル領域およびＬＤＤ領域への光の照射を防止ないし
抑制することで、光リーク電流を十分に低減できる。
【００５５】本発明の第３の観点の薄膜トランジスタ・
アレイ基板の他の好ましい例では、前記第４遮光膜がシ
リコン膜またはシリコンを含む材料の膜で形成される。
この場合、光リーク電流を効率良く低減できる。
アレイ基板の他の好ましい例では、前記第４遮光膜がシ
リコン膜またはシリコンを含む材料の膜で形成される。
この場合、光リーク電流を効率良く低減できる。
【００５６】本発明の第３の観点の薄膜トランジスタ・
アレイ基板のさらに他の好ましい例では、前記第４遮光
膜が導電性を有すると共に、前記第４遮光膜に定電圧を
供給可能な構成を有している。この場合、第４遮光膜を
所望の電位にバイアスすることができ、それにより薄膜
トランジスタの特性を制御できる。
アレイ基板のさらに他の好ましい例では、前記第４遮光
膜が導電性を有すると共に、前記第４遮光膜に定電圧を
供給可能な構成を有している。この場合、第４遮光膜を
所望の電位にバイアスすることができ、それにより薄膜
トランジスタの特性を制御できる。
【００５７】本発明の第３の観点の薄膜トランジスタ・
アレイ基板のさらに他の好ましい例では、前記第４遮光
膜が導電性を有し且つ前記ゲート線に電気的に接続され
る。
アレイ基板のさらに他の好ましい例では、前記第４遮光
膜が導電性を有し且つ前記ゲート線に電気的に接続され
る。
【００５８】本発明の第３の観点の薄膜トランジスタ・
アレイ基板のさらに他の好ましい例では、前記第４遮光
膜が不純物が導入されたシリコン膜からなる。この場
合、導電性を持つ前記第２遮光膜を容易に実現できる。
アレイ基板のさらに他の好ましい例では、前記第４遮光
膜が不純物が導入されたシリコン膜からなる。この場
合、導電性を持つ前記第２遮光膜を容易に実現できる。
【００５９】本発明の第３の観点の薄膜トランジスタ・
アレイ基板は、前記ゲート線が前記薄膜トランジスタの
チャネル領域と重なるように配置されており、前記ゲー
ト線の前記チャネル領域との重なり部分が前記薄膜トラ
ンジスタのゲート電極として機能するものに好適に適用
される。
アレイ基板は、前記ゲート線が前記薄膜トランジスタの
チャネル領域と重なるように配置されており、前記ゲー
ト線の前記チャネル領域との重なり部分が前記薄膜トラ
ンジスタのゲート電極として機能するものに好適に適用
される。
【００６０】本発明の第３の観点の薄膜トランジスタ・
アレイ基板は、前記ゲート線が前記薄膜トランジスタの
ゲート電極に電気的に接続されるものに好適に適用され
る。
アレイ基板は、前記ゲート線が前記薄膜トランジスタの
ゲート電極に電気的に接続されるものに好適に適用され
る。
【００６１】本発明の第３の観点の薄膜トランジスタ・
アレイ基板のさらに他の好ましい例では、前記第１遮光
膜と前記薄膜トランジスタとの間に、照射された光を吸
収可能な第２遮光膜をさらに備えている。この場合、前
記薄膜トランジスタの上下両方から遮光されるため、非
常に高い遮光効果が得られる。
アレイ基板のさらに他の好ましい例では、前記第１遮光
膜と前記薄膜トランジスタとの間に、照射された光を吸
収可能な第２遮光膜をさらに備えている。この場合、前
記薄膜トランジスタの上下両方から遮光されるため、非
常に高い遮光効果が得られる。
【００６２】本発明の第３の観点の薄膜トランジスタ・
アレイ基板のさらに他の好ましい例では、前記第２遮光
膜と前記薄膜トランジスタの活性層との間に存在する絶
縁膜の厚さが、１００ｎｍ〜５００ｎｍの範囲内にあ
る。この例では、遮光効果がより良好となる。当該絶縁
膜の厚さは、１５０ｎｍ〜３００ｎｍの範囲内にあるの
がより好ましい。遮光効果がいっそう良好となるからで
ある。
アレイ基板のさらに他の好ましい例では、前記第２遮光
膜と前記薄膜トランジスタの活性層との間に存在する絶
縁膜の厚さが、１００ｎｍ〜５００ｎｍの範囲内にあ
る。この例では、遮光効果がより良好となる。当該絶縁
膜の厚さは、１５０ｎｍ〜３００ｎｍの範囲内にあるの
がより好ましい。遮光効果がいっそう良好となるからで
ある。
【００６３】本発明の第３の観点の薄膜トランジスタ・
アレイ基板のさらに他の好ましい例では、マトリックス
状に配置された前記薄膜トランジスタを含む画素マトリ
ックス部に加えて、薄膜トランジスタを含む駆動回路部
が形成されており、前記画素マトリックス部の薄膜トラ
ンジスタには前記第２遮光膜が設けられており、前記駆
動回路部の薄膜トランジスタには前記第２遮光膜が設け
られていない。この例では、前記画素マトリックス部に
ある薄膜トランジスタが前記第２遮光膜を持ち、駆動回
路部の薄膜トランジスタが前記第２遮光膜を持っていな
いため、レーザ・アニール工程でアモルファス・シリコ
ン膜に照射されるレーザ光により発生する熱は、前記画
素マトリックス部にある前記薄膜トランジスタでは早く
周囲に伝達されることになる。その結果、前記画素マト
リックス部の薄膜トランジスタでは、結晶性の低いポリ
シリコン膜が得られ、光リーク電流をいっそう低減する
ことができる。他方、前記駆動回路部の薄膜トランジス
タには、高い移動度を持たせることができる。
アレイ基板のさらに他の好ましい例では、マトリックス
状に配置された前記薄膜トランジスタを含む画素マトリ
ックス部に加えて、薄膜トランジスタを含む駆動回路部
が形成されており、前記画素マトリックス部の薄膜トラ
ンジスタには前記第２遮光膜が設けられており、前記駆
動回路部の薄膜トランジスタには前記第２遮光膜が設け
られていない。この例では、前記画素マトリックス部に
ある薄膜トランジスタが前記第２遮光膜を持ち、駆動回
路部の薄膜トランジスタが前記第２遮光膜を持っていな
いため、レーザ・アニール工程でアモルファス・シリコ
ン膜に照射されるレーザ光により発生する熱は、前記画
素マトリックス部にある前記薄膜トランジスタでは早く
周囲に伝達されることになる。その結果、前記画素マト
リックス部の薄膜トランジスタでは、結晶性の低いポリ
シリコン膜が得られ、光リーク電流をいっそう低減する
ことができる。他方、前記駆動回路部の薄膜トランジス
タには、高い移動度を持たせることができる。
【００６４】（９） 本発明の第４の観点のアクティブ
マトリックス型液晶表示装置は、上記（６）または
（８）の薄膜トランジスタ・アレイ基板と、前記薄膜ト
ランジスタ・アレイ基板に対向して配置された対向基板
と、前記薄膜トランジスタ・アレイ基板と前記対向基板
との間に設けられた液晶層とを備える。
マトリックス型液晶表示装置は、上記（６）または
（８）の薄膜トランジスタ・アレイ基板と、前記薄膜ト
ランジスタ・アレイ基板に対向して配置された対向基板
と、前記薄膜トランジスタ・アレイ基板と前記対向基板
との間に設けられた液晶層とを備える。
【００６５】（１０） 本発明の第４の観点のアクティ
ブマトリックス型液晶表示装置では、本発明の第３の観
点の薄膜トランジスタ・アレイ基板の場合と同じ理由に
より、その薄膜トランジスタ・アレイ基板の場合と同じ
効果が得られる。
ブマトリックス型液晶表示装置では、本発明の第３の観
点の薄膜トランジスタ・アレイ基板の場合と同じ理由に
より、その薄膜トランジスタ・アレイ基板の場合と同じ
効果が得られる。
【００６６】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面を参照しながら説明する。
について添付図面を参照しながら説明する。
【００６７】（第１実施形態）図１および図２は、本発
明の第１実施形態のＴＦＴアレイ基板３０の概略構成を
示す。図１は要部平面図、図２（ａ）および（ｂ）は図
１のＡ−Ａ線およびＢ−Ｂ線に沿った要部断面図であ
る。
明の第１実施形態のＴＦＴアレイ基板３０の概略構成を
示す。図１は要部平面図、図２（ａ）および（ｂ）は図
１のＡ−Ａ線およびＢ−Ｂ線に沿った要部断面図であ
る。
【００６８】なお、図１および図２では、一画素分の構
成を示している。この点については、後述する他の実施
形態についても同様である。
成を示している。この点については、後述する他の実施
形態についても同様である。
【００６９】図１および図２のＴＦＴアレイ基板３０
は、マトリックス状に配置された複数のＴＦＴ３１を有
する透光性基板１を備えている。この基板１は、ガラス
などの絶縁性を持つ材料で形成されている。
は、マトリックス状に配置された複数のＴＦＴ３１を有
する透光性基板１を備えている。この基板１は、ガラス
などの絶縁性を持つ材料で形成されている。
【００７０】基板１の表面全体には、酸化シリコン膜
（ＳｉＯ2）２が形成されている。この酸化シリコン膜
２は、基板１に含まれる重金属の拡散を防止するための
ものである。
（ＳｉＯ2）２が形成されている。この酸化シリコン膜
２は、基板１に含まれる重金属の拡散を防止するための
ものである。
【００７１】酸化シリコン膜２上には、マトリックスの
行方向（図１では、Ｘ方向）に沿って延在するストライ
プ状の第１部分３ａとマトリックスの列方向（図１で
は、Ｙ方向）に沿って延在するストライプ状の第２部分
３ｂとが交差してなる格子状の第１遮光膜３が形成され
ている。この第１遮光膜３は、光透過率の低い材料（例
えば、タングステンシリサイド）で形成され、ＴＦＴア
レイ基板３０の裏面側から直接入射する光を十分に遮断
可能な膜厚を有している。第１遮光膜３の全体は、酸化
シリコン膜２上に形成された酸化シリコン膜４で覆われ
ている。
行方向（図１では、Ｘ方向）に沿って延在するストライ
プ状の第１部分３ａとマトリックスの列方向（図１で
は、Ｙ方向）に沿って延在するストライプ状の第２部分
３ｂとが交差してなる格子状の第１遮光膜３が形成され
ている。この第１遮光膜３は、光透過率の低い材料（例
えば、タングステンシリサイド）で形成され、ＴＦＴア
レイ基板３０の裏面側から直接入射する光を十分に遮断
可能な膜厚を有している。第１遮光膜３の全体は、酸化
シリコン膜２上に形成された酸化シリコン膜４で覆われ
ている。
【００７２】酸化シリコン膜４上には、光の吸収が可能
なアモルファス・シリコン膜からなる複数の第２遮光膜
５が形成されている。それらの第２遮光膜５の各々は、
Ｘ方向に沿って延在するストライプ状の第１部分５ａ
と、Ｙ方向に沿って延在し且つＸ方向に沿って配置され
た互いに平行な複数の第２部分５ｂとを有している。第
２遮光膜５の第１部分５ａの各々は互いに平行である。
第２遮光膜５の第２部分５ｂの各々は矩形状である。第
２遮光膜５の各々は、第１遮光膜３と重なるように配置
され、酸化シリコン膜４上に形成された酸化シリコン膜
６で覆われている。
なアモルファス・シリコン膜からなる複数の第２遮光膜
５が形成されている。それらの第２遮光膜５の各々は、
Ｘ方向に沿って延在するストライプ状の第１部分５ａ
と、Ｙ方向に沿って延在し且つＸ方向に沿って配置され
た互いに平行な複数の第２部分５ｂとを有している。第
２遮光膜５の第１部分５ａの各々は互いに平行である。
第２遮光膜５の第２部分５ｂの各々は矩形状である。第
２遮光膜５の各々は、第１遮光膜３と重なるように配置
され、酸化シリコン膜４上に形成された酸化シリコン膜
６で覆われている。
【００７３】酸化シリコン膜６上には、略Ｌ字形状にパ
ターン化された複数の多結晶シリコン膜７が形成されて
いる。それらの多結晶シリコン膜７は、後述するゲート
線９とデータ線１１との交差点下に各々配置されてい
る。多結晶シリコン膜７の各々は、ＴＦＴ３１の活性層
として機能する。
ターン化された複数の多結晶シリコン膜７が形成されて
いる。それらの多結晶シリコン膜７は、後述するゲート
線９とデータ線１１との交差点下に各々配置されてい
る。多結晶シリコン膜７の各々は、ＴＦＴ３１の活性層
として機能する。
【００７４】すなわち、多結晶シリコン膜７の各々は、
不純物がドープされていないチャネル領域７ｃと、不純
物が低濃度にドープされたＬＤＤ領域７ｂ、７ｄと、不
純物が高濃度にドープされたソース領域７ａおよびドレ
イン領域７ｅとを含んでいる。ソース領域７ａおよびド
レイン領域７ｅは、チャネル領域７ｃを挟んで形成され
ている。ＬＤＤ領域７ｂはソース領域７ａとチャネル領
域７ｃとの間に形成され、ＬＤＤ領域７ｄはチャネル領
域７ｃとドレイン領域７ｅとの間に形成されている。
不純物がドープされていないチャネル領域７ｃと、不純
物が低濃度にドープされたＬＤＤ領域７ｂ、７ｄと、不
純物が高濃度にドープされたソース領域７ａおよびドレ
イン領域７ｅとを含んでいる。ソース領域７ａおよびド
レイン領域７ｅは、チャネル領域７ｃを挟んで形成され
ている。ＬＤＤ領域７ｂはソース領域７ａとチャネル領
域７ｃとの間に形成され、ＬＤＤ領域７ｄはチャネル領
域７ｃとドレイン領域７ｅとの間に形成されている。
【００７５】ソース領域７ａ、ＬＤＤ領域７ｂ、チャネ
ル領域７ｃ、ＬＤＤ領域７ｄおよびドレイン領域７ｅ
は、第１および第２の遮光膜３、５と重なるように、Ｙ
方向に沿って配置されている。ドレイン領域７ｅの一部
分は、Ｘ方向に沿って延在している。多結晶シリコン膜
７の各々は、酸化シリコン膜６上に形成されたゲート絶
縁膜８で覆われている。
ル領域７ｃ、ＬＤＤ領域７ｄおよびドレイン領域７ｅ
は、第１および第２の遮光膜３、５と重なるように、Ｙ
方向に沿って配置されている。ドレイン領域７ｅの一部
分は、Ｘ方向に沿って延在している。多結晶シリコン膜
７の各々は、酸化シリコン膜６上に形成されたゲート絶
縁膜８で覆われている。
【００７６】ゲート絶縁膜８上には、不純物がドープさ
れた多結晶シリコン膜やシリサイド膜などからなる複数
のゲート線９が形成されている。それらのゲート線９
は、互いに平行であって、いずれもＸ方向に沿って延在
している。各ゲート線９は、マトリックスの同じ行に属
するＴＦＴ３１のチャネル領域７ｃと重なるように配置
され、それらのＴＦＴ３１のゲート電極として機能す
る。各ゲート線９は、ゲート絶縁膜８上に形成された第
１層間絶縁膜１０で覆われている。
れた多結晶シリコン膜やシリサイド膜などからなる複数
のゲート線９が形成されている。それらのゲート線９
は、互いに平行であって、いずれもＸ方向に沿って延在
している。各ゲート線９は、マトリックスの同じ行に属
するＴＦＴ３１のチャネル領域７ｃと重なるように配置
され、それらのＴＦＴ３１のゲート電極として機能す
る。各ゲート線９は、ゲート絶縁膜８上に形成された第
１層間絶縁膜１０で覆われている。
【００７７】第１層間絶縁膜１０上には、アルミニウム
膜などからなる複数のデータ線１１が形成されている。
それらのデータ線１１は、互いに平行であっていずれも
Ｙ方向に沿って延在し、マトリックスの同じ列に属する
ＴＦＴ３１の多結晶シリコン膜７と重なるように配置さ
れている。各ＴＦＴ３１のソース領域７ａ、チャネル領
域７ｃおよびＬＤＤ領域７ｂ、７ｄの全体は、対応する
データ線１１で覆われている。各ＴＦＴ３１のドレイン
領域７ｅは、対応するデータ線１１で部分的に覆われて
いる。各データ線１１は、第１層間絶縁膜１０とゲート
絶縁膜８とを貫通するコンタクト孔２１を介して、マト
リックスの同じ列に属するＴＦＴ３１のソース領域７ａ
に電気的に接続されている。各データ線１１は、第１層
間絶縁膜１０上に形成された第２層間絶縁膜１２で覆わ
れている。
膜などからなる複数のデータ線１１が形成されている。
それらのデータ線１１は、互いに平行であっていずれも
Ｙ方向に沿って延在し、マトリックスの同じ列に属する
ＴＦＴ３１の多結晶シリコン膜７と重なるように配置さ
れている。各ＴＦＴ３１のソース領域７ａ、チャネル領
域７ｃおよびＬＤＤ領域７ｂ、７ｄの全体は、対応する
データ線１１で覆われている。各ＴＦＴ３１のドレイン
領域７ｅは、対応するデータ線１１で部分的に覆われて
いる。各データ線１１は、第１層間絶縁膜１０とゲート
絶縁膜８とを貫通するコンタクト孔２１を介して、マト
リックスの同じ列に属するＴＦＴ３１のソース領域７ａ
に電気的に接続されている。各データ線１１は、第１層
間絶縁膜１０上に形成された第２層間絶縁膜１２で覆わ
れている。
【００７８】第２層間絶縁膜１２上には、Ｘ方向および
Ｙ方向の各々に延在する略格子状のブラックマトリクス
膜１３が形成されている。このブラックマトリックス膜
１３は、各ゲート線９および各データ線１１に重なるよ
うに配置され、ＴＦＴ３１を覆っている。ブラックマト
リックス膜１３は、クロム膜などからなり、第３遮光膜
として機能する。ブラックマトリックス膜１３の全体
は、第２層間絶縁膜１２上に形成された第３層間絶縁膜
１４で覆われている。
Ｙ方向の各々に延在する略格子状のブラックマトリクス
膜１３が形成されている。このブラックマトリックス膜
１３は、各ゲート線９および各データ線１１に重なるよ
うに配置され、ＴＦＴ３１を覆っている。ブラックマト
リックス膜１３は、クロム膜などからなり、第３遮光膜
として機能する。ブラックマトリックス膜１３の全体
は、第２層間絶縁膜１２上に形成された第３層間絶縁膜
１４で覆われている。
【００７９】第３層間絶縁膜１４上には、略矩形状の複
数の画素電極１５が形成されている。それらの画素電極
１４は、各ゲート線９と各データ線１１とによって画定
された複数の画素領域２０に各々配置されている。各画
素電極１５は、第３層間絶縁膜１４、第２層間絶縁膜１
２、第１層間絶縁膜１０およびゲート絶縁膜８を貫通す
るコンタクト孔２２を介して、対応するＴＦＴ３１のド
レイン領域７ｅに電気的に接続されている。
数の画素電極１５が形成されている。それらの画素電極
１４は、各ゲート線９と各データ線１１とによって画定
された複数の画素領域２０に各々配置されている。各画
素電極１５は、第３層間絶縁膜１４、第２層間絶縁膜１
２、第１層間絶縁膜１０およびゲート絶縁膜８を貫通す
るコンタクト孔２２を介して、対応するＴＦＴ３１のド
レイン領域７ｅに電気的に接続されている。
【００８０】上記の構成を持つＴＦＴアレイ基板３０を
備えた液晶表示装置では、図３に示すように、ＴＦＴア
レイ基板３０に対向して配置された対向基板（図示せ
ず）の表面側から入射した光Ｌ１は、ブラックマトリッ
クス膜１３により遮断されるか、あるいは第１遮光膜３
で反射されることなくＴＦＴアレイ基板３０を通過す
る。そのように、ブラックマトリックス膜１３の幅、第
１遮光膜３の幅、ブラックマトリックス膜１３と第１遮
光膜３との間隔などが設定されている。
備えた液晶表示装置では、図３に示すように、ＴＦＴア
レイ基板３０に対向して配置された対向基板（図示せ
ず）の表面側から入射した光Ｌ１は、ブラックマトリッ
クス膜１３により遮断されるか、あるいは第１遮光膜３
で反射されることなくＴＦＴアレイ基板３０を通過す
る。そのように、ブラックマトリックス膜１３の幅、第
１遮光膜３の幅、ブラックマトリックス膜１３と第１遮
光膜３との間隔などが設定されている。
【００８１】他方、ＴＦＴアレイ基板３０の裏面側から
入射して第１遮光膜３に向かう光Ｌ２は、第１遮光膜３
で遮断される。ＴＦＴアレイ基板３０の裏面側から入射
してブラックマトリックス膜１３に向かう光Ｌ３は、ブ
ラックマトリックス膜１３で反射された後に、第１遮光
膜３とＴＦＴ３１との間に設けられた第２遮光膜５に照
射される。あるいは、ブラックマトリックス膜１３と第
１遮光膜３とで反射された後に、第２遮光膜５に照射さ
れる。さらに、ＴＦＴアレイ基板３０の裏面側から入射
してデータ線１１に向かう光Ｌ４は、データ線１１で反
射された後に第２遮光膜５に照射される。上述したよう
に、第２遮光膜５は、光を吸収可能なアモルファス・シ
リコン膜からなる。そのため、第２遮光膜５に照射され
たこれらの光は、第２遮光膜５により吸収される。
入射して第１遮光膜３に向かう光Ｌ２は、第１遮光膜３
で遮断される。ＴＦＴアレイ基板３０の裏面側から入射
してブラックマトリックス膜１３に向かう光Ｌ３は、ブ
ラックマトリックス膜１３で反射された後に、第１遮光
膜３とＴＦＴ３１との間に設けられた第２遮光膜５に照
射される。あるいは、ブラックマトリックス膜１３と第
１遮光膜３とで反射された後に、第２遮光膜５に照射さ
れる。さらに、ＴＦＴアレイ基板３０の裏面側から入射
してデータ線１１に向かう光Ｌ４は、データ線１１で反
射された後に第２遮光膜５に照射される。上述したよう
に、第２遮光膜５は、光を吸収可能なアモルファス・シ
リコン膜からなる。そのため、第２遮光膜５に照射され
たこれらの光は、第２遮光膜５により吸収される。
【００８２】このように、ＴＦＴアレイ基板３０の裏面
側からの光が直接あるいはブラックマトリックス膜１３
で反射されて第１遮光膜３とデータ線１１との間に入射
しても、その光は第２遮光膜５で吸収される。したがっ
て、ＴＦＴ３１のチャネル領域７ｃおよびＬＤＤ領域７
ｂ、７ｄへ向かう光は、効果的且つ確実に遮断される。
側からの光が直接あるいはブラックマトリックス膜１３
で反射されて第１遮光膜３とデータ線１１との間に入射
しても、その光は第２遮光膜５で吸収される。したがっ
て、ＴＦＴ３１のチャネル領域７ｃおよびＬＤＤ領域７
ｂ、７ｄへ向かう光は、効果的且つ確実に遮断される。
【００８３】なお、チャネル領域７ｃはゲート線９で覆
われているため、チャネル領域７ｃへ向かう光を遮断す
る作用がさらに高められる。
われているため、チャネル領域７ｃへ向かう光を遮断す
る作用がさらに高められる。
【００８４】一般に、シリコン膜は、緑色や青色の波長
に対する光吸収率が高く、赤色の波長に対する光吸収率
が低いという分光吸収特性を持つ。この点に関しては、
第２遮光膜５を形成するアモルファス・シリコン膜や多
結晶シリコン膜７においても同様である。周知の通り、
ＴＦＴ３１の光リーク電流は活性層である多結晶シリコ
ン膜７が光を吸収することによって生じるので、光リー
ク電流の大きさは照射される光の波長に応じて変化す
る。そのため、多結晶シリコン膜７と同じ傾向の分光吸
収特性を持つアモルファス・シリコン膜で第２遮光膜５
を形成することにより、光リーク電流を効率良く低減で
きる。
に対する光吸収率が高く、赤色の波長に対する光吸収率
が低いという分光吸収特性を持つ。この点に関しては、
第２遮光膜５を形成するアモルファス・シリコン膜や多
結晶シリコン膜７においても同様である。周知の通り、
ＴＦＴ３１の光リーク電流は活性層である多結晶シリコ
ン膜７が光を吸収することによって生じるので、光リー
ク電流の大きさは照射される光の波長に応じて変化す
る。そのため、多結晶シリコン膜７と同じ傾向の分光吸
収特性を持つアモルファス・シリコン膜で第２遮光膜５
を形成することにより、光リーク電流を効率良く低減で
きる。
【００８５】また、高輝度の光がＴＦＴアレイ基板３０
に入射する場合、第２遮光膜５の光吸収により生じる発
熱でＴＦＴ３１近傍の温度上昇が起こる。上述したよう
に、第２遮光膜５による赤色の波長の光吸収が低いの
で、その分だけＴＦＴ３１近傍の温度上昇が抑制される
という利点もある。
に入射する場合、第２遮光膜５の光吸収により生じる発
熱でＴＦＴ３１近傍の温度上昇が起こる。上述したよう
に、第２遮光膜５による赤色の波長の光吸収が低いの
で、その分だけＴＦＴ３１近傍の温度上昇が抑制される
という利点もある。
【００８６】なお、アモルファス・シリコン膜以外に
も、結晶化成分を有する微結晶シリコン膜や多結晶シリ
コン膜などを使用しても、アモルファス・シリコン膜の
場合とほぼ同様の効果が得られる。さらには、シリコン
を含むシリサイド膜などについても同様である。
も、結晶化成分を有する微結晶シリコン膜や多結晶シリ
コン膜などを使用しても、アモルファス・シリコン膜の
場合とほぼ同様の効果が得られる。さらには、シリコン
を含むシリサイド膜などについても同様である。
【００８７】次に、図１および図２のＴＦＴアレイ基板
３０の製造方法について、図４〜８を参照しながら説明
する。
３０の製造方法について、図４〜８を参照しながら説明
する。
【００８８】まず、図４に示すように、一般的なＣＶＤ
（Chemical Vapor Deposition）法により、透光性基板
１の表面全体に酸化シリコン膜２を堆積する。次に、酸
化シリコン膜２上にタングステンシリサイド膜（図示せ
ず）を形成し、一般的なフォトリソグラフィ技術および
エッチング技術を用いて、そのタングステンシリサイド
膜をパターン化することにより、第１遮光膜３を形成す
る。その後、ＣＶＤ法により酸化シリコン膜２上に酸化
シリコン膜４を堆積し、第１遮光膜３の全体を酸化シリ
コン膜４で覆う。
（Chemical Vapor Deposition）法により、透光性基板
１の表面全体に酸化シリコン膜２を堆積する。次に、酸
化シリコン膜２上にタングステンシリサイド膜（図示せ
ず）を形成し、一般的なフォトリソグラフィ技術および
エッチング技術を用いて、そのタングステンシリサイド
膜をパターン化することにより、第１遮光膜３を形成す
る。その後、ＣＶＤ法により酸化シリコン膜２上に酸化
シリコン膜４を堆積し、第１遮光膜３の全体を酸化シリ
コン膜４で覆う。
【００８９】続いて、減圧化学気相成長（Low Pressure
Chemical Vapor Deposition、ＬＰＣＶＤ）法やプラズ
マ化学気相成長（Plasma Chemical Vapor Deposition、
ＰＣＶＤ）法などを使用して、酸化シリコン膜４上にア
モルファス・シリコン膜（図示せず）を堆積し、そのア
モルファス・シリコン膜をフォトリソグラフィ技術およ
びエッチング技術によりパターン化する。こうして、酸
化シリコン膜４上に複数の第２遮光膜５を形成する。
Chemical Vapor Deposition、ＬＰＣＶＤ）法やプラズ
マ化学気相成長（Plasma Chemical Vapor Deposition、
ＰＣＶＤ）法などを使用して、酸化シリコン膜４上にア
モルファス・シリコン膜（図示せず）を堆積し、そのア
モルファス・シリコン膜をフォトリソグラフィ技術およ
びエッチング技術によりパターン化する。こうして、酸
化シリコン膜４上に複数の第２遮光膜５を形成する。
【００９０】次に、図５に示すように、ＣＶＤ法により
酸化シリコン膜４上に酸化シリコン膜６を堆積し、第２
遮光膜５の各々を酸化シリコン膜６で覆う。続いて、Ｌ
ＰＣＶＤ法やＰＣＶＤ法などにより酸化シリコン膜６上
にアモルファス・シリコン膜（図示せず）を堆積した
後、そのアモルファス・シリコン膜をレーザ・アニール
法などにより結晶化させる。さらに、その結晶化した膜
をフォトリソグラフィ技術およびエッチング技術により
パターン化する。こうして、ＴＦＴ３１の活性層として
機能する複数の多結晶シリコン膜７を酸化シリコン膜４
上に形成する。
酸化シリコン膜４上に酸化シリコン膜６を堆積し、第２
遮光膜５の各々を酸化シリコン膜６で覆う。続いて、Ｌ
ＰＣＶＤ法やＰＣＶＤ法などにより酸化シリコン膜６上
にアモルファス・シリコン膜（図示せず）を堆積した
後、そのアモルファス・シリコン膜をレーザ・アニール
法などにより結晶化させる。さらに、その結晶化した膜
をフォトリソグラフィ技術およびエッチング技術により
パターン化する。こうして、ＴＦＴ３１の活性層として
機能する複数の多結晶シリコン膜７を酸化シリコン膜４
上に形成する。
【００９１】次に、図６に示すように、ＣＶＤ法により
酸化シリコン膜６上に酸化シリコン膜からなるゲート絶
縁膜８を形成し、多結晶シリコン膜７の各々をゲート絶
縁膜８で覆う。さらに、不純物のドープされた多結晶シ
リコン膜（図示せず）とシリサイド膜（図示せず）とを
その順にゲート絶縁膜８上に形成した後、それらの膜を
フォトリソグラフィ技術およびエッチング技術によりパ
ターン化して複数のゲート線９を形成する。
酸化シリコン膜６上に酸化シリコン膜からなるゲート絶
縁膜８を形成し、多結晶シリコン膜７の各々をゲート絶
縁膜８で覆う。さらに、不純物のドープされた多結晶シ
リコン膜（図示せず）とシリサイド膜（図示せず）とを
その順にゲート絶縁膜８上に形成した後、それらの膜を
フォトリソグラフィ技術およびエッチング技術によりパ
ターン化して複数のゲート線９を形成する。
【００９２】続いて、ゲート線９の各々をマスクに使用
して、多結晶シリコン膜７の各々に低濃度の不純物を選
択的にドープする。さらに、パターン化されたフォトレ
ジスト膜（図示せず）をマスクとして、多結晶シリコン
膜７の各々に高濃度の不純物を選択的にドープする。こ
うして、多結晶シリコン膜７の各々にソース領域７ａ、
ＬＤＤ領域７ｂ、７ｄ、チャネル領域７ｃおよびドレイ
ン領域７ｅを形成する。
して、多結晶シリコン膜７の各々に低濃度の不純物を選
択的にドープする。さらに、パターン化されたフォトレ
ジスト膜（図示せず）をマスクとして、多結晶シリコン
膜７の各々に高濃度の不純物を選択的にドープする。こ
うして、多結晶シリコン膜７の各々にソース領域７ａ、
ＬＤＤ領域７ｂ、７ｄ、チャネル領域７ｃおよびドレイ
ン領域７ｅを形成する。
【００９３】次に、図７に示すように、ＣＶＤ法により
ゲート絶縁膜８上に酸化シリコン膜からなる第１層間絶
縁膜１０を形成し、ゲート線９の各々を第１層間絶縁膜
１０で覆う。その後、フォトリソグラフィ技術およびエ
ッチング技術により第１層間絶縁膜１０とゲート絶縁膜
８とを選択的に除去し、ソース領域７ａを露出するコン
タクト孔２１を形成する。続いて、スパッタ法などによ
り第１層間絶縁膜１０上にアルミニウム膜（図示せず）
を形成し、そのアルミニウム膜をフォトリソグラフィ技
術およびエッチング技術によりパターン化して複数のデ
ータ線１１を形成する。データ線１１の各々は、コンタ
クト孔２１の内部にも形成されて、ソース領域２１に電
気的に接続される。
ゲート絶縁膜８上に酸化シリコン膜からなる第１層間絶
縁膜１０を形成し、ゲート線９の各々を第１層間絶縁膜
１０で覆う。その後、フォトリソグラフィ技術およびエ
ッチング技術により第１層間絶縁膜１０とゲート絶縁膜
８とを選択的に除去し、ソース領域７ａを露出するコン
タクト孔２１を形成する。続いて、スパッタ法などによ
り第１層間絶縁膜１０上にアルミニウム膜（図示せず）
を形成し、そのアルミニウム膜をフォトリソグラフィ技
術およびエッチング技術によりパターン化して複数のデ
ータ線１１を形成する。データ線１１の各々は、コンタ
クト孔２１の内部にも形成されて、ソース領域２１に電
気的に接続される。
【００９４】次に、図８に示すように、ＣＶＤ法により
第１層間絶縁膜１０上に酸化シリコン膜からなる第２層
間絶縁膜１２を形成し、データ線１１の各々を第２層間
絶縁膜１２で覆う。続いて、第２層間絶縁膜１２上にス
パッタ法などによりクロム膜（図示せず）を形成し、そ
のクロム膜をフォトリソグラフィ技術およびエッチング
技術によりパターン化してブラックマトリックス膜（す
なわち、第３遮光膜）１３を形成する。その後、ＣＤＶ
法により第２層間絶縁膜１２上に酸化シリコン膜からな
る第３層間絶縁膜１４を形成して、ブラックマトリック
ス膜１３を第３層間絶縁膜１４で覆う。
第１層間絶縁膜１０上に酸化シリコン膜からなる第２層
間絶縁膜１２を形成し、データ線１１の各々を第２層間
絶縁膜１２で覆う。続いて、第２層間絶縁膜１２上にス
パッタ法などによりクロム膜（図示せず）を形成し、そ
のクロム膜をフォトリソグラフィ技術およびエッチング
技術によりパターン化してブラックマトリックス膜（す
なわち、第３遮光膜）１３を形成する。その後、ＣＤＶ
法により第２層間絶縁膜１２上に酸化シリコン膜からな
る第３層間絶縁膜１４を形成して、ブラックマトリック
ス膜１３を第３層間絶縁膜１４で覆う。
【００９５】次に、フォトリソグラフィ技術およびエッ
チング技術により、第３層間絶縁膜１４と第２層間絶縁
膜１２と第１層間絶縁膜１０とゲート絶縁膜８とを選択
的に除去し、ドレイン領域７ｅを露出するコンタクト孔
２２を形成する。さらに、第３層間絶縁膜１４上にＩＴ
Ｏ（Indium Thin Oxide）膜（図示せず）を形成し、そ
のＩＴＯ膜をフォトリソグラフィ技術およびエッチング
技術によりパターン化して複数の画素電極１５を形成す
る。画素電極１５の各々は、コンタクト孔２２の内部に
も形成されて、ドレイン領域７ｅに電気的に接続され
る。
チング技術により、第３層間絶縁膜１４と第２層間絶縁
膜１２と第１層間絶縁膜１０とゲート絶縁膜８とを選択
的に除去し、ドレイン領域７ｅを露出するコンタクト孔
２２を形成する。さらに、第３層間絶縁膜１４上にＩＴ
Ｏ（Indium Thin Oxide）膜（図示せず）を形成し、そ
のＩＴＯ膜をフォトリソグラフィ技術およびエッチング
技術によりパターン化して複数の画素電極１５を形成す
る。画素電極１５の各々は、コンタクト孔２２の内部に
も形成されて、ドレイン領域７ｅに電気的に接続され
る。
【００９６】上記の工程により、図１および図２に示す
ＴＦＴアレイ基板３０が得られる。
ＴＦＴアレイ基板３０が得られる。
【００９７】このように、ＴＦＴアレイ基板３０の製造
工程は単純なものであり、容易にＴＦＴアレイ基板３０
を製造することができる。
工程は単純なものであり、容易にＴＦＴアレイ基板３０
を製造することができる。
【００９８】以上述べたように、この第１実施形態のＴ
ＦＴアレイ基板３０では、透光性基板１とＴＦＴ３１と
の間に第１遮光膜３が設けられ、第１遮光膜３とＴＦＴ
３１との間に第２遮光膜５が設けられる。第１および第
２の遮光膜３、５は多結晶シリコン膜７（すなわち、Ｔ
ＦＴ３１の活性層）と重なるように配置され、第２遮光
膜５は照射された光を吸収可能である。
ＦＴアレイ基板３０では、透光性基板１とＴＦＴ３１と
の間に第１遮光膜３が設けられ、第１遮光膜３とＴＦＴ
３１との間に第２遮光膜５が設けられる。第１および第
２の遮光膜３、５は多結晶シリコン膜７（すなわち、Ｔ
ＦＴ３１の活性層）と重なるように配置され、第２遮光
膜５は照射された光を吸収可能である。
【００９９】そのため、ＴＦＴアレイ基板３０の裏面側
から入射した光がブラックマトリックス膜１３やデータ
線１１で反射され、さらに第１遮光膜３で反射されて
も、それらの反射光はいずれも第２遮光膜５に照射され
ることになる。そして、その照射された光を第２遮光膜
５が吸収するので、ＴＦＴ３１のチャネル領域７ｃおよ
びＬＤＤ領域７ｂ、７ｄへ向かう光が効果的に遮断され
る。したがって、光リーク電流が低減し、その結果、液
晶表示装置のコントラストや画質の均一性が高められ
る。
から入射した光がブラックマトリックス膜１３やデータ
線１１で反射され、さらに第１遮光膜３で反射されて
も、それらの反射光はいずれも第２遮光膜５に照射され
ることになる。そして、その照射された光を第２遮光膜
５が吸収するので、ＴＦＴ３１のチャネル領域７ｃおよ
びＬＤＤ領域７ｂ、７ｄへ向かう光が効果的に遮断され
る。したがって、光リーク電流が低減し、その結果、液
晶表示装置のコントラストや画質の均一性が高められ
る。
【０１００】さらに、特開２０００−１８０８９９号公
報および特開２０００−３５６７８７号公報に開示され
た従来の液晶表示装置のような複雑な製造工程を必要と
せず、容易に製造できる。
報および特開２０００−３５６７８７号公報に開示され
た従来の液晶表示装置のような複雑な製造工程を必要と
せず、容易に製造できる。
【０１０１】第１遮光膜３と第２遮光膜５の間の絶縁膜
の厚さと、第２遮光膜５と活性層７との間の絶縁膜の厚
さは、本発明において重要なパラメータである。特に、
第２遮光膜５と活性層７との間の絶縁膜の厚さが重要で
ある。第２遮光膜５と活性層７との間の絶縁膜の厚さが
小さいほど、遮光効果は大きい。実験によれば、これを
５００ｎｍ以下とすることにより、顕著な遮光効果が得
られることが判明した。
の厚さと、第２遮光膜５と活性層７との間の絶縁膜の厚
さは、本発明において重要なパラメータである。特に、
第２遮光膜５と活性層７との間の絶縁膜の厚さが重要で
ある。第２遮光膜５と活性層７との間の絶縁膜の厚さが
小さいほど、遮光効果は大きい。実験によれば、これを
５００ｎｍ以下とすることにより、顕著な遮光効果が得
られることが判明した。
【０１０２】また、第２遮光膜５と活性層７との間の絶
縁膜の厚さが小さくなると、ＴＦＴ３１のトランジスタ
特性が影響を受け、さらに、活性層７を作製するために
アモルファス・シリコン膜をレーザ・アニール法で結晶
化するプロセスも影響を受けることも判明した。そこ
で、本発明の遮光効果を得るには、第２遮光膜５と活性
層７との間の絶縁膜の厚さは５００ｎｍ〜１００ｎｍの
範囲が好適であり、１５０ｎｍ〜３００ｎｍの範囲がよ
り好適であることが分かった。これは、後述する他の実
施形態においても同様である。
縁膜の厚さが小さくなると、ＴＦＴ３１のトランジスタ
特性が影響を受け、さらに、活性層７を作製するために
アモルファス・シリコン膜をレーザ・アニール法で結晶
化するプロセスも影響を受けることも判明した。そこ
で、本発明の遮光効果を得るには、第２遮光膜５と活性
層７との間の絶縁膜の厚さは５００ｎｍ〜１００ｎｍの
範囲が好適であり、１５０ｎｍ〜３００ｎｍの範囲がよ
り好適であることが分かった。これは、後述する他の実
施形態においても同様である。
【０１０３】（第２実施形態）図９および図１０は、本
発明の第２実施形態のＴＦＴアレイ基板３０Ａの概略構
成を示す。図９は要部平面図、図１０（ａ）および
（ｂ）は図９のＣ−Ｃ線およびＤ−Ｄ線に沿った要部断
面図である。
発明の第２実施形態のＴＦＴアレイ基板３０Ａの概略構
成を示す。図９は要部平面図、図１０（ａ）および
（ｂ）は図９のＣ−Ｃ線およびＤ−Ｄ線に沿った要部断
面図である。
【０１０４】図９および図１０のＴＦＴアレイ基板３０
Ａは、第２遮光膜５Ａが導電性を有し且つ対応するゲー
ト線９に電気的に接続されている点で、第１実施形態の
ＴＦＴアレイ基板３０と異なっている。それ以外の構成
は、第１実施形態のＴＦＴアレイ基板３０のそれと同じ
である。よって、図９および図１０において第１実施形
態のＴＦＴアレイ基板３０と同一または対応する構成要
素に図１および図２と同じ符号を付して、同一構成の部
分についての説明は省略する。
Ａは、第２遮光膜５Ａが導電性を有し且つ対応するゲー
ト線９に電気的に接続されている点で、第１実施形態の
ＴＦＴアレイ基板３０と異なっている。それ以外の構成
は、第１実施形態のＴＦＴアレイ基板３０のそれと同じ
である。よって、図９および図１０において第１実施形
態のＴＦＴアレイ基板３０と同一または対応する構成要
素に図１および図２と同じ符号を付して、同一構成の部
分についての説明は省略する。
【０１０５】ＴＦＴアレイ基板３０Ａでは、不純物の導
入された多結晶シリコン膜からなる複数の第２遮光膜５
Ａが酸化シリコン膜４上に形成されている。それらの第
２遮光膜５Ａの各々は、マトリックスの行方向（図９で
は、Ｘ方向）に沿って延在するストライプ状の第１部分
５Ａａと、マトリックスの列方向（図９では、Ｙ方向）
に沿って延在し且つＸ方向に沿って配置された互いに平
行な複数の第２部分５Ａｂとを有している。第２遮光膜
５Ａの第１部分５Ａａの各々は互いに平行である。第２
遮光膜５Ａの第２部分５Ａｂの各々は矩形状である。第
２遮光膜５Ａの各々は第１遮光膜３と重なるように配置
され、第２遮光膜５Ａの第２部分５Ａｂの各々が多結晶
シリコン膜７と重なっている。
入された多結晶シリコン膜からなる複数の第２遮光膜５
Ａが酸化シリコン膜４上に形成されている。それらの第
２遮光膜５Ａの各々は、マトリックスの行方向（図９で
は、Ｘ方向）に沿って延在するストライプ状の第１部分
５Ａａと、マトリックスの列方向（図９では、Ｙ方向）
に沿って延在し且つＸ方向に沿って配置された互いに平
行な複数の第２部分５Ａｂとを有している。第２遮光膜
５Ａの第１部分５Ａａの各々は互いに平行である。第２
遮光膜５Ａの第２部分５Ａｂの各々は矩形状である。第
２遮光膜５Ａの各々は第１遮光膜３と重なるように配置
され、第２遮光膜５Ａの第２部分５Ａｂの各々が多結晶
シリコン膜７と重なっている。
【０１０６】また、第２遮光膜５Ａの各々は、対応する
ゲート線９に内部配線４１を介して電気的に接続されて
いる。そのため、ゲート線９がＴＦＴ３１の第１ゲート
電極として機能すると共に、第２遮光膜５ＡがＴＦＴ３
１の第２ゲート電極として機能する。すなわち、ＴＦＴ
３１がデュアル・ゲート型電界効果トランジスタとして
動作する。
ゲート線９に内部配線４１を介して電気的に接続されて
いる。そのため、ゲート線９がＴＦＴ３１の第１ゲート
電極として機能すると共に、第２遮光膜５ＡがＴＦＴ３
１の第２ゲート電極として機能する。すなわち、ＴＦＴ
３１がデュアル・ゲート型電界効果トランジスタとして
動作する。
【０１０７】このように、第２遮光膜５ＡをＴＦＴ３１
の第２ゲート電極として使用した場合、ＴＦＴ３１の電
極間容量が増加する。そこで、第２遮光膜５Ａの第２部
分５Ａｂの長さ（すなわち、Ｙ方向に沿った長さ）Ｌを
小さすることで、ＴＦＴ３１の電極間容量の増加を抑制
している。
の第２ゲート電極として使用した場合、ＴＦＴ３１の電
極間容量が増加する。そこで、第２遮光膜５Ａの第２部
分５Ａｂの長さ（すなわち、Ｙ方向に沿った長さ）Ｌを
小さすることで、ＴＦＴ３１の電極間容量の増加を抑制
している。
【０１０８】すなわち、第２遮光膜５Ａの第２部分５Ａ
ｂは、ＴＦＴ３１のチャネル領域７ｃおよびＬＤＤ領域
７ｂ、７ｄと重なるが、ＴＦＴ３１のソース領域７ａお
よびドレイン領域７ｅとほとんど重ならない。第２遮光
膜５Ａの第２部分５Ａｂをこのように形成することで、
ＴＦＴ３１のチャネル領域７ｃおよびＬＤＤ領域７ｂ、
７ｄへ向かう光を遮断する効果を維持しながら、ＴＦＴ
３１の電極間容量の増加を実用上問題のない程度にする
ことができる。
ｂは、ＴＦＴ３１のチャネル領域７ｃおよびＬＤＤ領域
７ｂ、７ｄと重なるが、ＴＦＴ３１のソース領域７ａお
よびドレイン領域７ｅとほとんど重ならない。第２遮光
膜５Ａの第２部分５Ａｂをこのように形成することで、
ＴＦＴ３１のチャネル領域７ｃおよびＬＤＤ領域７ｂ、
７ｄへ向かう光を遮断する効果を維持しながら、ＴＦＴ
３１の電極間容量の増加を実用上問題のない程度にする
ことができる。
【０１０９】なお、ＴＦＴアレイ基板３０Ａは、第１実
施形態のＴＦＴアレイ基板３０とほぼ同様の製造方法に
より製造される。
施形態のＴＦＴアレイ基板３０とほぼ同様の製造方法に
より製造される。
【０１１０】この第２実施形態のＴＦＴアレイ基板３０
Ａでは、第１実施形態のＴＦＴアレイ基板３０と同様の
効果が得られる。すなわち、ＴＦＴ３１のチャネル領域
７ｃおよびＬＤＤ領域７ｂ、７ｄへ向かう光が効果的に
遮断される。したがって、光リーク電流が低減し、その
結果、液晶表示装置のコントラストや画質の均一性が高
められる。しかも、複雑な製造工程を必要とせず、容易
に製造できる。
Ａでは、第１実施形態のＴＦＴアレイ基板３０と同様の
効果が得られる。すなわち、ＴＦＴ３１のチャネル領域
７ｃおよびＬＤＤ領域７ｂ、７ｄへ向かう光が効果的に
遮断される。したがって、光リーク電流が低減し、その
結果、液晶表示装置のコントラストや画質の均一性が高
められる。しかも、複雑な製造工程を必要とせず、容易
に製造できる。
【０１１１】さらに、第２実施形態のＴＦＴアレイ基板
３０Ａでは、ＴＦＴ３１がデュアル・ゲート型電界効果
トランジスタとして動作するため、優れたオン／オフ特
性が得られるという利点がある。
３０Ａでは、ＴＦＴ３１がデュアル・ゲート型電界効果
トランジスタとして動作するため、優れたオン／オフ特
性が得られるという利点がある。
【０１１２】（第３実施形態）図１１は、本発明の第３
実施形態のＴＦＴアレイ基板３０Ｂの概略構成を示す要
部平面図である。
実施形態のＴＦＴアレイ基板３０Ｂの概略構成を示す要
部平面図である。
【０１１３】図１１のＴＦＴアレイ基板３０Ｂは、１つ
の第２遮光膜５Ｂが設けられ、且つ第２遮光膜５Ｂに定
電圧ＶCが供給されている点で、第１実施形態のＴＦＴ
アレイ基板３０と異なっている。それ以外の構成は、第
１実施形態のＴＦＴアレイ基板３０のそれと同じであ
る。よって、図１１において第１実施形態のＴＦＴアレ
イ基板３０と同一または対応する構成要素に図１および
図２と同じ符号を付して、同一構成の部分についての説
明は省略する。
の第２遮光膜５Ｂが設けられ、且つ第２遮光膜５Ｂに定
電圧ＶCが供給されている点で、第１実施形態のＴＦＴ
アレイ基板３０と異なっている。それ以外の構成は、第
１実施形態のＴＦＴアレイ基板３０のそれと同じであ
る。よって、図１１において第１実施形態のＴＦＴアレ
イ基板３０と同一または対応する構成要素に図１および
図２と同じ符号を付して、同一構成の部分についての説
明は省略する。
【０１１４】ＴＦＴアレイ基板３０Ｂでは、第２遮光膜
５Ｂが不純物の導入された多結晶シリコン膜からなる。
そして、第２遮光膜５Ｂは、マトリックスの行方向（図
１１では、Ｘ方向）に沿って延在するストライプ状の複
数の第１部分５Ｂａと、マトリックスの列方向（図１１
では、Ｙ方向）に沿って延在するストライプ状の複数の
第２部分５Ｂｂとを有している。第２遮光膜５Ｂの第１
部分５Ｂａの各々は互いに平行であり、第２遮光膜５Ｂ
の第２部分５Ｂｂの各々は互いに平行である。そして、
第２遮光膜５Ｂの第１部分５Ｂａと第２部分５Ｂｂは、
互いに交差して格子状の平面形状を形成している。第２
遮光膜５Ｂは第１遮光膜３と重なるように配置され、第
２遮光膜５Ｂの第２部分５Ｂｂの各々が多結晶シリコン
膜７と重なっている。
５Ｂが不純物の導入された多結晶シリコン膜からなる。
そして、第２遮光膜５Ｂは、マトリックスの行方向（図
１１では、Ｘ方向）に沿って延在するストライプ状の複
数の第１部分５Ｂａと、マトリックスの列方向（図１１
では、Ｙ方向）に沿って延在するストライプ状の複数の
第２部分５Ｂｂとを有している。第２遮光膜５Ｂの第１
部分５Ｂａの各々は互いに平行であり、第２遮光膜５Ｂ
の第２部分５Ｂｂの各々は互いに平行である。そして、
第２遮光膜５Ｂの第１部分５Ｂａと第２部分５Ｂｂは、
互いに交差して格子状の平面形状を形成している。第２
遮光膜５Ｂは第１遮光膜３と重なるように配置され、第
２遮光膜５Ｂの第２部分５Ｂｂの各々が多結晶シリコン
膜７と重なっている。
【０１１５】また、第２遮光膜５Ｂには、外部端子５１
を介して定電圧ＶCが供給されている。この定電圧Ｖ
Cは、第２遮光膜５Ｂを一定電位にバイアスする。その
ため、定電圧ＶCの電圧値を調整することにより、ＴＦ
Ｔ３１の特性を制御することができる。
を介して定電圧ＶCが供給されている。この定電圧Ｖ
Cは、第２遮光膜５Ｂを一定電位にバイアスする。その
ため、定電圧ＶCの電圧値を調整することにより、ＴＦ
Ｔ３１の特性を制御することができる。
【０１１６】なお、ＴＦＴアレイ基板３０Ｂは、第１実
施形態のＴＦＴアレイ基板３０とほぼ同様の製造方法に
より製造される。
施形態のＴＦＴアレイ基板３０とほぼ同様の製造方法に
より製造される。
【０１１７】この第３実施形態のＴＦＴアレイ基板３０
Ｂでは、第１実施形態のＴＦＴアレイ基板３０と同様の
効果が得られる。すなわち、ＴＦＴ３１のチャネル領域
７ｃおよびＬＤＤ領域７ｂ、７ｄへ向かう光が効果的に
遮断される。したがって、光リーク電流が低減し、その
結果、液晶表示装置のコントラストや画質の均一性が高
められる。しかも、複雑な製造工程を必要とせず、容易
に製造できる。
Ｂでは、第１実施形態のＴＦＴアレイ基板３０と同様の
効果が得られる。すなわち、ＴＦＴ３１のチャネル領域
７ｃおよびＬＤＤ領域７ｂ、７ｄへ向かう光が効果的に
遮断される。したがって、光リーク電流が低減し、その
結果、液晶表示装置のコントラストや画質の均一性が高
められる。しかも、複雑な製造工程を必要とせず、容易
に製造できる。
【０１１８】さらに、第３実施形態のＴＦＴアレイ基板
３０Ｂでは、第２遮光膜５Ｂに供給される定電圧ＶCを
調整することにより、ＴＦＴ３１の特性を制御できると
いう利点がある。
３０Ｂでは、第２遮光膜５Ｂに供給される定電圧ＶCを
調整することにより、ＴＦＴ３１の特性を制御できると
いう利点がある。
【０１１９】（第４実施形態）図１２および図１３は、
本発明の第４実施形態のＴＦＴアレイ基板３０Ｃの概略
構成を示す。図１２は要部平面図、図１３（ａ）および
（ｂ）は図１２のＥ−Ｅ線およびＦ−Ｆ線に沿った要部
断面図である。
本発明の第４実施形態のＴＦＴアレイ基板３０Ｃの概略
構成を示す。図１２は要部平面図、図１３（ａ）および
（ｂ）は図１２のＥ−Ｅ線およびＦ−Ｆ線に沿った要部
断面図である。
【０１２０】図１２および図１３のＴＦＴアレイ基板３
０Ｃは、ＴＦＴ３１がデータ線１１で覆われていない形
態のＴＦＴアレイ基板に本発明を適用したものである。
０Ｃは、ＴＦＴ３１がデータ線１１で覆われていない形
態のＴＦＴアレイ基板に本発明を適用したものである。
【０１２１】すなわち、ＴＦＴ３１の活性層として機能
する複数の多結晶シリコン膜７’がマトリックスの行方
向に沿って延在すると共に、それらの多結晶シリコン膜
７’と重なるように第１遮光膜３’、第２遮光膜５’お
よびブラックマトリックス膜１３’が形成され、且つＴ
ＦＴ３１がゲート線９に電気的に接続されたゲート電極
９ａを有している。そして、それ以外の構成は、第１実
施形態のＴＦＴアレイ基板３０のそれと同じである。よ
って、図１２および図１３において第１実施形態のＴＦ
Ｔアレイ基板３０と同一または対応する構成要素に図１
および図２と同じ符号を付して、同一構成の部分につい
ての説明は省略する。
する複数の多結晶シリコン膜７’がマトリックスの行方
向に沿って延在すると共に、それらの多結晶シリコン膜
７’と重なるように第１遮光膜３’、第２遮光膜５’お
よびブラックマトリックス膜１３’が形成され、且つＴ
ＦＴ３１がゲート線９に電気的に接続されたゲート電極
９ａを有している。そして、それ以外の構成は、第１実
施形態のＴＦＴアレイ基板３０のそれと同じである。よ
って、図１２および図１３において第１実施形態のＴＦ
Ｔアレイ基板３０と同一または対応する構成要素に図１
および図２と同じ符号を付して、同一構成の部分につい
ての説明は省略する。
【０１２２】図１２および図１３のＴＦＴアレイ基板３
０Ｃでは、酸化シリコン膜２上に形成された第１遮光膜
３’が、マトリックスの行方向（図１２では、Ｘ方向）
に沿って延在するストライプ状の第１部分３ａ’と、マ
トリックスの列方向（図１２では、Ｙ方向）に沿って延
在するストライプ状の第２部分３ｂ’と、対応する画素
領域２０に向かって突出する第３部分３ｃ’とを有して
いる。そして、それらの第１、第２および第３の部分３
ａ’、３ｂ’、３ｃ’により、略格子状の平面形状が形
成されている。この第１遮光膜３’は、光透過率の低い
材料（例えば、タングステンシリサイド）で形成され、
ＴＦＴアレイ基板３０Ｃの裏面側から直接入射する光を
十分に遮断可能な膜厚を有している。第１遮光膜３’の
全体は、酸化シリコン膜２上に形成された酸化シリコン
膜４で覆われている。
０Ｃでは、酸化シリコン膜２上に形成された第１遮光膜
３’が、マトリックスの行方向（図１２では、Ｘ方向）
に沿って延在するストライプ状の第１部分３ａ’と、マ
トリックスの列方向（図１２では、Ｙ方向）に沿って延
在するストライプ状の第２部分３ｂ’と、対応する画素
領域２０に向かって突出する第３部分３ｃ’とを有して
いる。そして、それらの第１、第２および第３の部分３
ａ’、３ｂ’、３ｃ’により、略格子状の平面形状が形
成されている。この第１遮光膜３’は、光透過率の低い
材料（例えば、タングステンシリサイド）で形成され、
ＴＦＴアレイ基板３０Ｃの裏面側から直接入射する光を
十分に遮断可能な膜厚を有している。第１遮光膜３’の
全体は、酸化シリコン膜２上に形成された酸化シリコン
膜４で覆われている。
【０１２３】酸化シリコン膜４上には、光の吸収が可能
なアモルファス・シリコン膜からなる複数の第２遮光膜
５Ｃが形成されている。それらの第２遮光膜５Ｃの各々
は、Ｘ方向に沿って延在するストライプ状の第１部分５
Ｃａと、Ｙ方向に沿って延在し且つＸ方向に沿って配置
された互いに平行な複数の第２部分５Ｃｂとを有してい
る。第２遮光膜５Ｃの第１部分５Ｃａの各々は互いに平
行である。第２遮光膜５Ｃの第２部分５Ｃｂの各々は、
矩形状であり、対応する画素領域２０側に突出してい
る。第２遮光膜５Ｃの各々は、第１遮光膜３’と重なる
ように配置され、酸化シリコン膜４上に形成された酸化
シリコン膜６で覆われている。
なアモルファス・シリコン膜からなる複数の第２遮光膜
５Ｃが形成されている。それらの第２遮光膜５Ｃの各々
は、Ｘ方向に沿って延在するストライプ状の第１部分５
Ｃａと、Ｙ方向に沿って延在し且つＸ方向に沿って配置
された互いに平行な複数の第２部分５Ｃｂとを有してい
る。第２遮光膜５Ｃの第１部分５Ｃａの各々は互いに平
行である。第２遮光膜５Ｃの第２部分５Ｃｂの各々は、
矩形状であり、対応する画素領域２０側に突出してい
る。第２遮光膜５Ｃの各々は、第１遮光膜３’と重なる
ように配置され、酸化シリコン膜４上に形成された酸化
シリコン膜６で覆われている。
【０１２４】酸化シリコン膜６上には、略矩形状にパタ
ーン化された複数の多結晶シリコン膜７’が形成されて
いる。それらの多結晶シリコン膜７’は、ゲート線９と
データ線１１との交差点の各々の近傍に配置されてい
る。多結晶シリコン膜７’の各々は、ＴＦＴ３１の活性
層として機能する。
ーン化された複数の多結晶シリコン膜７’が形成されて
いる。それらの多結晶シリコン膜７’は、ゲート線９と
データ線１１との交差点の各々の近傍に配置されてい
る。多結晶シリコン膜７’の各々は、ＴＦＴ３１の活性
層として機能する。
【０１２５】すなわち、多結晶シリコン膜７’の各々
は、不純物がドープされていないチャネル領域７ｃ’
と、不純物が低濃度にドープされたＬＤＤ領域７ｂ’、
７ｄ’と、不純物が高濃度にドープされたソース領域７
ａ’およびドレイン領域７ｅ’とを含んでいる。ソース
領域７ａ’およびドレイン領域７ｅ’は、チャネル領域
７ｃ’を挟んで形成されている。ＬＤＤ領域７ｂ’はソ
ース領域７ａ’とチャネル領域７ｃ’との間に形成さ
れ、ＬＤＤ領域７ｄ’はチャネル領域７ｃ’とドレイン
領域７ｅ’との間に形成されている。
は、不純物がドープされていないチャネル領域７ｃ’
と、不純物が低濃度にドープされたＬＤＤ領域７ｂ’、
７ｄ’と、不純物が高濃度にドープされたソース領域７
ａ’およびドレイン領域７ｅ’とを含んでいる。ソース
領域７ａ’およびドレイン領域７ｅ’は、チャネル領域
７ｃ’を挟んで形成されている。ＬＤＤ領域７ｂ’はソ
ース領域７ａ’とチャネル領域７ｃ’との間に形成さ
れ、ＬＤＤ領域７ｄ’はチャネル領域７ｃ’とドレイン
領域７ｅ’との間に形成されている。
【０１２６】ソース領域７ａ’、ＬＤＤ領域７ｂ’、チ
ャネル領域７ｃ’、ＬＤＤ領域７ｄ’およびドレイン領
域７ｅ’は、第１および第２の遮光膜３’、５Ｃと重な
るように、Ｘ方向に沿って配置されている。多結晶シリ
コン膜７’の各々は、酸化シリコン膜６上に形成された
ゲート絶縁膜８で覆われている。
ャネル領域７ｃ’、ＬＤＤ領域７ｄ’およびドレイン領
域７ｅ’は、第１および第２の遮光膜３’、５Ｃと重な
るように、Ｘ方向に沿って配置されている。多結晶シリ
コン膜７’の各々は、酸化シリコン膜６上に形成された
ゲート絶縁膜８で覆われている。
【０１２７】ゲート絶縁膜８上には、各ＴＦＴ３１に対
応する複数のゲート電極９ａと、互いに平行であってい
ずれもＸ方向に沿って延在する複数のゲート線９とが形
成されている。それらのゲート電極９ａおよびゲート線
９は、不純物がドープされた多結晶シリコン膜やシリサ
イド膜などからなる。各ゲート電極９ａは、Ｙ方向に沿
って延在し、互いに平行である。そして、各ゲート電極
９ａは、対応するＴＦＴ３１のチャネル領域７ｃ’と重
なるように配置され、対応するゲート線９に電気的に接
続されている。各ゲート電極９ａおよび各ゲート線９
は、ゲート絶縁膜８上に形成された第１層間絶縁膜１０
で覆われている。
応する複数のゲート電極９ａと、互いに平行であってい
ずれもＸ方向に沿って延在する複数のゲート線９とが形
成されている。それらのゲート電極９ａおよびゲート線
９は、不純物がドープされた多結晶シリコン膜やシリサ
イド膜などからなる。各ゲート電極９ａは、Ｙ方向に沿
って延在し、互いに平行である。そして、各ゲート電極
９ａは、対応するＴＦＴ３１のチャネル領域７ｃ’と重
なるように配置され、対応するゲート線９に電気的に接
続されている。各ゲート電極９ａおよび各ゲート線９
は、ゲート絶縁膜８上に形成された第１層間絶縁膜１０
で覆われている。
【０１２８】第２層間絶縁膜１２上に形成されたブラッ
クマトリックス膜１３’は、Ｘ方向およびＹ方向の各々
に延在してなる略格子状の平面形状を有している。この
ブラックマトリックス膜１３’は、各ゲート線９および
各データ線１１に重なるように配置されている。ブラッ
クマトリックス膜１３’の一部分は画素領域２０に向か
って突出し、その突出部分がＴＦＴ３１を覆っている。
ブラックマトリックス膜１３は、クロム膜などからな
り、第３遮光膜として機能する。ブラックマトリックス
膜１３の全体は、第２層間絶縁膜１２上に形成された第
３層間絶縁膜１４で覆われている。
クマトリックス膜１３’は、Ｘ方向およびＹ方向の各々
に延在してなる略格子状の平面形状を有している。この
ブラックマトリックス膜１３’は、各ゲート線９および
各データ線１１に重なるように配置されている。ブラッ
クマトリックス膜１３’の一部分は画素領域２０に向か
って突出し、その突出部分がＴＦＴ３１を覆っている。
ブラックマトリックス膜１３は、クロム膜などからな
り、第３遮光膜として機能する。ブラックマトリックス
膜１３の全体は、第２層間絶縁膜１２上に形成された第
３層間絶縁膜１４で覆われている。
【０１２９】上記の構成を持つＴＦＴアレイ基板３０Ｃ
を備えた液晶表示装置においても、第１実施形態のＴＦ
Ｔアレイ基板３０の場合とほぼ同様の遮光効果が得られ
る。
を備えた液晶表示装置においても、第１実施形態のＴＦ
Ｔアレイ基板３０の場合とほぼ同様の遮光効果が得られ
る。
【０１３０】すなわち、図１４に示すように、ＴＦＴア
レイ基板３０Ｃに対向して配置された対向基板（図示せ
ず）の表面側から入射した光Ｌ１は、ブラックマトリッ
クス膜１３’により遮断されるか、あるいは第１遮光膜
３’で反射されることなくＴＦＴアレイ基板３０を通過
する。
レイ基板３０Ｃに対向して配置された対向基板（図示せ
ず）の表面側から入射した光Ｌ１は、ブラックマトリッ
クス膜１３’により遮断されるか、あるいは第１遮光膜
３’で反射されることなくＴＦＴアレイ基板３０を通過
する。
【０１３１】他方、ＴＦＴアレイ基板３０Ｃの裏面側か
ら入射して第１遮光膜３’に向かう光Ｌ２は、第１遮光
膜３’で遮断される。ＴＦＴアレイ基板３０Ｃの裏面側
から入射してブラックマトリックス膜１３’に向かう光
Ｌ３は、ブラックマトリックス膜１３で反射された後
に、第１遮光膜３’とＴＦＴ３１との間に設けられた第
２遮光膜５Ｃに照射される。あるいは、ブラックマトリ
ックス膜１３’と第１遮光膜３’とで反射された後に、
第２遮光膜５Ｃに照射される。上述したように、第２遮
光膜５Ｃは、光を吸収可能なアモルファス・シリコン膜
からなる。そのため、第２遮光膜５Ｃに照射されたこれ
らの光は、第２遮光膜５Ｃにより吸収される。
ら入射して第１遮光膜３’に向かう光Ｌ２は、第１遮光
膜３’で遮断される。ＴＦＴアレイ基板３０Ｃの裏面側
から入射してブラックマトリックス膜１３’に向かう光
Ｌ３は、ブラックマトリックス膜１３で反射された後
に、第１遮光膜３’とＴＦＴ３１との間に設けられた第
２遮光膜５Ｃに照射される。あるいは、ブラックマトリ
ックス膜１３’と第１遮光膜３’とで反射された後に、
第２遮光膜５Ｃに照射される。上述したように、第２遮
光膜５Ｃは、光を吸収可能なアモルファス・シリコン膜
からなる。そのため、第２遮光膜５Ｃに照射されたこれ
らの光は、第２遮光膜５Ｃにより吸収される。
【０１３２】このように、ＴＦＴアレイ基板３０の裏面
側からの光がブラックマトリックス膜１３’で反射さ
れ、さらに第１遮光膜３’で反射されても、それらの反
射光は第２遮光膜５Ｃで吸収される。したがって、ＴＦ
Ｔ３１のチャネル領域７ｃ’およびＬＤＤ領域７ｂ’、
７ｄ’へ向かう光は、効果的且つ確実に遮断される。
側からの光がブラックマトリックス膜１３’で反射さ
れ、さらに第１遮光膜３’で反射されても、それらの反
射光は第２遮光膜５Ｃで吸収される。したがって、ＴＦ
Ｔ３１のチャネル領域７ｃ’およびＬＤＤ領域７ｂ’、
７ｄ’へ向かう光は、効果的且つ確実に遮断される。
【０１３３】なお、ＴＦＴアレイ基板３０Ｃは、第１実
施形態のＴＦＴアレイ基板３０とほぼ同様の製造方法に
より製造される。
施形態のＴＦＴアレイ基板３０とほぼ同様の製造方法に
より製造される。
【０１３４】以上述べたように、この第４実施形態のＴ
ＦＴアレイ基板３０Ｃでは、第１実施形態のＴＦＴアレ
イ基板３０と同様の効果が得られる。すなわち、ＴＦＴ
３１のチャネル領域７ｃ’およびＬＤＤ領域７ｂ’、７
ｄ’へ向かう光が効果的に遮断される。したがって、光
リーク電流が低減し、その結果、液晶表示装置のコント
ラストや画質の均一性が高められる。しかも、複雑な製
造工程を必要とせず、容易に製造できる。
ＦＴアレイ基板３０Ｃでは、第１実施形態のＴＦＴアレ
イ基板３０と同様の効果が得られる。すなわち、ＴＦＴ
３１のチャネル領域７ｃ’およびＬＤＤ領域７ｂ’、７
ｄ’へ向かう光が効果的に遮断される。したがって、光
リーク電流が低減し、その結果、液晶表示装置のコント
ラストや画質の均一性が高められる。しかも、複雑な製
造工程を必要とせず、容易に製造できる。
【０１３５】（第５実施形態）図１５は、本発明の第５
実施形態のＴＦＴアレイ基板３０Ｄの概略構成を示す要
部平面図である。
実施形態のＴＦＴアレイ基板３０Ｄの概略構成を示す要
部平面図である。
【０１３６】図１５のＴＦＴアレイ基板３０Ｄは、第２
遮光膜５Ｄが導電性を有し且つ対応するゲート線９に電
気的に接続されている点で、第４実施形態のＴＦＴアレ
イ基板３０Ｃと異なっている。それ以外の構成は、第４
実施形態のＴＦＴアレイ基板３０Ｃのそれと同じであ
る。よって、図１５において第４実施形態のＴＦＴアレ
イ基板３０Ｃと同一または対応する構成要素に図１２お
よび図１３と同じ符号を付して、同一構成の部分につい
ての説明は省略する。
遮光膜５Ｄが導電性を有し且つ対応するゲート線９に電
気的に接続されている点で、第４実施形態のＴＦＴアレ
イ基板３０Ｃと異なっている。それ以外の構成は、第４
実施形態のＴＦＴアレイ基板３０Ｃのそれと同じであ
る。よって、図１５において第４実施形態のＴＦＴアレ
イ基板３０Ｃと同一または対応する構成要素に図１２お
よび図１３と同じ符号を付して、同一構成の部分につい
ての説明は省略する。
【０１３７】ＴＦＴアレイ基板３０Ｄでは、第２遮光膜
５Ｄが不純物の導入された多結晶シリコン膜からなる。
それらの第２遮光膜５Ｄの各々は、Ｘ方向に沿って延在
するストライプ状の第１部分５Ｄａと、Ｙ方向に沿って
延在し且つＸ方向に沿って配置された互いに平行な複数
の第２部分５Ｄｂとを有している。第２遮光膜５Ｄの第
１部分５Ｄａの各々は互いに平行である。第２遮光膜５
Ｄの第２部分５Ｄｂの各々は、矩形状であり、対応する
画素領域２０側に突出している。第２遮光膜５Ｄの各々
は第１遮光膜３’と重なるように配置され、第２遮光膜
５Ｄの第２部分５Ｄｂが多結晶シリコン膜７’と重なっ
ている。
５Ｄが不純物の導入された多結晶シリコン膜からなる。
それらの第２遮光膜５Ｄの各々は、Ｘ方向に沿って延在
するストライプ状の第１部分５Ｄａと、Ｙ方向に沿って
延在し且つＸ方向に沿って配置された互いに平行な複数
の第２部分５Ｄｂとを有している。第２遮光膜５Ｄの第
１部分５Ｄａの各々は互いに平行である。第２遮光膜５
Ｄの第２部分５Ｄｂの各々は、矩形状であり、対応する
画素領域２０側に突出している。第２遮光膜５Ｄの各々
は第１遮光膜３’と重なるように配置され、第２遮光膜
５Ｄの第２部分５Ｄｂが多結晶シリコン膜７’と重なっ
ている。
【０１３８】また、第２遮光膜５Ｄの各々は、第２実施
形態のＴＦＴアレイ基板３０Ａと同様に、対応するゲー
ト線９に内部配線４１を介して電気的に接続されてい
る。そのため、ゲート電極９ａがＴＦＴ３１の第１ゲー
ト電極として機能すると共に、第２遮光膜５ＤがＴＦＴ
３１の第２ゲート電極として機能する。すなわち、ＴＦ
Ｔ３１がデュアル・ゲート型電界効果トランジスタとし
て動作する。
形態のＴＦＴアレイ基板３０Ａと同様に、対応するゲー
ト線９に内部配線４１を介して電気的に接続されてい
る。そのため、ゲート電極９ａがＴＦＴ３１の第１ゲー
ト電極として機能すると共に、第２遮光膜５ＤがＴＦＴ
３１の第２ゲート電極として機能する。すなわち、ＴＦ
Ｔ３１がデュアル・ゲート型電界効果トランジスタとし
て動作する。
【０１３９】このように、第２遮光膜５ＤをＴＦＴ３１
の第２ゲート電極として使用した場合、ＴＦＴ３１の電
極間容量が増加する。そこで、第２遮光膜５Ｄの第２部
分５Ｄｂの幅（すなわち、Ｘ方向の長さ）Ｗを小さする
ことで、ＴＦＴ３１の電極間容量の増加を抑制してい
る。
の第２ゲート電極として使用した場合、ＴＦＴ３１の電
極間容量が増加する。そこで、第２遮光膜５Ｄの第２部
分５Ｄｂの幅（すなわち、Ｘ方向の長さ）Ｗを小さする
ことで、ＴＦＴ３１の電極間容量の増加を抑制してい
る。
【０１４０】すなわち、第２遮光膜５Ｄの第２部分５Ｄ
ｂは、ＴＦＴ３１のチャネル領域７ｃ’およびＬＤＤ領
域７ｂ’、７ｄ’と重なるが、ＴＦＴ３１のソース領域
７ａ’およびドレイン領域７ｅ’とほとんど重ならな
い。第２遮光膜５Ｄの第２部分５Ｄｂをこのように形成
することで、ＴＦＴ３１のチャネル領域７ｃ’およびＬ
ＤＤ領域７ｂ’、７ｄ’へ向かう光を遮断する効果を維
持しながら、ＴＦＴ３１の電極間容量の増加を実用上問
題のない程度にすることができる。
ｂは、ＴＦＴ３１のチャネル領域７ｃ’およびＬＤＤ領
域７ｂ’、７ｄ’と重なるが、ＴＦＴ３１のソース領域
７ａ’およびドレイン領域７ｅ’とほとんど重ならな
い。第２遮光膜５Ｄの第２部分５Ｄｂをこのように形成
することで、ＴＦＴ３１のチャネル領域７ｃ’およびＬ
ＤＤ領域７ｂ’、７ｄ’へ向かう光を遮断する効果を維
持しながら、ＴＦＴ３１の電極間容量の増加を実用上問
題のない程度にすることができる。
【０１４１】なお、ＴＦＴアレイ基板３０Ｄは、第１実
施形態のＴＦＴアレイ基板３０とほぼ同様の製造方法に
より製造される。
施形態のＴＦＴアレイ基板３０とほぼ同様の製造方法に
より製造される。
【０１４２】以上述べたように、この第５実施形態のＴ
ＦＴアレイ基板３０Ｄでは、第１実施形態のＴＦＴアレ
イ基板３０と同様の効果が得られる。すなわち、ＴＦＴ
３１のチャネル領域７ｃ’およびＬＤＤ領域７ｂ’、７
ｄ’へ向かう光が効果的に遮断される。したがって、光
リーク電流が低減し、その結果、液晶表示装置のコント
ラストや画質の均一性が高められる。しかも、複雑な製
造工程を必要とせず、容易に製造できる。
ＦＴアレイ基板３０Ｄでは、第１実施形態のＴＦＴアレ
イ基板３０と同様の効果が得られる。すなわち、ＴＦＴ
３１のチャネル領域７ｃ’およびＬＤＤ領域７ｂ’、７
ｄ’へ向かう光が効果的に遮断される。したがって、光
リーク電流が低減し、その結果、液晶表示装置のコント
ラストや画質の均一性が高められる。しかも、複雑な製
造工程を必要とせず、容易に製造できる。
【０１４３】さらに、第５実施形態のＴＦＴアレイ基板
３０Ｄでは、第２実施形態のＴＦＴアレイ基板３０Ａと
同様に、ＴＦＴ３１がデュアル・ゲート型電界効果トラ
ンジスタとして動作するため、優れたオン／オフ特性が
得られるという利点がある。
３０Ｄでは、第２実施形態のＴＦＴアレイ基板３０Ａと
同様に、ＴＦＴ３１がデュアル・ゲート型電界効果トラ
ンジスタとして動作するため、優れたオン／オフ特性が
得られるという利点がある。
【０１４４】（第６実施形態）図１６は、本発明の第６
実施形態のＴＦＴアレイ基板３０Ｅの概略構成を示す要
部平面図である。
実施形態のＴＦＴアレイ基板３０Ｅの概略構成を示す要
部平面図である。
【０１４５】図１６のＴＦＴアレイ基板３０Ｅは、１つ
の第２遮光膜５Ｅが設けられ、且つ第２遮光膜５Ｅに定
電圧ＶCが供給されている点で、第４実施形態のＴＦＴ
アレイ基板３０Ｃと異なっている。それ以外の構成は、
第４実施形態のＴＦＴアレイ基板３０Ｃのそれと同じで
ある。よって、図１６において第４実施形態のＴＦＴア
レイ基板３０Ｃと同一または対応する構成要素に図１２
および図１３と同じ符号を付して、同一構成の部分につ
いての説明は省略する。
の第２遮光膜５Ｅが設けられ、且つ第２遮光膜５Ｅに定
電圧ＶCが供給されている点で、第４実施形態のＴＦＴ
アレイ基板３０Ｃと異なっている。それ以外の構成は、
第４実施形態のＴＦＴアレイ基板３０Ｃのそれと同じで
ある。よって、図１６において第４実施形態のＴＦＴア
レイ基板３０Ｃと同一または対応する構成要素に図１２
および図１３と同じ符号を付して、同一構成の部分につ
いての説明は省略する。
【０１４６】ＴＦＴアレイ基板３０Ｅでは、第２遮光膜
５Ｅが不純物の導入された多結晶シリコン膜からなる。
そして、第２遮光膜５Ｅは、マトリックスの行方向（図
１６では、Ｘ方向）に沿って延在するストライプ状の複
数の第１部分５Ｅａと、マトリックスの列方向（図１６
では、Ｙ方向）に沿って延在し且つＸ方向に沿って互い
に平行に配置された矩形状の複数の第２部分５Ｅｂと、
Ｙ方向に沿って延在するストライプ状の複数の第３部分
５Ｅｃとを有している。第２遮光膜５Ｅの第１部分５Ｅ
ａの各々は互いに平行であり、第３部分５Ｅｃの各々は
互いに平行である。そして、第２遮光膜５Ｅの第１およ
び第２の部分５Ｅａ、５Ｅｃは、互いに交差して格子状
の平面形状を形成している。第２遮光膜５Ｅの第２部分
５Ｅｂの各々は、対応する画素領域２０側に突出してい
る。第２遮光膜５Ｅの各々は第１遮光膜３’と重なるよ
うに配置され、第２遮光膜５Ｅの第２部分５Ｅｂが多結
晶シリコン膜７’と重なっている。
５Ｅが不純物の導入された多結晶シリコン膜からなる。
そして、第２遮光膜５Ｅは、マトリックスの行方向（図
１６では、Ｘ方向）に沿って延在するストライプ状の複
数の第１部分５Ｅａと、マトリックスの列方向（図１６
では、Ｙ方向）に沿って延在し且つＸ方向に沿って互い
に平行に配置された矩形状の複数の第２部分５Ｅｂと、
Ｙ方向に沿って延在するストライプ状の複数の第３部分
５Ｅｃとを有している。第２遮光膜５Ｅの第１部分５Ｅ
ａの各々は互いに平行であり、第３部分５Ｅｃの各々は
互いに平行である。そして、第２遮光膜５Ｅの第１およ
び第２の部分５Ｅａ、５Ｅｃは、互いに交差して格子状
の平面形状を形成している。第２遮光膜５Ｅの第２部分
５Ｅｂの各々は、対応する画素領域２０側に突出してい
る。第２遮光膜５Ｅの各々は第１遮光膜３’と重なるよ
うに配置され、第２遮光膜５Ｅの第２部分５Ｅｂが多結
晶シリコン膜７’と重なっている。
【０１４７】また、第２遮光膜５Ｅには、第３実施形態
のＴＦＴアレイ基板３０Ｂと同様に、外部端子５１を介
して定電圧ＶCが供給されている。この定電圧ＶCは、第
２遮光膜５Ｅを一定電位にバイアスする。そのため、定
電圧ＶCの電圧値を調整することにより、ＴＦＴ３１の
特性を制御することができる。
のＴＦＴアレイ基板３０Ｂと同様に、外部端子５１を介
して定電圧ＶCが供給されている。この定電圧ＶCは、第
２遮光膜５Ｅを一定電位にバイアスする。そのため、定
電圧ＶCの電圧値を調整することにより、ＴＦＴ３１の
特性を制御することができる。
【０１４８】なお、ＴＦＴアレイ基板３０Ｂは、第１実
施形態のＴＦＴアレイ基板３０とほぼ同様の製造方法に
より製造される。
施形態のＴＦＴアレイ基板３０とほぼ同様の製造方法に
より製造される。
【０１４９】この第６実施形態のＴＦＴアレイ基板３０
Ｅでは、第１実施形態のＴＦＴアレイ基板３０と同様の
効果が得られる。すなわち、ＴＦＴ３１のチャネル領域
７ｃ’およびＬＤＤ領域７ｂ’、７ｄ’へ向かう光が効
果的に遮断される。したがって、光リーク電流が低減
し、その結果、液晶表示装置のコントラストや画質の均
一性が高められる。しかも、複雑な製造工程を必要とせ
ず、容易に製造できる。
Ｅでは、第１実施形態のＴＦＴアレイ基板３０と同様の
効果が得られる。すなわち、ＴＦＴ３１のチャネル領域
７ｃ’およびＬＤＤ領域７ｂ’、７ｄ’へ向かう光が効
果的に遮断される。したがって、光リーク電流が低減
し、その結果、液晶表示装置のコントラストや画質の均
一性が高められる。しかも、複雑な製造工程を必要とせ
ず、容易に製造できる。
【０１５０】さらに、第６実施形態のＴＦＴアレイ基板
３０Ｅでは、第３実施形態のＴＦＴアレイ基板３０Ｂと
同様に、第２遮光膜５Ｅに供給される定電圧ＶCを調整
することにより、ＴＦＴ３１の特性を制御できるという
利点がある。
３０Ｅでは、第３実施形態のＴＦＴアレイ基板３０Ｂと
同様に、第２遮光膜５Ｅに供給される定電圧ＶCを調整
することにより、ＴＦＴ３１の特性を制御できるという
利点がある。
【０１５１】（第７実施形態）上述した第１〜第６実施
形態では、第１遮光膜３と第３遮光膜（ブラックマトリ
ックス膜）１３に加えて、第１遮光膜３とＴＦＴ３１の
間に光吸収性を持つ第２遮光膜５を設けており、それに
よって遮光性能の向上を図っている。
形態では、第１遮光膜３と第３遮光膜（ブラックマトリ
ックス膜）１３に加えて、第１遮光膜３とＴＦＴ３１の
間に光吸収性を持つ第２遮光膜５を設けており、それに
よって遮光性能の向上を図っている。
【０１５２】以下に述べる第７〜第１０実施形態は、Ｔ
ＦＴ３１と第３遮光膜（ブラックマトリックス膜）１３
との間に光吸収性を持つ第４遮光膜１６を設けた例であ
る。光吸収性を持つ第４遮光膜１６をＴＦＴ３１の上部
に配置した場合でも、第２遮光膜５を設けた場合と同様
にして多重反射する光を低減することができ、遮光効果
を向上させることが可能となる。
ＦＴ３１と第３遮光膜（ブラックマトリックス膜）１３
との間に光吸収性を持つ第４遮光膜１６を設けた例であ
る。光吸収性を持つ第４遮光膜１６をＴＦＴ３１の上部
に配置した場合でも、第２遮光膜５を設けた場合と同様
にして多重反射する光を低減することができ、遮光効果
を向上させることが可能となる。
【０１５３】図１７は、本発明の第７実施形態のＴＦＴ
アレイ基板３０Ｆの概略構成を示している。図１７
（ａ）および（ｂ）は、それぞれ図１のＡ−Ａ線および
Ｂ−Ｂ線に沿った要部断面図である。
アレイ基板３０Ｆの概略構成を示している。図１７
（ａ）および（ｂ）は、それぞれ図１のＡ−Ａ線および
Ｂ−Ｂ線に沿った要部断面図である。
【０１５４】図１７に示す第７実施形態のＴＦＴアレイ
基板３０Ｆは、図２に示す第１実施形態のＴＦＴアレイ
基板３０において、第２遮光膜５を除去し、第４遮光膜
１６を追加したものである。その他の構成は、第１実施
形態のＴＦＴアレイ基板３０と同じである。このＴＦＴ
アレイ基板３０Ｆでは、第２遮光膜５を除去しているの
で、ＳｉＯ2膜４または６は省略可能である。
基板３０Ｆは、図２に示す第１実施形態のＴＦＴアレイ
基板３０において、第２遮光膜５を除去し、第４遮光膜
１６を追加したものである。その他の構成は、第１実施
形態のＴＦＴアレイ基板３０と同じである。このＴＦＴ
アレイ基板３０Ｆでは、第２遮光膜５を除去しているの
で、ＳｉＯ2膜４または６は省略可能である。
【０１５５】第４遮光膜１６のパターンは、図１に示さ
れた第２遮光膜５のそれと同じであり、ＴＦＴ３１の活
性層として機能するポリシリコン膜７のほぼ全体を覆っ
ている。第４遮光膜１６は、ポリシリコン膜７のコンタ
クト孔２２の近傍の部分は覆っていない。
れた第２遮光膜５のそれと同じであり、ＴＦＴ３１の活
性層として機能するポリシリコン膜７のほぼ全体を覆っ
ている。第４遮光膜１６は、ポリシリコン膜７のコンタ
クト孔２２の近傍の部分は覆っていない。
【０１５６】第４遮光膜１６は、ここでは第１層間絶縁
膜１０の内部に埋設してある。このような構成は、例え
ば次のようにして容易に実現できる。すなわち、第１層
間絶縁膜１０を２層構造とし、第１層間絶縁膜１０の下
層部を形成した後、第４遮光膜１６用のアモルファス・
シリコン膜を形成する。そして、このアモルファス・シ
リコン膜をパターン化すると、第４遮光膜１６が得られ
る。その後、その上に第１層間絶縁膜１０の上層部を形
成する。しかし、本発明はこの構成に限定されるわけで
はない。例えば、第４遮光膜１６を第１層間絶縁膜１０
の上に形成した後、第４遮光膜１６を他の絶縁膜で覆
い、その上に第２層間絶縁膜１２を形成してもよい。
膜１０の内部に埋設してある。このような構成は、例え
ば次のようにして容易に実現できる。すなわち、第１層
間絶縁膜１０を２層構造とし、第１層間絶縁膜１０の下
層部を形成した後、第４遮光膜１６用のアモルファス・
シリコン膜を形成する。そして、このアモルファス・シ
リコン膜をパターン化すると、第４遮光膜１６が得られ
る。その後、その上に第１層間絶縁膜１０の上層部を形
成する。しかし、本発明はこの構成に限定されるわけで
はない。例えば、第４遮光膜１６を第１層間絶縁膜１０
の上に形成した後、第４遮光膜１６を他の絶縁膜で覆
い、その上に第２層間絶縁膜１２を形成してもよい。
【０１５７】（第８実施形態）図１８は、本発明の第８
実施形態のＴＦＴアレイ基板３０Ｇの概略構成を示して
いる。図１８（ａ）および（ｂ）は、それぞれ図１のＡ
−Ａ線およびＢ−Ｂ線に沿った要部断面図である。
実施形態のＴＦＴアレイ基板３０Ｇの概略構成を示して
いる。図１８（ａ）および（ｂ）は、それぞれ図１のＡ
−Ａ線およびＢ−Ｂ線に沿った要部断面図である。
【０１５８】図１８に示す第８実施形態のＴＦＴアレイ
基板３０Ｇは、図２に示す第１実施形態のＴＦＴアレイ
基板３０において、第４遮光膜１６を追加したものであ
る。その他の構成は、第１実施形態のＴＦＴアレイ基板
３０と同じである。換言すれば、ＴＦＴアレイ基板３０
Ｇは、図１７に示す第７実施形態のＴＦＴアレイ基板３
０Ｆにおいて、第２遮光膜５を追加したものである。
基板３０Ｇは、図２に示す第１実施形態のＴＦＴアレイ
基板３０において、第４遮光膜１６を追加したものであ
る。その他の構成は、第１実施形態のＴＦＴアレイ基板
３０と同じである。換言すれば、ＴＦＴアレイ基板３０
Ｇは、図１７に示す第７実施形態のＴＦＴアレイ基板３
０Ｆにおいて、第２遮光膜５を追加したものである。
【０１５９】このＴＦＴアレイ基板３０Ｇでは、ＴＦＴ
３１の上下に第４遮光膜１６と第２遮光膜５を設けてい
るので、ＴＦＴ３１の上下両側からの光に対して遮光効
果が得られる。よって、第１実施形態や第７実施形態の
場合よりも高い遮光効果が得られる利点がある。
３１の上下に第４遮光膜１６と第２遮光膜５を設けてい
るので、ＴＦＴ３１の上下両側からの光に対して遮光効
果が得られる。よって、第１実施形態や第７実施形態の
場合よりも高い遮光効果が得られる利点がある。
【０１６０】（第９実施形態）図１９は、本発明の第９
実施形態のＴＦＴアレイ基板３０Ｈの概略構成を示して
いる。図１９（ａ）および（ｂ）は、それぞれ図１２の
Ｅ−Ｅ線およびＦ−Ｆ線に沿った要部断面図である。
実施形態のＴＦＴアレイ基板３０Ｈの概略構成を示して
いる。図１９（ａ）および（ｂ）は、それぞれ図１２の
Ｅ−Ｅ線およびＦ−Ｆ線に沿った要部断面図である。
【０１６１】図１９に示す第９実施形態のＴＦＴアレイ
基板３０Ｈは、図１３に示す第４実施形態のＴＦＴアレ
イ基板３０Ｃにおいて、第２遮光膜５Ｃを除去し、第４
遮光膜１６’を追加したものである。その他の構成は、
第４実施形態のＴＦＴアレイ基板３０Ｃと同じである。
このＴＦＴアレイ基板３０Ｈでは、第２遮光膜５を除去
しているので、ＳｉＯ2膜４または６は省略可能であ
る。
基板３０Ｈは、図１３に示す第４実施形態のＴＦＴアレ
イ基板３０Ｃにおいて、第２遮光膜５Ｃを除去し、第４
遮光膜１６’を追加したものである。その他の構成は、
第４実施形態のＴＦＴアレイ基板３０Ｃと同じである。
このＴＦＴアレイ基板３０Ｈでは、第２遮光膜５を除去
しているので、ＳｉＯ2膜４または６は省略可能であ
る。
【０１６２】第４遮光膜１６’のパターンは、図１２に
示された第２遮光膜５Ｃのそれと同じであり、ＴＦＴ３
１の活性層として機能するポリシリコン膜７のほぼ全体
を覆っている。第４遮光膜１６’は、ポリシリコン膜７
のコンタクト孔２２の近傍の部分は覆っていない。
示された第２遮光膜５Ｃのそれと同じであり、ＴＦＴ３
１の活性層として機能するポリシリコン膜７のほぼ全体
を覆っている。第４遮光膜１６’は、ポリシリコン膜７
のコンタクト孔２２の近傍の部分は覆っていない。
【０１６３】第４遮光膜１６’は、ここでは第２層間絶
縁膜１２の内部に埋設してある。このような構成は、例
えば次のようにして容易に実現できる。すなわち、第２
層間絶縁膜１２を２層構造とし、第２層間絶縁膜１２の
下層部を形成した後、第４遮光膜１６’用のアモルファ
ス・シリコン膜を形成する。そして、このアモルファス
・シリコン膜をパターン化すると、第４遮光膜１６’が
得られる。その後、その上に第２層間絶縁膜１２の上層
部を形成する。しかし、本発明はこの構成に限定される
わけではない。例えば、第４遮光膜１６’を第２層間絶
縁膜１２の上に形成した後、第４遮光膜１６’を他の絶
縁膜で覆い、その上に第３層間絶縁膜１４を形成しても
よい。
縁膜１２の内部に埋設してある。このような構成は、例
えば次のようにして容易に実現できる。すなわち、第２
層間絶縁膜１２を２層構造とし、第２層間絶縁膜１２の
下層部を形成した後、第４遮光膜１６’用のアモルファ
ス・シリコン膜を形成する。そして、このアモルファス
・シリコン膜をパターン化すると、第４遮光膜１６’が
得られる。その後、その上に第２層間絶縁膜１２の上層
部を形成する。しかし、本発明はこの構成に限定される
わけではない。例えば、第４遮光膜１６’を第２層間絶
縁膜１２の上に形成した後、第４遮光膜１６’を他の絶
縁膜で覆い、その上に第３層間絶縁膜１４を形成しても
よい。
【０１６４】（第１０実施形態）図２０は、本発明の第
１０実施形態のＴＦＴアレイ基板３０Ｉの概略構成を示
している。図２０（ａ）および（ｂ）は、それぞれ図１
２のＥ−Ｅ線およびＦ−Ｆ線に沿った要部断面図であ
る。
１０実施形態のＴＦＴアレイ基板３０Ｉの概略構成を示
している。図２０（ａ）および（ｂ）は、それぞれ図１
２のＥ−Ｅ線およびＦ−Ｆ線に沿った要部断面図であ
る。
【０１６５】図２０に示す第１０実施形態のＴＦＴアレ
イ基板３０Ｉは、図１３に示す第４実施形態のＴＦＴア
レイ基板３０Ｃにおいて、第４遮光膜１６’を追加した
ものである。その他の構成は、第４実施形態のＴＦＴア
レイ基板３０Ｃと同じである。換言すれば、ＴＦＴアレ
イ基板３０Ｉは、図１９に示す第９実施形態のＴＦＴア
レイ基板３０Ｈにおいて、第２遮光膜５Ｃを追加したも
のである。
イ基板３０Ｉは、図１３に示す第４実施形態のＴＦＴア
レイ基板３０Ｃにおいて、第４遮光膜１６’を追加した
ものである。その他の構成は、第４実施形態のＴＦＴア
レイ基板３０Ｃと同じである。換言すれば、ＴＦＴアレ
イ基板３０Ｉは、図１９に示す第９実施形態のＴＦＴア
レイ基板３０Ｈにおいて、第２遮光膜５Ｃを追加したも
のである。
【０１６６】このＴＦＴアレイ基板３０Ｉでは、ＴＦＴ
３１の上下にそれぞれ第４遮光膜１６’と第２遮光膜５
Ｃを設けているので、ＴＦＴ３１の上下両側からの光に
対して遮光効果が得られる。よって、第１実施形態や第
７実施形態の場合よりも高い遮光効果が得られる利点が
ある。
３１の上下にそれぞれ第４遮光膜１６’と第２遮光膜５
Ｃを設けているので、ＴＦＴ３１の上下両側からの光に
対して遮光効果が得られる。よって、第１実施形態や第
７実施形態の場合よりも高い遮光効果が得られる利点が
ある。
【０１６７】図２１は、投射型表示装置のライトバルブ
として使用する場合を考慮して、所定の投射光照射条件
の下で画素マトリックス部のＴＦＴ３１に生じる光リー
ク電流特性を示す。これは発明者が行った試験により得
たものである。
として使用する場合を考慮して、所定の投射光照射条件
の下で画素マトリックス部のＴＦＴ３１に生じる光リー
ク電流特性を示す。これは発明者が行った試験により得
たものである。
【０１６８】図２１より明らかなように、第１遮光膜と
第３遮光膜を有する従来のＴＦＴアレイ基板１００（図
２３と図２４を参照）では、光リーク電流が４ｐＡであ
ったのに対し、第１遮光膜と第３遮光膜に加えて第２遮
光膜を有する本発明の第４実施形態のＴＦＴアレイ基板
３０Ｃ（図１２と図１３を参照）では、活性層として機
能する多結晶シリコン膜と第２遮光膜との間の絶縁膜の
厚さが５００ｎｍから減少していくにつれて光リーク電
流は徐々に減少し、最大では従来例の約１／３にまで減
少した。
第３遮光膜を有する従来のＴＦＴアレイ基板１００（図
２３と図２４を参照）では、光リーク電流が４ｐＡであ
ったのに対し、第１遮光膜と第３遮光膜に加えて第２遮
光膜を有する本発明の第４実施形態のＴＦＴアレイ基板
３０Ｃ（図１２と図１３を参照）では、活性層として機
能する多結晶シリコン膜と第２遮光膜との間の絶縁膜の
厚さが５００ｎｍから減少していくにつれて光リーク電
流は徐々に減少し、最大では従来例の約１／３にまで減
少した。
【０１６９】光リーク電流の低減効果は、第２遮光膜と
活性層との間の絶縁膜の厚さに対して相関があり、当該
絶縁膜の厚さを５００ｎｍより薄くするにつれて、その
効果が大きくなった。しかし、図２１には示していない
が、当該絶縁膜の厚さを１００ｎｍより小さくすると、
ＴＦＴ３１のオン特性に及ぼす影響や、レーザ・アニー
ル工程での活性層（多結晶シリコン）の結晶性低下に与
える影響が大きくなり、ＴＦＴ３１のオン特性が悪化し
て正常動作ができなくなった。この結果から、当該絶縁
膜の厚さは５００ｎｍ〜１００ｎｍの範囲とするのが適
当であることが分かった。
活性層との間の絶縁膜の厚さに対して相関があり、当該
絶縁膜の厚さを５００ｎｍより薄くするにつれて、その
効果が大きくなった。しかし、図２１には示していない
が、当該絶縁膜の厚さを１００ｎｍより小さくすると、
ＴＦＴ３１のオン特性に及ぼす影響や、レーザ・アニー
ル工程での活性層（多結晶シリコン）の結晶性低下に与
える影響が大きくなり、ＴＦＴ３１のオン特性が悪化し
て正常動作ができなくなった。この結果から、当該絶縁
膜の厚さは５００ｎｍ〜１００ｎｍの範囲とするのが適
当であることが分かった。
【０１７０】また、第１遮光膜と第３遮光膜に加えて第
２遮光膜と第４遮光膜を有する本発明の第１０実施形態
のＴＦＴアレイ基板３０Ｉ（図２０を参照）では、当該
絶縁膜の厚さを２００ｎｍとした時に、光リーク電流が
第４実施形態のＴＦＴアレイ基板３０Ｃの場合の約１／
２にまで低減できた。これにより、第２遮光膜に加えて
さらに第４遮光膜を追加することにより、より大きな光
リーク電流低減効果が得られることが確認された。
２遮光膜と第４遮光膜を有する本発明の第１０実施形態
のＴＦＴアレイ基板３０Ｉ（図２０を参照）では、当該
絶縁膜の厚さを２００ｎｍとした時に、光リーク電流が
第４実施形態のＴＦＴアレイ基板３０Ｃの場合の約１／
２にまで低減できた。これにより、第２遮光膜に加えて
さらに第４遮光膜を追加することにより、より大きな光
リーク電流低減効果が得られることが確認された。
【０１７１】（第１１実施形態）アモルファス・シリコ
ン膜にレーザ光を照射して活性層用の多結晶シリコン膜
を形成する場合、すなわち、レーザ・アニール法により
アモルファス・シリコン膜から多結晶シリコン膜を得る
場合には、アモルファス・シリコン膜の直下に熱伝導性
の高い物質が存在すると、その物質によってレーザ光照
射による加熱・冷却プロセスが所望のものから変化し、
その結果、アモルファス・シリコン膜が結晶化する際に
影響を受ける、という問題がある。このため、従来は、
熱伝導性の高い物質が加熱・冷却プロセスに影響を与え
ないように、アモルファス・シリコン膜と熱伝導性の高
い物質の間に十分な厚さの絶縁膜を配置するのが一般的
であった。
ン膜にレーザ光を照射して活性層用の多結晶シリコン膜
を形成する場合、すなわち、レーザ・アニール法により
アモルファス・シリコン膜から多結晶シリコン膜を得る
場合には、アモルファス・シリコン膜の直下に熱伝導性
の高い物質が存在すると、その物質によってレーザ光照
射による加熱・冷却プロセスが所望のものから変化し、
その結果、アモルファス・シリコン膜が結晶化する際に
影響を受ける、という問題がある。このため、従来は、
熱伝導性の高い物質が加熱・冷却プロセスに影響を与え
ないように、アモルファス・シリコン膜と熱伝導性の高
い物質の間に十分な厚さの絶縁膜を配置するのが一般的
であった。
【０１７２】他方、図２２に示すＴＦＴアレイ基板６０
のように、画素マトリックス部６１と共に駆動回路部６
２を同一基板上に一体形成した場合、駆動回路部６２の
ＴＦＴには移動度の高いトランジスタ特性が必要とされ
るのに対し、画素マトリックス部６１のＴＦＴには高い
移動度は要求されず、むしろ低いリーク電流が要求され
る。特に光リーク電流については、再結合中心となるト
ラップが比較的多いシリコンが好適である。このため、
画素マトリックス部６１のＴＦＴに対しては、駆動回路
部６２のＴＦＴよりも結晶性の低い多結晶シリコン膜が
むしろ望ましい。
のように、画素マトリックス部６１と共に駆動回路部６
２を同一基板上に一体形成した場合、駆動回路部６２の
ＴＦＴには移動度の高いトランジスタ特性が必要とされ
るのに対し、画素マトリックス部６１のＴＦＴには高い
移動度は要求されず、むしろ低いリーク電流が要求され
る。特に光リーク電流については、再結合中心となるト
ラップが比較的多いシリコンが好適である。このため、
画素マトリックス部６１のＴＦＴに対しては、駆動回路
部６２のＴＦＴよりも結晶性の低い多結晶シリコン膜が
むしろ望ましい。
【０１７３】そこで、本発明の第１１実施形態では、画
素マトリックス部６１のＴＦＴとしては、上述した第１
〜第１０実施形態のように、第２遮光層あるいは第４遮
光層またはその両方を有するＴＦＴ３１を用いる。そし
て、駆動回路部６２のＴＦＴとしては、第２遮光層ある
いは第４遮光層またはその両方を有しないＴＦＴを用い
る。こうすることにより、画素マトリックス部６１のＴ
ＦＴでは、第２遮光層あるいは第４遮光層またはその両
方によって、レーザ光照射による熱を速やかに周囲に伝
達することができ、その結果、画素マトリックス部６１
のＴＦＴについいてのみ結晶性の低い多結晶シリコン膜
が、当該ＴＦＴの活性層７用として形成される。こうし
て、遮光膜の存在による光リーク電流の抑制に加えて、
多結晶シリコン膜の結晶性の程度に基づいても光リーク
電流を低減することが可能となる。
素マトリックス部６１のＴＦＴとしては、上述した第１
〜第１０実施形態のように、第２遮光層あるいは第４遮
光層またはその両方を有するＴＦＴ３１を用いる。そし
て、駆動回路部６２のＴＦＴとしては、第２遮光層ある
いは第４遮光層またはその両方を有しないＴＦＴを用い
る。こうすることにより、画素マトリックス部６１のＴ
ＦＴでは、第２遮光層あるいは第４遮光層またはその両
方によって、レーザ光照射による熱を速やかに周囲に伝
達することができ、その結果、画素マトリックス部６１
のＴＦＴについいてのみ結晶性の低い多結晶シリコン膜
が、当該ＴＦＴの活性層７用として形成される。こうし
て、遮光膜の存在による光リーク電流の抑制に加えて、
多結晶シリコン膜の結晶性の程度に基づいても光リーク
電流を低減することが可能となる。
【０１７４】（変形例）なお、上記第１〜第１１の実施
形態は、本発明の好適な例を示すものである。本発明は
これら実施形態に限定されず、種々の変更が可能なこと
は言うまでもない。
形態は、本発明の好適な例を示すものである。本発明は
これら実施形態に限定されず、種々の変更が可能なこと
は言うまでもない。
【０１７５】例えば、第１〜第６の実施形態では、透光
性基板１上に酸化シリコン膜２を介して第１遮光膜３を
設けているが、透光性基板１の材料に応じて酸化シリコ
ン膜２を形成せずに透光性基板１の表面に直接、第１遮
光膜３を設けてもよい。また、第３および第６の実施形
態において、第２遮光膜５Ｂ、５Ｅとしてアモルファス
・シリコン膜を使用し、第２遮光膜５Ｂ、５Ｅに電圧Ｖ
Cを印加しないようにしてもよい。第１および第４の実
施形態の第２遮光膜５、５Ｃとして多結晶シリコン膜を
使用することもできるし、第２、第３、第５および第６
の実施形態の第２遮光膜５Ａ、５Ｂ、５Ｄ、５Ｅとして
不純物の導入されたアモルファス・シリコン膜を使用す
ることもできる。これらは、第７〜第１１実施形態にも
同様に適用できる。
性基板１上に酸化シリコン膜２を介して第１遮光膜３を
設けているが、透光性基板１の材料に応じて酸化シリコ
ン膜２を形成せずに透光性基板１の表面に直接、第１遮
光膜３を設けてもよい。また、第３および第６の実施形
態において、第２遮光膜５Ｂ、５Ｅとしてアモルファス
・シリコン膜を使用し、第２遮光膜５Ｂ、５Ｅに電圧Ｖ
Cを印加しないようにしてもよい。第１および第４の実
施形態の第２遮光膜５、５Ｃとして多結晶シリコン膜を
使用することもできるし、第２、第３、第５および第６
の実施形態の第２遮光膜５Ａ、５Ｂ、５Ｄ、５Ｅとして
不純物の導入されたアモルファス・シリコン膜を使用す
ることもできる。これらは、第７〜第１１実施形態にも
同様に適用できる。
【０１７６】第２遮光膜と第４遮光膜を形成する材料と
しては、光を吸収できる材料であれば上記各実施形態で
使用されたもの以外のものも使用可能である。
しては、光を吸収できる材料であれば上記各実施形態で
使用されたもの以外のものも使用可能である。
【０１７７】
【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタ基板および液晶表示装置によれば、薄膜トラン
ジスタの活性層へ向かう光を効果的に遮断できる。した
がって、薄膜トランジスタの光リーク電流が低減し、そ
の結果、コントラストや画質の均一性が高められる。し
かも、複雑な製造工程を必要とせず、容易に製造でき
る。
ンジスタ基板および液晶表示装置によれば、薄膜トラン
ジスタの活性層へ向かう光を効果的に遮断できる。した
がって、薄膜トランジスタの光リーク電流が低減し、そ
の結果、コントラストや画質の均一性が高められる。し
かも、複雑な製造工程を必要とせず、容易に製造でき
る。
【図１】本発明の第１実施形態の薄膜トランジスタ・ア
レイ基板の概略構成を示す要部平面図である。
レイ基板の概略構成を示す要部平面図である。
【図２】（ａ）は図１のＡ−Ａ線に沿った要部断面図、
（ｂ）は図１のＢ−Ｂ線に沿った要部断面図である。
（ｂ）は図１のＢ−Ｂ線に沿った要部断面図である。
【図３】本発明の第１実施形態の薄膜トランジスタ・ア
レイ基板の遮光効果を示す、図２（ａ）に対応する模式
的断面図である。
レイ基板の遮光効果を示す、図２（ａ）に対応する模式
的断面図である。
【図４】本発明の第１実施形態の薄膜トランジスタ・ア
レイ基板の製造方法の各工程を示す、（ａ）は図２
（ａ）に対応する要部断面図、（ｂ）は図２（ｂ）に対
応する要部断面図である。
レイ基板の製造方法の各工程を示す、（ａ）は図２
（ａ）に対応する要部断面図、（ｂ）は図２（ｂ）に対
応する要部断面図である。
【図５】本発明の第１実施形態の薄膜トランジスタ・ア
レイ基板の製造方法の各工程を示す、（ａ）は図２
（ａ）に対応する要部断面図、（ｂ）は図２（ｂ）に対
応する要部断面図で、図４の続きである。
レイ基板の製造方法の各工程を示す、（ａ）は図２
（ａ）に対応する要部断面図、（ｂ）は図２（ｂ）に対
応する要部断面図で、図４の続きである。
【図６】本発明の第１実施形態の薄膜トランジスタ・ア
レイ基板の製造方法の各工程を示す、（ａ）は図２
（ａ）に対応する要部断面図、（ｂ）は図２（ｂ）に対
応する要部断面図で、図５の続きである。
レイ基板の製造方法の各工程を示す、（ａ）は図２
（ａ）に対応する要部断面図、（ｂ）は図２（ｂ）に対
応する要部断面図で、図５の続きである。
【図７】本発明の第１実施形態の薄膜トランジスタ・ア
レイ基板の製造方法の各工程を示す、（ａ）は図２
（ａ）に対応する要部断面図、（ｂ）は図２（ｂ）に対
応する要部断面図で、図６の続きである。
レイ基板の製造方法の各工程を示す、（ａ）は図２
（ａ）に対応する要部断面図、（ｂ）は図２（ｂ）に対
応する要部断面図で、図６の続きである。
【図８】本発明の第１実施形態の薄膜トランジスタ・ア
レイ基板の製造方法の各工程を示す、（ａ）は図２
（ａ）に対応する要部断面図、（ｂ）は図２（ｂ）に対
応する要部断面図で、図７の続きである。
レイ基板の製造方法の各工程を示す、（ａ）は図２
（ａ）に対応する要部断面図、（ｂ）は図２（ｂ）に対
応する要部断面図で、図７の続きである。
【図９】本発明の第２実施形態の薄膜トランジスタ・ア
レイ基板の概略構成を示す要部平面図である。
レイ基板の概略構成を示す要部平面図である。
【図１０】（ａ）は図９のＣ−Ｃ線に沿った要部断面
図、（ｂ）は図９のＤ−Ｄ線に沿った要部断面図であ
る。
図、（ｂ）は図９のＤ−Ｄ線に沿った要部断面図であ
る。
【図１１】本発明の第３実施形態の薄膜トランジスタ・
アレイ基板の概略構成を示す要部平面図である。
アレイ基板の概略構成を示す要部平面図である。
【図１２】本発明の第４実施形態の薄膜トランジスタ・
アレイ基板の概略構成を示す要部平面図である。
アレイ基板の概略構成を示す要部平面図である。
【図１３】（ａ）は図１２のＥ−Ｅ線に沿った要部断面
図、（ｂ）は図１２のＦ−Ｆ線に沿った要部断面図であ
る。
図、（ｂ）は図１２のＦ−Ｆ線に沿った要部断面図であ
る。
【図１４】本発明の第４実施形態の薄膜トランジスタ・
アレイ基板の遮光効果を示す、図１３（ａ）に対応する
模式的断面図である。
アレイ基板の遮光効果を示す、図１３（ａ）に対応する
模式的断面図である。
【図１５】本発明の第５実施形態の薄膜トランジスタ・
アレイ基板の概略構成を示す要部平面図である。
アレイ基板の概略構成を示す要部平面図である。
【図１６】本発明の第６実施形態の薄膜トランジスタ・
アレイ基板の概略構成を示す要部平面図である。
アレイ基板の概略構成を示す要部平面図である。
【図１７】本発明の第７実施形態の薄膜トランジスタ・
アレイ基板の概略構成を示すもので、（ａ）は図１のＡ
−Ａ線に沿った要部断面図、（ｂ）は図１のＢ−Ｂ線に
沿った要部断面図である。
アレイ基板の概略構成を示すもので、（ａ）は図１のＡ
−Ａ線に沿った要部断面図、（ｂ）は図１のＢ−Ｂ線に
沿った要部断面図である。
【図１８】本発明の第８実施形態の薄膜トランジスタ・
アレイ基板の概略構成を示すもので、（ａ）は図１のＡ
−Ａ線に沿った要部断面図、（ｂ）は図１のＢ−Ｂ線に
沿った要部断面図である。
アレイ基板の概略構成を示すもので、（ａ）は図１のＡ
−Ａ線に沿った要部断面図、（ｂ）は図１のＢ−Ｂ線に
沿った要部断面図である。
【図１９】本発明の第９実施形態の薄膜トランジスタ・
アレイ基板の概略構成を示すもので、（ａ）は図１２の
Ｅ−Ｅ線に沿った要部断面図、（ｂ）は図１２のＦ−Ｆ
線に沿った要部断面図である。
アレイ基板の概略構成を示すもので、（ａ）は図１２の
Ｅ−Ｅ線に沿った要部断面図、（ｂ）は図１２のＦ−Ｆ
線に沿った要部断面図である。
【図２０】本発明の第１０実施形態の薄膜トランジスタ
・アレイ基板の概略構成を示すもので、（ａ）は図１２
のＥ−Ｅ線に沿った要部断面図、（ｂ）は図１２のＦ−
Ｆ線に沿った要部断面図である。
・アレイ基板の概略構成を示すもので、（ａ）は図１２
のＥ−Ｅ線に沿った要部断面図、（ｂ）は図１２のＦ−
Ｆ線に沿った要部断面図である。
【図２１】所定の投射光照射条件の下で画素マトリック
ス部のＴＦＴに生じる光リーク電流特性を示すグラフで
ある。
ス部のＴＦＴに生じる光リーク電流特性を示すグラフで
ある。
【図２２】本発明の第１１実施形態の薄膜トランジスタ
・アレイ基板の構成を示す概略平面図である。
・アレイ基板の構成を示す概略平面図である。
【図２３】従来の薄膜トランジスタ・アレイ基板の概略
構成を示す要部平面図である。
構成を示す要部平面図である。
【図２４】（ａ）は図２３のＧ−Ｇ線に沿った要部断面
図、（ｂ）は図２３のＨ−Ｈ線に沿った要部断面図であ
る。
図、（ｂ）は図２３のＨ−Ｈ線に沿った要部断面図であ
る。
【図２５】従来の薄膜トランジスタ・アレイ基板の遮光
効果を示す、図２４（ａ）に対応する模式的断面図であ
る。
効果を示す、図２４（ａ）に対応する模式的断面図であ
る。
【符号の説明】
１ 透光性基板
２ 酸化シリコン膜
３、３’ 第１遮光膜
３ａ、３ａ’ 第１遮光膜の第１部分
３ｂ、３ｂ’ 第１遮光膜の第２部分
４ 酸化シリコン膜
５、５Ａ、５Ｂ、５Ｃ、５Ｄ、５Ｅ 第２遮光膜
５ａ、５Ａａ、５Ｂａ、５Ｃａ、５Ｄａ、５Ｅａ 第２
遮光膜の第１部分 ５ｂ、５Ａｂ、５Ｂｂ、５Ｃｂ、５Ｄｂ、５Ｅｂ 第２
遮光膜の第２部分 ５Ｅｃ 第２遮光膜の第３部分 ６ 酸化シリコン膜 ７、７’ 多結晶シリコン膜 ７ａ、７ａ’ ソース領域 ７ｂ、７ｂ’、７ｄ、７ｄ’ ＬＤＤ領域 ７ｃ、７ｃ’ チャネル領域 ７ｅ、７ｅ’ ドレイン領域 ８ ゲート絶縁膜 ９ ゲート線 ９ａ ゲート電極 １０ 第１層間絶縁膜 １１ データ線 １２ 第２層間絶縁膜 １３、１３’ ブラックマトリックス膜（第３遮光膜） １４ 第３層間絶縁膜 １５ 画素電極 １６、１６’ 第４遮光膜 ２０ 画素領域 ２１、２２ コンタクト孔 ３０、３０Ａ 薄膜トランジスタ・アレイ基板（ＴＦＴ
アレイ基板） ３０Ｂ、３０Ｃ 薄膜トランジスタ・アレイ基板（ＴＦ
Ｔアレイ基板） ３０Ｄ、３０Ｅ 薄膜トランジスタ・アレイ基板（ＴＦ
Ｔアレイ基板） ３０Ｆ、３０Ｇ 薄膜トランジスタ・アレイ基板（ＴＦ
Ｔアレイ基板） ３０Ｈ、３０Ｉ 薄膜トランジスタ・アレイ基板（ＴＦ
Ｔアレイ基板） ３１ 薄膜トランジスタ（ＴＦＴ） ４１ 内部配線 ５１ 外部端子 ６０ 薄膜トランジスタ・アレイ基板（ＴＦＴアレイ基
板） ６１ 画素マトリックス部 ６２ 駆動回路部
遮光膜の第１部分 ５ｂ、５Ａｂ、５Ｂｂ、５Ｃｂ、５Ｄｂ、５Ｅｂ 第２
遮光膜の第２部分 ５Ｅｃ 第２遮光膜の第３部分 ６ 酸化シリコン膜 ７、７’ 多結晶シリコン膜 ７ａ、７ａ’ ソース領域 ７ｂ、７ｂ’、７ｄ、７ｄ’ ＬＤＤ領域 ７ｃ、７ｃ’ チャネル領域 ７ｅ、７ｅ’ ドレイン領域 ８ ゲート絶縁膜 ９ ゲート線 ９ａ ゲート電極 １０ 第１層間絶縁膜 １１ データ線 １２ 第２層間絶縁膜 １３、１３’ ブラックマトリックス膜（第３遮光膜） １４ 第３層間絶縁膜 １５ 画素電極 １６、１６’ 第４遮光膜 ２０ 画素領域 ２１、２２ コンタクト孔 ３０、３０Ａ 薄膜トランジスタ・アレイ基板（ＴＦＴ
アレイ基板） ３０Ｂ、３０Ｃ 薄膜トランジスタ・アレイ基板（ＴＦ
Ｔアレイ基板） ３０Ｄ、３０Ｅ 薄膜トランジスタ・アレイ基板（ＴＦ
Ｔアレイ基板） ３０Ｆ、３０Ｇ 薄膜トランジスタ・アレイ基板（ＴＦ
Ｔアレイ基板） ３０Ｈ、３０Ｉ 薄膜トランジスタ・アレイ基板（ＴＦ
Ｔアレイ基板） ３１ 薄膜トランジスタ（ＴＦＴ） ４１ 内部配線 ５１ 外部端子 ６０ 薄膜トランジスタ・アレイ基板（ＴＦＴアレイ基
板） ６１ 画素マトリックス部 ６２ 駆動回路部
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H091 FA34Y FA35Y FB01 FC22
FC26 GA07 GA13 KA10 LA03
LA12 LA17 LA18 MA07
2H092 GA29 GA59 JA25 JA46 JB33
JB51 JB52 JB53 JB54 KA04
KA05 KA10 MA05 MA07 MA08
MA13 MA17 MA27 MA30 NA01
NA22 NA25 NA27 PA09 RA05
5F110 AA06 AA21 AA30 BB01 CC02
DD02 DD12 DD13 DD17 EE05
EE09 EE14 EE30 FF02 FF29
GG02 GG13 GG45 GG47 HL03
HL07 HL23 HM15 NN03 NN23
NN35 NN42 NN44 NN45 NN46
NN48 NN54 NN55 NN72 PP03
QQ11
Claims (25)
- 【請求項１】 透光性基板と、 前記透光性基板上でマトリックス状に配置された薄膜ト
ランジスタと、 前記透光性基板上で前記薄膜トランジスタのマトリック
スの行方向に沿って延在するゲート線と、 前記透光性基板上で前記薄膜トランジスタのマトリック
スの列方向に沿って延在し、且つ前記薄膜トランジスタ
のソース・ドレイン領域の一方に電気的に接続されたデ
ータ線と、 前記透光性基板上で画素領域に配置され、且つ前記薄膜
トランジスタのソース・ドレイン領域の他方に電気的に
接続された画素電極と、 前記薄膜トランジスタの活性層と重なるように前記透光
性基板と前記薄膜トランジスタとの間に設けられた第１
遮光膜と、 前記第１遮光膜と前記薄膜トランジスタとの間に設けら
れた、照射された光を吸収可能な第２遮光膜と、 前記透光性基板上で前記薄膜トランジスタのマトリック
スの列方向および列方向の各々に沿って延在し、且つ前
記薄膜トランジスタを覆う第３遮光膜とを備える薄膜ト
ランジスタ・アレイ基板。 - 【請求項２】 前記第２遮光膜が少なくとも前記薄膜ト
ランジスタのチャネル領域およびＬＤＤ領域の全体と重
なる部分を有する請求項１に記載の薄膜トランジスタ・
アレイ基板。 - 【請求項３】 前記第２遮光膜がシリコン膜またはシリ
コンを含む材料の膜で形成される請求項１または２に記
載の薄膜トランジスタ・アレイ基板。 - 【請求項４】 前記第２遮光膜が導電性を有すると共
に、前記第２遮光膜に定電圧を供給可能な構成を有して
いる請求項１〜３のいずれか１項に記載の薄膜トランジ
スタ・アレイ基板。 - 【請求項５】 前記第２遮光膜が導電性を有し且つ前記
ゲート線に電気的に接続される請求項１〜３のいずれか
１項に記載の薄膜トランジスタ・アレイ基板。 - 【請求項６】 前記第２遮光膜が不純物が導入されたシ
リコン膜からなる請求項４または５に記載の薄膜トラン
ジスタ・アレイ基板。 - 【請求項７】 前記ゲート線が前記薄膜トランジスタの
チャネル領域と重なるように配置されており、前記ゲー
ト線の前記チャネル領域との重なり部分が前記薄膜トラ
ンジスタのゲート電極として機能する請求項１〜６のい
ずれか１項に記載の薄膜トランジスタ・アレイ基板。 - 【請求項８】 前記ゲート線が前記薄膜トランジスタの
ゲート電極に電気的に接続されている請求項１〜６のい
ずれか１項に記載の薄膜トランジスタ・アレイ基板。 - 【請求項９】 前記第２遮光膜と前記薄膜トランジスタ
の活性層との間に存在する絶縁膜の厚さが、１００ｎｍ
〜５００ｎｍの範囲内にある請求項１〜８のいずれか１
項に記載の薄膜トランジスタ・アレイ基板。 - 【請求項１０】 前記第２遮光膜と前記薄膜トランジス
タの活性層との間に存在する絶縁膜の厚さが、１５０ｎ
ｍ〜３００ｎｍの範囲内にある請求項１〜８のいずれか
１項に記載の薄膜トランジスタ・アレイ基板。 - 【請求項１１】 マトリックス状に配置された前記薄膜
トランジスタを含む画素マトリックス部に加えて、薄膜
トランジスタを含む駆動回路部が形成されており、前記
画素マトリックス部の薄膜トランジスタには前記第２遮
光膜が設けられており、前記駆動回路部の薄膜トランジ
スタには前記第２遮光膜が設けられていない請求項１〜
１０のいずれか１項に記載の薄膜トランジスタ・アレイ
基板。 - 【請求項１２】 請求項１〜１１のいずれか１項に記載
の薄膜トランジスタ・アレイ基板と、 前記薄膜トランジスタ・アレイ基板に対向して配置され
た対向基板と、 前記薄膜トランジスタ・アレイ基板と前記対向基板との
間に設けられた液晶層とを備えるアクティブマトリック
ス型液晶表示装置。 - 【請求項１３】 透光性基板と、 前記透光性基板上でマトリックス状に配置された薄膜ト
ランジスタと、 前記透光性基板上で前記薄膜トランジスタのマトリック
スの行方向に沿って延在するゲート線と、 前記透光性基板上で前記薄膜トランジスタのマトリック
スの列方向に沿って延在し、且つ前記薄膜トランジスタ
のソース・ドレイン領域の一方に電気的に接続されたデ
ータ線と、 前記透光性基板上で画素領域に配置され、且つ前記薄膜
トランジスタのソース・ドレイン領域の他方に電気的に
接続された画素電極と、 前記薄膜トランジスタの活性層と重なるように前記透光
性基板と前記薄膜トランジスタとの間に設けられた第１
遮光膜と、 前記透光性基板上で前記薄膜トランジスタのマトリック
スの列方向および列方向の各々に沿って延在し、且つ前
記薄膜トランジスタを覆う第３遮光膜と、 前記薄膜トランジスタと前記第３遮光膜との間に設けら
れた、照射された光を吸収可能な第４遮光膜とを備える
薄膜トランジスタ・アレイ基板。 - 【請求項１４】 前記第４遮光膜が少なくとも前記薄膜
トランジスタのチャネル領域およびＬＤＤ領域の全体と
重なる部分を有する請求項１３に記載の薄膜トランジス
タ・アレイ基板。 - 【請求項１５】 前記第４遮光膜がシリコン膜またはシ
リコンを含む材料の膜で形成される請求項１３または１
４に記載の薄膜トランジスタ・アレイ基板。 - 【請求項１６】 前記第４遮光膜が導電性を有すると共
に、前記第４遮光膜に定電圧を供給可能な構成を有して
いる請求項１３〜１５のいずれか１項に記載の薄膜トラ
ンジスタ・アレイ基板。 - 【請求項１７】 前記第４遮光膜が導電性を有し且つ前
記ゲート線に電気的に接続される請求項１３〜１５のい
ずれか１項に記載の薄膜トランジスタ・アレイ基板。 - 【請求項１８】 前記第４遮光膜が不純物が導入された
シリコン膜からなる請求項１６または１７に記載の薄膜
トランジスタ・アレイ基板。 - 【請求項１９】 前記ゲート線が前記薄膜トランジスタ
のチャネル領域と重なるように配置されており、前記ゲ
ート線の前記チャネル領域との重なり部分が前記薄膜ト
ランジスタのゲート電極として機能する請求項１３〜１
８のいずれか１項に記載の薄膜トランジスタ・アレイ基
板。 - 【請求項２０】 前記ゲート線が前記薄膜トランジスタ
のゲート電極に電気的に接続される請求項１３〜１８の
いずれか１項に記載の薄膜トランジスタ・アレイ基板。 - 【請求項２１】 前記第１遮光膜と前記薄膜トランジス
タとの間に、照射された光を吸収可能な第２遮光膜をさ
らに備えている請求項１３〜２０のいずれか１項に記載
の薄膜トランジスタ・アレイ基板。 - 【請求項２２】 前記第２遮光膜と前記薄膜トランジス
タの活性層との間に存在する絶縁膜の厚さが、１００ｎ
ｍ〜５００ｎｍの範囲内にある請求項２１に記載の薄膜
トランジスタ・アレイ基板。 - 【請求項２３】 前記第２遮光膜と前記薄膜トランジス
タの活性層との間に存在する絶縁膜の厚さが、１５０ｎ
ｍ〜３００ｎｍの範囲内にある請求項２１に記載の薄膜
トランジスタ・アレイ基板。 - 【請求項２４】 マトリックス状に配置された前記薄膜
トランジスタを含む画素マトリックス部に加えて、薄膜
トランジスタを含む駆動回路部が形成されており、前記
画素マトリックス部の薄膜トランジスタには前記第２遮
光膜が設けられており、前記駆動回路部の薄膜トランジ
スタには前記第２遮光膜が設けられていない請求項２１
〜２３のいずれか１項に記載の薄膜トランジスタ・アレ
イ基板。 - 【請求項２５】 請求項１３〜２４のいずれか１項に記
載の薄膜トランジスタ・アレイ基板と、 前記薄膜トランジスタ・アレイ基板に対向して配置され
た対向基板と、 前記薄膜トランジスタ・アレイ基板と前記対向基板との
間に設けられた液晶層とを備えるアクティブマトリック
ス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002226054A JP3605823B2 (ja) | 2001-08-03 | 2002-08-02 | 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001235699 | 2001-08-03 | ||
| JP2001-235699 | 2001-08-03 | ||
| JP2002226054A JP3605823B2 (ja) | 2001-08-03 | 2002-08-02 | 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004123080A Division JP3767696B2 (ja) | 2001-08-03 | 2004-04-19 | 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003131261A true JP2003131261A (ja) | 2003-05-08 |
| JP3605823B2 JP3605823B2 (ja) | 2004-12-22 |
Family
ID=26619877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002226054A Expired - Lifetime JP3605823B2 (ja) | 2001-08-03 | 2002-08-02 | 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3605823B2 (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051223A (ja) * | 2003-07-11 | 2005-02-24 | Nec Corp | 薄膜トランジスタ、ｔｆｔ基板、液晶表示装置、及び、薄膜トランジスタの製造方法 |
| JP2005159115A (ja) * | 2003-11-27 | 2005-06-16 | Nec Corp | 薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置 |
| JP2005223015A (ja) * | 2004-02-03 | 2005-08-18 | Nec Corp | 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置 |
| US6933241B2 (en) | 2002-06-06 | 2005-08-23 | Nec Corporation | Method for forming pattern of stacked film |
| JP2005251911A (ja) * | 2004-03-03 | 2005-09-15 | Seiko Epson Corp | 半導体装置、電気光学装置および電子機器 |
| JP2005340775A (ja) * | 2004-05-28 | 2005-12-08 | Samsung Sdi Co Ltd | 薄膜トランジスタ及びその製造方法と、薄膜トランジスタを含む平板表示装置及びその製造方法 |
| US7123314B2 (en) | 2003-07-11 | 2006-10-17 | Nec Corporation | Thin-film transistor with set trap level densities, and method of manufactures |
| US7303945B2 (en) | 2002-06-06 | 2007-12-04 | Nec Corporation | Method for forming pattern of stacked film and thin film transistor |
| JP2010054769A (ja) * | 2008-08-28 | 2010-03-11 | Sony Corp | 表示装置、表示装置の製造方法、投射型表示装置および電子機器 |
| WO2011074338A1 (ja) * | 2009-12-17 | 2011-06-23 | シャープ株式会社 | 半導体装置、アクティブマトリクス基板、及び表示装置 |
| US7982386B2 (en) | 2006-11-10 | 2011-07-19 | Samsung Mobile Display Co., Ltd. | Organic light emitting display device with opaque electrodes |
| JP2011170385A (ja) * | 2004-02-06 | 2011-09-01 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
| WO2014013961A1 (ja) * | 2012-07-19 | 2014-01-23 | シャープ株式会社 | 液晶表示装置 |
| US8659713B2 (en) | 2010-06-02 | 2014-02-25 | Mitsubishi Electric Corporation | Active matrix substrate and liquid crystal device |
| KR20170085070A (ko) * | 2014-11-11 | 2017-07-21 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 이중 게이트 구조를 기반으로 한 저온 폴리 실리콘 박막 트랜지스터 및 그 제조 방법 |
| US10088727B2 (en) | 2015-10-29 | 2018-10-02 | Seiko Epson Corporation | Liquid crystal device and electronic apparatus |
| JP2019117264A (ja) * | 2017-12-27 | 2019-07-18 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| CN111883546A (zh) * | 2020-09-04 | 2020-11-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
| US10914996B2 (en) | 2018-10-08 | 2021-02-09 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2021071513A (ja) * | 2019-10-29 | 2021-05-06 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法および電子機器 |
| JP7119564B2 (ja) | 2018-05-17 | 2022-08-17 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
| US11830881B2 (en) | 2020-09-04 | 2023-11-28 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate, manufacturing method thereof, and display panel |
-
2002
- 2002-08-02 JP JP2002226054A patent/JP3605823B2/ja not_active Expired - Lifetime
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7303945B2 (en) | 2002-06-06 | 2007-12-04 | Nec Corporation | Method for forming pattern of stacked film and thin film transistor |
| US7781837B2 (en) | 2002-06-06 | 2010-08-24 | Nec Corporation | Stacked film including a semiconductor film having a taper angle, and thin film transistor including the stacked film |
| US7317227B2 (en) | 2002-06-06 | 2008-01-08 | Nec Corporation | Method for forming pattern of stacked film |
| US6933241B2 (en) | 2002-06-06 | 2005-08-23 | Nec Corporation | Method for forming pattern of stacked film |
| US7123314B2 (en) | 2003-07-11 | 2006-10-17 | Nec Corporation | Thin-film transistor with set trap level densities, and method of manufactures |
| JP2005051223A (ja) * | 2003-07-11 | 2005-02-24 | Nec Corp | 薄膜トランジスタ、ｔｆｔ基板、液晶表示装置、及び、薄膜トランジスタの製造方法 |
| JP2005159115A (ja) * | 2003-11-27 | 2005-06-16 | Nec Corp | 薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置 |
| JP4645022B2 (ja) * | 2003-11-27 | 2011-03-09 | 日本電気株式会社 | 薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置 |
| JP2005223015A (ja) * | 2004-02-03 | 2005-08-18 | Nec Corp | 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置 |
| JP4529170B2 (ja) * | 2004-02-03 | 2010-08-25 | 日本電気株式会社 | 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置 |
| JP2011170385A (ja) * | 2004-02-06 | 2011-09-01 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
| JP2005251911A (ja) * | 2004-03-03 | 2005-09-15 | Seiko Epson Corp | 半導体装置、電気光学装置および電子機器 |
| JP4677727B2 (ja) * | 2004-03-03 | 2011-04-27 | セイコーエプソン株式会社 | 半導体装置、電気光学装置および電子機器 |
| JP2005340775A (ja) * | 2004-05-28 | 2005-12-08 | Samsung Sdi Co Ltd | 薄膜トランジスタ及びその製造方法と、薄膜トランジスタを含む平板表示装置及びその製造方法 |
| US7554118B2 (en) | 2004-05-28 | 2009-06-30 | Samsung Mobile Display Co., Ltd. | Thin film transistor, flat panel display having the same and a method of fabricating each |
| US7982386B2 (en) | 2006-11-10 | 2011-07-19 | Samsung Mobile Display Co., Ltd. | Organic light emitting display device with opaque electrodes |
| JP2010054769A (ja) * | 2008-08-28 | 2010-03-11 | Sony Corp | 表示装置、表示装置の製造方法、投射型表示装置および電子機器 |
| US8648397B2 (en) | 2009-12-17 | 2014-02-11 | Sharp Kabushiki Kaisha | Semiconductor device, active matrix substrate and display device |
| WO2011074338A1 (ja) * | 2009-12-17 | 2011-06-23 | シャープ株式会社 | 半導体装置、アクティブマトリクス基板、及び表示装置 |
| US8659713B2 (en) | 2010-06-02 | 2014-02-25 | Mitsubishi Electric Corporation | Active matrix substrate and liquid crystal device |
| WO2014013961A1 (ja) * | 2012-07-19 | 2014-01-23 | シャープ株式会社 | 液晶表示装置 |
| KR102080732B1 (ko) * | 2014-11-11 | 2020-02-24 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 이중 게이트 구조를 기반으로 한 저온 폴리 실리콘 박막 트랜지스터 및 그 제조 방법 |
| KR20170085070A (ko) * | 2014-11-11 | 2017-07-21 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 이중 게이트 구조를 기반으로 한 저온 폴리 실리콘 박막 트랜지스터 및 그 제조 방법 |
| JP2017534187A (ja) * | 2014-11-11 | 2017-11-16 | 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | デュアルゲート構造の低温多結晶シリコン薄膜トランジスタ及びその製造方法 |
| US10088727B2 (en) | 2015-10-29 | 2018-10-02 | Seiko Epson Corporation | Liquid crystal device and electronic apparatus |
| JP2019117264A (ja) * | 2017-12-27 | 2019-07-18 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| US10620494B2 (en) | 2017-12-27 | 2020-04-14 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP7119564B2 (ja) | 2018-05-17 | 2022-08-17 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
| US10914996B2 (en) | 2018-10-08 | 2021-02-09 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2021071513A (ja) * | 2019-10-29 | 2021-05-06 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法および電子機器 |
| CN111883546A (zh) * | 2020-09-04 | 2020-11-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
| US11830881B2 (en) | 2020-09-04 | 2023-11-28 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate, manufacturing method thereof, and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3605823B2 (ja) | 2004-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3605823B2 (ja) | 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置 | |
| US7027109B2 (en) | TFT array substrate and active-matrix addressing liquid-crystal display device | |
| JP3503685B2 (ja) | 液晶表示装置及びその製造方法 | |
| US6452241B1 (en) | Thin film transistor for use in liquid crystal display device and method for manufacturing the same | |
| KR100194926B1 (ko) | 구동회로 일체형 액정표시소자 및 제조방법 | |
| JP2004151546A (ja) | アクティブマトリクス基板および表示装置 | |
| US20090147203A1 (en) | Active matrix type liquid crystal display having aluminum and silver metal layers | |
| US6449022B1 (en) | Liquid crystal display | |
| US6630972B1 (en) | Transmission liquid crystal panel to block ray of light toward thin film transistors with a light blocking film | |
| JP2007192974A (ja) | 電気光学装置及びその製造方法、並びに導電層の接続構造 | |
| JP4645022B2 (ja) | 薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置 | |
| JP2005043898A (ja) | 液晶表示装置及びこれに含まれる表示板の製造方法 | |
| JP2005045017A (ja) | アクティブマトリクス基板およびそれを備えた表示装置 | |
| JP3767696B2 (ja) | 薄膜トランジスタ・アレイ基板およびアクティブマトリックス型液晶表示装置 | |
| JP2000356787A (ja) | 液晶表示装置 | |
| JP2010003874A (ja) | 薄膜トランジスタの製造方法 | |
| JP2003307725A (ja) | 液晶表示装置およびその製造方法 | |
| KR101338108B1 (ko) | 액정표시장치의 제조방법 | |
| KR100380894B1 (ko) | Ｔｆｔ로 복귀하는 광의 광량을 감소시킬 수 있는액정표시장치 및 그의 제조방법 | |
| JP2005241910A (ja) | 薄膜トランジスタアレイ基板、それを用いた液晶パネルおよび液晶プロジェクタ | |
| JP2000196094A (ja) | 薄膜トランジスタ基板および液晶表示装置 | |
| JP2003229573A (ja) | 半導体装置およびその製造方法 | |
| JP2001209067A (ja) | 液晶表示装置 | |
| JPH11121755A (ja) | 薄膜半導体装置 | |
| JP2003179235A (ja) | 液晶表示装置用の薄膜トランジスタ及びアクテイブマトリクス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040926 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3605823 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |