JP2010003874A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2010003874A JP2010003874A JP2008161385A JP2008161385A JP2010003874A JP 2010003874 A JP2010003874 A JP 2010003874A JP 2008161385 A JP2008161385 A JP 2008161385A JP 2008161385 A JP2008161385 A JP 2008161385A JP 2010003874 A JP2010003874 A JP 2010003874A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- film transistor
- manufacturing
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】結晶粒界が大きく電気的特性の向上したTFTを、コスト上昇を抑制しつつ形成する。
【解決手段】平坦な表面を有する基板10の該表面上に、高熱伝導性を有する材料からなる熱伝導層37を形成する第1の工程と、熱伝導層37を、熱伝導層37の少なくとも一部が表面に対して傾斜する傾斜部38となるようにパターニングする第2の工程と、少なくとも傾斜部38を覆うように、基板10上に非晶質シリコン層32を形成する第3の工程と、非晶質シリコン層32をレーザーアニールにより結晶化して多結晶シリコン層34を形成する第4の工程と、多結晶シリコン層34上に、平面視で傾斜部38と少なくとも一部が重なるようにゲート電極42を形成する第5の工程と、を有することを特徴とする薄膜トランジスタの製造方法。
【選択図】図2
【解決手段】平坦な表面を有する基板10の該表面上に、高熱伝導性を有する材料からなる熱伝導層37を形成する第1の工程と、熱伝導層37を、熱伝導層37の少なくとも一部が表面に対して傾斜する傾斜部38となるようにパターニングする第2の工程と、少なくとも傾斜部38を覆うように、基板10上に非晶質シリコン層32を形成する第3の工程と、非晶質シリコン層32をレーザーアニールにより結晶化して多結晶シリコン層34を形成する第4の工程と、多結晶シリコン層34上に、平面視で傾斜部38と少なくとも一部が重なるようにゲート電極42を形成する第5の工程と、を有することを特徴とする薄膜トランジスタの製造方法。
【選択図】図2
Description
本発明は薄膜トランジスタの製造方法に関する。
液晶表示装置等のFPD(平面表示装置)においては、駆動用の回路等をTFT(薄膜トランジスタ)を用いて構成する場合が多い。TFTは、基板上に島状にパターニングされた半導体層をチャネル領域として用いるトランジスタであり、該半導体層の形成材料としては、非晶質シリコン(アモルファスシリコン)または多結晶シリコン(ポリシリコン)が一般的に用いられている。多結晶シリコンは、非晶質シリコンに比べて移動度等の電気的特性が優れている。しかし、CVD法等で形成する場合、基板を1000度以上の高温に晒す必要があるため、使用できる基板が石英などに限定され、コスト上昇要因となる。そのため、近年は、低温で成膜可能な非晶質シリコン層を通常のガラス基板上に形成した後、レーザー光の照射等により該非晶質シリコン層をアニールして該非晶質シリコン層を多結晶化する手法が検討されている。
かかる手法で形成された多結晶シリコン層(いわゆる低温ポリシリコン)は、該シリコンの結晶粒径を拡大することにより電気的特性を向上できることが知られている。そのため、例えば特許文献1では、熱伝導率の異なる2種類の膜、具体的には酸化シリコン膜と窒化シリコン膜をストライプ状又はモザイク状に交互に配列してなる下地絶縁膜上に非晶質シリコン層を形成した後にレーザー光を照射する手法が開示されている。
しかし、上述の手法は基板上に酸化シリコン膜と窒化シリコン膜を交互に形成するため工程数が増加し、コスト上昇要因となり得るという課題がある。
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
[適用例1]平坦な表面を有する基板の該表面上に、高熱伝導性を有する材料からなる熱伝導層を形成する第1の工程と、上記熱伝導層を、該熱伝導層の少なくとも一部が上記表面に対して傾斜する傾斜部となるようにパターニングする第2の工程と、少なくとも上記傾斜部を覆うように、上記基板上に非晶質シリコン層を形成する第3の工程と、上記非晶質シリコン層をレーザーアニールにより結晶化して多結晶シリコン層を形成する第4の工程と、上記多結晶シリコン層上に、平面視で上記傾斜部と少なくとも一部が重なるようにゲート電極を形成する第5の工程と、を有することを特徴とする薄膜トランジスタの製造方法。
このような製造方法によれば、上記レーザーアニール時の熱の伝導方向の違いを利用して、上記傾斜部上に形成される多結晶シリコン層の粒径を拡大できる。したがって、より移動度の向上した多結晶シリコン層を形成でき、より電気的特性の向上した薄膜トランジスタを形成できる。
[適用例2]上述の薄膜トランジスタの製造方法であって、上記高熱伝導性を有する材料は金属であり、上記第2の工程は上記熱伝導層を複数の島状にパターニングする工程であることを特徴とする薄膜トランジスタの製造方法。
このような製造方法によれば、上記熱伝導層の熱伝導性を向上でき、上述の伝導方向の違いによる粒径の拡大効果をより一層発揮できる。したがって、より一層移動度の向上した多結晶シリコン層を形成でき、より一層電気的特性の向上した薄膜トランジスタを形成できる。
[適用例3]上述の薄膜トランジスタの製造方法であって、上記第2の工程は、上記傾斜部が上記表面に対して10度以下の傾斜を有するようにパターニングする工程であることを特徴とする薄膜トランジスタの製造方法。
このような製造方法によれば、上述の伝導方向の違いによる粒径の拡大効果をより一層発揮できる。したがって、より一層移動度の向上した多結晶シリコン層を形成でき、より一層電気的特性の向上した薄膜トランジスタを形成できる。
[適用例4]上述の薄膜トランジスタの製造方法であって、上記第1の工程は、層厚が50nm乃至250nmの上記熱伝導層を形成する工程であることを特徴とする薄膜トランジスタの製造方法。
このような製造方法によれば、上述の伝導方向の違いによる粒径の拡大効果をより一層発揮できる。したがって、より一層移動度の向上した多結晶シリコン層を形成でき、より一層電気的特性の向上した薄膜トランジスタを形成できる。
[適用例5]上述の薄膜トランジスタの製造方法であって、上記第5の工程は、島状にパターニングされた上記多結晶シリコン層上に上記ゲート電極を形成する工程であり、かつ、上記ゲート電極と上記多結晶シリコン層とが重なる領域が、平面視で上記傾斜部と上記多結晶シリコン層とが重なる領域に含まれるように上記ゲート電極を形成する工程であることを特徴とする薄膜トランジスタの製造方法。
このような製造方法によれば、上記薄膜トランジスタのチャネル領域の全体を、上述の粒径の拡大効果が発揮される領域内に収めることができる。したがって、より一層電気的特性の向上した薄膜トランジスタを形成できる。
[適用例6]上述の製造方法により製造された薄膜トランジスタを備えることを特徴とする電気光学装置。
このような構成によれば、高品質の電気光学装置を実現することができる。
[適用例7]上述の電気光学装置を備えることを特徴とする電子機器。
このような構成によれば、高品質の電子機器を実現することができる。
以下、図面を参照し、薄膜トランジスタ(以下、「TFT」と称する。)の製造方法の実施形態について説明する。なお、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。
(第1の実施形態)
図1は、本実施形態の製造方法の対象となるTFTの概略を示す摸式平面図である。図示するように、TFTは島状にパターニングされた多結晶シリコン層34と、該多結晶シリコン層の一部領域上に形成されたゲート電極42、及び該ゲート電極の両側に形成されたソース電極46及びドレイン電極47等からなる。なお、図1(及び後述する図6(b)と図7(b))においては、基板10、第1の層間絶縁層51、ゲート絶縁層50、第2の層間絶縁層52の4要素(以上、図4(d)参照)の図示を省略している。
図1は、本実施形態の製造方法の対象となるTFTの概略を示す摸式平面図である。図示するように、TFTは島状にパターニングされた多結晶シリコン層34と、該多結晶シリコン層の一部領域上に形成されたゲート電極42、及び該ゲート電極の両側に形成されたソース電極46及びドレイン電極47等からなる。なお、図1(及び後述する図6(b)と図7(b))においては、基板10、第1の層間絶縁層51、ゲート絶縁層50、第2の層間絶縁層52の4要素(以上、図4(d)参照)の図示を省略している。
ソース電極46とドレイン電極47とを結ぶ方向がX方向であり、ゲート電極42が延在する方向がY方向である。Z方向は、後述する基板10(図2参照)に垂直な方向である。多結晶シリコン層34とゲート電極42とが重なる領域がチャネル領域40である。そして、該チャネル領域のX方向に隣り合う領域が、ソース領域44及びドレイン領域45である。
チャネル領域40と平面視で重なるよう、に熱伝導層としての金属層37が形成されている。本実施形態にかかるTFTの製造方法は、チャネル領域40の下地に金属層37を形成することで、多結晶シリコン層34の結晶粒径を増加させるものである。以下、本実施形態にかかるTFTの製造方法を説明する。なお、上記「平面視」とは、基板10の表面(TFTが形成される側の面)をZ方向から見ることを意味する。
図2〜図4は、本実施形態にかかるTFTの製造方法を示す工程断面図であり、図1のA−A’線における断面をY方向から見た状態を示している。以下、工程毎に説明する。
まず、図2(a)に示すように、第1の工程として、基板10上に熱伝導層としてのMo(モリブデン)からなる金属層37を形成する。形成方法はスパッタ法が好ましい。金属層37の形成材料は高熱伝導性及び高耐熱性を有する材料が好ましく、Moの他にCr(クロム)等を用いることができる。金属層37の層厚は50nm〜250nmが好ましい。かかる層厚であれば、後述する第4の工程において、より一層結晶粒径の拡大された多結晶シリコン層34(図4(d)参照)を形成できる。
そして、金属層37を形成後、該金属層上にフォトレジスト層29を形成する。本実施形態におけるフォトレジスト層29はポジレジスト層であるが、後述する露光マスクとしての光強度差マスク20を変えることによりネガレジストを用いることもできる。
まず、図2(a)に示すように、第1の工程として、基板10上に熱伝導層としてのMo(モリブデン)からなる金属層37を形成する。形成方法はスパッタ法が好ましい。金属層37の形成材料は高熱伝導性及び高耐熱性を有する材料が好ましく、Moの他にCr(クロム)等を用いることができる。金属層37の層厚は50nm〜250nmが好ましい。かかる層厚であれば、後述する第4の工程において、より一層結晶粒径の拡大された多結晶シリコン層34(図4(d)参照)を形成できる。
そして、金属層37を形成後、該金属層上にフォトレジスト層29を形成する。本実施形態におけるフォトレジスト層29はポジレジスト層であるが、後述する露光マスクとしての光強度差マスク20を変えることによりネガレジストを用いることもできる。
次に、図2(b)に示すように、遮光層22と半透過層23とを組み合わせた光強度差マスク20を用いて、フォトレジスト層29に露光処理、すなわち紫外線28の照射処理を施す。該露光処理において、半透過層23のみを介して露光される領域、すなわち上記光強度差マスクとは重なるが、上記遮光層とは重ならない領域が、将来的に上述の傾斜部38(図3(a)参照)が形成される領域である。
次に、図2(c)に示すように、露光後のフォトレジスト層29に現像処理を施してパターニングする。上述の露光処理において、平面視で遮光層22と重なっていた領域のフォトレジスト層29は残り、平面視で光強度差マスク20と重なっていなかった領域のフォトレジスト層29は除去される。そして、上述の将来的に傾斜部38(図3(a)参照)が形成される領域では、フォトレジスト層29が、上述のフォトレジスト層29が残る領域と除去される領域との中間程度に露光されているため、傾斜したフォトレジスト層29が形成される。
次に、図3(a)に示すように、酸素含有ガスのプラズマ33により金属層37をドライエッチングしてパターニングする。該ドライエッチングはフォトレジスト層29のエッチングレートと金属層37のエッチングレートとの差が逆転する条件、すなわち金属層37のエッチングレートよりフォトレジスト層29のエッチングレートの方が高い条件で行う必要がある。したがって、上述するように酸素を含む反応ガスを用いたドライエッチングが好ましい。
なお、フォトレジスト層29の形成から金属層37のパターニングまでが第2の工程である。上述したように、将来的に傾斜部38が形成される領域のフォトレジスト層29は傾斜している。したがって、上述のエッチング処理において金属層37も傾斜部を有するようにエッチングされる。その結果、金属層37に傾斜部38が形成される。なお、金属層37のパターニング後、フォトレジスト層29の剥離(除去)処理を実施する。
なお、フォトレジスト層29の形成から金属層37のパターニングまでが第2の工程である。上述したように、将来的に傾斜部38が形成される領域のフォトレジスト層29は傾斜している。したがって、上述のエッチング処理において金属層37も傾斜部を有するようにエッチングされる。その結果、金属層37に傾斜部38が形成される。なお、金属層37のパターニング後、フォトレジスト層29の剥離(除去)処理を実施する。
傾斜部38の基板10に対する角度すなわち傾斜角は、5度〜15度の範囲内であることが好ましく、5度〜10度の範囲内であることがより一層好ましい。かかる角度であれば、後述する第4の工程において、より一層結晶粒径の拡大された多結晶シリコン層34(図4(d)参照)を形成できる。一方で、将来的に形成されるチャネル領域40(図1参照)を、傾斜部38に収めることが好ましい。言い換えると、該傾斜部のX方向の長さが、将来的に形成されるゲート電極42(図1参照)の図1に示すX方向の長さ、すなわちチャネル長と略同一となるように形成することが好ましい。ここで、TFTの一般的なチャネル長は1μm〜3μmである。金属層37の層厚を150nmとして、上述の傾斜角を5度とした場合に傾斜部38の長さは1.72μmとなり、一般的なTFTのチャネル領域と略一致させることができる。したがって、上述のフォトレジスト層29の露光条件と上述の第2の工程としての金属層37のエッチング条件とは、5度〜10度の範囲内の傾斜角を有する傾斜部38が形成されるように定めることが必要となる。
また、光強度差マスク20の、半透過層23のみを介して露光される領域のX方向の長さも、基板10上に将来的に形成されるTFTのチャネル長と略同一となるように設定することが好ましい。
また、光強度差マスク20の、半透過層23のみを介して露光される領域のX方向の長さも、基板10上に将来的に形成されるTFTのチャネル長と略同一となるように設定することが好ましい。
次に、図3(b)に示すように、基板10上全面に、第1の層間絶縁層51を形成し、該第1の層間絶縁層上に第3の工程として非晶質シリコン層32を形成する。
次に、図3(c)に示すように、第4の工程として非晶質シリコン層32にレーザー光35を照射する。そしてかかる照射により、非晶質シリコン層32を溶融再結晶化して、多結晶シリコン層34を形成する。
レーザー光35としては、エキシマレーザー、グリーンレーザー(YAG2ωやYVO42ω)、固体レーザー、ガスレーザーなど種々のものが使用できるが、中でも波長が308nmのXeClエキシマレーザーや、波長が532nmのグリーンレーザーが好ましい。特に、波長が308nmのXeClエキシマレーザー光の場合、パルス幅が20〜30ns、エネルギー密度が0.4〜1.5J/cm2となるように照射すると、非晶質シリコン層32に吸収される比率が向上するため効率的である。
レーザー光35としては、エキシマレーザー、グリーンレーザー(YAG2ωやYVO42ω)、固体レーザー、ガスレーザーなど種々のものが使用できるが、中でも波長が308nmのXeClエキシマレーザーや、波長が532nmのグリーンレーザーが好ましい。特に、波長が308nmのXeClエキシマレーザー光の場合、パルス幅が20〜30ns、エネルギー密度が0.4〜1.5J/cm2となるように照射すると、非晶質シリコン層32に吸収される比率が向上するため効率的である。
次に、図4(a)に示すように、多結晶シリコン層34をフォトリソグラフィー法によりパターニングする。本実施形態では、該パターニングは、多結晶シリコン層34が傾斜部38と平面視で重なる領域、及び該領域からX方向に延在する領域に残るように行う。該パターニングは、多結晶シリコン層34と傾斜部38とが平面視で重なる領域が形成されればよい。したがって、傾斜部38を大きく(広く)形成した場合は、多結晶シリコン層34の全てが平面視で傾斜部38の形成領域内に収まるようにパターニングしてもよい。
次に、図4(b)に示すように、多結晶シリコン層34を覆うように、基板10上全面にゲート絶縁層50を形成する。ゲート絶縁層50の材質は第1の層間絶縁層51と同様に例えばSiO2等を用いる。形成方法も第1の層間絶縁層51と同様にCVD法が好ましい。そして、第5の工程として、該ゲート絶縁層上にゲート電極42を形成する。ゲート電極42は後述する走査線102(図8参照)の一部であり、Al(アルミニウム)等の低抵抗の金属層をパターニングして形成する。図1に示すように、ゲート電極42はY方向に延在している。したがって、本実施形態においては、X方向を長手方向とする多結晶シリコン層34と交差するように形成される。多結晶シリコン層34のうち、ゲート電極42と平面視で重なる領域がチャネル領域40となり、該チャネル領域とX方向に隣り合う領域がソース領域44(図1参照)及びドレイン領域45(図1参照)となる。
ここで、本実施形態においては、ゲート電極42と多結晶シリコン層34とが重なる領域、すなわちチャネル領域40が平面視で傾斜部38内に収まるように形成する。したがって、上述の金属層37をパターニングする工程(第2の工程)において、傾斜部38の形状が将来的に形成されるチャネル領域40よりも大きくなるように、該金属層をパターニングする必要がある。また、多結晶シリコン層34をパターニングする工程においても、将来的にチャネル領域40となる部分が平面視で傾斜部38と重なるように、該多結晶シリコン層をパターニングする必要がある。
次に、図4(c)に示すように、基板10上に第2の層間絶縁層52を形成する。該第2の層間絶縁層の材質は第1の層間絶縁層51と同様に例えばSiO2等を用いる。形成方法も第1の層間絶縁層51と同様にCVD法が好ましい。そして、該第2の層間絶縁層の一部をフォトリソグラフィー法により選択的に除去して、ソース領域44の一部、及びドレイン領域45の一部を露出させるコンタクトホール(符号なし)を形成する。
次に、図4(d)に示すように、基板10上全面に形成されたAl等の導電材料層をパターニングしてソース電極46及びドレイン電極47を形成する。
以上の工程により、高熱伝導性を有する材料で形成された傾斜部38上で、非晶質シリコン層32を溶融再結晶化させて得た多結晶シリコン層34内に形成されたチャネル領域40を有するTFTを得ることができる。上述の手法で得られた多結晶シリコン層34は、平坦な領域上で非晶質シリコン層32を溶融再結晶化させて得た多結晶シリコン層34と比べて結晶粒径が増大している。かかる結晶粒径が大きな多結晶シリコン層34は移動度等の電気的特性が向上している。したがって、本実施形態にかかる製造方法で得られたTFTは電気的特性が向上しており、かかるTFTを備える電気光学装置は表示品質等が向上している。
図5は、上述の溶融再結晶化時の熱の伝導方向等を示す図である。図示するように、基板10上には傾斜部38を有する金属層37が形成され、該金属層上には第1の層間絶縁層51を介して非晶質シリコン層32が形成されている。かかる非晶質シリコン層32にレーザー光(不図示)を走査するように照射すると、局所的に生じる核36を中心に同心円状に結晶化が進む。
その際、白抜き矢印で示す熱の主伝導方向(熱が最も多く逃げる方向)が、傾斜部38と該傾斜部以外の領域とでは異なる。すなわち、傾斜部38以外の平坦な領域では、熱の逃げ方が主に縦方向のため、縦方向の結晶成長が促進される。一方、傾斜部38では、熱が斜め方向に逃げるため、横方向の結晶成長の因子も含むことになり、横方向の結晶成長が促進されて、結果として傾斜部38の結晶粒径が拡大する。したがって、本実施形態にかかる製造方法によれば、平坦な領域で溶融再結晶化を行って得られる多結晶シリコン層34を用いて形成されたTFTに比べて電気的特性の向上したTFTを得ることができる。
(第2の実施形態)
続いて、第2の実施形態として、ゲート電極42が傾斜部38よりも広くパターニングされたTFT、すなわちチャネル領域のX方向の長さが傾斜部38のX方向の長さよりも長いTFTを図6に示す。図6(b)は平面図であり、図6(a)は図6(b)に示すB−B’線における断面図である。なお、製造方法は、上述の第1の実施形態に示す方法と同一であり、TFTを構成する要素も第1の実施形態で得られたTFTと同一である。そこで、共通する構成要素には同一の符号を付与し、説明の記載は一部省略する。
続いて、第2の実施形態として、ゲート電極42が傾斜部38よりも広くパターニングされたTFT、すなわちチャネル領域のX方向の長さが傾斜部38のX方向の長さよりも長いTFTを図6に示す。図6(b)は平面図であり、図6(a)は図6(b)に示すB−B’線における断面図である。なお、製造方法は、上述の第1の実施形態に示す方法と同一であり、TFTを構成する要素も第1の実施形態で得られたTFTと同一である。そこで、共通する構成要素には同一の符号を付与し、説明の記載は一部省略する。
本実施形態のTFTは、傾斜部38の基板10に対する角度を一定とした場合、金属層37の層厚を、第1の実施形態で得られるTFTに比べて薄くできるという効果がある。また、金属層37の層厚を第1の実施形態で得られるTFTと同一とした場合、傾斜部38の上記角度の許容範囲を拡大できるという効果がある。したがって、電気的特性の若干の低下と引き換えに製造コストを低減できる。また、TFTの平面形状の拡大にも対応できる。
(第3の実施形態)
続いて、第3の実施形態として、ゲート電極42が傾斜部38よりも狭くパターニングされたTFT、すなわち傾斜部38のX方向の長さがチャネル領域のX方向の長さよりも短いTFTを図7に示す。図7(b)は平面図であり、図7(a)は図7(b)に示すC−C’線における断面図である。上記第2の実施形態と同様に、第1の実施形態で得られたTFTの構成要素と共通する構成要素には同一の符号を付与し、説明の記載は一部省略する。
続いて、第3の実施形態として、ゲート電極42が傾斜部38よりも狭くパターニングされたTFT、すなわち傾斜部38のX方向の長さがチャネル領域のX方向の長さよりも短いTFTを図7に示す。図7(b)は平面図であり、図7(a)は図7(b)に示すC−C’線における断面図である。上記第2の実施形態と同様に、第1の実施形態で得られたTFTの構成要素と共通する構成要素には同一の符号を付与し、説明の記載は一部省略する。
本実施形態のTFTは、チャネル領域40が完全に傾斜部38上に位置するため、結晶粒径を拡大させたことによる電気的特性の向上効果を確実に利用できる。特に、アライメントずれによりゲート電極42の形成位置がずれた場合においても確実に上述の効果を得ることができる。
(第4の実施形態)
次に、第4の実施形態として、上述の第1〜第3の実施形態にかかるTFTを備える電気光学装置としての液晶装置について説明する。図8は、第4の実施形態にかかる液晶装置14の全体構成を模式的に示す回路構成図である。規則的に配置された個々の画素を個別に制御して表示領域100に画像を形成するアクティブマトリクス型の液晶装置14の回路図である。
次に、第4の実施形態として、上述の第1〜第3の実施形態にかかるTFTを備える電気光学装置としての液晶装置について説明する。図8は、第4の実施形態にかかる液晶装置14の全体構成を模式的に示す回路構成図である。規則的に配置された個々の画素を個別に制御して表示領域100に画像を形成するアクティブマトリクス型の液晶装置14の回路図である。
表示領域100の周辺には、走査線駆動回路120、及びデータ線駆動回路130が形成されている。かかる走査線駆動回路120、及びデータ線駆動回路130等が形成されている領域が、周辺領域101である。走査線102には、走査線駆動回路120から、図示しない外部回路より供給される各種信号に応じて走査信号が順次供給される。そして、データ線104にはデータ線駆動回路130から画像信号が供給される。走査線駆動回路120とデータ線駆動回路130とを合わせて、周辺回路と称している。周辺回路は、後述する基板としての素子基板11上に形成された周辺回路用TFT112(図9参照)等で構成されている。そして、該TFTに、上述の第1〜第3の実施形態にかかるTFTが用いられている。
表示領域100には、複数の走査線102と、該走査線と直交する複数のデータ線104と、走査線102と平行に延びる複数の容量線106が形成されている。そして、上記3種類の配線で囲まれる区画である画素領域毎に画素が形成されている。各々の画素には画素電極56と該画素電極を制御するスイッチング用TFT111が形成されており、データ線104がスイッチング用TFT111のソース電極46(図1参照)に接続されている。データ線駆動回路130は、画像信号S1、S2、…、Snをデータ線104を介して各画素に供給する。
上述したように、スイッチング用TFT111のゲート電極42(図1参照)は、走査線102の一部である。そしてゲート電極42には、走査線駆動回路120から所定のタイミングで走査線102にパルス的に供給される走査信号G1、G2、…、Gmが、この順に線順次で印加される。画素電極56は、スイッチング用TFT111のドレイン電極47(図1参照)に電気的に接続されている。スイッチング用TFT111が走査信号G1、G2、…、Gmの入力により一定期間だけオン状態とされることで、データ線104から供給される画像信号S1、S2、…、Snが所定のタイミングで画素電極56に書き込まれるようになっている。
画素電極56を介して後述する液晶層63(図9参照)に書き込まれた所定レベルの画像信号S1、S2、…、Snは、画素電極56と後述する対向電極58(図9参照)との間で一定期間保持される。そして、かかる期間中、該画素電極と対向する領域の液晶分子の配向(配向方向)を一定の方向に保つ。そして該配向の度合いを変えることで、液晶層63の透過率を変調して表示を行う。なお、本実施形態の液晶装置14においては、上述の保持された画像信号がリークするのを防ぐために、画素電極56と対向電極58との間に形成される液晶容量と並列に、蓄積容量108が形成されている。
図9は、液晶装置14の断面を模式的に示す図である。液晶装置14は、基板としての素子基板11と、対向基板12と、該一対の基板間に挟持された液晶層63等を備えている。液晶層63は、上述の一対の基板(素子基板11と対向基板12)と図示しないシール材で構成される空間内に充填されている。該一対の基板の、液晶層63と対向する側の反対側の面には第1の偏光板65と第2の偏光板66とが夫々貼付されている。液晶装置14はノーマリーホワイトモードの液晶装置であり、上記双方の偏光板の偏光方向は互いに直交している。
基板としての素子基板11上に上述の第1〜第3の実施形態のいずれかにかかるTFTが配置されて、周辺回路等を形成している。すなわち、周辺領域101に配置された周辺回路用TFT112は走査線駆動回路120等の周辺回路を形成し、表示領域100に配置されたスイッチング用TFT111は、画素電極56及び蓄積容量108等と合わせて画素を構成している。
周辺回路用TFT112等、及び該TFTのソース/ドレイン電極(図4参照)に形成されたソース/ドレイン電極(図4参照)等の上には第3の層間絶縁層53が形成され、該第3の層間絶縁層上には画素電極56が形成されている。第3の層間絶縁層53は、SiO2等の透明絶縁材料で形成されている。画素電極56は、透明導電材料であるITO(酸化インジウム・錫合金)からなり、画素毎にパターニングされている。そして、画素電極56は、コンタクトホール55を介してスイッチング用TFT111と導通している。そして、画素電極56上には、第1の配向膜61が少なくとも表示領域100の全面に形成されている。
素子基板11と対向する対向基板12の液晶層63側の表面には、ブラックマトリクス72とカラーフィルタ71とからなるカラーフィルタ層70が配置され、該カラーフィルタ層上にオーバーコート層68と対向電極58と第2の配向膜62とが順に積層されている。対向電極58は画素電極56と同様にITOからなり、少なくとも表示領域100の全域に形成されている。カラーフィルタ71は画素毎に三原色のいずれかの色のフィルタが形成されている。オーバーコート層68は、カラーフィルタ層70を保護するために形成される層である。
上述したように液晶装置14はノーマリーホワイトモードの液晶装置であるため、第1の配向膜61の配向方向は第1の偏光板65の偏光方向と同一であり、第2の配向膜62の配向方向は第2の偏光板66の偏光方向と同一である。画素電極56と対向電極58との一対の電極間に電圧が印加されると、液晶層63中の液晶分子が素子基板11に対して垂直方向となる。バックライト95から照射される光は、直交する偏光成分のうちの一方の成分の光が、偏光方向を変えずに第2の偏光板66に達する。そして、第2の偏光板66により吸収されて黒表示となる。
実際の画像形成時には、上述の一対の電極間に印加される電圧値を制御することで、バックライト95から照射される光の透過率を画素毎に制御できる。そして、カラーフィルタ層70により画素毎に着色することで、カラー画像を表示できる。かかるカラー画像が特に動画である場合、表示品質は、TFT、特に周辺回路を構成する周辺回路用TFT112の電気的特性に大きく左右される。本実施形態の液晶装置14は、上述の第1〜第3の実施形態にかかる、結晶粒径の拡大により移動度の向上したチャネル領域40を有する周辺回路用TFT112を備えているため、高品質のカラー画像を表示できる。
〔電子機器〕
次に、上述の実施形態で説明した液晶装置14を備えた電子機器について説明する。図10は、電子機器の実施形態の一例であるモバイル型のパーソナルコンピュータ80を示す図である。パーソナルコンピュータ80は、キーボード81を備えた本体部82と、表示ユニット83とを備えており、表示ユニット83は、上述した液晶装置14を備えている。上述したように、液晶装置14は、走査線駆動回路等の周辺回路を構成するTFT及び/又は各画素毎に形成されるスイッチング用TFT111に、上述の第1〜第3実施形態にかかるTFT、すなわち結晶粒径が拡大され移動度が向上した多結晶シリコン層をチャネル領域に用いたTFTを用いている。したがって、かかる構成により、表示特性が高く応答速度の速い表示が可能なパーソナルコンピュータ80を得ることができる。
次に、上述の実施形態で説明した液晶装置14を備えた電子機器について説明する。図10は、電子機器の実施形態の一例であるモバイル型のパーソナルコンピュータ80を示す図である。パーソナルコンピュータ80は、キーボード81を備えた本体部82と、表示ユニット83とを備えており、表示ユニット83は、上述した液晶装置14を備えている。上述したように、液晶装置14は、走査線駆動回路等の周辺回路を構成するTFT及び/又は各画素毎に形成されるスイッチング用TFT111に、上述の第1〜第3実施形態にかかるTFT、すなわち結晶粒径が拡大され移動度が向上した多結晶シリコン層をチャネル領域に用いたTFTを用いている。したがって、かかる構成により、表示特性が高く応答速度の速い表示が可能なパーソナルコンピュータ80を得ることができる。
なお、電子機器としては、上述のパーソナルコンピュータに限られることはない。液晶装置14は、種々の電子機器に適用することができる。例えば、ノート型コンピュータ、液晶プロジェクタ、テレビ、電子手帳、プリンタの液晶表示部等の電子機器に適用することもできる。
(変形例1)
上述の第1の実施形態では、第3の工程としての非晶質シリコン層32を形成する工程と、第4の工程としてのレーザーアニールによる溶融再結晶化工程を連続して実施した後、第4の工程により得られた多結晶シリコン層34を島状にパターニングしている。しかし、第3の工程により形成された非晶質シリコン層32を、島状にパターニングした後に、第4の工程としてのレーザーアニールによる溶融再結晶化を行うこともできる。
かかる手法によればレーザー光35を照射する面積を縮小でき、該第3の工程で用いるレーザー光35照射用の装置の能力(照射可能面積)が小さい場合において製造効率を向上でき、TFTの製造コストを低減できる。
上述の第1の実施形態では、第3の工程としての非晶質シリコン層32を形成する工程と、第4の工程としてのレーザーアニールによる溶融再結晶化工程を連続して実施した後、第4の工程により得られた多結晶シリコン層34を島状にパターニングしている。しかし、第3の工程により形成された非晶質シリコン層32を、島状にパターニングした後に、第4の工程としてのレーザーアニールによる溶融再結晶化を行うこともできる。
かかる手法によればレーザー光35を照射する面積を縮小でき、該第3の工程で用いるレーザー光35照射用の装置の能力(照射可能面積)が小さい場合において製造効率を向上でき、TFTの製造コストを低減できる。
(変形例2)
上述の第1の実施形態では光強度差マスクとして遮光層22と半透過層23とを組み合わせた光強度差マスク20を用いている。光強度差マスクとしては上述の組み合わせ以外に、露光用の紫外線の照射量を透光部の面積比で調整する光強度差マスクを用いることもできる。図11に、かかる態様の光強度差マスク21を示す。
上述の第1の実施形態では光強度差マスクとして遮光層22と半透過層23とを組み合わせた光強度差マスク20を用いている。光強度差マスクとしては上述の組み合わせ以外に、露光用の紫外線の照射量を透光部の面積比で調整する光強度差マスクを用いることもできる。図11に、かかる態様の光強度差マスク21を示す。
図11に示す光強度差マスク21は、遮光部24と透光部25とが交互に配置されている。そして、遮光部24と透光部25との面積比が連続的に変化している。したがって、かかる光強度差マスク21であれば、フォトレジスト層29に対する紫外線28の照射量を連続的に変化させることができ、傾斜したフォトレジスト層29を形成できる。そして、かかるフォトレジスト層29をマスクとして、金属層37(図2参照)を該フォトレジスト層に対して低選択比でエッチングすることで、傾斜部38を形成できる。
(変形例3)
上述の第1〜第3の実施形態にかかるTFTを備える電気光学装置としては、液晶装置以外にも有機EL装置等を挙げることができる。有機EL装置においても、液晶装置と同様に、周辺回路等を構成するTFTに結晶粒径が拡大され移動度が向上した多結晶シリコン層をチャネル領域に用いたTFTを用いていることで、表示特性を向上できる。特に有機EL装置においては、画素電極に駆動電流を供給する駆動用TFTに上述の第1〜第3の実施形態にかかるTFTを用いることができるため、より一層大きな効果を得ることができる。
上述の第1〜第3の実施形態にかかるTFTを備える電気光学装置としては、液晶装置以外にも有機EL装置等を挙げることができる。有機EL装置においても、液晶装置と同様に、周辺回路等を構成するTFTに結晶粒径が拡大され移動度が向上した多結晶シリコン層をチャネル領域に用いたTFTを用いていることで、表示特性を向上できる。特に有機EL装置においては、画素電極に駆動電流を供給する駆動用TFTに上述の第1〜第3の実施形態にかかるTFTを用いることができるため、より一層大きな効果を得ることができる。
(変形例4)
上述の第1〜第3の実施形態にかかるTFTにおいて、ソース領域44とドレイン領域45の双方の領域は傾斜部38とは重なっていない。しかし、かかる態様に限定する必要は無く、ソース領域44、ドレイン領域45、チャネル領域40の3領域の全て、すなわち多結晶シリコン層34の全体が傾斜部38上にあってもよい。また金属層37を多結晶シリコン層34よりも大きくパターニングして、多結晶シリコン層34の全体が金属層37上に位置するようにパターニングしてもよい。
上述の第1〜第3の実施形態にかかるTFTにおいて、ソース領域44とドレイン領域45の双方の領域は傾斜部38とは重なっていない。しかし、かかる態様に限定する必要は無く、ソース領域44、ドレイン領域45、チャネル領域40の3領域の全て、すなわち多結晶シリコン層34の全体が傾斜部38上にあってもよい。また金属層37を多結晶シリコン層34よりも大きくパターニングして、多結晶シリコン層34の全体が金属層37上に位置するようにパターニングしてもよい。
10…基板、11…基板としての素子基板、12…対向基板、14…液晶装置、20…光強度差マスク、21…光強度差マスク、22…遮光層、23…半透過層、24…遮光部、25…透光部、28…紫外線、29…フォトレジスト層、32…非晶質シリコン層、33…酸素含有ガスのプラズマ、34…多結晶シリコン層、35…レーザー光、36…核、37…熱伝導層としての金属層、38…傾斜部、40…チャネル領域、42…ゲート電極、44…ソース領域、45…ドレイン領域、46…ソース電極、47…ドレイン電極、50…ゲート絶縁層、51…第1の層間絶縁層、52…第2の層間絶縁層、53…第3の層間絶縁層、56…画素電極、58…対向電極、61…第1の配向膜、62…第2の配向膜、63…液晶層、65…第1の偏光板、66…第2の偏光板、68…オーバーコート層、70…カラーフィルタ層、71…カラーフィルタ、72…ブラックマトリクス、80…パーソナルコンピュータ、81…キーボード、82…本体部、83…表示ユニット、100…表示領域、101…周辺領域、102…走査線、104…データ線、106…容量線、108…蓄積容量、111…スイッチング用TFT、112…周辺回路用TFT、120…走査線駆動回路、130…データ線駆動回路。
Claims (7)
- 平坦な表面を有する基板の該表面上に、高熱伝導性を有する材料からなる熱伝導層を形成する第1の工程と、
前記熱伝導層を、該熱伝導層の少なくとも一部が前記表面に対して傾斜する傾斜部となるようにパターニングする第2の工程と、
少なくとも前記傾斜部を覆うように、前記基板上に非晶質シリコン層を形成する第3の工程と、
前記非晶質シリコン層をレーザーアニールにより結晶化して多結晶シリコン層を形成する第4の工程と、
前記多結晶シリコン層上に、平面視で前記傾斜部と少なくとも一部が重なるようにゲート電極を形成する第5の工程と、を有することを特徴とする薄膜トランジスタの製造方法。 - 請求項1に記載の薄膜トランジスタの製造方法であって、
前記高熱伝導性を有する材料は金属であり、
前記第2の工程は前記熱伝導層を複数の島状にパターニングする工程であることを特徴とする薄膜トランジスタの製造方法。 - 請求項2に記載の薄膜トランジスタの製造方法であって、
前記第2の工程は、前記傾斜部が前記表面に対して10度以下の傾斜を有するようにパターニングする工程であることを特徴とする薄膜トランジスタの製造方法。 - 請求項3に記載の薄膜トランジスタの製造方法であって、
前記第1の工程は、層厚が50nm乃至250nmの前記熱伝導層を形成する工程であることを特徴とする薄膜トランジスタの製造方法。 - 請求項4に記載の薄膜トランジスタの製造方法であって、前記第5の工程は、島状にパターニングされた前記多結晶シリコン層上に前記ゲート電極を形成する工程であり、かつ、前記ゲート電極と前記多結晶シリコン層とが重なる領域が、平面視で前記傾斜部と前記多結晶シリコン層とが重なる領域に含まれるように前記ゲート電極を形成する工程であることを特徴とする薄膜トランジスタの製造方法。
- 請求項1〜5のいずれか1項に記載の製造方法により製造された薄膜トランジスタを備えることを特徴とする電気光学装置。
- 請求項6に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161385A JP2010003874A (ja) | 2008-06-20 | 2008-06-20 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161385A JP2010003874A (ja) | 2008-06-20 | 2008-06-20 | 薄膜トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010003874A true JP2010003874A (ja) | 2010-01-07 |
Family
ID=41585349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008161385A Pending JP2010003874A (ja) | 2008-06-20 | 2008-06-20 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010003874A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108383077A (zh) * | 2018-02-05 | 2018-08-10 | 上海华虹宏力半导体制造有限公司 | 斜坡状非晶硅薄膜成膜方法 |
WO2018214647A1 (zh) * | 2017-05-24 | 2018-11-29 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板以及显示装置 |
CN109052311A (zh) * | 2018-07-06 | 2018-12-21 | 中国工程物理研究院电子工程研究所 | 一种制备全部覆盖侧面电极的方法 |
WO2019041976A1 (en) * | 2017-08-31 | 2019-03-07 | Boe Technology Group Co., Ltd. | METHOD FOR MANUFACTURING NETWORK SUBSTRATE, NETWORK SUBSTRATE, AND DISPLAY APPARATUS |
-
2008
- 2008-06-20 JP JP2008161385A patent/JP2010003874A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018214647A1 (zh) * | 2017-05-24 | 2018-11-29 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板以及显示装置 |
WO2019041976A1 (en) * | 2017-08-31 | 2019-03-07 | Boe Technology Group Co., Ltd. | METHOD FOR MANUFACTURING NETWORK SUBSTRATE, NETWORK SUBSTRATE, AND DISPLAY APPARATUS |
US11245037B2 (en) | 2017-08-31 | 2022-02-08 | Boe Technology Group Co., Ltd. | Method of fabricating array substrate, array substrate, and display apparatus |
CN108383077A (zh) * | 2018-02-05 | 2018-08-10 | 上海华虹宏力半导体制造有限公司 | 斜坡状非晶硅薄膜成膜方法 |
CN109052311A (zh) * | 2018-07-06 | 2018-12-21 | 中国工程物理研究院电子工程研究所 | 一种制备全部覆盖侧面电极的方法 |
CN109052311B (zh) * | 2018-07-06 | 2021-07-23 | 中国工程物理研究院电子工程研究所 | 一种制备全部覆盖侧面电极的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4967631B2 (ja) | 表示装置 | |
JP5638833B2 (ja) | 画像表示装置及びその製造方法 | |
JP5266645B2 (ja) | 薄膜トランジスタと該薄膜トランジスタを用いた表示装置 | |
JP5384088B2 (ja) | 表示装置 | |
JP5615605B2 (ja) | Ffsモード液晶装置 | |
JP2005244230A (ja) | 異なるポリシリコングレインサイズの領域を有するポリシリコン層の形成方法、液晶ディスプレイ装置及びその製造方法 | |
JP4818718B2 (ja) | 液晶表示装置の製造方法 | |
WO2019061289A1 (en) | NETWORK SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING NETWORK SUBSTRATE | |
JP4722469B2 (ja) | 薄膜トランジスタ表示板 | |
US7633573B2 (en) | Liquid crystal display device and method of fabricating the same | |
JP2010003874A (ja) | 薄膜トランジスタの製造方法 | |
JP5032077B2 (ja) | 表示装置及びその製造方法 | |
JP2011090288A (ja) | 薄膜トランジスタアレイパネル及びその製造方法 | |
JP5324758B2 (ja) | 薄膜トランジスタ、表示装置、およびその製造方法 | |
JP5424544B2 (ja) | 薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル | |
JP5475250B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
KR20120007764A (ko) | 마이크로 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
JP5221082B2 (ja) | Tft基板 | |
JP4932337B2 (ja) | 液晶表示装置および作製方法 | |
JP4019461B2 (ja) | カラー表示装置とその製造方法およびカラー液晶装置 | |
JP2007052286A (ja) | 半導体素子、液晶表示装置およびそれらの修復方法 | |
JP5253990B2 (ja) | 薄膜トランジスタ | |
JP2010245438A (ja) | 薄膜トランジスタ、表示装置、及びそれらの製造方法 | |
JP2009210681A (ja) | 表示装置及びその製造方法 | |
JP2008288269A (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20100526 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100526 |