JP2007052286A - 半導体素子、液晶表示装置およびそれらの修復方法 - Google Patents

Abstract

【課題】薄膜トランジスタの不具合を効率良く修復できる液晶表示装置を提供する。
【解決手段】液晶表示装置の各画素４にリペア回路31を形成する。画素４内の薄膜トランジスタ５が正常に動作しなかった場合に画素４内のリペア回路31をレーザビームで撃ち抜く。画素４内の画素電極29を補助容量電極24に電気的に短絡させる。画素４を常時オン状態の暗点とする。薄膜トランジスタ５に不具合が生じて画素電極29が輝点として表示されてしまう場合でも、リペア回路31での修復により、画素電極29を暗点として表示できる。薄膜トランジスタ５の不具合を認識し難くできる。
【選択図】図１

Description

本発明は、補助容量電極に電気的に接続され画素電極を制御するスイッチング素子を備えた半導体素子、液晶表示装置およびそれらの修復方法に関する。

近年の液晶表示素子においては、パーソナルコンピュータ(ＰＣ)などのＯＳ(Operating System)の改善もしくはアプリケーションの改善に伴い、動画表示に始まるマルチメディア、インターネットなど大量の情報や、オフィスを出て自宅あるいは出先などのいつでも瞬時に大容量の情報閲覧が可能となるような要求がある。また、液晶表示素子に要求される性能としては、いかに薄く、軽く、大画面および高精細に情報を表示できるかである。したがって、液晶表示素子は、世代が変わる毎に高精細化が進歩している。

そして、この液晶表示素子の高精細化は、限られた画面サイズの中にいかにして画素数を増やすかがポイントとなる。そして、この液晶表示素子の画素数を増やす技術としては、近年、ガラス基板上に形成する半導体プロセスが進化し、このガラス基板上に形成するパターンの微細加工が可能になり、現在では特殊な技術を用いなくても対角１０型のガラス基板上に１０２４×７６８ピクセルの解像度であるＸＧＡ(eXtended Graphics Array)相当あるいはそれ以上のパターンの形成が可能になっている。

ここで、液晶表示素子の解像度が上がる効果としては、第１に、一画面で表示できる情報量が増える。第２に、同一サイズのフォントに使用するドット(dot)数を増やすことが可能となるから、小さな文字を表示した際にも視認性が向上し、小さな文字でも読みやすくなる。さらに、これら第１および第２の効果だけではなく、第３として、小さな画面においても画像表示に用いる画素数を増やすことができるので、画像表示表現の際に有利であるなどの効果がある。このように高精細化のメリットは、液晶表示素子中の表示素子と非常に大きいものであるが、その反面、液晶表示素子に掛かる負担も少なくはない。

さらに、高精細化に伴う液晶表示素子への負担について説明する。第１としては、液晶表示素子は、自発光素子では無いために高精細化に当たって表面輝度を上げる手段が必要となる。第２としては、高精細化に当たり液晶表示素子の表示状態のより均一性が要求される。そして、第１の負荷は、液晶表示素子の透過率を向上させることによって、表面輝度を上げる手段を講ずることが一般的な手段である。液晶表示素子に使用する光源の輝度を上げる手段も可能であるが、特に、携帯性を重視するノート型のＰＣの場合では、光源輝度を上げることにより、消費電力が上がりバッテリによる駆動時間を短縮させてしまう。したがって、液晶表示素子の透過率を上げる手段を講ずることが一般的な手法となっている。

そして、この液晶表示素子の透過率を上げる手段としては、第１の方法として液晶表示素子を構成する材料や膜の光学特性を見直したり、第２の方法として液晶表示素子内の画素の開口率を上げたりすることが、主な改善策であるが、これら第１の方法および第２の方法を兼用する方法が主流である。特に、第２の方法においては、液晶表示素子に形成される半導体層のプロセス技術の進歩によって可能となった手段であるが、画素の開口率を上げることは、結果的に配線幅を細くしたり、半導体部の面積を小さくしたりするなどのいずれの場合においても画素の欠陥が発生しやすくなる。

このように、画素の集積度向上に伴って、画素部の欠陥による点状欠陥不良が問題となる。通常の点状欠陥不良は、周囲との画素の輝度差によって異なり、周囲より暗い場合の暗欠陥(暗点)と、周囲より明るい場合の明欠陥(輝点)不良とに分類される。これら点状欠陥不良は、表示の際に画面品位を落とす。特に、輝点の場合には、画面表示の際に光抜け欠点として使用者に認識されやすいため、液晶表示素子にてテキストファイルを表示した場合などは、文字フォントのドット欠落を起こし表示品位を損ねている。

また、最近の液晶表示素子の用途においては、インターネットなどによる動画配信、ＶＣＲ(Video Cassette Recorder)などによる撮影画像のモニタなどで動画を表示させる場合が多い。このように動画を表示させる場合には、テキストファイルなどの文字表示とは異なり、中間調表示を多用する機会が多い。そして、中間調表示の際に輝点が存在すると、特に暗い色を表示させた場合においては、欠陥場所が光抜けのような表示となり、表示品位を著しく損ねてしまう。また、写真画像などの場合にも、中間調表示を多用するので同様である。

このような理由によって、最近では液晶表示素子の輝点の無欠陥化を要求するユーザも少なくない。ただし、この欠陥が暗点である場合には、周囲の画素に比べて輝度が低く目立たないため、輝点ほど問題になっていない。以上のように、高精細化に伴いがそれぞれの集積度が向上し、画素部の欠陥による点状欠陥不良が増加し問題となっている。すなわち、画素内部のスイッチング素子の欠陥は、表示の際に輝点状に使用者に視認され、文字ドット(dot)の欠落あるいは画像表示の際の欠陥となっていた。

そこで、この種の液晶表示素子としての液晶表示装置は、スイッチング素子である薄膜トランジスタのソース電極、画素電極および補助容量電極のそれぞれが連結配線にて連結されている。そして、補助容量を形成する補助容量線および補助容量電極のそれぞれに重ならない配線部を連結配線が含んでいる。さらに、この配線部をアレイ基板の裏面側から見て露出させている。

したがって、薄膜トランジスタに不具合が生じ、補助容量線と連結配線もしくは補助容量電極との間で短絡不良が生じた場合に、配線部にレーザビームを照射して電気的に切断することにより、短絡不良が生じた画素を半点灯状態まで改善させる構成が知られている(例えば、特許文献１参照。)。
特開２０００−１８７２４８号公報（第４−６頁、図１−図３）

しかしながら、上述した液晶表示装置では、補助容量線と連結配線もしくは補助容量電極との間で短絡不良が生じた場合に、短絡不良が生じた画素を半点灯状態まで改善させる構成に過ぎない。したがって、この方法にて改善させた場合には、液晶表示装置の薄膜トランジスタの欠陥が、画像の表示の際に半点灯状態の輝点として使用者に視認されてしまうから、この薄膜トランジスタの欠陥がより効率良く修復することが容易ではないという問題を有している。

本発明は、このような点に鑑みなされたもので、スイッチング素子の不具合をより効率良く修復できる半導体素子、液晶表示装置およびそれらの修復方法を提供することを目的とする。

本発明は、画素電極と、この画素電極との間に補助容量を形成させる補助容量電極と、前記補助容量電極に電気的に接続され前記画素電極が制御可能なスイッチング素子と、前記画素電極を前記補助容量電極に短絡可能な修復手段とを具備したものである。

そして、スイッチング素子に不具合が生じ、このスイッチング素子にて制御される画素電極が輝点として表示されてしまう場合には、修復手段にて画素電極を補助容量電極に短絡させることにより、この画素電極が暗点として表示されるようになる。この結果、画素電極が輝点として表示される場合に比べ、この画素電極が暗点として表示させることにより、スイッチング素子の不具合が認識されにくくなるから、このスイッチング素子の不具合をより効率良く修復できる。

本発明によれば、スイッチング素子に不具合が生じ、画素電極が輝点として表示される場合に、修復手段にて画素電極を補助容量電極に短絡させると、この画素電極が暗点として表示される。したがって、スイッチング素子の不具合を認識されにくくできるから、このスイッチング素子の不具合をより効率良く修復できる。

以下、本発明の液晶表示装置の一実施の形態の構成を図１ないし図３を参照して説明する。

図１ないし図３において、１は液晶表示装置で、この液晶表示装置１は平面表示装置としての液晶表示素子である。また、この液晶表示装置１は、回路基板としての略矩形平板状のアレイ基板２を備えている。このアレイ基板２は、アクティブマトリクス型であるトップゲートタイプである。そして、このアレイ基板２は、半導体薄膜トランジスタアレイであり、略透明な矩形平板状の絶縁基板である透光性基板としてのガラス基板３を有している。

また、このガラス基板３の一主面である表面上には、矩形状の複数の画素４がマトリクス状に配列されている。これら複数の画素４は、ガラス基板３の幅方向および長手方向のそれぞれに沿った行列的に設けられている。さらに、ガラス基板３の一主面である表面上には、図示しないアンダーコート層が積層されて成膜されている。このアンダーコート層は、シリコン窒化膜(ＳｉＮ_Ｘ)や酸化シリコン膜(ＳｉＯ_Ｘ)などにて構成されている。さらに、このアンダーコート層は、ガラス基板３上に形成される各素子への不純物の拡散を防止する。

そして、このアンダーコート層上には、複数の薄膜トランジスタ(Thin Film Transistor:ＴＦＴ)５がマトリクス状に積層されて形成されている。これら薄膜トランジスタ５は、画素回路用のアクティブ・スイッチング素子としてのポリシリコン薄膜トランジスタ素子である。ここで、これら各薄膜トランジスタ５は、ガラス基板３上の各画素４に対応して、これら各画素４のそれぞれに一つずつ設けられている。また、これら各薄膜トランジスタ５は、液晶表示装置１の各画素４を駆動させるアクティブ回路である。

さらに、これら薄膜トランジスタ５のそれぞれは、アンダーコート層上に形成された半導体層としての細長略矩形状の活性層６にて構成されている。この活性層６は、多結晶半導体薄膜としてのポリシリコン層にて構成されている。なお、このポリシリコン層は、非単結晶半導体である非晶質半導体薄膜としてのアモルファスシリコン層のレーザアニールにより結晶化されて形成されている。

さらに、活性層６は、この活性層６の中央部に設けられたチャネル領域11を有している。このチャネル領域11の両側には、電極部としてのソース領域12およびドレイン領域13のそれぞれが対向して設けられている。これらソース領域12およびドレイン領域13は、活性層６のチャネル領域11となる部分の両側に対して高濃度に不純物を注入させたドーピングにて形成されている。

一方、各活性層のチャネル領域11、ソース領域12およびドレイン領域13のそれぞれを含むアンダーコート層上には、絶縁性を有するシリコン酸化膜であるゲート絶縁層としての酸化シリコン膜(ＳｉＯ_Ｘ)からなる図示しないゲート絶縁膜が積層されて成膜されている。

そして、各チャネル領域11に対向したゲート絶縁膜上には、第１メタルとしてのゲート配線材料であるゲート電極14が積層されて成膜されている。このゲート電極14は、ガラス基板３の短辺方向である高さ方向に沿った長手方向を有する細長矩形状に形成された電極層である。そして、これら各ゲート電極14のそれぞれは、ガラス基板３の長辺方向である幅方向に沿って配設されたゲート線15に基端側がそれぞれ一体的に接続されている。

ここで、これらゲート線15は、ガラス基板３上の各画素４に対応して配設されており、これら各画素４内の薄膜トランジスタ５を駆動させる。すなわち、これらゲート線15は、ガラス基板３の幅方向に沿った行列毎に配線されている。したがって、これらゲート線15は、ガラス基板３の高さ方向に向けて等間隔に平行に離間された状態で、このガラス基板３上に配線されている。なお、これらゲート線15およびゲート電極14は、モリブデン(Ｍｏ)やタングステン(Ｗ)、アルミニウム(Ａｌ)など、あるいはこれらの合金などが用いられる。

また、各ゲート電極14は、ゲート絶縁膜を介して各薄膜トランジスタ５のチャネル領域11に対向しており、このチャネル領域11の幅寸法に略等しい幅寸法を有している。さらに、これらゲート電極14は、細長矩形状である細長帯状に形成されており、活性層６の長手方向に直交する長手方向を有している。

一方、各薄膜トランジスタ５のゲート電極14それぞれを含むゲート絶縁膜上には、図２に示すように、絶縁性を有する酸化シリコン膜である第２の絶縁膜としての層間絶縁膜16が積層されて成膜されている。そして、これら層間絶縁膜16およびゲート絶縁膜には、図１に示すように、これら層間絶縁膜16およびゲート絶縁膜のそれぞれを貫通した導通部としてのコンタクト部である複数のコンタクトホール17,18が開口されて設けられている。

ここで、これらコンタクトホール17,18それぞれは、各薄膜トランジスタ５のゲート電極14の両側である、この薄膜トランジスタ５のソース領域12およびドレイン領域13上に設けられている。そして、コンタクトホール17は、薄膜トランジスタ５のソース領域12に連通して開口している。また、コンタクトホール18は、薄膜トランジスタ５のドレイン領域13に連通して開口している。

さらに、各薄膜トランジスタ５のソース領域12に連通したコンタクトホール17には、信号線としての細長帯状のデータ線であるシグナル線21に電気的に接続されたソース電極22がそれぞれ積層されて設けられている。これらソース電極22は、コンタクトホール17を介して薄膜トランジスタ５のソース領域12に電気的に接続されて導通された電極層である。ここで、このソース電極22はシグナル線21の一部を構成している。そして、このシグナル線21は、ガラス基板３上の各画素４に対応して、このガラス基板３の高さ方向に沿って配線されている。このとき、これらシグナル線21は、ガラス基板３の幅方向に向けて平行に等間隔に離間されて配線されている。

また、各薄膜トランジスタ５のドレイン領域13に連通したコンタクトホール18には、電極層であるドレイン電極23がそれぞれ積層されて設けられている。これらドレイン電極23は、コンタクトホール18を介して薄膜トランジスタ５のドレイン領域13に電気的に接続されて導通されている。なお、これらソース電極22およびドレイン電極23それぞれは、第２メタルである信号線材料のパターニングにて形成された信号パターンによって構成されている。

さらに、図３に示すように、各薄膜トランジスタ５のソース電極22およびドレイン電極23のそれぞれを含む層間絶縁膜16上には、略矩形状の複数の補助容量電極24が積層されて成膜されている。これら補助容量電極24は、ガラス基板３上の各画素４に対応して配設された電極層であり、薄膜トランジスタ５のドレイン電極23に対して電気的に接続されている。また、これら補助容量電極24を含む層間絶縁膜16上には、窒化シリコン(ＳｉＮ)膜にて構成された保護膜としての絶縁膜25が積層されて成膜されている。さらに、この絶縁膜25上には、画素電位供給用電極としての補助容量線である共通配線電極26が積層されている。これら共通配線電極26は、各画素４の補助容量30に電圧を印加する。

そして、これら共通配線電極26は、各ゲート線15間における、ガラス基板３の幅方向に沿って配設された電極層である。すなわち、これら共通配線電極26は、ガラス基板３の高さ方向に向けて等間隔に平行に離間されて配線されている。さらに、これら共通配線電極26上には、窒化シリコン(ＳｉＮ)膜にて構成された保護膜としての絶縁膜であるパッシベーション膜27が積層されて成膜されている。さらに、これらパッシベーション膜27それぞれにおける各画素４に対応した部分には、これらパッシベーション膜27を貫通した導通部としてのコンタクトホール28が開口されて設けられている。このコンタクトホール28は、パッシベーション膜27を介して各画素４の補助容量電極24に連通して開口している。ここで、このコンタクトホール28のそれぞれは、共通配線電極26と画素電極29との接点に設けられている。

さらに、このコンタクトホール28を含むパッシベーション膜27上には、薄膜トランジスタ５にて制御される画素電極29が積層されて成膜されている。この画素電極29は、コンタクトホール28を介して共通配線電極26に電気的に接続されている。さらに、この画素電極29は、共通配線電極26を介して各薄膜トランジスタ５のドレイン電極23に電気的に接続されている。また、この画素電極29は、シグナル線21からデータ電位が供給される。

ここで、この画素電極29は、補助容量電極24に対して絶縁膜25を介して絶縁されて配設されている。そして、この画素電極29は、補助容量電極24との間で補助容量30を形成させる。そして、この補助容量30は、電位を一定時間保つためのものである。

一方、図１および図２に示すように、これら各共通配線電極26における各画素４それぞれのコンタクトホール28に隣接した位置には、修復手段としてのリペア回路31が設けられている。これらリペア回路31は、画素電極29を分割させて構成されており、この画素電極29に対して所定距離の間隙Ａを介した位置に設けられている。具体的に、これらリペア回路31は、各画素４内における薄膜トランジスタ５のゲート電極14に対してガラス基板３の高さ方向に沿った位置に設けられている。すなわち、これらリペア回路31は、画素電極29および補助容量電極24のそれぞれに対して電気的に絶縁されている。

また、これらリペア回路31は、これらリペア回路31が形成されている画素４内の薄膜トランジスタ５が何らかの異常により正常に動作しなかった場合に利用するものである。具体的に、これらリペア回路31は、これらリペア回路31への図示しないレーザビームの照射によって、画素電極29を補助容量電極24に電気的に接合させて短絡させることが可能なように構成されている。すなわち、これらリペア回路31は、画素電極29を補助容量電極24に短絡させることによって、画素電極29に共通配線電極26の電位を印加することを可能にして、この画素電極29による輝点不良を防止させて、この画素電極29を暗点とする。なお、これらリペア回路31は、薄膜トランジスタ５をガラス基板３上に形成するときに、簡易的かつ層構造を利用して形成されて、アレイ基板２の各画素４に内蔵されている。

さらに、これらリペア回路31は、ガラス基板３の幅方向に沿った薄膜トランジスタ５のゲート電極14とドレイン電極23との間に設けられている。また、これらリペア回路31は、絶縁膜25上に積層されて成膜された絶縁層32上に積層されている。ここで、この絶縁層32は、共通配線電極26と同一層に形成されており、この共通配線電極26よりも膜厚に形成されている。また、この絶縁層32は、パッシベーション膜27の下側の一部に連続して成膜されている。

ここで、この絶縁層32は、補助容量電極24の形成の際に、レジストなどにて同時に形成されている。そして、この絶縁層32は、リペア回路31の部分のみ、このリペア回路31と画素電極29とを電気的に絶縁させる。したがって、このリペア回路31の部分のみ、画素電極29と補助容量電極24とが絶縁層32を介して接続されている。このため、このリペア回路31の部分は、画素電極29の一部が絶縁層32および絶縁膜25のそれぞれを介して補助容量電極24上に形成されている。したがって、このリペア回路31の部分の画素電極29の一部は、通常の状態であれば補助容量電極24と短絡することはないように構成されている。

そして、これらリペア回路31および画素電極29を含んだパッシベーション膜27上には、図示しない配向膜が積層されて成膜されている。

一方、アレイ基板２に対向してコモン基板としての矩形平板状の対向基板41が配設されている。この対向基板41は、略透明な矩形平板状の絶縁性基板であるガラス基板42を備えている。このガラス基板42のアレイ基板２に対向した側の一主面には、コモン電極としての表示用電極である対向電極43が積層されて成膜されて設けられている。また、この対向電極43上には、対向基板41をアレイ基板２に対向させた際に、このアレイ基板２の各画素４に対応した着色層としてのカラーフィルタ層44が設けられている。

そして、これらカラーフィルタ層44上には図示しない配向膜が積層されて成膜されている。さらに、この対向基板41の配向膜とアレイ基板２の配向膜との間は、図示しないシーリング材にて周縁が封止されている。そして、このシーリング材にて封止された対向基板41の配向膜とアレイ基板２の配向膜との間には、液晶45が注入されて介挿されて封止されて配設されている。この液晶45は、光変調層として液相材料層を構成する液相材料である。

次に、上記一実施の形態の液晶表示装置の修正方法を説明する。

いずれかの画素４内の薄膜トランジスタ５が製造工程の過程で充分な特性が得られない場合には、この画素４内にシグナル線21を介してデータ電位が印加されず、周囲の画素４に対して輝点不良となり画質および品位を損ねてしまう。

この場合、液晶表示装置１の対向基板41の表面側から、この液晶表示装置１中の充分な特性を得ることができない薄膜トランジスタ５が設けられている画素４内のリペア回路31部分に向けてレーザビームを照射して、このリペア回路31を撃ち抜いて、このリペア回路31部分の画素電極29と補助容量電極24とを電気的に接合させて短絡させる。

この結果、いずれかの画素４内の薄膜トランジスタ５が充分な特性を得られない場合であっても、この画素４内の画素電極29に共通配線電極24の補助容量電位を印加させることが可能となる。このとき、この補助容量電位が印加された画素４は、補助容量電位として約１５Ｖの電位が印加される。

これに対し、正常な画素４には、充分な電圧として約１５Ｖが印加される。さらに、これら正常の画素４には、実効値として約５Ｖの電位が印加される。すなわち、リペア回路31にて修復した画素４は、液晶層の液晶45を駆動するのに充分な電圧である、約１５Ｖが印加されているので、このリペア回路31にて修復した画素４は、常時オン(ＯＮ)状態、すなわち周囲の画素４に比べ輝度が低い暗点となる。

すなわち、修復した画素４が周囲の画素４に比べて輝度の高い輝点となった場合には、画面表示の際に光抜け欠点として使用者に認識されやすいため、液晶表示素子にてテキストファイルを表示した場合などは、文字フォントのドット欠落を起こし表示品位を損ねてしまう。したがって、リペア回路31にて修復した画素４を周囲の画素４よりも輝度の低い暗点としたため、周囲の画素４に対しても輝度的に視認されにくく不良画素として判断されず欠点の少ない液晶表示装置１を簡単に製造できる。

上述したように、上記一実施の形態によれば、液晶表示装置１の各画素４のそれぞれにリペア回路31を形成し、これら画素４内の薄膜トランジスタ５が正常に動作しなかった場合に、この薄膜トランジスタ５が形成されている画素４内のリペア回路31をレーザビームで撃ち抜いて、この画素４内の画素電極29を補助容量電極24に電気的に短絡させて、これら画素４を常時オン状態の暗点とする。

これに対し、これらリペア回路31が設けられていない前提となる図４および図５に示す液晶表示装置１では、この液晶表示装置１の各画素４内のいずれかの薄膜トランジスタ５が正常に動作しない場合、本来であればシグナル線21を介して画素電極29に電位が印加されるはずであるが、薄膜トランジスタ５の動作不良では、この正常に動作しない薄膜トランジスタ５が形成されている画素４に電圧が印加されない。

したがって、この液晶表示装置４の対向電極41と画素電極229との間に正規な電位が印加されず、結果として輝点不良となる。ここで、この輝点不良は、特に写真画像や動作表示等の中間調表示を多用する場合において、周囲よりも輝点が高い点となり表示品位を損ねてしまう。ここで、この種のリペア回路31が設けられていない液晶表示装置１であっても、薄膜トランジスタ５が正常に動作しない場合に、修復してリペアする技術が無いわけではない。

具体的に説明すると、このリペア回路31が設けられていない液晶表示装置１のコンタクトホール28をアレイ基板２の裏面側、あるいは対向基板41の表面側からレーザビームを照射して、コンタクトホール28を介して画素電極29の電位を補助容量電極24の電位と同電位にする。この場合、アレイ基板２の裏面側からレーザビームを照射する場合と、対向基板41の表面側からレーザビームを照射する場合との２通りの方法がある。

そして、アレイ基板２の裏面側からレーザビームを照射する場合には、補助容量電極24、層間絶縁膜16および活性層６のそれぞれをレーザビームで接合させて、この活性層６を介して画素電極29に補助容量電極24と同電位の電荷を与える。この場合のリペア方法の欠点としては、補助容量電極24、層間絶縁膜16および活性層６のそれぞれの接合の際に、活性層６が金属ではなく無機材料で構成されているため、金属で構成された補助容量電極24と、無機材料で構成された活性層６とを、無機材料で構成された層間絶縁膜16を介して接合しなければならない。したがって、レーザビームの照射による補助容量電極24、層間絶縁膜16および活性層６それぞれの融点の違いなどによって、接合時の歩留まりや、接合後の接合個所の信頼性に劣ってしまう。

さらに、対向基板41の表面側からレーザビームを照射する場合には、この対向基板41の表面側からレーザビームなどを照射して、コンタクトホール28を介して画素電極29を補助容量電極24に電気的に接合させて、この画素電極29を補助容量電極24と同電位にする。この場合、コンタクトホール28部分が、画素電極29下にパッシベーション膜27、共通配線電極26、絶縁膜25および補助容量電極24のそれぞれが積層された層構造である。したがって、これら５つの層を介してレーザビームを照射しなければならないから、上述したアレイ基板２の裏面側からレーザビームを照射する場合と同様に、これら５つの層の融点の違いなどによって、接合時の歩留まりや、接合後の接合個所の信頼性に劣ってしまう。

そこで、上記一実施の形態では、液晶表示装置１の各画素４のそれぞれにリペア回路31を形成し、これら画素４内の薄膜トランジスタ５が正常に動作しなかった場合に、この薄膜トランジスタ５が形成されている画素４内のリペア回路31をレーザビームで撃ち抜いて、この画素４内の画素電極29を補助容量電極24に短絡させることにより、これら画素４が常時オン状態の暗点となる。

よって、薄膜トランジスタ５に不具合が生じ、この薄膜トランジスタ５にて制御される画素電極29が輝点として表示されてしまう場合であっても、リペア回路31にて修復することにより、この画素電極29を暗点として表示させることができる。したがって、画素電極29が輝点として表示される場合に比べ、この画素電極29が暗点として表示されるので、薄膜トランジスタ５の不具合を認識されにくくできる。この結果、この薄膜トランジスタ５の不具合をより効率良く容易に修復できるので、表示状点欠陥の少ない高品位な液晶表示装置１を製造できる。

このとき、これら各画素４内のリペア回路31のそれぞれを、画素電極29と補助容量電極24とを絶縁層32を介して接続させた構成としたことにより、このリペア回路31部分が画素電極29下に絶縁層32および補助容量電極24が積層された層構造となる。したがって、上述した前提となる液晶表示装置１に比べ、層構造が少なくシンプルかつ絶縁層32を介して、それぞれが金属で構成された画素電極29と補助容量電極24とを短絡させて電気的に接合させる構成となるから、リペア回路31にて画素４を修復した際の接合精度および歩留まりを向上できる。

特に、補助容量電極24を形成する際のフォトレジストなどで絶縁層32を形成することが可能である。したがって、このフォトレジストは、一般に有機物で構成されレーザ加工が容易であるので、このフォトレジストで絶縁層32を形成することにより、レーザ加工がしやすくなるから、画素電極29と補助容量電極24との接合を容易にできるとともに、工程を増やすことなく絶縁層32を形成できるので、この絶縁層32を備えたリペア回路31を容易に形成できる。

この結果、前提となる方法ではリペアしきれず、薄膜トランジスタ５の異常による欠陥で、特に輝点欠陥となる画素４に対してリペアを施すことが可能となるから、高品位かつ輝点欠陥の無い液晶表示装置１を、工程を増やすことなく安価に歩留まり良く製造できる。

なお、上記一実施の形態では、液晶表示装置１に用いられる薄膜トランジスタ５として半導体素子を説明したが、液晶表示装置１以外の平面表示装置や、リペア回路31にて修復可能は半導体素子が用いられる装置などであっても対応させて用いることができる。

本発明の液晶表示装置の一実施の形態の一部を示す説明上面図である。 同上液晶表示装置の一部を示す説明断面図である。 同上液晶表示装置を示す説明斜視図である。 本発明の前提となる液晶表示装置の一部を示す説明上面図である。 同上液晶表示装置の一部を示す説明断面図である。

符号の説明

１ 液晶表示装置
２ アレイ基板
３ 透光性基板としてのガラス基板
５ スイッチング素子としての薄膜トランジスタ
24 補助容量電極
29 画素電極
30 補助容量
31 修復手段としてのリペア回路
41 対向基板
45 液晶

Claims (8)

1. 画素電極と、
   この画素電極との間に補助容量を形成させる補助容量電極と、
   前記補助容量電極に電気的に接続され前記画素電極が制御可能なスイッチング素子と、
   前記画素電極を前記補助容量電極に短絡可能な修復手段と
   を具備したことを特徴とした半導体素子。
2. 修復手段は、画素電極を補助容量電極に短絡させて、前記画素電極を暗点にする
   ことを特徴とした請求項１記載の半導体素子。
3. 修復手段は、画素電極および補助容量電極のそれぞれに対して絶縁されている
   ことを特徴とした請求項１または２記載の半導体素子。
4. 請求項１ないし３いずれか記載の半導体素子、およびこの半導体素子が一主面に形成された透光性基板を備えたアレイ基板と、
   このアレイ基板に対向して配設された対向基板と、
   この対向基板と前記アレイ基板との間に介挿された液晶と
   を具備したことを特徴とした液晶表示装置。
5. 画素電極と、この画素電極との間に補助容量を形成させる補助容量電極と、前記補助容量電極に電気的に接続され前記画素電極が制御可能なスイッチング素子と、前記画素電極を前記補助容量電極に短絡可能な修復手段とを具備した半導体素子の修復方法であって、
   前記修復手段にレーザを照射して、前記画素電極を前記補助容量電極に短絡させる
   ことを特徴とする半導体素子の修復方法。
6. 修復手段にレーザを照射して、画素電極を補助容量電極に短絡させて、前記画素電極による輝度不良を防止する
   ことを特徴とする請求項５記載の半導体素子の修復方法。
7. 画素電極および補助容量電極のそれぞれに対して絶縁された修復手段にレーザを照射して、前記画素電極を前記補助容量電極に短絡させる
   ことを特徴とする請求項５または６記載の半導体素子の修復方法。
8. 請求項５ないし７いずれか記載の半導体素子、およびこの半導体素子が一主面に形成された透光性基板を備えたアレイ基板と、このアレイ基板に対向して配設された対向基板と、この対向基板と前記アレイ基板との間に介挿された液晶とを具備した液晶表示装置の修復方法であって、
   前記アレイ基板の半導体素子の修復手段にレーザを照射して、前記画素電極を前記補助容量電極に短絡させる
   ことを特徴とする液晶表示装置の修復方法。

Images