JP4970545B2 - アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、および、アクティブマトリクス基板の製造方法 - Google Patents

Description

本発明は、トランジスタ素子、画素電極、走査信号線、データ信号線、および保持容量配線が基板上に形成されたアクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、および、アクティブマトリクス基板の製造方法に関するものである。

液晶表示装置は、高精細、薄型、軽量および低消費電力等の優れた特長を有する平面表示装置である。近年、表示性能の向上、生産能力の向上および他の表示装置に対する価格競争力の向上に伴い、液晶表示装置の市場規模が急速に拡大している。

この液晶表示装置の駆動方式としては、アクティブマトリクス駆動方式が知られている。アクティブマトリクス駆動方式によって駆動される液晶表示装置は、図１７に示すようなアクティブマトリクス基板１００を備えている。アクティブマトリクス基板１００には、交差配置された複数の走査信号線１１６および複数のデータ信号線１１５と、各信号線（１１５・１１６）の交点近傍に形成されたＴＦＴ１１２（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）と、画素電極１１７とを備える。ＴＦＴ１１２は、そのソース電極１１９がデータ信号線１１５に接続され、そのドレイン電極１０８がドレイン引き出し電極１０７を介して画素電極１１７に接続される。なお、走査信号線１１６は、ＴＦＴ１１２のゲート電極を兼ねている。

ドレイン引き出し電極１０７と画素電極１１７との間に配される絶縁膜には穴が開けられており、これによってドレイン引き出し電極１０７と画素電極１１７とを接続するコンタクトホール１１０が形成されている。画素電極１１７はＩＴＯ等の透明電極であり、アクティブマトリクス基板下からの光（バックライト光）を透過させる。

このアクティブマトリクス基板１００においては、走査信号線１１６に送られる走査信号（ゲートＯＮ電圧）によってＴＦＴ１１２がＯＮ（ソース電極１１９とドレイン電極１０８とが導通状態）状態となり、この状態においてデータ信号線１１５に送られるデータ信号（信号電圧）が、ソース電極１１９、ドレイン電極１０８およびドレイン引き出し電極１０７を介して画素電極１１７に書き込まれる。なお、保持容量（Ｃｓ）配線１１８は、ＴＦＴ１１２のオフ期間中における液晶層の自己放電を回避する等の機能を有する。

このようなアクティブマトリクス基板１００の製造プロセスにおいては、異物や膜残り等によってＴＦＴ１１２のソース電極１１９とドレイン電極１０８との間で短絡（リーク）が生じることがある。このようなＴＦＴ不良が発生すると、画素電極１１７に正常な電圧（ドレイン電圧）が印加されなくなる。

ここで、例えば垂直配向方式（ＶＡ（Vertical Alignment）方式）の液晶表示装置の場合、基本的には、電圧無印加時に黒表示、電圧印加時に白表示となるノーマリブラック表示が行われる。この場合、上記のようなソース・ドレイン間の短絡が生じると、該当画素には常に電圧が印加されることになり、輝点としての画素欠陥が生じることになり、欠陥が目立つことになる。

このような画素欠陥を修復する修正工程として、次のような方法がある。すなわち、図１７においてＸ１で示すように、ＴＦＴ１１２においてソース電極１１９とドレイン電極１０８との間で短絡が生じた場合、まず、例えばＸ２に示す箇所においてドレイン引き出し電極１０７を切断する。これによって、画素電極１１７とＴＦＴ１１２とが電気的に切り離される。また、Ｘ３に示す箇所において、保持容量配線１１８とドレイン引き出し電極１０７とをメルトさせて短絡させる。これによって、画素電極１１７と保持容量配線１１８とが電気的に接続される。

以上の修正工程が行われると、欠陥が生じた画素の画素電極１１７には、保持容量配線１１８と同電位の電圧が印加されることになる。よって、ノーマリブラックモードの表示方式の場合には、該当画素を黒点にすることができ、輝点の場合よりも欠陥を目立たなくすることができる。
日本国公開特許公報「特開2000-347217号公報（2000年12月15日公開）」 日本国公開特許公報「特開2004-347891公報（2004年12月9日公開）」 日本国公開特許公報「特開2000-284320公報（2000年10月13日公開）」 国際公開番号WO 2006/064832 A1（2006年6月22日公開）

上記の従来の修正工程によれば、欠陥画素を黒点化することにより、輝点であるよりも欠陥を目立たなくしているが、昨今では表示画面の大型化に伴い、各画素の大きさが大型化しているので、黒点であっても欠陥画素が視認されるようになっている。すなわち、上記のような修正では、欠陥の修正としては不十分なものとなってきている。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、画素の開口率を低減することなく、欠陥を目立たなくすることができる修正を実現することができるアクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、および、アクティブマトリクス基板の製造方法を提供することにある。

本発明に係るアクティブマトリクス基板は、上記課題を解決するために、トランジスタ素子、画素電極、走査信号線、データ信号線、および保持容量配線が基板上に形成されたアクティブマトリクス基板であって、上記保持容量配線に対して絶縁膜を介して対向して配置されることによって保持容量を形成する保持容量電極と、上記保持容量電極と上記画素電極とを接続する接続配線とを備え、上記保持容量配線に、上記基板の面に垂直な方向で該保持容量配線を貫通した開口部が形成されており、１つの保持容量配線に対して２つ以上の上記保持容量電極が配置されるとともに、上記開口部が、少なくとも２つの上記保持容量電極が配置される領域に対向する領域を含むように形成されている構成である。

上記の構成では、まず保持容量配線に開口部が形成されている。この開口部は、少なくとも２つの保持容量電極が配置される領域に対向する領域を含むように形成されている。このような構成であることによって、次のような修正工程を行うことが可能となる。まず、保持容量配線の領域のうち、開口部と保持容量配線の延伸方向に対する側面とで囲われる領域、または、複数の開口部が設けられる場合には該開口部で囲われる領域を、配線切断処理を行うことによって保持容量配線から電気的に分離し、分離領域を形成する。また、この分離領域と、該分離領域上に存在する少なくとも２つの保持容量電極とを短絡させる。このような修正工程が行われると、短絡させた保持容量電極同士を分離領域を介して電気的に接続することができる。

すなわち、開口部を利用することによって、保持容量配線の一部を保持容量配線自体から分離した分離領域を容易に作成することが可能であり、この分離領域を修正時に利用する配線として用いることが可能となる。よって、１つの保持容量電極に接続された画素電極に対する電圧印加が正常に行われなくなった欠陥が発生した場合などに、該画素電極と保持容量配線を電気的に接続する修正手法を用いずに、該画素電極と、該画素電極に隣接する画素電極とを電気的に接続する修正手法を実現することができる。これにより、欠陥画素の電位を、正常な隣接画素とほぼ同じ電位とすることが可能となるので、欠陥を目立たなくすることができる修正を行うことが可能となる。

また、上記のような修正を実現するための配線は、保持容量配線の一部を電気的に分離することによって容易に形成することができるので、予め冗長配線を基板上に設けておくなどの処理が不要となる。よって、画素の開口率を低減することなく、上記のような効果的な修正方法を実現することができるアクティブマトリクス基板を提供することができる。

また、本発明に係るアクティブマトリクス基板は、上記の構成において、上記基板に垂直な方向から見た場合の上記開口部が直線状のスリット形状となっており、その長手方向が保持容量配線の延伸方向に平行となっている構成としてもよい。

上記の構成によれば、開口部は、直線状のスリット形状であり、その長手方向が保持容量配線の延伸方向に平行となっているので、開口部を設けることによる保持容量配線の抵抗値の増大を低く抑えることができる。よって、大画面の液晶表示装置に対応するために保持容量配線が長くなり、画素数も多くなったとしても、開口部を設けることによる保持容量配線の抵抗値の増大、およびこれに起因する信号遅延の問題などの発生を抑えることができる。

また、本発明に係るアクティブマトリクス基板は、上記の構成において、少なくとも２つの上記保持容量電極が配置される領域に対向する領域には、１つの上記開口部が設けられている構成としてもよい。

上記の構成によれば、１つの開口部が、少なくとも２つの保持容量電極が配置される領域に対向する領域に形成されるので、形成すべき開口部の数を必要最小限にすることができる。よって、開口部を設けることによる保持容量配線の抵抗値の増大、およびこれに起因する信号遅延の問題などの発生を最小限に抑えることができる。

また、本発明に係るアクティブマトリクス基板は、上記の構成において、上記開口部が形成される位置が、上記保持容量配線の延伸方向に対する２つの側面である第１および第２の側面のうち、第１の側面に近いとともに、上記開口部が形成される領域に対向する領域を含む位置に形成された上記保持容量電極において、上記開口部が形成される領域に対向する領域から上記第１の側面側に存在する領域の面積よりも、上記開口部が形成される領域に対向する領域から上記第２の側面側に存在する領域の面積の方が広くなっている構成としてもよい。

上記の構成によれば、開口部が形成される位置が第１の側面に近くなっているので、上記の修正工程において、開口部と第１の側面とをつなぐように保持容量配線を切断することによって、上記の切断領域を形成するために必要とされる切断の長さをより短くすることができる。

また、保持容量電極において、開口部が形成される領域に対向する領域から第１の側面側に存在する領域の面積よりも、開口部が形成される領域に対向する領域から第２の側面側に存在する領域の面積の方が広くなっているので、上記の修正工程の後に、上記の切断領域に対向する保持容量電極の面積よりも、保持容量配線に対向する保持容量電極の面積を大きくすることができる。よって、上記の修正工程が行われる前後での保持容量の変化をより小さくすることができるので、修正工程後の他の信号配線からの影響をより小さくすることができる。

また、本発明に係るアクティブマトリクス基板は、上記の構成において、少なくとも２つの上記保持容量電極が配置される領域に対向する領域には、２つの上記開口部が設けられている構成としてもよい。

上記の構成によれば、２つの開口部が、少なくとも２つの保持容量電極が配置される領域に対向する領域に形成されるので、上記の修正工程を行う際には、これら２つの開口部同士をつなぐように保持容量配線を切断することによって上記の切断領域を形成することができる。

また、本発明に係るアクティブマトリクス基板は、上記の構成において、上記開口部が形成される領域に対向する領域を含む位置に、上記保持容量配線に対して絶縁膜を介して対向して配置される補助電極が、上記保持容量配線と電気的に接続された状態で設けられる構成としてもよい。

上記の構成によれば、開口部が形成される領域に対向する領域を含む位置に、保持容量配線に対して絶縁膜を介して対向して配置される補助電極が設けられている。この補助電極は、保持容量配線と電気的に接続されているので、正常時には何も効果を奏さない構成である。しかしながら、上記の修正工程によって形成される切断領域以外の部分で補助電極と保持容量配線とが電気的に接続されていれば、修正工程後に、切断領域と補助電極との間で保持容量を形成することが可能となる。よって、上記の修正工程が行われる前後での保持容量の変化をより小さくすることができるので、修正工程後の他の信号配線からの影響をより小さくすることができる。

また、本発明に係るアクティブマトリクス基板は、上記の構成において、複数の画素電極によって１つの画素が構成されている構成としてもよい。

上記の構成によれば、ある画素電極に対する電圧印加が正常に行われなくなった欠陥が発生した場合にも、その画素電極が構成する画素を構成する他の画素電極による正常な表示が行われるので、上記のような結果が生じた場合の表示状態への影響を小さくすることができる。

また、本発明に係るアクティブマトリクス基板は、上記の構成において、同じ上記開口部に対向する領域に配置される複数の上記保持容量電極がそれぞれ接続している画素電極が、同じ１つの画素を構成する画素電極である構成としてもよい。

上記の構成によれば、上記の修正工程を行った場合に、切断領域によって電気的に接続される保持容量電極は、同じ１つの画素を構成する画素電極に接続されている保持容量電極となる。よって、修正工程が行われた場合の画素の表示状態への影響を非常に小さくすることができる。

また、本発明に係るアクティブマトリクス基板は、上記の構成において、同じ上記開口部に対向する領域に配置される複数の上記保持容量電極がそれぞれ接続している画素電極が、互いに隣接する画素を構成する画素電極である構成としてもよい。

上記の構成によれば、上記の修正工程を行った場合に、切断領域によって電気的に接続される保持容量電極は、互いに隣接する画素を構成する画素電極に接続されている保持容量電極となる。隣接する画素同士は、表示すべき画像データの値に大きな違いは生じないことが多いので、欠陥としてほとんど視認できないレベルに修正することが可能となる。

また、本発明に係る液晶パネルは、上記アクティブマトリクス基板を備える構成とすることができる。

また、本発明に係る液晶表示ユニットは、上記液晶パネルとドライバとを備える構成とすることができる。

また、本発明に係る液晶表示装置は、上記液晶表示ユニットと照明装置とを備える構成とすることができる。

また、本発明に係るテレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナ部とを備える構成とすることができる。

また、本発明に係るアクティブマトリクス基板の製造方法は、上記課題を解決するために、トランジスタ素子、画素電極、走査信号線、データ信号線、および保持容量配線が基板上に形成されたアクティブマトリクス基板であって、上記保持容量配線に対して絶縁膜を介して対向して配置されることによって保持容量を形成する保持容量電極と、上記保持容量電極と上記画素電極とを接続する接続配線とを備え、上記保持容量配線に、上記基板の面に垂直な方向で該保持容量配線を貫通した開口部が形成されており、１つの保持容量配線に対して２つ以上の上記保持容量電極が配置されるとともに、上記開口部が、少なくとも２つの上記保持容量電極が配置される領域に対向する領域を含むように形成されているアクティブマトリクス基板の製造方法であって、上記保持容量配線の領域のうち、上記開口部と上記保持容量配線の延伸方向に対する側面とで囲われる領域、または、複数の上記開口部同士で囲われる領域を、配線切断処理を行うことによって上記保持容量配線から電気的に分離し、分離領域を形成するステップと、上記分離領域と、該分離領域上に存在する少なくとも２つの保持容量電極とを短絡させるステップとを有する方法である。

上記の方法によれば、短絡させた保持容量電極同士を分離領域を介して電気的に接続することができる。よって、１つの保持容量電極に接続された画素電極に対する電圧印加が正常に行われなくなった欠陥が発生した場合などに、該画素電極と保持容量配線を電気的に接続する修正手法を用いずに、該画素電極と、該画素電極に隣接する画素電極とを電気的に接続する修正手法を実現することができる。これにより、欠陥画素の電位を、正常な隣接画素とほぼ同じ電位とすることが可能となるので、欠陥を目立たなくすることができる修正を行うことが可能となる。

また、本発明に係るアクティブマトリクス基板の製造方法は、上記の方法において、電圧印加が正常に行われなくなった欠陥が発生した上記画素電極と、上記トランジスタ素子とを電気的に接続する接続配線に対して、配線切断処理を行うステップをさらに有している方法としてもよい。

上記の方法によれば、欠陥が生じた画素電極と、該画素電極に接続されるトランジスタ素子とが電気的に切断される。これにより、トランジスタ素子における欠陥によって画素電極に対する電圧印加が正常に行われなくなった場合に、該トランジスタ素子から該画素電極に不要な電圧が印加されることを防止することが可能となる。

本発明の一実施形態に係るアクティブマトリクス基板の第１の構成例の一部を示す（透視）平面図である。 図１のＢ−Ｂ線における断面図である。 保持容量上部電極が形成されている領域、および、その近傍の保持容量配線の状態を示す平面図である。 本発明の一実施形態に係るアクティブマトリクス基板の第２の構成例の一部を示す（透視）平面図である。 保持容量上部電極が形成されている領域、および、その近傍の保持容量配線の状態を示す平面図である。 本発明の一実施形態に係るアクティブマトリクス基板の第３の構成例の一部を示す（透視）平面図である。 保持容量上部電極が形成されている領域、および、その近傍の保持容量配線の状態を示す平面図である。 （ａ）は、修正工程が行われる前の保持容量配線およびドレイン引き出し配線の状態の一例を示す平面図であり、（ｂ）は、修正工程が行われた後の保持容量配線およびドレイン引き出し配線の状態の一例を示す平面図である。 （ａ）は、修正工程が行われる前の保持容量配線およびドレイン引き出し配線の状態の別の例を示す平面図であり、（ｂ）は、修正工程が行われた後の保持容量配線およびドレイン引き出し配線の状態の別の例を示す平面図である。 （ａ）は、修正工程が行われる前の保持容量配線およびドレイン引き出し配線の状態のさらに別の例を示す平面図であり、（ｂ）は、修正工程が行われた後の保持容量配線およびドレイン引き出し配線の状態のさらに別の例を示す平面図である。 （ａ）は、補助電極およびその周辺の構成を示す平面図であり、（ｂ）は、補助電極およびその周辺の構成を示す断面図である。 （ａ）は、修正工程が行われる前の保持容量配線およびドレイン引き出し配線の状態のさらに別の例を示す平面図であり、（ｂ）は、修正工程が行われた後の保持容量配線およびドレイン引き出し配線の状態のさらに別の例を示す平面図である。 （ａ）は、修正工程が行われる前の保持容量配線およびドレイン引き出し配線の状態のさらに別の例を示す平面図であり、（ｂ）は、修正工程が行われた後の保持容量配線およびドレイン引き出し配線の状態のさらに別の例を示す平面図であり、（ｃ）は、別の修正工程が行われた後の保持容量配線およびドレイン引き出し配線の状態のさらに別の例を示す平面図である。 テレビジョン受像機用の表示装置の構成を示すブロック図である。 チューナ部と表示装置との接続関係を示すブロック図である。 表示装置をテレビジョン受像機とするときの機械的構成の一例を示す分解斜視図である。 従来のアクティブマトリクス基板の構成例の一部を示す（透視）平面図である。

符号の説明

１ アクティブマトリクス基板
１１ データ信号線
１２・１２Ａ・１２Ｂ 走査信号線
１３ 保持容量配線
１４・１４Ａ・１４Ｂ ＴＦＴ
１５Ａ・１５Ｂ ゲート電極
１６・１６Ａ・１６Ｂ ドレイン電極
１７・１７Ａ・１７Ｂ・１７Ｃ ドレイン引き出し配線
１８Ａ・１８Ｂ・１８Ｃ 保持容量上部電極
１９Ａ・１９Ｂ・１９Ｃ コンタクトホール
２１・２１Ａ・２１Ｂ ソース電極
２２ 半導体層
２３ 層間絶縁膜
２４ ゲート絶縁膜
２５ 基板
２６ 補助電極
２７ コンタクトホール
３１ 画素電極
３１Ａ・３１Ｂ 副画素電極
３５Ａ・３５Ｂ コンタクトホール
８０ Ｙ／Ｃ分離回路
８１ ビデオクロマ回路
８２ Ａ／Ｄコンバータ
８３ 液晶コントローラ
８４ 液晶パネル
８５ バックライト駆動回路
８６ バックライト
７８ マイコン
８８ 階調回路
９０ チューナ部
８００ 表示装置
８０１ 第１筐体
８０１ａ 開口部
８０５ 操作用回路
８０６ 第２筐体
８０８ 支持用部材

本発明の一実施形態について図面に基づいて説明すると以下の通りである。

（アクティブマトリクス基板の第１の構成例）
図１は、本実施形態に係るアクティブマトリクス基板の第１の構成例の一部を示す（透視）平面図である。同図に示すアクティブマトリクス基板１は、１つの画素に２つの副画素電極３１Ａ・３１Ｂを備える画素分割（マルチ画素駆動）方式のものとなっている。本アクティブマトリクス基板１を用いて液晶パネルを構成した場合、副画素電極３１Ａとカラーフィルタ基板に形成される対向電極（共通電極）と両電極間の液晶層とによって第１の副画素容量が形成され、副画素電極３１Ｂと上記対向電極と両電極間の液晶層とによって第２の副画素容量が形成されることになる。

なお、本実施形態では、液晶層が負の誘電異方性を有するネマティック液晶材料を含む垂直配向型液晶層であることを想定している。すなわち、アクティブマトリクス基板１の液晶層側の面、および、カラーフィルタ基板の液晶層側の面には、液晶を基板面に対して垂直に配向させる配向膜が設けられている。以上の構成により、本実施形態における液晶表示装置は、ＶＡ方式の液晶表示装置として機能することになる。すなわち、液晶層における液晶は、電圧が印加されていない状態で基板面に対してほぼ垂直となるように配向する。この状態では、液晶パネル部に入射した光の偏光面は液晶層中でほぼ回転されない。一方、電圧が印加されると、液晶は電圧値に応じて基板面に対して垂直となる方向から角度がついた状態で配向する。この状態では、液晶パネル部に入射した光の偏光面は液晶層中で回転される。よって、液晶表示装置の光入射側および光出射側に配置される２枚の偏光板が、その偏光軸が互いにクロスニコルの関係となるように配置されることによって、電圧無印加時に黒表示、電圧印加時に白表示となるノーマリブラック表示が実現される。また、副画素電極３１Ａと副画素電極３１Ｂとによって、電圧印加時の液晶の配向方向がそれぞれ異なる領域が複数形成される。よって、各画素内に複数の領域を設定し、各領域における液晶の配向方向をそれぞれ異ならせるＶＡ方式の液晶表示装置が実現されている。

なお、本発明は、上記のような垂直配向型の液晶表示装置に限定されるものではなく、液晶層が正の誘電異方性を有するネマティック液晶材料を含むツイスト配向型の液晶表示装置にも適用可能である。

アクティブマトリクス基板１は、互いに平行となるように配置された複数のデータ信号線１１…、該データ信号線１１…に直交する方向で互いに平行となるように配置された複数の走査信号線１２Ａ…・１２Ｂ…、および、同じくデータ信号線１１…に直交する方向で互いに平行となるように配置された複数の保持容量配線（ＣＳ配線）１３…を備えている。同図に示す例では、データ信号線１１…は列方向（上下方向）に延伸するように形成され、走査信号線１２Ａ…・１２Ｂ…および保持容量配線１３…は行方向（左右方向）に延伸するように形成される。

また、１つの画素は、隣り合う２本のデータ信号線１１・１１と、走査信号線１２Ａと、走査信号線１２Ｂとで囲われた領域（画素領域）によって構成され、この画素領域内に、副画素電極３１Ａと副画素電極３１Ｂとが互いに入り組んだ形状で形成されている。また、画素領域内の中心近傍を通過するように、保持容量配線１３が設けられる。すなわち、走査信号線１２Ａ、保持容量配線１３、および走査信号線１２Ｂがこの順で互いに平行となるように配置され、この組み合わせが列方向に順次繰り返されている。

データ信号線１１と走査信号線１２Ａとの交差部近傍にはＴＦＴ１４Ａが設けられ、データ信号線１１と走査信号線１２Ｂとの交差部近傍にはＴＦＴ１４Ｂが設けられる。ＴＦＴ１４Ａは、ゲート電極１５Ａ、ドレイン電極１６Ａ、およびソース電極を備えており、ＴＦＴ１４Ｂは、ゲート電極１５Ｂ、ドレイン電極１６Ｂ、およびソース電極を備えている。

ゲート電極１５Ａ・１５Ｂは、走査信号線１２Ａ・１２Ｂから引き出された部分によって構成されており、ソース電極は、データ信号線１１の一部によって構成されている。ドレイン電極１６Ａ・１６Ｂからは、画素領域内を通過して保持容量配線１３が形成されている領域まで延伸するドレイン引き出し配線１７Ａ・１７Ｂが形成されている。そして、ドレイン引き出し配線１７Ａ・１７Ｂは、保持容量配線１３と重なる部分に設けられる保持容量上部電極１８Ａ・１８Ｂと接続されている。この保持容量上部電極１８Ａ・１８Ｂと保持容量配線１３との間で保持容量が形成される。

保持容量上部電極１８Ａ・１８Ｂには、コンタクトホール１９Ａ・１９Ｂが設けられており、コンタクトホール１９Ａを介して、保持容量上部電極１８Ａと副画素電極３１Ａとが電気的に接続され、コンタクトホール１９Ｂを介して、保持容量上部電極１８Ｂと副画素電極３１Ｂとが電気的に接続される。

図２は、図１のＢ−Ｂ線における断面図を示している。同図に示すように、アクティブマトリクス基板１は、透光性を有する基板２５上に、まず、ゲート電極１５Ａおよび保持容量配線１３が形成され、その上層にゲート絶縁膜２４が形成されている。ゲート電極１５Ａが形成されている領域において、ゲート絶縁膜２４の上層には、半導体層２２が形成され、さらにその上層にソース電極２１およびドレイン電極１６Ａが形成される。これにより、ＴＦＴ１４Ａが形成される。ソース電極２１にはデータ信号線１１が電気的に接続された状態で積層され、ドレイン電極１６Ａにはドレイン引き出し配線１７Ａが電気的に接続された状態で積層される。

保持容量配線１３が形成されている領域において、ゲート絶縁膜２４の上層には、保持容量上部電極１８Ａが形成される。この保持容量上部電極１８Ａと保持容量配線１３との間で、上記したように保持容量が形成される。

そして、データ信号線１１、ＴＦＴ１４Ａ、ドレイン引き出し配線１７Ａ、および保持容量上部電極１８Ａの上層に、層間絶縁膜２３が形成され、層間絶縁膜２３上に副画素電極３１Ａが形成される。また、保持容量上部電極１８Ａ上には、副画素電極３１Ａと保持容量上部電極１８Ａとを電気的に接続するコンタクトホール１９Ａが、層間絶縁膜２３を貫通するように形成されている。なお、図示はしていないが、副画素電極３１Ａは配向膜に覆われている。

また、図示はしていないが、これと同様の積層構造で、ゲート電極１５Ｂ、ドレイン電極１６Ｂ、ＴＦＴ１４Ｂ、ドレイン引き出し配線１７Ｂ、保持容量上部電極１８Ｂ、副画素電極３１Ｂ、および、コンタクトホール１９Ｂが形成されている。

上記の構成によれば、データ信号線１１から副画素電極３１Ａと副画素電極３１Ｂとに同じ信号電位が供給されるが、走査信号線１２Ａに印加されるゲート信号と、走査信号線１２Ｂに印加されるゲート信号とで、そのＯＮ時間を異ならせることによって、副画素電極３１Ａによる表示状態と、副画素電極３１Ｂによる表示状態とを異ならせることが可能となる。すなわち、１つの画素に、互いに異なる電圧印加状態となる領域を２つ形成することが可能となるので、中間調表示における視野角特性を良好にすることができる。

次に、保持容量配線１３に形成されるスリットＳＬについて説明する。図３は、保持容量上部電極１８Ａ・１８Ｂが形成されている領域、および、その近傍の保持容量配線１３の状態を示す平面図である。同図に示すように、保持容量配線１３には、該保持容量配線１３の延伸方向に平行な方向を長手方向とするスリットＳＬが形成されている。

スリットＳＬは、保持容量配線１３の厚み方向（積層方向、基板に垂直な方向）で該保持容量配線１３を貫通した開口形状となっている。また、基板に垂直な方向から見た場合のスリットＳＬの開口形状は長方形であり、その長手方向が保持容量配線１３の延伸方向に平行となっている。なお、基板に垂直な方向から見た場合のスリットＳＬの開口形状は、長方形に限らず、長方形の角部が斜めに欠けた形状や、丸みを帯びた形状となっていても構わない。

また、スリットＳＬは、基板に垂直な方向から見て、保持容量上部電極１８Ａおよびドレイン引き出し配線１７Ａの少なくともいずれか一方が形成されている領域、および、保持容量上部電極１８Ｂおよびドレイン引き出し配線１７Ｂの少なくともいずれか一方が形成されている領域の両方を含むように設けられている。

（第１の構成例における画素の修正方法）
以上の構成において、異物や膜残り等によってＴＦＴ１４Ａのソース電極とドレイン電極１６Ａとの間で短絡（リーク）が生じた場合を想定する。このようなＴＦＴ不良が発生すると、ゲートパルス信号の印加状態によらずに副画素電極３１Ａにデータ信号線１１に印加されている電圧が常に印加されるようになり、液晶表示装置において画素欠陥となって現れる。このような欠陥が生じた場合の修正方法について以下に説明する。

修正工程としては、次の３つの工程が挙げられる。これらの３つの工程が行われる順番は特に限定されるものではなく、どの順番で行われても良い。

第１の工程は、短絡が生じたドレイン電極１６Ａと副画素電極３１Ａとの導通を遮断するために、ドレイン引き出し配線１７Ａの一部を切断する工程である。図３に示す例では、ドレイン引き出し配線１７ＡのＣＰ２で示される位置が切断される。なお、ドレイン引き出し配線１７Ａの切断位置は、ドレイン電極１６Ａと副画素電極３１Ａとの導通が遮断される位置であればどの位置であってもよい。すなわち、ドレイン電極１６Ａからコンタクトホール１９Ａが形成されている位置の間のどの位置が切断されてもよいことになる。

上記の電極の切断（破壊分離）は、アクティブマトリクス基板１の表面からレーザを照射することによって行われる。使用されるレーザ光は特に限定されないが、例えば、ＹＡＧ（イットリウムアルミニウムガーネット）レーザを用いることができ、使用する波長としてはＹＡＧレーザの第４高調波（波長２６６ｎｍ）等が挙げられる。

第２の工程は、保持容量配線１３の領域のうち、スリットＳＬと保持容量配線１３の延伸方向に対する側面とで囲われる領域を、保持容量配線１３から電気的に分離する工程である。図３に示す例では、スリットＳＬの長手方向の両端部と、保持容量配線１３の側面との間の領域であるＣＰ１で示される領域が切断される。これにより、保持容量配線１３の領域の一部を、保持容量配線１３から電気的に分離された分離領域として形成することが可能となる。なお、保持容量配線１３の切断によって生成される分離領域上に、保持容量上部電極１８Ａおよびドレイン引き出し配線１７Ａの少なくともいずれか一方が形成されている領域、および、保持容量上部電極１８Ｂおよびドレイン引き出し配線１７Ｂの少なくともいずれか一方が形成されている領域が存在するように、保持容量配線１３の切断が行われればよい。図３に示す例では、分離領域上には、ドレイン引き出し配線１７Ａの一部およびドレイン引き出し配線１７Ｂの一部が存在している。この保持容量配線１３の切断も、上記と同様にレーザによる切断によって実現される。

第３の工程は、第２の工程において形成される、または形成される予定の分離領域と、該分離領域上に存在する保持容量上部電極１８Ａおよびドレイン引き出し配線１７Ａの少なくともいずれか一方、および、保持容量上部電極１８Ｂおよびドレイン引き出し配線１７Ｂの少なくともいずれか一方とを短絡させる工程である。図３に示す例では、ドレイン引き出し配線１７Ａと分離領域とが重なっている領域ＭＰ１、および、ドレイン引き出し配線１７Ｂと分離領域とが重なっている領域ＭＰ１において、短絡処理が行われる。

上記の電極の短絡処理は、アクティブマトリクス基板１の表面からレーザを照射することによって行われる。使用されるレーザ光は特に限定されないが、例えば、ＹＡＧレーザを用いることができ、使用する波長としてはＹＡＧレーザの第２高調波（波長５３２ｎｍ）等が挙げられる。

以上の修正工程を行うことによって、画素における導電状態は次のようになる。まず、第１の工程によって、短絡欠陥が生じたドレイン電極１６Ａと副画素電極３１Ａとが電気的に切断される。これにより、副画素電極３１Ａにデータ信号線１１に印加されている電圧が常に印加される状態が解消される。

また、第２の工程によって分離領域が形成され、第３の工程によって、ドレイン引き出し配線１７Ａとドレイン引き出し配線１７Ｂとが、分離領域を介して電気的に接続されることになる。これにより、正常に機能しているＴＦＴ１４Ｂからドレイン引き出し配線１７Ｂを介して副画素電極３１Ｂに印加されている電圧とほぼ同じ電圧が、分離領域およびドレイン引き出し配線１７Ａを介して副画素電極３１Ａに印加されることになる。

ここで、上記したように、正常な状態では、副画素電極３１Ａと副画素電極３１Ｂとでは、同じ信号電位が供給されるとともに、ゲート信号のＯＮ時間が異なることによって、副画素電極３１Ａによる表示状態と、副画素電極３１Ｂによる表示状態とを異ならせている。これに対して、上記の修正工程が行われた後は、副画素電極３１Ａと副画素電極３１Ｂとでは、同じ信号電位が供給されるとともに、ゲート信号のＯＮ時間も同じとなり、両者は完全に同じ表示状態となる。すなわち、修正工程後は、１つの画素に、互いに異なる電圧印加状態となる領域を２つ形成することはできなくなるが、その画素において表示すべき画像データに対応した表示が、修正された副画素電極３１Ａにおいても行われるようになる。よって、欠陥としてほとんど視認できないレベルに修正することが可能となる。

（アクティブマトリクス基板の第２の構成例）
図４は、本実施形態に係るアクティブマトリクス基板の第２の構成例の一部を示す（透視）平面図である。第２の構成例としてのアクティブマトリクス基板１は、第１の構成例と同様に、１つの画素に２つの副画素電極３１Ａ・３１Ｂを備える画素分割方式のものとなっている。本アクティブマトリクス基板１を用いて液晶パネルを構成した場合、副画素電極３１Ａとカラーフィルタ基板に形成される対向電極（共通電極）と両電極間の液晶層とによって第１の副画素容量が形成され、副画素電極３１Ｂと上記対向電極と両電極間の液晶層とによって第２の副画素容量が形成されることになる。

アクティブマトリクス基板１は、互いに平行となるように配置された複数のデータ信号線１１…、該データ信号線１１…に直交する方向で互いに平行となるように配置された複数の走査信号線１２…、および、同じくデータ信号線１１…に直交する方向で互いに平行となるように配置された複数の保持容量配線（ＣＳ配線）１３…を備えている。同図に示す例では、データ信号線１１…は列方向（上下方向）に延伸するように形成され、走査信号線１２…および保持容量配線１３…は行方向（左右方向）に延伸するように形成される。

また、１つの画素は、隣り合う２本のデータ信号線１１・１１と、隣り合う２本の保持容量配線１３・１３とで囲われた領域（画素領域）によって構成され、この画素領域内に、副画素電極３１Ａと副画素電極３１Ｂとが上下方向に並んで形成されている。また、画素領域内の中心近傍を通過するように、走査信号線１２が設けられる。

データ信号線１１と走査信号線１２との交差部近傍にはＴＦＴ１４Ａ・１４Ｂが設けられる。ＴＦＴ１４Ａは、ゲート電極、ドレイン電極１６Ａ、およびソース電極２１Ａを備えており、ＴＦＴ１４Ｂは、ゲート電極、ドレイン電極１６Ｂ、およびソース電極２１Ｂを備えている。

ゲート電極は、走査信号線１２の一部によって構成されており、ソース電極２１Ａ・２１Ｂは、データ信号線１１から引き出された部分によって構成されている。

ドレイン電極１６Ａからは、副画素電極３１Ａが形成されている領域まで延伸するドレイン引き出し配線１７Ａが形成されている。そして、ドレイン引き出し配線１７Ａには、コンタクトホール１９Ａが設けられており、コンタクトホール１９Ａを介して、ドレイン引き出し配線１７Ａと副画素電極３１Ａとが電気的に接続される。同様に、ドレイン電極１６Ｂからは、副画素電極３１Ｂが形成されている領域まで延伸するドレイン引き出し配線１７Ｂが形成されている。そして、ドレイン引き出し配線１７Ｂには、コンタクトホール１９Ｂが設けられており、コンタクトホール１９Ｂを介して、ドレイン引き出し配線１７Ｂと副画素電極３１Ｂとが電気的に接続される。

また、保持容量配線１３が形成されている領域の上層に、保持容量上部電極１８Ａ・１８Ｂが形成されている。保持容量上部電極１８Ａは、副画素電極３１Ａが形成されている領域まで延伸しており、この領域においてコンタクトホール３５Ａが設けられている。このコンタクトホール３５Ａを介して、保持容量上部電極１８Ａと副画素電極３１Ａとが電気的に接続される。同様に、保持容量上部電極１８Ｂは、副画素電極３１Ｂが形成されている領域まで延伸しており、この領域においてコンタクトホール３５Ｂが設けられている。このコンタクトホール３５Ｂを介して、保持容量上部電極１８Ｂと副画素電極３１Ｂとが電気的に接続される。

本構成例２におけるアクティブマトリクス基板１は、基本的には図２に示した断面構成と同様となっている。異なる部分としては、構成例１では、ドレイン引き出し配線１７Ａと保持容量上部電極１８Ａとが直接電気的に接続されていたが、本構成例２では、ドレイン引き出し配線１７Ａと保持容量上部電極１８Ａとが、コンタクトホール１９Ａ、副画素電極３１Ａ、およびコンタクトホール３５Ａを介して電気的に接続されている点である。

上記の構成によれば、データ信号線１１から副画素電極３１Ａと副画素電極３１Ｂとに同じ信号電位が供給される一方、保持容量配線１３に印加されるＣＳ信号を、ゲート信号のＯＮタイミングと同期して変化させることによって、副画素電極３１Ａによる表示状態と、副画素電極３１Ｂによる表示状態とを異ならせることが可能となる。すなわち、本アクティブマトリクス基板１を備えた液晶表示装置においては、１つの画素に、互いに異なる電圧印加状態となる領域を２つ形成することが可能となるので、中間調表示における視野角特性を良好にすることができる。

次に、保持容量配線１３に形成されるスリットＳＬについて説明する。図５は、保持容量上部電極１８Ａ・１８Ｂが形成されている領域、および、その近傍の保持容量配線１３の状態を示す平面図である。同図に示すように、保持容量配線１３には、該保持容量配線１３の延伸方向に平行な方向を長手方向とするスリットＳＬが形成されている。

スリットＳＬは、保持容量配線１３の厚み方向（積層方向、基板に垂直な方向）で該保持容量配線１３を貫通した開口形状となっている。また、基板に垂直な方向から見た場合のスリットＳＬの開口形状は長方形であり、その長手方向が保持容量配線１３の延伸方向に平行となっている。なお、基板に垂直な方向から見た場合のスリットＳＬの開口形状は、長方形に限らず、長方形の角部が斜めに欠けた形状や、丸みを帯びた形状となっていても構わない。

また、スリットＳＬは、基板に垂直な方向から見て、保持容量上部電極１８Ａが形成されている領域、および、保持容量上部電極１８Ｂが形成されている領域の両方にまたがるように設けられている。

（第２の構成例における画素の修正方法）
以上の構成において、異物や膜残り等によってＴＦＴ１４Ａのソース電極２１Ａとドレイン電極１６Ａとの間で短絡（リーク）が生じた場合を想定する。このようなＴＦＴ不良が発生すると、ゲートパルス信号の印加状態によらずに副画素電極３１Ａにデータ信号線１１に印加されている電圧が常に印加されるようになり、液晶表示装置において画素欠陥となって現れる。このような欠陥が生じた場合の修正方法について以下に説明する。

修正工程としては、次の３つの工程が挙げられる。これらの３つの工程が行われる順番は特に限定されるものではなく、どの順番で行われても良い。

第１の工程は、短絡が生じたドレイン電極１６Ａと副画素電極３１Ａとの導通を遮断するために、ドレイン引き出し配線１７Ａの一部を切断する工程である。図４に示す例では、ドレイン引き出し配線１７ＡのＣＰ２で示される位置が切断される。なお、ドレイン引き出し配線１７Ａの切断位置は、ドレイン電極１６Ａと副画素電極３１Ａとの導通が遮断される位置であればどの位置であってもよい。すなわち、ドレイン電極１６Ａからコンタクトホール１９Ａが形成されている位置の間のどの位置が切断されてもよいことになる。上記の電極の切断（破壊分離）は、上記と同様に、レーザを照射することによって行われる。

第２の工程は、保持容量配線１３の領域のうち、スリットＳＬと保持容量配線１３の延伸方向に対する側面とで囲われる領域を、保持容量配線１３から電気的に分離する工程である。図５に示す例では、スリットＳＬの長手方向の両端部と、保持容量配線１３の側面との間の領域であるＣＰ１で示される領域が切断される。これにより、保持容量配線１３の領域の一部を、保持容量配線１３から電気的に分離された分離領域として形成することが可能となる。なお、保持容量配線１３の切断によって生成される分離領域上に、保持容量上部電極１８Ａが形成されている領域、および、保持容量上部電極１８Ｂが形成されている領域が存在するように、保持容量配線１３の切断が行われればよい。この保持容量配線１３の切断も、上記と同様にレーザによる切断によって実現される。

第３の工程は、第２の工程において形成される、または形成される予定の分離領域と、該分離領域上に存在する保持容量上部電極１８Ａおよび保持容量上部電極１８Ｂとを短絡させる工程である。図５に示す例では、保持容量上部電極１８Ａと分離領域とが重なっている領域ＭＰ１、および、保持容量上部電極１８Ｂと分離領域とが重なっている領域ＭＰ１において、短絡処理が行われる。上記の電極の短絡処理は、上記と同様に、アクティブマトリクス基板１の表面からレーザを照射することによって行われる。

以上の修正工程を行うことによって、画素における導電状態は次のようになる。まず、第１の工程によって、短絡欠陥が生じたドレイン電極１６Ａと副画素電極３１Ａとが電気的に切断される。これにより、副画素電極３１Ａにデータ信号線１１に印加されている電圧が常に印加される状態が解消される。

また、第２の工程によって分離領域が形成され、第３の工程によって、保持容量上部電極１８Ａと保持容量上部電極１８Ｂとが、分離領域を介して電気的に接続されることになる。これにより、正常に機能しているＴＦＴ１４Ｂからドレイン引き出し配線１７Ｂを介して副画素電極３１Ｂに印加されている電圧とほぼ同じ電圧が、分離領域および保持容量上部電極１８Ａを介して副画素電極３１Ａに印加されることになる。

ここで、注意すべきは、修正工程後の副画素電極３１Ａに印加される電圧は、正常な状態において該当副画素電極３１Ａが属する画素に隣接する画素の副画素電極３１Ｂに印加される電圧となる。したがって、修正工程後の表示状態としては、修正対象画素に隣接する画素（隣接画素）の一方の副画素電極の面積がほぼ２倍になることにより、該隣接画素の面積がほぼ１．５倍になる一方、修正対象画素における一方の副画素電極がなくなることにより、該修正対象画素の面積がほぼ０．５倍になる。しかしながら、隣接する画素同士は、表示すべき画像データの値に大きな違いは生じないことが多いので、欠陥としてほとんど視認できないレベルに修正することが可能となる。

（アクティブマトリクス基板の第３の構成例）
図６は、本実施形態に係るアクティブマトリクス基板の第３の構成例の一部を示す（透視）平面図である。第３の構成例としてのアクティブマトリクス基板１は、１つの画素に１つの画素電極３１を備える画素分割が行われていない方式のものとなっている。本アクティブマトリクス基板１を用いて液晶パネルを構成した場合、画素電極３１とカラーフィルタ基板に形成される対向電極（共通電極）と両電極間の液晶層とによって画素容量が形成されることになる。

アクティブマトリクス基板１は、互いに平行となるように配置された複数のデータ信号線１１…、該データ信号線１１…に直交する方向で互いに平行となるように配置された複数の走査信号線１２…、および、同じくデータ信号線１１…に直交する方向で互いに平行となるように配置された複数の保持容量配線（ＣＳ配線）１３…を備えている。同図に示す例では、データ信号線１１…は列方向（上下方向）に延伸するように形成され、走査信号線１２…および保持容量配線１３…は行方向（左右方向）に延伸するように形成される。

また、１つの画素は、隣り合う２本のデータ信号線１１・１１と、隣り合う２本の走査信号線１２・１２とで囲われた領域（画素領域）によって構成され、この画素領域内に、画素電極３１が形成されている。また、画素領域内の中心近傍を通過するように、保持容量配線１３が設けられる。

データ信号線１１と走査信号線１２との交差部近傍にはＴＦＴ１４が設けられる。ＴＦＴ１４は、ゲート電極、ドレイン電極１６、およびソース電極を備えている。

ゲート電極は、走査信号線１２の一部によって構成されており、ソース電極は、データ信号線１１の一部によって構成されている。

ドレイン電極１６からは、画素領域内を通過して保持容量配線１３が形成されている領域まで延伸するドレイン引き出し配線１７が形成されている。このドレイン引き出し配線１７は、途中で２つに分かれてドレイン引き出し配線１７Ａ・１７Ｂとなっている。そして、ドレイン引き出し配線１７Ａ・１７Ｂは、保持容量配線１３と重なる部分に設けられる保持容量上部電極１８Ａ・１８Ｂと接続されている。この保持容量上部電極１８Ａ・１８Ｂと保持容量配線１３との間で保持容量が形成される。

保持容量上部電極１８Ａ・１８Ｂには、コンタクトホール１９Ａ・１９Ｂが設けられており、コンタクトホール１９Ａを介して、保持容量上部電極１８Ａと画素電極３１とが電気的に接続され、コンタクトホール１９Ｂを介して、保持容量上部電極１８Ｂと画素電極３１とが電気的に接続される。本構成例３におけるアクティブマトリクス基板１は、基本的には図２に示した断面構成と同様となっている。

なお、保持容量上部電極１８Ａと接続される画素電極３１と、保持容量上部電極１８Ｂと接続される画素電極３１とは、電気的に分離している構成となっている。これは、基本的には、ドレイン引き出し配線１７Ａおよび１７Ｂのどちらかに欠陥が生じた場合や、保持容量上部電極１８Ａおよび１８Ｂのどちらかに欠陥が生じた場合などに、欠陥が生じた箇所に接続されている画素電極３１の部分のみが表示不良とすることによって、画素領域全体が表示不良となることを防止することを目的としている。

次に、保持容量配線１３に形成されるスリットＳＬについて説明する。図７は、保持容量上部電極１８Ａ・１８Ｂが形成されている領域、および、その近傍の保持容量配線１３の状態を示す平面図である。同図に示すように、保持容量配線１３には、該保持容量配線１３の延伸方向に平行な方向を長手方向とするスリットＳＬが形成されている。

スリットＳＬは、保持容量配線１３の厚み方向（積層方向、基板に垂直な方向）で該保持容量配線１３を貫通した開口形状となっている。また、基板に垂直な方向から見た場合のスリットＳＬの開口形状は長方形であり、その長手方向が保持容量配線１３の延伸方向に平行となっている。なお、基板に垂直な方向から見た場合のスリットＳＬの開口形状は、長方形に限らず、長方形の角部が斜めに欠けた形状や、丸みを帯びた形状となっていても構わない。

また、スリットＳＬは、基板に垂直な方向から見て、ドレイン引き出し配線１７Ａが形成されている領域、および、ドレイン引き出し配線１７Ｂが形成されている領域の両方にまたがるように設けられている。

（第３の構成例における画素の修正方法）
以上の構成において、異物・膜形成不良などによりドレイン引き出し配線１７Ａに断線が生じた場合を想定する。このような断線が発生すると、該ドレイン引き出し配線１７Ａと導通している画素電極３１の部分に電圧が印加されないことになり、液晶表示装置において画素欠陥となって現れる。このような欠陥が生じた場合の修正方法について以下に説明する。

修正工程としては、次の２つの工程が挙げられる。これらの２つの工程が行われる順番は特に限定されるものではなく、どの順番で行われても良い。

第１の工程は、保持容量配線１３の領域のうち、スリットＳＬと保持容量配線１３の延伸方向に対する側面とで囲われる領域を、保持容量配線１３から電気的に分離する工程である。図７に示す例では、スリットＳＬの長手方向の両端部と、保持容量配線１３の側面との間の領域であるＣＰ１で示される２つの領域が切断される。これにより、保持容量配線１３の領域の一部を、保持容量配線１３から電気的に分離された分離領域として形成することが可能となる。なお、保持容量配線１３の切断によって生成される分離領域上に、ドレイン引き出し配線１７Ａが形成されている領域、および、ドレイン引き出し配線１７Ｂが形成されている領域が存在するように、保持容量配線１３の切断が行われればよい。この保持容量配線１３の切断は、上記と同様にレーザによる切断によって実現される。

第２の工程は、第１の工程において形成される、または形成される予定の分離領域と、該分離領域上に存在するドレイン引き出し配線１７Ａおよびドレイン引き出し配線１７Ｂとを短絡させる工程である。図７に示す例では、ドレイン引き出し配線１７Ａと分離領域とが重なっている領域ＭＰ１、および、ドレイン引き出し配線１７Ｂと分離領域とが重なっている領域ＭＰ１において、短絡処理が行われる。上記の電極の短絡処理は、上記と同様に、アクティブマトリクス基板１の表面からレーザを照射することによって行われる。

以上の修正工程を行うことによって、第１の工程によって分離領域が形成され、第２の工程によって、ドレイン引き出し配線１７Ａとドレイン引き出し配線１７Ｂとが、分離領域を介して電気的に接続されることになる。これにより、保持容量上部電極１８Ａへは、ドレイン引き出し配線１７Ｂから分離領域を介して電圧が印加されることになる。よって、表示状態としては、正常な状態とほぼ同じとすることが可能となる。

（修正工程による保持容量の変化）
次に、修正工程が行われる前後における保持容量の変化について説明する。図８の（ａ）は、修正工程が行われる前の保持容量配線１３およびドレイン引き出し配線１７Ａ・１７Ｂの状態の一例を示している。

なお、前記した構成例では、ドレイン引き出し配線１７Ａ・１７Ｂと、保持容量上部電極１８Ａ・１８Ｂとを別の部材として考慮し、保持容量上部電極１８Ａ・１８Ｂと保持容量配線１３との間で保持容量が形成される旨の説明をした。しかしながら、実際には、ドレイン引き出し配線１７Ａ・１７Ｂおよび保持容量上部電極１８Ａ・１８Ｂは連続的に形成されており、また、保持容量は、保持容量配線１３に重なる領域に存在するドレイン引き出し配線１７Ａ・１７Ｂおよび保持容量上部電極１８Ａ・１８Ｂと、保持容量配線１３との間で形成されるものである。よって、以降の説明では、ドレイン引き出し配線１７Ａ・１７Ｂと、保持容量上部電極１８Ａ・１８Ｂとを区別することなく、ドレイン引き出し配線１７Ａ・１７Ｂとして説明する。

図８の（ａ）に示す状態では、ハッチングが施されている領域、すなわち、保持容量配線１３とドレイン引き出し配線１７Ａ・１７Ｂとが重なっている領域において保持容量が形成される。その後、修正工程が行われることによって図８の（ｂ）に示す状態となる。すなわち、ドレイン引き出し配線１７ＢにおけるＣＰ２の位置において配線の切断処理が行われ、保持容量配線１３におけるＣＰ１の位置において配線の切断処理が行われ、切断領域とドレイン引き出し配線１７Ａ・１７Ｂとが重なっている領域である２つのＭＰ１の位置において配線の短絡処理が行われる。

この修正工程が行われた後の状態では、保持容量が形成されている領域としては、ドレイン引き出し配線１７Ａと、切断領域を除く保持容量配線１３とが重なっている領域となる。したがって、修正工程前後において、保持容量が大きく変化することになる。

ここで、１つの画素における全ての容量の和を画素総容量Ｃｐｉｘｅｌとすると、Ｃｐｉｘｅｌ＝Ｃｌｃ＋Ｃｃｓ＋Ｃｇｄ＋Ｃｓｄ＋…と表すことができる。なお、Ｃｌｃは液晶容量に相当し、Ｃｃｓは上記の保持容量に相当し、Ｃｇｄは、ドレイン接続配線−走査信号線間の寄生容量に相当し、Ｃｓｄは、ドレイン接続配線−データ信号線間の寄生容量に相当する。

上記のＣｌｃ、Ｃｃｓ、Ｃｇｄ、Ｃｓｄ…のいずれかによる１つの画素に対する負荷を負荷Ｘとすると、ある負荷Ｘの影響はＸ／Ｃｐｉｘｅｌと表することができる。ここで、画素に書き込まれた信号電圧を保持する目的により、Ｃｃｓの画素総容量に対する占有比率は高く設定される。よって、Ｃｃｓが修正工程後に減少する場合には、負荷Ｘの変動（例えば、Ｃｇｄ、ＣｓｄであればＩＴＯのアライメントのズレによる変動）による表示品位への影響が大きくなる。また、Ｃｃｓが減少すると、当然画素に書き込まれた信号電圧の保持能力が低下し、表示状態に影響を与えることになる。よって、修正工程前後の保持容量の変化は小さい方が好ましいことになる。

修正工程前後の保持容量の変化を小さくするためには、分離領域に重なる位置に存在するドレイン引き出し配線１７Ａ・１７Ｂの面積を小さくするとともに、分離領域外の保持容量配線１３に重なる位置に存在するドレイン引き出し配線１７Ａ・１７Ｂの面積を大きくすればよいことになる。例えば、分離領域に重なる位置に存在するドレイン引き出し配線１７Ａ・１７Ｂの面積よりも、分離領域外の保持容量配線１３に重なる位置に存在するドレイン引き出し配線１７Ａ・１７Ｂの面積を大きくすれば、修正工程前後の保持容量の変化を５０％未満にすることができる。

図９の（ａ）に示す例では、図８の（ａ）に示す例と比較して、ドレイン引き出し配線１７Ｂに関して、分離領域外の保持容量配線１３に重なる位置に存在する面積をより大きくしている。この場合、修正工程が行われると、図９の（ｂ）に示す状態となり、図８の（ｂ）に示す状態と比較して、修正工程前後での保持容量の変化量を小さくすることができている。

また、修正工程前後での保持容量の変化量を小さくする構成として、図１０の（ａ）に示すような構成が挙げられる。同図に示す例では、保持容量配線１３に重なる位置に補助電極２６が形成されている。図１１の（ａ）は、この補助電極２６が形成されている領域近傍を拡大して示す平面図であり、図１１の（ｂ）は、図１１の（ａ）におけるＡ−Ａ線における断面図を示している。これらの図に示すように、積層構造としては、保持容量配線１３上にゲート絶縁膜２４が形成され、その上層に補助電極２６が積層される。そして、保持容量配線１３と補助電極２６とはコンタクトホール２７に形成されたＩＴＯなどからなる導電材料膜を介して電気的に接続される。

また、補助電極２６は、分離領域に重なる領域、および、分離領域外の保持容量配線１３に重なる領域にまたがって形成される。そして、コンタクトホール２７は、分離領域外の保持容量配線１３上に設けられる。

図１０の（ａ）に示す状態から、修正工程が行われることによって図１０の（ｂ）に示す状態となる。すなわち、ドレイン引き出し配線１７ＢにおけるＣＰ２の位置において配線の切断処理が行われ、保持容量配線１３におけるＣＰ１の位置において配線の切断処理が行われ、切断領域とドレイン引き出し配線１７Ａ・１７Ｂとが重なっている領域である２つのＭＰ１の位置において配線の短絡処理が行われる。

この修正工程が行われた後の状態では、保持容量が形成されている領域としては、ドレイン引き出し配線１７Ａと、切断領域外の保持容量配線１３とが重なっている領域に加えて、切断領域と補助電極２６とが重なっている領域となる。つまり、切断領域は、ドレイン引き出し配線１７Ａから印加される電位になっている一方、補助電極２６は、保持容量配線１３の電位となっているので、両者が重なっている領域において保持容量が形成されることになる。

上記の構成によれば、修正工程によって、ドレイン引き出し配線１７Ａ・１７Ｂによって形成される保持容量は減少するが、補助電極２６によって形成される保持容量が新たに形成されることになるので、修正工程前後での保持容量の変化量を小さくすることができる。

（スリットの構成例のバリエーション）
次に、保持容量配線１３に形成するスリットＳＬのバリエーションについて説明する。上記の例では、スリットＳＬは、その長手方向が保持容量配線１３の延伸方向に平行となる状態で１本形成されていた。これに対して、図１２の（ａ）に示すように、スリットＳＬを保持容量配線１３に２本形成する構成としてもよい。

この場合、２本のスリットＳＬは、ともにその長手方向が保持容量配線１３の延伸方向に平行となる状態で形成されるとともに、一方のスリットＳＬから見て、長手方向に垂直な方向に他方のスリットが存在する位置関係で形成される。そして、これらの２本のスリットＳＬに囲まれる領域が切断領域として設定される。

図１２の（ａ）に示す例では、２本のスリットＳＬに囲まれる切断領域内に、ドレイン引き出し配線１７Ａ・１７Ｂの端部、および、補助電極２６の端部が形成されている。このような状態において、ＴＦＴ１４Ｂにおいてソース−ドレイン間の短絡欠陥が生じた場合、次のような修正工程が行われて図１２の（ｂ）に示す状態となる。すなわち、ドレイン引き出し配線１７ＢにおけるＣＰ２の位置において配線の切断処理が行われ、保持容量配線１３におけるＣＰ１の位置において配線の切断処理が行われ、切断領域とドレイン引き出し配線１７Ａ・１７Ｂとが重なっている領域である２つのＭＰ１の位置において配線の短絡処理が行われる。

このように、切断領域は、１本のスリットＳＬと保持容量配線１３の側面との間の領域によって形成されてもよいし、２本のスリットＳＬに挟まれた領域によって形成されてもよい。どちらの構成であっても、修正工程後の表示性能としては同等となる。

（第１の構成例と第２の構成例との組み合わせ）
次に、前記した第１の構成例と第２の構成例とを組み合わせた構成例について説明する。第１の構成例では、１つの画素内に２つの副画素領域を設け、各副画素領域で異なる表示状態としており、第２の構成例では、１つの画素内に、同じ表示状態の画素領域を２つ設定したものとなっている。これらを組み合わせることによって、１つの画素内に３つの画素領域を設定し、２つの画素領域で同じ表示状態の第１の副画素領域とし、この２つの画素領域と、残る１つの画素領域（第２の副画素領域）とで、異なる表示状態とする構成が考えられる。これを実現する構成を図１３の（ａ）に示す。

図１３の（ａ）は、保持容量上部電極１８Ａ・１８Ｂ・１８Ｃが形成されている領域、および、その近傍の保持容量配線１３の状態を示す平面図である。同図に示すように、保持容量配線１３には、該保持容量配線１３の延伸方向に平行な方向を長手方向とするスリットＳＬが形成されている。また、スリットＳＬは、基板に垂直な方向から見て、保持容量上部電極１８Ａ・１８Ｂ・１８Ｃが形成されている領域の全てにまたがるように設けられている。

ドレイン引き出し配線１７は、途中で２つに分かれてドレイン引き出し配線１７Ａ・１７Ｂとなっている。そして、ドレイン引き出し配線１７Ａ・１７Ｂは、保持容量配線１３と重なる部分に設けられる保持容量上部電極１８Ａ・１８Ｂと接続されている。この保持容量上部電極１８Ａ・１８Ｂと保持容量配線１３との間で第１の副画素領域に対する保持容量が形成される。

保持容量上部電極１８Ａ・１８Ｂには、コンタクトホール１９Ａ・１９Ｂが設けられており、コンタクトホール１９Ａを介して、保持容量上部電極１８Ａと、第１の副画素領域を形成する一方の画素電極とが電気的に接続され、コンタクトホール１９Ｂを介して、保持容量上部電極１８Ｂと、同じく第１の副画素領域を形成する他方の画素電極とが電気的に接続される。

また、ドレイン引き出し配線１７Ｃは、保持容量配線１３と重なる部分に設けられる保持容量上部電極１８Ｃと接続されている。この保持容量上部電極１８Ｃと保持容量配線１３との間で第２の副画素領域に対する保持容量が形成される。

保持容量上部電極１８Ｃには、コンタクトホール１９Ｃが設けられており、コンタクトホール１９Ｃを介して、保持容量上部電極１８Ｃと、第２の副画素領域を形成する画素電極とが電気的に接続される。

なお、保持容量上部電極１８Ａと接続される画素電極と、保持容量上部電極１８Ｂと接続される画素電極とは、第３の構成例で示したものと同様に、電気的に分離している構成となっている。

以上の構成において、異物・膜形成不良などによりドレイン引き出し配線１７Ａに断線が生じた場合を想定する。このような断線が発生すると、該ドレイン引き出し配線１７Ａと導通している画素電極の部分に電圧が印加されないことになり、液晶表示装置において画素欠陥となって現れる。このような欠陥が生じた場合の修正方法について以下に説明する。

修正工程としては、次の２つの工程が挙げられる。これらの２つの工程が行われる順番は特に限定されるものではなく、どの順番で行われても良い。

第１の工程は、保持容量配線１３の領域のうち、スリットＳＬと保持容量配線１３の延伸方向に対する側面とで囲われる領域を、保持容量配線１３から電気的に分離する工程である。図１３の（ｂ）に示す例では、スリットＳＬの長手方向の両端部と、保持容量配線１３の側面との間の領域であるＣＰ１で示される２つの領域が切断される。これにより、保持容量配線１３の領域の一部を、保持容量配線１３から電気的に分離された分離領域として形成することが可能となる。なお、保持容量配線１３の切断によって生成される分離領域上に、保持容量上部電極１８Ａ・１８Ｂ・１８Ｃが形成されている領域が全て存在するように、保持容量配線１３の切断が行われる。この保持容量配線１３の切断は、上記と同様にレーザによる切断によって実現される。

第２の工程は、第１の工程において形成される、または形成される予定の分離領域と、該分離領域上に存在する保持容量上部電極１８Ａおよび保持容量上部電極１８Ｂとを短絡させる工程である。図１３の（ｂ）に示す例では、保持容量上部電極１８Ａと分離領域とが重なっている領域ＭＰ１、および、保持容量上部電極１８Ｂと分離領域とが重なっている領域ＭＰ１において、短絡処理が行われる。上記の電極の短絡処理は、上記と同様に、アクティブマトリクス基板１の表面からレーザを照射することによって行われる。

以上の修正工程を行うことによって、第１の工程によって分離領域が形成され、第２の工程によって、保持容量上部電極１８Ａと保持容量上部電極１８Ｂとが、分離領域を介して電気的に接続されることになる。これにより、保持容量上部電極１８Ａへは、ドレイン引き出し配線１７Ｂから分離領域を介して電圧が印加されることになる。よって、表示状態としては、正常な状態とほぼ同じとすることが可能となる。

また、別の修正の手法として、図１３の（ｃ）に示す方法が挙げられる。この修正工程としては、次の２つの工程が挙げられる。これらの２つの工程が行われる順番は特に限定されるものではなく、どの順番で行われても良い。

第１の工程は、上記と同様に分離領域を形成する工程であるが、保持容量配線１３の切断によって生成される分離領域上に、保持容量上部電極１８Ａおよび保持容量上部電極１８Ｃが形成されている領域のみが存在し、保持容量上部電極１８Ｂが形成されている領域が存在しないように、保持容量配線１３の切断が行われる。この保持容量配線１３の切断は、上記と同様にレーザによる切断によって実現される。

第２の工程は、第１の工程において形成される、または形成される予定の分離領域と、該分離領域上に存在する保持容量上部電極１８Ａおよび保持容量上部電極１８Ｃとを短絡させる工程である。図１３の（ｃ）に示す例では、保持容量上部電極１８Ａと分離領域とが重なっている領域ＭＰ１、および、保持容量上部電極１８Ｃと分離領域とが重なっている領域ＭＰ１において、短絡処理が行われる。上記の電極の短絡処理は、上記と同様に、アクティブマトリクス基板１の表面からレーザを照射することによって行われる。

以上の修正工程を行うことによって、第１の工程によって分離領域が形成され、第２の工程によって、保持容量上部電極１８Ａと保持容量上部電極１８Ｃとが、分離領域を介して電気的に接続されることになる。これにより、保持容量上部電極１８Ａへは、ドレイン引き出し配線１７Ｃから分離領域を介して電圧が印加されることになる。

ここで、上記したように、正常な状態では、第１の副画素領域と第２の副画素領域とでは、同じ信号電位が供給されるとともに、ゲート信号のＯＮ時間が異なることによって、表示状態を異ならせている。これに対して、上記の修正工程が行われた後は、第１の副画素領域と第２の副画素領域とでは、同じ信号電位が供給されるとともに、ゲート信号のＯＮ時間も同じとなり、両者は完全に同じ表示状態となる。すなわち、修正工程後は、１つの画素に、互いに異なる電圧印加状態となる領域を２つ形成することはできなくなるが、その画素において表示すべき画像データに対応した表示が、修正された第２の副画素領域においても行われるようになる。よって、欠陥としてほとんど視認できないレベルに修正することが可能となる。

（テレビジョン受像機の構成）
次に、本発明に係る液晶表示装置をテレビジョン受像機に使用した例について説明する。図１４は、このテレビジョン受像機用の表示装置８００の構成を示すブロック図である。この表示装置８００は、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、液晶パネル８４と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）７８と、階調回路８８とを備えている。なお、上記液晶パネル８４は、本発明に係る液晶表示装置に対応するものであり、アクティブマトリクス型の画素アレイからなる表示部と、その表示部を駆動するためのソースドライバおよびゲートドライバを含んでいる。

上記構成の表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン７８を介して液晶コントローラ８３に入力される。

液晶コントローラ８３は、Ａ／Ｄコンバータ８２からのデジタルＲＧＢ信号（前記したデジタルビデオ信号Ｄｖに相当）に基づきドライバ用データ信号を出力する。また、液晶コントローラ８３は、液晶パネル８４内のソースドライバおよびゲートドライバを上記実施形態と同様に動作させるためのタイミング制御信号を、上記同期信号に基づいて生成し、それらのタイミング制御信号をソースドライバおよびゲートドライバに与える。また、階調回路８８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電圧が生成され、それらの階調電圧も液晶パネル８４に供給される。

液晶パネル８４では、これらのドライバ用データ信号、タイミング制御信号および階調電圧に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号、走査信号等）が生成され、それらの駆動用信号に基づき内部の表示部にカラー画像が表示される。なお、この液晶パネル８４によって画像を表示するには、液晶パネル８４の後方から光を照射する必要がある。この表示装置８００では、マイコン７８の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネル８４の裏面に光が照射される。

上記の処理を含め、システム全体の制御はマイコン７８が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号等も使用可能であり、この表示装置８００では、様々な映像信号に基づいた画像表示が可能である。

上記構成の表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図１５に示すように、当該表示装置８００にチューナ部９０が接続される。このチューナ部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が当該表示装置８００によって表示される。

図１６は、上記構成の表示装置をテレビジョン受像機とするときの機械的構成の一例を示す分解斜視図である。図１６に示した例では、テレビジョン受像機は、その構成要素として、上記表示装置８００の他に第１筐体８０１および第２筐体８０６を有しており、表示装置８００を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明に係る液晶表示装置は、例えばパーソナルコンピュータのモニターやテレビジョン受像機など、各種の表示装置に適用できる。

Claims (15)

1. トランジスタ素子、画素電極、走査信号線、データ信号線、および保持容量配線が基板上に形成されたアクティブマトリクス基板であって、
   上記保持容量配線に対して絶縁膜を介して対向して配置されることによって保持容量を形成する保持容量電極と、
   上記保持容量電極と上記画素電極とを接続する接続配線とを備え、
   上記保持容量配線に、上記基板の面に垂直な方向で該保持容量配線を貫通した開口部が形成されており、
   １つの保持容量配線に対して２つ以上の上記保持容量電極が配置されるとともに、上記開口部が、少なくとも２つの上記保持容量電極が配置される領域に対向する領域を含むように形成されていることを特徴とするアクティブマトリクス基板。
2. 上記基板に垂直な方向から見た場合の上記開口部が直線状のスリット形状となっており、その長手方向が保持容量配線の延伸方向に平行となっていることを特徴とする請求項１記載のアクティブマトリクス基板。
3. 少なくとも２つの上記保持容量電極が配置される領域に対向する領域には、１つの上記開口部が設けられていることを特徴とする請求項１記載のアクティブマトリクス基板。
4. 上記開口部が形成される位置が、上記保持容量配線の延伸方向に対する２つの側面である第１および第２の側面のうち、第１の側面に近いとともに、
   上記開口部が形成される領域に対向する領域を含む位置に形成された上記保持容量電極において、上記開口部が形成される領域に対向する領域から上記第１の側面側に存在する領域の面積よりも、上記開口部が形成される領域に対向する領域から上記第２の側面側に存在する領域の面積の方が広くなっていることを特徴とする請求項３記載のアクティブマトリクス基板。
5. 少なくとも２つの上記保持容量電極が配置される領域に対向する領域には、２つの上記開口部が設けられていることを特徴とする請求項１記載のアクティブマトリクス基板。
6. 上記開口部が形成される領域に対向する領域を含む位置に、上記保持容量配線に対して絶縁膜を介して対向して配置される補助電極が、上記保持容量配線と電気的に接続された状態で設けられることを特徴とする請求項１記載のアクティブマトリクス基板。
7. 複数の画素電極によって１つの画素が構成されていることを特徴とする請求項１記載のアクティブマトリクス基板。
8. 同じ上記開口部に対向する領域に配置される複数の上記保持容量電極がそれぞれ接続している画素電極が、同じ１つの画素を構成する画素電極であることを特徴とする請求項７記載のアクティブマトリクス基板。
9. 同じ上記開口部に対向する領域に配置される複数の上記保持容量電極がそれぞれ接続している画素電極が、互いに隣接する画素を構成する画素電極であることを特徴とする請求項７記載のアクティブマトリクス基板。
10. トランジスタ素子、画素電極、走査信号線、データ信号線、および保持容量配線が基板上に形成されたアクティブマトリクス基板であって、上記保持容量配線に対して絶縁膜を介して対向して配置されることによって保持容量を形成する保持容量電極と、上記保持容量電極と上記画素電極とを接続する接続配線とを備え、上記保持容量配線に、上記基板の面に垂直な方向で該保持容量配線を貫通した開口部が形成されており、１つの保持容量配線に対して２つ以上の上記保持容量電極が配置されるとともに、上記開口部が、少なくとも２つの上記保持容量電極が配置される領域に対向する領域を含むように形成されているアクティブマトリクス基板を備えることを特徴とする液晶パネル。
11. トランジスタ素子、画素電極、走査信号線、データ信号線、および保持容量配線が基板上に形成されたアクティブマトリクス基板であって、上記保持容量配線に対して絶縁膜を介して対向して配置されることによって保持容量を形成する保持容量電極と、上記保持容量電極と上記画素電極とを接続する接続配線とを備え、上記保持容量配線に、上記基板の面に垂直な方向で該保持容量配線を貫通した開口部が形成されており、１つの保持容量配線に対して２つ以上の上記保持容量電極が配置されるとともに、上記開口部が、少なくとも２つの上記保持容量電極が配置される領域に対向する領域を含むように形成されているアクティブマトリクス基板を備える液晶パネルと、そのドライバとを備えることを特徴とする液晶表示ユニット。
12. トランジスタ素子、画素電極、走査信号線、データ信号線、および保持容量配線が基板上に形成されたアクティブマトリクス基板であって、上記保持容量配線に対して絶縁膜を介して対向して配置されることによって保持容量を形成する保持容量電極と、上記保持容量電極と上記画素電極とを接続する接続配線とを備え、上記保持容量配線に、上記基板の面に垂直な方向で該保持容量配線を貫通した開口部が形成されており、１つの保持容量配線に対して２つ以上の上記保持容量電極が配置されるとともに、上記開口部が、少なくとも２つの上記保持容量電極が配置される領域に対向する領域を含むように形成されているアクティブマトリクス基板を備える液晶パネルと、そのドライバとを備える液晶表示ユニットと、
    照明装置とを備えることを特徴とする液晶表示装置。
13. トランジスタ素子、画素電極、走査信号線、データ信号線、および保持容量配線が基板上に形成されたアクティブマトリクス基板であって、上記保持容量配線に対して絶縁膜を介して対向して配置されることによって保持容量を形成する保持容量電極と、上記保持容量電極と上記画素電極とを接続する接続配線とを備え、上記保持容量配線に、上記基板の面に垂直な方向で該保持容量配線を貫通した開口部が形成されており、１つの保持容量配線に対して２つ以上の上記保持容量電極が配置されるとともに、上記開口部が、少なくとも２つの上記保持容量電極が配置される領域に対向する領域を含むように形成されているアクティブマトリクス基板を備える液晶パネルと、そのドライバとを備える液晶表示ユニットと、照明装置とを備える液晶表示装置と、
    テレビジョン放送を受信するチューナ部とを備えることを特徴とするテレビジョン受像機。
14. トランジスタ素子、画素電極、走査信号線、データ信号線、および保持容量配線が基板上に形成されたアクティブマトリクス基板であって、上記保持容量配線に対して絶縁膜を介して対向して配置されることによって保持容量を形成する保持容量電極と、上記保持容量電極と上記画素電極とを接続する接続配線とを備え、上記保持容量配線に、上記基板の面に垂直な方向で該保持容量配線を貫通した開口部が形成されており、１つの保持容量配線に対して２つ以上の上記保持容量電極が配置されるとともに、上記開口部が、少なくとも２つの上記保持容量電極が配置される領域に対向する領域を含むように形成されているアクティブマトリクス基板の製造方法であって、
    上記保持容量配線の領域のうち、上記開口部と上記保持容量配線の延伸方向に対する側面とで囲われる領域、または、複数の上記開口部同士で囲われる領域を、配線切断処理を行うことによって上記保持容量配線から電気的に分離し、分離領域を形成するステップと、
    上記分離領域と、該分離領域上に存在する少なくとも２つの保持容量電極とを短絡させるステップとを有することを特徴とするアクティブマトリクス基板の製造方法。
15. 電圧印加が正常に行われなくなった欠陥が発生した上記画素電極と、上記トランジスタ素子とを電気的に接続する接続配線に対して、配線切断処理を行うステップをさらに有していることを特徴とする請求項１４記載のアクティブマトリクス基板の製造方法。

Images