JP3778407B2 - アクティブマトリクス基板の欠陥修正方法および液晶パネルの製造方法 - Google Patents
アクティブマトリクス基板の欠陥修正方法および液晶パネルの製造方法 Download PDFInfo
- Publication number
- JP3778407B2 JP3778407B2 JP16023999A JP16023999A JP3778407B2 JP 3778407 B2 JP3778407 B2 JP 3778407B2 JP 16023999 A JP16023999 A JP 16023999A JP 16023999 A JP16023999 A JP 16023999A JP 3778407 B2 JP3778407 B2 JP 3778407B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- matrix substrate
- electrode
- liquid crystal
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、テレビジョンセット等のＡＶ（Ａｕｄｉｏ Ｖｉｓｕａｌ）機器やワードプロセッサ等のＯＡ（Ｏｆｆｉｃｅ Ａｕｔｏｍａｔｉｏｎ）機器、ノートブック型パーソナルコンピュータ等の情報端末表示機器に用いられるアクティブマトリクス基板において、補助容量部に短絡欠陥が生じている場合の欠陥修正方法および液晶パネルの製造方法に関する。
【０００２】
【従来の技術】
液晶の電気光学効果を表示装置に利用した液晶表示装置は、現在、ノートブック型パーソナルコンピュータ等の情報端末表示機器をはじめとして、ＯＡ機器やＡＶ機器等、様々な分野に利用されている。
【０００３】
この液晶表示装置は、互いに交差するゲート信号線（走査配線）およびソース信号線（信号配線）、マトリクス状に形成された多数の絵素電極、および絵素電極を制御するためにスイッチング素子等を備えたアクティブマトリクス基板を有している。そして、このアクティブマトリクス基板とカラーフィルタや対向電極等を備えた対向基板とが、所定の隙間を保って互いの電極形成面が向かい合うように貼り合わせられ、両基板の隙間に液晶層が挟持された構成を有している。
【０００４】
このアクティブマトリクス基板の製造工程は複雑であり、多くの製造プロセスを経ることが余儀なくされる。このため、異物の混入や絵素電極と走査配線や信号配線との短絡等の欠陥が生じ易く、これを完全に無くすことは非常に困難である。従って、これらの欠陥を早期に検出し、必要に応じて修正を行うことは、生産歩留りを向上させるために非常に重要な課題となっている。
【０００５】
従来では、上記アクティブマトリクス基板と対向基板とを貼り合わせ、両基板の間に液晶を注入して液晶パネルを作製した後で点灯検査を行って線欠陥や点欠陥の有無を検出し、冗長構造等を用いてその欠陥部分が修正可能なものであれば修正するという方法が提案されてきた。
【０００６】
しかしながら、アクティブマトリクス基板と対向基板とを貼り合わせて両基板の間に液晶を注入し、液晶パネルを作製した後で欠陥を検出する場合、重度な欠陥を有し、その欠陥が修正不可能な液晶パネルは廃棄せざるを得ない。従って、後工程において生産歩留りが低下して製造コストが高くなるという問題があった。
【０００７】
そこで、近年では、対向基板と貼り合わせる前のアクティブマトリクス基板の状態で重度な欠陥を検出し、また、短絡欠陥等の修正可能なものは前工程で修正することが望まれるようになってきた。そして、これらの欠陥は基板状態で、画像処理や抵抗検査等の手法によって検出できるようになり、それに伴って基板状態で欠陥を修正して後工程に不良品を流さないような工程システム作りがなされてきている。
【０００８】
【発明が解決しようとする課題】
ところで、上述の液晶表示装置においては、表示品位を向上させるために、絵素電極と共通信号配線や隣接する走査配線を絶縁膜を介して一部重畳させ、重畳部を補助容量部とした構成が知られている。
【０００９】
上記構成において、補助容量の上部電極（絵素電極）と下部電極（共通信号配線や走査配線）に短絡欠陥が生じた場合、共通信号配線と短絡した絵素電極には対向電極と同じ位相の電位が印加されるので、現在主流となっているノーマリホワイトモードでは常に輝点となり、表示品位が低下する。一方、走査配線と短絡した絵素電極には対向電極に対してマイナスの一定電位がほぼ常に印加されているので、現在主流となっているノーマリホワイトモードではほぼ常に黒点となり、表示品位が低下する。
【００１０】
このような欠陥が生じた場合、従来のように液晶パネルの作製後に修正しようとすると、ガラス基板やカラーフィルタ形成部の屈折率や透過率の影響、液晶配向への影響等のために利用できるレーザーが限定され、正常絵素に修正することができなかった。
【００１１】
本発明はこのような従来技術の課題を解決すべくなされたものであり、対向基板との貼り合わせ前のアクティブマトリクス基板の状態で補助容量部の上部電極と下部電極との短絡欠陥を修正することが可能なアクティブマトリクス基板の欠陥修正方法および液晶パネルの製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明のアクティブマトリクス基板の欠陥修正方法は、複数の走査配線および複数の信号配線が互いに交差するように設けられていると共に、両配線の交差部近傍に設けられたスイッチング素子を介して両配線と接続された絵素電極が設けられ、さらに、該絵素電極の下層に厚み３００ｎｍ〜５００ｎｍのＳｉＮｘまたはＳｉＯｘからなる絶縁膜を介して該絵素電極と一部重畳するように複数の共通信号配線が設けられて、重畳部の共通信号配線部分を下部電極とし、該重畳部の絵素電極部分を上部電極とする補助容量部が構成されているアクティブマトリクス基板において、該上部電極と該下部電極との短絡欠陥が生じている場合に該短絡欠陥を修正する方法であって、
該短絡欠陥がピンホールである場合に、該アクティブマトリクス基板を対向基板と貼り合わせる前に、該上部電極の該ピンホール部に、ＹＡＧレーザーの第４高調波を照射して、該ピンホール周辺の上部電極を、前記絶縁膜に影響を与えることなく、２μｍ□〜５μｍ□の面積で除去し、そのことにより上記目的が達成される。
【００１３】
本発明のアクティブマトリクス基板の欠陥修正方法は、複数の走査配線および複数の信号配線が互いに交差するように設けられていると共に、両配線の交差部近傍に設けられたスイッチング素子を介して両配線と接続された絵素電極が設けられ、さらに、該絵素電極に接続された走査配線に隣接する走査配線と該絵素電極とが厚み３００ｎｍ〜５００ｎｍのＳｉＮｘまたはＳｉＯｘからなる絶縁膜を介して一部重畳されて、重畳部の走査配線部分を下部電極とし、該重畳部の絵素電極部分を上部電極とする補助容量部が構成されているアクティブマトリクス基板において、該上部電極と該下部電極との短絡欠陥が生じている場合に該短絡欠陥を修正する方法であって、該短絡欠陥がピンホールである場合に、該アクティブマトリクス基板を対向基板と貼り合わせる前に、該上部電極の該ピンホール部に、ＹＡＧレーザーの第４高調波を照射して、該ピンホール周辺の上部電極を、前記絶縁膜に影響を与えることなく、２μｍ□〜５μｍ□の面積で除去し、そのことにより上記目的が達成される。
【００１７】
本発明の液晶パネルの製造方法は、本発明のアクティブマトリクス基板の欠陥修正方法により欠陥を修正した後で、アクティブマトリクス基板と対向基板とを貼り合わせて両基板の間に液晶を注入する工程を含み、そのことにより上記目的が達成される。
【００１８】
以下、本発明の作用について説明する。
【００１９】
本発明にあっては、共通信号配線または走査配線（下部電極）と絶縁膜と絵素電極（上部電極）とで構成される補助容量部において、下部電極と上部電極との短絡欠陥が生じている場合に、光エネルギーを照射して短絡欠陥部周辺の上部電極を除去する。これにより、短絡欠陥部と絵素電極が隔離され、下部電極と上部電極との短絡が解消される。対向基板との貼り合わせ前のアクティブマトリクス基板の状態で欠陥修正を行うので、液晶パネル状態で欠陥修正を行った場合のようにガラス基板やカラーフィルタ形成部の屈折率や透過率の影響、液晶配向への影響等がなく、修正の信頼性が向上する。後工程に不良品が流れず、欠陥修正のために予め冗長構造を設けておく必要もないので、製造歩留りが向上する。
【００２０】
この光エネルギーとしてレーザー光を用いれば、非接触で加工可能であるので素早く容易に修正することができる。
【００２１】
発振波長が３６０ｎｍ以下の紫外線である短波長レーザー、例えばＹＡＧレーザーの第４高調波を用いれば、下層膜に影響を与えずに短絡欠陥周辺部の上部電極のみを精度良く除去することができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００２３】
（実施形態１）
本実施形態ではＣｓ ｏｎ Ｃｏｍｍｏｎ構造のアクティブマトリクス液晶パネルについて説明する。
【００２４】
図１は実施形態１の液晶パネルの平面図であり、図２はそのI−I’線部分の断面図である。
【００２５】
この液晶パネルにおいて、アクティブマトリクス基板は、ガラス基板１１上に走査配線２および信号配線４が互いに交差して設けられ、両配線の交差部近傍にスイッチング素子６としてＴＦＴ（薄膜トランジスタ）が設けられている。両配線で区切られた矩形状の領域には絵素電極５がマトリクス状に配置され、スイッチング素子６を介して両配線と接続されている。
【００２６】
さらに、隣接する走査配線２の間には走査配線２と平行な方向に共通信号配線３が設けられ、その上に絶縁膜７を介して絵素電極５が一部重畳している。この重畳部の共通信号配線３、絶縁膜７および絵素電極５から補助容量部１が構成されている。共通信号配線３は厚み３００ｎｍ〜５００ｎｍ程度の金属薄膜、例えばＴａやＡｌ等からなり、絵素電極５は厚み１００ｎｍ〜２００ｎｍ程度の透明導電膜、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等からなり、絶縁膜７は厚み３００ｎｍ〜５００ｎｍ程度の絶縁膜（ゲート絶縁膜）、例えばＳｉＮxやＳｉＯx等からなる。
【００２７】
このアクティブマトリクス基板は、ガラス基板１０上に対向電極９が設けられた対向基板と貼り合わせられ、両基板の間に液晶層８が挟持されている。
【００２８】
この液晶パネルにおいて、図２に示すように、絶縁膜７にピンホール１２が発生して補助容量部の共通信号配線３と絵素電極５とが短絡している場合、対向電極９と共通信号配線３には同じ位相の電位が印加されているため、共通信号配線３に短絡した絵素電極５と対向電極９との間には電位が印加されない。よって、現在主流となっているノーマリホワイトモード液晶では常に輝点として表示され、表示品位を低下させる非常に目立った欠陥になってしまう。
【００２９】
このような補助容量部１の短絡欠陥を従来のように液晶パネル状態で修正すると、ガラス基板やカラーフィルタ形成部の屈折率や透過率の影響、液晶配向への影響等のため修正が困難である。また、液晶層に修正により飛散した破片や異物等が残留して表示不良が生じるおそれもある。
【００３０】
そこで、本実施形態では、図３に示すように、対向基板との貼り合わせ前のアクティブマトリクス基板状態で、短絡欠陥部１２に光エネルギーを照射して欠陥修正を行う。欠陥の検出は、画像処理や抵抗検査等の手法によって検出することができる。
【００３１】
ここで、ＹＡＧレーザーの基本波等を照射すると、下層膜に影響を与えて共通信号配線３が切断されるおそれがあるため、本実施形態ではＹＡＧレーザーの第４高調波（２６６ｎｍ）等の短波長レーザーを用いる。
【００３２】
これにより、図４に示すように、短絡欠陥部周辺の絵素電極部分１３を除去してピンホール１２を絵素電極５から隔離し、補助容量部の上部電極と下部電極の短絡を解消することができる。
【００３３】
なお、補助容量部１の減少は絵素の表示状態に影響を与えるため、光エネルギーを照射して除去する面積は、設計マージン（例えば±５％以下等）を考慮して、例えば２μｍ□〜５μｍ□以内等に調整する必要がある。
【００３４】
絵素電極５が除去された部分では、対向電極との間に電位が印加されないので光漏れが発生するが、共通信号配線３が例えばＡｌやＴｉ、Ｔａ等の遮光性のある金属薄膜で形成されるので、問題は生じない。
【００３５】
このように欠陥修正されたアクティブマトリクス基板と対向基板とを貼り合わせて両基板の隙間に液晶を注入することにより、本実施形態の液晶パネルが得られる。
【００３６】
（実施形態２）
本実施形態ではＣｓ ｏｎ Ｇａｔｅ構造のアクティブマトリクス液晶パネルについて説明する。
【００３７】
図５は実施形態２の液晶パネルの平面図であり、図６はそのII−II’線部分の断面図である。
【００３８】
この液晶パネルにおいて、アクティブマトリクス基板は、ガラス基板１１上に走査配線２および信号配線４が互いに交差して設けられ、両配線の交差部近傍にスイッチング素子６としてＴＦＴ（薄膜トランジスタ）が設けられている。両配線で区切られた矩形状の領域には絵素電極５がマトリクス状に配置され、スイッチング素子６を介して両配線と接続されている。
【００３９】
さらに、絵素電極５は、その絵素電極５に接続された走査配線２と隣接する走査配線２上まで延在し、絶縁膜７を介してその走査配線２と一部重畳している。この重畳部の走査配線２、絶縁膜７および絵素電極５から補助容量部１が構成されている。走査配線２は厚み３００ｎｍ〜５００ｎｍ程度の金属薄膜、例えばＴａやＡｌ等からなり、絵素電極５は厚み１００ｎｍ〜２００ｎｍ程度の透明導電膜、例えばＩＴＯ等からなり、絶縁膜７は厚み３００ｎｍ〜５００ｎｍ程度の絶縁膜（ゲート絶縁膜）、例えばＳｉＮxやＳｉＯx等からなる。
【００４０】
このアクティブマトリクス基板は、ガラス基板１０上に対向電極９が設けられた対向基板と貼り合わせられ、両基板の間に液晶層８が挟持されている。
【００４１】
この液晶パネルにおいて、図６に示すように、絶縁膜７にピンホール１２が発生して補助容量部の走査配線２と絵素電極５とが短絡している場合、走査配線２には対向電極９に対してマイナスの一定の電位がほぼ常に印加されているため、共通信号配線３に短絡した絵素電極５と対向電極９との間にはほぼ常に電位が印加される。よって、現在主流となっているノーマリホワイトモード液晶ではほぼ常に黒点として表示され、表示品位を低下させる欠陥になってしまう。
【００４２】
このような補助容量部１の短絡欠陥を従来のように液晶パネル状態で修正すると、ガラス基板やカラーフィルタ形成部の屈折率や透過率の影響、液晶配向への影響等のため修正が困難である。また、液晶層に修正により飛散した破片や異物等が残留して表示不良が生じるおそれもある。
【００４３】
そこで、本実施形態では、図７に示すように、対向基板との貼り合わせ前のアクティブマトリクス基板状態で、短絡欠陥部１２に光エネルギーを照射して欠陥修正を行う。欠陥の検出は、画像処理や抵抗検査等の手法によって検出することができる。
【００４４】
ここで、ＹＡＧレーザーの基本波等を照射すると、下層膜に影響を与えて走査配線２が切断されるおそれがあるため、本実施形態ではＹＡＧレーザーの第４高調波（２６６ｎｍ）等の短波長レーザーを用いる。
【００４５】
これにより、図８に示すように、短絡欠陥部周辺の絵素電極部分１３を除去してピンホール１２を絵素電極５から隔離し、補助容量部の上部電極と下部電極の短絡を解消することができる。
【００４６】
なお、補助容量部１の減少は絵素の表示状態に影響を与えるため、光エネルギーを照射して除去する面積は、設計マージン（例えば±５％以下等）を考慮して、例えば２μｍ□〜５μｍ□以内等に調整する必要がある。
【００４７】
絵素電極５が除去された部分では、対向電極との間に電位が印加されないので光漏れが発生するが、走査配線２が例えばＡｌやＴｉ、Ｔａ等の遮光性のある金属薄膜で形成されるので、問題は生じない。
【００４８】
このように欠陥修正されたアクティブマトリクス基板と対向基板とを貼り合わせて両基板の隙間に液晶を注入することにより、本実施形態の液晶パネルが得られる。
【００４９】
なお、上記実施形態１および実施形態２において、短絡欠陥部周辺の上部電極を除去して短絡欠陥部と絵素電極とを隔離する際に、（１）補助容量部１の減少が表示品位に影響を与えない程度であり、（２）光漏れが生じないようであれば、短絡部は残してその周囲部分だけを除去することも可能である。
【００５０】
上記実施形態１及び実施形態２においては光エネルギーとしてＹＡＧレーザーの第４高調波を用いたが、下層膜に影響を与えないように条件を設定できるのであれば他のレーザーを用いてもよい。
【００５１】
さらに、放射線やプラズマ等、レーザー光以外の光エネルギーを利用する方法も可能である。
【００５２】
【発明の効果】
以上詳述したように、本発明による場合には、対向基板と貼り合わせて液晶を注入する前のアクティブマトリクス基板の状態で、従来では修正が困難であった補助容量部の上部電極と下部電極との短絡欠陥を解消して正常絵素に修正することができる。よって、修正不良を後工程に流さないようにして製造ロスを最低限に抑えることができ、製造歩留りを向上させて大幅なコストダウンを図ることができる。さらに、アクティブマトリクス基板の状態で欠陥修正を行うため、修正後の洗浄が可能であり、液晶層に異物が残留することが無いので修正の信頼性を向上することができる。
【図面の簡単な説明】
【図１】実施形態１の液晶パネルにおける絵素部の概略構成を示す平面図である。
【図２】実施形態１の液晶パネルにおける補助容量部の短絡欠陥を説明するための断面図である。
【図３】実施形態１のアクティブマトリクス基板の欠陥修正方法を説明するための断面図である。
【図４】実施形態１のアクティブマトリクス基板の欠陥修正方法を説明するための断面図である。
【図５】実施形態２の液晶パネルにおける絵素部の概略構成を示す平面図である。
【図６】実施形態２の液晶パネルにおける補助容量部の短絡欠陥を説明するための断面図である。
【図７】実施形態２のアクティブマトリクス基板の欠陥修正方法を説明するための断面図である。
【図８】実施形態２のアクティブマトリクス基板の欠陥修正方法を説明するための断面図である。
【符号の説明】
１ 補助容量部
２ 走査配線
３ 共通信号配線
４ 信号配線
５ 絵素電極
６ スイッチング素子
７ 絶縁膜（ゲート絶縁膜）
８ 液晶層
９ 対向電極
１０、１１ ガラス基板
１２ 短絡欠陥部（ピンホール）
１３ レーザー照射により除去される絵素電極部分
【発明の属する技術分野】
本発明は、テレビジョンセット等のＡＶ（Ａｕｄｉｏ Ｖｉｓｕａｌ）機器やワードプロセッサ等のＯＡ（Ｏｆｆｉｃｅ Ａｕｔｏｍａｔｉｏｎ）機器、ノートブック型パーソナルコンピュータ等の情報端末表示機器に用いられるアクティブマトリクス基板において、補助容量部に短絡欠陥が生じている場合の欠陥修正方法および液晶パネルの製造方法に関する。
【０００２】
【従来の技術】
液晶の電気光学効果を表示装置に利用した液晶表示装置は、現在、ノートブック型パーソナルコンピュータ等の情報端末表示機器をはじめとして、ＯＡ機器やＡＶ機器等、様々な分野に利用されている。
【０００３】
この液晶表示装置は、互いに交差するゲート信号線（走査配線）およびソース信号線（信号配線）、マトリクス状に形成された多数の絵素電極、および絵素電極を制御するためにスイッチング素子等を備えたアクティブマトリクス基板を有している。そして、このアクティブマトリクス基板とカラーフィルタや対向電極等を備えた対向基板とが、所定の隙間を保って互いの電極形成面が向かい合うように貼り合わせられ、両基板の隙間に液晶層が挟持された構成を有している。
【０００４】
このアクティブマトリクス基板の製造工程は複雑であり、多くの製造プロセスを経ることが余儀なくされる。このため、異物の混入や絵素電極と走査配線や信号配線との短絡等の欠陥が生じ易く、これを完全に無くすことは非常に困難である。従って、これらの欠陥を早期に検出し、必要に応じて修正を行うことは、生産歩留りを向上させるために非常に重要な課題となっている。
【０００５】
従来では、上記アクティブマトリクス基板と対向基板とを貼り合わせ、両基板の間に液晶を注入して液晶パネルを作製した後で点灯検査を行って線欠陥や点欠陥の有無を検出し、冗長構造等を用いてその欠陥部分が修正可能なものであれば修正するという方法が提案されてきた。
【０００６】
しかしながら、アクティブマトリクス基板と対向基板とを貼り合わせて両基板の間に液晶を注入し、液晶パネルを作製した後で欠陥を検出する場合、重度な欠陥を有し、その欠陥が修正不可能な液晶パネルは廃棄せざるを得ない。従って、後工程において生産歩留りが低下して製造コストが高くなるという問題があった。
【０００７】
そこで、近年では、対向基板と貼り合わせる前のアクティブマトリクス基板の状態で重度な欠陥を検出し、また、短絡欠陥等の修正可能なものは前工程で修正することが望まれるようになってきた。そして、これらの欠陥は基板状態で、画像処理や抵抗検査等の手法によって検出できるようになり、それに伴って基板状態で欠陥を修正して後工程に不良品を流さないような工程システム作りがなされてきている。
【０００８】
【発明が解決しようとする課題】
ところで、上述の液晶表示装置においては、表示品位を向上させるために、絵素電極と共通信号配線や隣接する走査配線を絶縁膜を介して一部重畳させ、重畳部を補助容量部とした構成が知られている。
【０００９】
上記構成において、補助容量の上部電極（絵素電極）と下部電極（共通信号配線や走査配線）に短絡欠陥が生じた場合、共通信号配線と短絡した絵素電極には対向電極と同じ位相の電位が印加されるので、現在主流となっているノーマリホワイトモードでは常に輝点となり、表示品位が低下する。一方、走査配線と短絡した絵素電極には対向電極に対してマイナスの一定電位がほぼ常に印加されているので、現在主流となっているノーマリホワイトモードではほぼ常に黒点となり、表示品位が低下する。
【００１０】
このような欠陥が生じた場合、従来のように液晶パネルの作製後に修正しようとすると、ガラス基板やカラーフィルタ形成部の屈折率や透過率の影響、液晶配向への影響等のために利用できるレーザーが限定され、正常絵素に修正することができなかった。
【００１１】
本発明はこのような従来技術の課題を解決すべくなされたものであり、対向基板との貼り合わせ前のアクティブマトリクス基板の状態で補助容量部の上部電極と下部電極との短絡欠陥を修正することが可能なアクティブマトリクス基板の欠陥修正方法および液晶パネルの製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明のアクティブマトリクス基板の欠陥修正方法は、複数の走査配線および複数の信号配線が互いに交差するように設けられていると共に、両配線の交差部近傍に設けられたスイッチング素子を介して両配線と接続された絵素電極が設けられ、さらに、該絵素電極の下層に厚み３００ｎｍ〜５００ｎｍのＳｉＮｘまたはＳｉＯｘからなる絶縁膜を介して該絵素電極と一部重畳するように複数の共通信号配線が設けられて、重畳部の共通信号配線部分を下部電極とし、該重畳部の絵素電極部分を上部電極とする補助容量部が構成されているアクティブマトリクス基板において、該上部電極と該下部電極との短絡欠陥が生じている場合に該短絡欠陥を修正する方法であって、
該短絡欠陥がピンホールである場合に、該アクティブマトリクス基板を対向基板と貼り合わせる前に、該上部電極の該ピンホール部に、ＹＡＧレーザーの第４高調波を照射して、該ピンホール周辺の上部電極を、前記絶縁膜に影響を与えることなく、２μｍ□〜５μｍ□の面積で除去し、そのことにより上記目的が達成される。
【００１３】
本発明のアクティブマトリクス基板の欠陥修正方法は、複数の走査配線および複数の信号配線が互いに交差するように設けられていると共に、両配線の交差部近傍に設けられたスイッチング素子を介して両配線と接続された絵素電極が設けられ、さらに、該絵素電極に接続された走査配線に隣接する走査配線と該絵素電極とが厚み３００ｎｍ〜５００ｎｍのＳｉＮｘまたはＳｉＯｘからなる絶縁膜を介して一部重畳されて、重畳部の走査配線部分を下部電極とし、該重畳部の絵素電極部分を上部電極とする補助容量部が構成されているアクティブマトリクス基板において、該上部電極と該下部電極との短絡欠陥が生じている場合に該短絡欠陥を修正する方法であって、該短絡欠陥がピンホールである場合に、該アクティブマトリクス基板を対向基板と貼り合わせる前に、該上部電極の該ピンホール部に、ＹＡＧレーザーの第４高調波を照射して、該ピンホール周辺の上部電極を、前記絶縁膜に影響を与えることなく、２μｍ□〜５μｍ□の面積で除去し、そのことにより上記目的が達成される。
【００１７】
本発明の液晶パネルの製造方法は、本発明のアクティブマトリクス基板の欠陥修正方法により欠陥を修正した後で、アクティブマトリクス基板と対向基板とを貼り合わせて両基板の間に液晶を注入する工程を含み、そのことにより上記目的が達成される。
【００１８】
以下、本発明の作用について説明する。
【００１９】
本発明にあっては、共通信号配線または走査配線（下部電極）と絶縁膜と絵素電極（上部電極）とで構成される補助容量部において、下部電極と上部電極との短絡欠陥が生じている場合に、光エネルギーを照射して短絡欠陥部周辺の上部電極を除去する。これにより、短絡欠陥部と絵素電極が隔離され、下部電極と上部電極との短絡が解消される。対向基板との貼り合わせ前のアクティブマトリクス基板の状態で欠陥修正を行うので、液晶パネル状態で欠陥修正を行った場合のようにガラス基板やカラーフィルタ形成部の屈折率や透過率の影響、液晶配向への影響等がなく、修正の信頼性が向上する。後工程に不良品が流れず、欠陥修正のために予め冗長構造を設けておく必要もないので、製造歩留りが向上する。
【００２０】
この光エネルギーとしてレーザー光を用いれば、非接触で加工可能であるので素早く容易に修正することができる。
【００２１】
発振波長が３６０ｎｍ以下の紫外線である短波長レーザー、例えばＹＡＧレーザーの第４高調波を用いれば、下層膜に影響を与えずに短絡欠陥周辺部の上部電極のみを精度良く除去することができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００２３】
（実施形態１）
本実施形態ではＣｓ ｏｎ Ｃｏｍｍｏｎ構造のアクティブマトリクス液晶パネルについて説明する。
【００２４】
図１は実施形態１の液晶パネルの平面図であり、図２はそのI−I’線部分の断面図である。
【００２５】
この液晶パネルにおいて、アクティブマトリクス基板は、ガラス基板１１上に走査配線２および信号配線４が互いに交差して設けられ、両配線の交差部近傍にスイッチング素子６としてＴＦＴ（薄膜トランジスタ）が設けられている。両配線で区切られた矩形状の領域には絵素電極５がマトリクス状に配置され、スイッチング素子６を介して両配線と接続されている。
【００２６】
さらに、隣接する走査配線２の間には走査配線２と平行な方向に共通信号配線３が設けられ、その上に絶縁膜７を介して絵素電極５が一部重畳している。この重畳部の共通信号配線３、絶縁膜７および絵素電極５から補助容量部１が構成されている。共通信号配線３は厚み３００ｎｍ〜５００ｎｍ程度の金属薄膜、例えばＴａやＡｌ等からなり、絵素電極５は厚み１００ｎｍ〜２００ｎｍ程度の透明導電膜、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等からなり、絶縁膜７は厚み３００ｎｍ〜５００ｎｍ程度の絶縁膜（ゲート絶縁膜）、例えばＳｉＮxやＳｉＯx等からなる。
【００２７】
このアクティブマトリクス基板は、ガラス基板１０上に対向電極９が設けられた対向基板と貼り合わせられ、両基板の間に液晶層８が挟持されている。
【００２８】
この液晶パネルにおいて、図２に示すように、絶縁膜７にピンホール１２が発生して補助容量部の共通信号配線３と絵素電極５とが短絡している場合、対向電極９と共通信号配線３には同じ位相の電位が印加されているため、共通信号配線３に短絡した絵素電極５と対向電極９との間には電位が印加されない。よって、現在主流となっているノーマリホワイトモード液晶では常に輝点として表示され、表示品位を低下させる非常に目立った欠陥になってしまう。
【００２９】
このような補助容量部１の短絡欠陥を従来のように液晶パネル状態で修正すると、ガラス基板やカラーフィルタ形成部の屈折率や透過率の影響、液晶配向への影響等のため修正が困難である。また、液晶層に修正により飛散した破片や異物等が残留して表示不良が生じるおそれもある。
【００３０】
そこで、本実施形態では、図３に示すように、対向基板との貼り合わせ前のアクティブマトリクス基板状態で、短絡欠陥部１２に光エネルギーを照射して欠陥修正を行う。欠陥の検出は、画像処理や抵抗検査等の手法によって検出することができる。
【００３１】
ここで、ＹＡＧレーザーの基本波等を照射すると、下層膜に影響を与えて共通信号配線３が切断されるおそれがあるため、本実施形態ではＹＡＧレーザーの第４高調波（２６６ｎｍ）等の短波長レーザーを用いる。
【００３２】
これにより、図４に示すように、短絡欠陥部周辺の絵素電極部分１３を除去してピンホール１２を絵素電極５から隔離し、補助容量部の上部電極と下部電極の短絡を解消することができる。
【００３３】
なお、補助容量部１の減少は絵素の表示状態に影響を与えるため、光エネルギーを照射して除去する面積は、設計マージン（例えば±５％以下等）を考慮して、例えば２μｍ□〜５μｍ□以内等に調整する必要がある。
【００３４】
絵素電極５が除去された部分では、対向電極との間に電位が印加されないので光漏れが発生するが、共通信号配線３が例えばＡｌやＴｉ、Ｔａ等の遮光性のある金属薄膜で形成されるので、問題は生じない。
【００３５】
このように欠陥修正されたアクティブマトリクス基板と対向基板とを貼り合わせて両基板の隙間に液晶を注入することにより、本実施形態の液晶パネルが得られる。
【００３６】
（実施形態２）
本実施形態ではＣｓ ｏｎ Ｇａｔｅ構造のアクティブマトリクス液晶パネルについて説明する。
【００３７】
図５は実施形態２の液晶パネルの平面図であり、図６はそのII−II’線部分の断面図である。
【００３８】
この液晶パネルにおいて、アクティブマトリクス基板は、ガラス基板１１上に走査配線２および信号配線４が互いに交差して設けられ、両配線の交差部近傍にスイッチング素子６としてＴＦＴ（薄膜トランジスタ）が設けられている。両配線で区切られた矩形状の領域には絵素電極５がマトリクス状に配置され、スイッチング素子６を介して両配線と接続されている。
【００３９】
さらに、絵素電極５は、その絵素電極５に接続された走査配線２と隣接する走査配線２上まで延在し、絶縁膜７を介してその走査配線２と一部重畳している。この重畳部の走査配線２、絶縁膜７および絵素電極５から補助容量部１が構成されている。走査配線２は厚み３００ｎｍ〜５００ｎｍ程度の金属薄膜、例えばＴａやＡｌ等からなり、絵素電極５は厚み１００ｎｍ〜２００ｎｍ程度の透明導電膜、例えばＩＴＯ等からなり、絶縁膜７は厚み３００ｎｍ〜５００ｎｍ程度の絶縁膜（ゲート絶縁膜）、例えばＳｉＮxやＳｉＯx等からなる。
【００４０】
このアクティブマトリクス基板は、ガラス基板１０上に対向電極９が設けられた対向基板と貼り合わせられ、両基板の間に液晶層８が挟持されている。
【００４１】
この液晶パネルにおいて、図６に示すように、絶縁膜７にピンホール１２が発生して補助容量部の走査配線２と絵素電極５とが短絡している場合、走査配線２には対向電極９に対してマイナスの一定の電位がほぼ常に印加されているため、共通信号配線３に短絡した絵素電極５と対向電極９との間にはほぼ常に電位が印加される。よって、現在主流となっているノーマリホワイトモード液晶ではほぼ常に黒点として表示され、表示品位を低下させる欠陥になってしまう。
【００４２】
このような補助容量部１の短絡欠陥を従来のように液晶パネル状態で修正すると、ガラス基板やカラーフィルタ形成部の屈折率や透過率の影響、液晶配向への影響等のため修正が困難である。また、液晶層に修正により飛散した破片や異物等が残留して表示不良が生じるおそれもある。
【００４３】
そこで、本実施形態では、図７に示すように、対向基板との貼り合わせ前のアクティブマトリクス基板状態で、短絡欠陥部１２に光エネルギーを照射して欠陥修正を行う。欠陥の検出は、画像処理や抵抗検査等の手法によって検出することができる。
【００４４】
ここで、ＹＡＧレーザーの基本波等を照射すると、下層膜に影響を与えて走査配線２が切断されるおそれがあるため、本実施形態ではＹＡＧレーザーの第４高調波（２６６ｎｍ）等の短波長レーザーを用いる。
【００４５】
これにより、図８に示すように、短絡欠陥部周辺の絵素電極部分１３を除去してピンホール１２を絵素電極５から隔離し、補助容量部の上部電極と下部電極の短絡を解消することができる。
【００４６】
なお、補助容量部１の減少は絵素の表示状態に影響を与えるため、光エネルギーを照射して除去する面積は、設計マージン（例えば±５％以下等）を考慮して、例えば２μｍ□〜５μｍ□以内等に調整する必要がある。
【００４７】
絵素電極５が除去された部分では、対向電極との間に電位が印加されないので光漏れが発生するが、走査配線２が例えばＡｌやＴｉ、Ｔａ等の遮光性のある金属薄膜で形成されるので、問題は生じない。
【００４８】
このように欠陥修正されたアクティブマトリクス基板と対向基板とを貼り合わせて両基板の隙間に液晶を注入することにより、本実施形態の液晶パネルが得られる。
【００４９】
なお、上記実施形態１および実施形態２において、短絡欠陥部周辺の上部電極を除去して短絡欠陥部と絵素電極とを隔離する際に、（１）補助容量部１の減少が表示品位に影響を与えない程度であり、（２）光漏れが生じないようであれば、短絡部は残してその周囲部分だけを除去することも可能である。
【００５０】
上記実施形態１及び実施形態２においては光エネルギーとしてＹＡＧレーザーの第４高調波を用いたが、下層膜に影響を与えないように条件を設定できるのであれば他のレーザーを用いてもよい。
【００５１】
さらに、放射線やプラズマ等、レーザー光以外の光エネルギーを利用する方法も可能である。
【００５２】
【発明の効果】
以上詳述したように、本発明による場合には、対向基板と貼り合わせて液晶を注入する前のアクティブマトリクス基板の状態で、従来では修正が困難であった補助容量部の上部電極と下部電極との短絡欠陥を解消して正常絵素に修正することができる。よって、修正不良を後工程に流さないようにして製造ロスを最低限に抑えることができ、製造歩留りを向上させて大幅なコストダウンを図ることができる。さらに、アクティブマトリクス基板の状態で欠陥修正を行うため、修正後の洗浄が可能であり、液晶層に異物が残留することが無いので修正の信頼性を向上することができる。
【図面の簡単な説明】
【図１】実施形態１の液晶パネルにおける絵素部の概略構成を示す平面図である。
【図２】実施形態１の液晶パネルにおける補助容量部の短絡欠陥を説明するための断面図である。
【図３】実施形態１のアクティブマトリクス基板の欠陥修正方法を説明するための断面図である。
【図４】実施形態１のアクティブマトリクス基板の欠陥修正方法を説明するための断面図である。
【図５】実施形態２の液晶パネルにおける絵素部の概略構成を示す平面図である。
【図６】実施形態２の液晶パネルにおける補助容量部の短絡欠陥を説明するための断面図である。
【図７】実施形態２のアクティブマトリクス基板の欠陥修正方法を説明するための断面図である。
【図８】実施形態２のアクティブマトリクス基板の欠陥修正方法を説明するための断面図である。
【符号の説明】
１ 補助容量部
２ 走査配線
３ 共通信号配線
４ 信号配線
５ 絵素電極
６ スイッチング素子
７ 絶縁膜（ゲート絶縁膜）
８ 液晶層
９ 対向電極
１０、１１ ガラス基板
１２ 短絡欠陥部（ピンホール）
１３ レーザー照射により除去される絵素電極部分
Claims (3)
- 複数の走査配線および複数の信号配線が互いに交差するように設けられていると共に、両配線の交差部近傍に設けられたスイッチング素子を介して両配線と接続された絵素電極が設けられ、さらに、該絵素電極の下層に厚み３００ｎｍ〜５００ｎｍのＳｉＮｘまたはＳｉＯｘからなる絶縁膜を介して該絵素電極と一部重畳するように複数の共通信号配線が設けられて、重畳部の共通信号配線部分を下部電極とし、該重畳部の絵素電極部分を上部電極とする補助容量部が構成されているアクティブマトリクス基板において、該上部電極と該下部電極との短絡欠陥が生じている場合に該短絡欠陥を修正する方法であって、
該短絡欠陥がピンホールである場合に、該アクティブマトリクス基板を対向基板と貼り合わせる前に、該上部電極の該ピンホール部に、ＹＡＧレーザーの第４高調波を照射して、該ピンホール周辺の上部電極を、前記絶縁膜に影響を与えることなく、２μｍ□〜５μｍ□の面積で除去するアクティブマトリクス基板の欠陥修正方法。 - 複数の走査配線および複数の信号配線が互いに交差するように設けられていると共に、両配線の交差部近傍に設けられたスイッチング素子を介して両配線と接続された絵素電極が設けられ、さらに、該絵素電極に接続された走査配線に隣接する走査配線と該絵素電極とが厚み３００ｎｍ〜５００ｎｍのＳｉＮｘまたはＳｉＯｘからなる絶縁膜を介して一部重畳されて、重畳部の走査配線部分を下部電極とし、該重畳部の絵素電極部分を上部電極とする補助容量部が構成されているアクティブマトリクス基板において、該上部電極と該下部電極との短絡欠陥が生じている場合に該短絡欠陥を修正する方法であって、
該短絡欠陥がピンホールである場合に、該アクティブマトリクス基板を対向基板と貼り合わせる前に、該上部電極の該ピンホール部に、ＹＡＧレーザーの第４高調波を照射して、該ピンホール周辺の上部電極を、前記絶縁膜に影響を与えることなく、２μｍ□〜５μｍ□の面積で除去するアクティブマトリクス基板の欠陥修正方法。 - 請求項１または２に記載のアクティブマトリクス基板の欠陥修正方法により欠陥を修正した後で、アクティブマトリクス基板と対向基板とを貼り合わせて両基板の間に液晶を注入する工程を含む液晶パネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16023999A JP3778407B2 (ja) | 1999-06-07 | 1999-06-07 | アクティブマトリクス基板の欠陥修正方法および液晶パネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16023999A JP3778407B2 (ja) | 1999-06-07 | 1999-06-07 | アクティブマトリクス基板の欠陥修正方法および液晶パネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000347217A JP2000347217A (ja) | 2000-12-15 |
| JP3778407B2 true JP3778407B2 (ja) | 2006-05-24 |
Family
ID=15710721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16023999A Expired - Lifetime JP3778407B2 (ja) | 1999-06-07 | 1999-06-07 | アクティブマトリクス基板の欠陥修正方法および液晶パネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3778407B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4340459B2 (ja) | 2003-03-14 | 2009-10-07 | 株式会社 日立ディスプレイズ | 表示装置の製造方法 |
| US8411215B2 (en) | 2007-09-20 | 2013-04-02 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, and method for producing active matrix substrate |
| WO2019244871A1 (ja) * | 2018-06-18 | 2019-12-26 | 凸版印刷株式会社 | 調光シート、および、調光シートの製造方法 |
-
1999
- 1999-06-07 JP JP16023999A patent/JP3778407B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000347217A (ja) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8077284B2 (en) | Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device | |
| JP2669954B2 (ja) | アクティブマトリクス表示装置 | |
| JP2005148534A (ja) | 液晶表示装置 | |
| JPH10232408A (ja) | 液晶表示パネル、液晶表示装置及びその製造方法 | |
| JP2000250436A (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP2008058337A (ja) | 表示装置、液晶表示装置、及び表示装置の製造方法 | |
| JPH1010493A (ja) | 液晶表示装置および液晶表示基板 | |
| JPH11183904A (ja) | 液晶表示装置 | |
| JP2000180891A (ja) | 液晶表示装置 | |
| WO2012114688A1 (ja) | アクティブマトリクス基板、表示装置及びアクティブマトリクス基板の短絡欠陥修正方法 | |
| JPH09297321A (ja) | 液晶表示基板および液晶表示装置 | |
| JP4173332B2 (ja) | 表示装置、表示装置の画素修復方法及び表示装置の製造方法 | |
| JP3125411B2 (ja) | 液晶表示装置 | |
| JP3778407B2 (ja) | アクティブマトリクス基板の欠陥修正方法および液晶パネルの製造方法 | |
| JP3386735B2 (ja) | アクティブマトリクス基板の欠陥修正方法及び液晶パネルの製造方法 | |
| JP2000155532A (ja) | 表示装置および液晶表示装置 | |
| JP3346354B2 (ja) | 液晶表示パネル | |
| JP4455704B2 (ja) | 液晶表示装置及び画素欠陥修復方法 | |
| JPH0317614A (ja) | アクティブマトリクス表示装置の製造方法 | |
| JP3287985B2 (ja) | 液晶パネル及びその欠陥修正方法 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| CN112213894B (zh) | 显示面板用阵列基板的制造方法 | |
| JP2002082346A (ja) | アクティブマトリクス基板の欠陥修正方法 | |
| JPH0915619A (ja) | アクテイブマトリックス型液晶表示装置 | |
| JP2013164428A (ja) | アクティブマトリクス基板および表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060223 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |