JP2000180891A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2000180891A
JP2000180891A JP10353195A JP35319598A JP2000180891A JP 2000180891 A JP2000180891 A JP 2000180891A JP 10353195 A JP10353195 A JP 10353195A JP 35319598 A JP35319598 A JP 35319598A JP 2000180891 A JP2000180891 A JP 2000180891A
Authority
JP
Japan
Prior art keywords
layer
liquid crystal
wiring
display device
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10353195A
Other languages
English (en)
Inventor
Toshiteru Kaneko
寿輝 金子
Kikuo Ono
記久雄 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10353195A priority Critical patent/JP2000180891A/ja
Priority to US09/457,261 priority patent/US6587162B1/en
Priority to KR1019990056852A priority patent/KR20000048089A/ko
Publication of JP2000180891A publication Critical patent/JP2000180891A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

(57)【要約】 【課題】アクティブマトリクス基板のゲート配線とドレ
イン配線の交差部、あるいは引出し端子部分での電蝕を
防止する。 【解決手段】アクティブマトリクス基板１上のゲート配
線とドレイン配線の交差部が、基板１側から順にゲート
配線２、ゲート絶縁層３、半導体層４、コンタクト層
５、ドレイン配線６、パッシベーション層８を成膜して
なり、アクティブマトリクス基板１のゲート配線２とド
レイン配線６の交差部のパッシベーション層８の上層に
画素電極層と同層のＩＴＯ膜から構成されたキャッピン
グ層１２を形成した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に薄膜トランジスタ（ＴＦＴ）方式等のアクティ
ブマトリクス型の液晶表示装置における配線積層部分あ
るいは端子引出し部分の断線を無くして歩留りを向上さ
せた液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は、小型・軽量、かつ高コ
ントラストで応答速度が早く動画対応で陰極線管に匹敵
する高解像度であることから、ノートパソコンやディス
クトップパソコン、その他の電子機器のディスプレイデ
バイスとして広く用いられている。
【０００３】液晶表示装置は、基本的には少なくとも一
方が透明なガラス等からなる二枚の基板の間に液晶層を
挟持し、上記基板に形成した画素形成用の各種電極に選
択的に電圧を印加して所定画素の点灯と消灯を行う型式
（所謂、単純マトリクス型）と、上記各種電極と画素選
択用のスイッチング素子を形成してこのスイッチング素
子を選択することにより所定画素の点灯と消灯を行う型
式（所謂、薄膜トランジスタ（ＴＦＴ）や所謂ＭＩＭ型
ダイオード等をスイッチング素子として用いるアクティ
ブマトリクス型）とに分類される。
【０００４】特に、後者のアクティブマトリクス型の液
晶表示装置は、コントラスト性能、高速表示性能等から
液晶表示装置の主流となっている。
【０００５】このアクティブマトリクス型液晶表示装置
は、一方の基板にゲート配線、ゲート絶縁層、半導体
層、コンタクト層、ソース及びドレイン配線、パッシベ
ーション層、画素電極層を順に成膜してなるアクティブ
マトリクス基板と、他方の絶縁基板上に複数色のカラー
フィルタ層と各カラーフィルタ層を区画するブラックマ
トリクスおよび共通電極層等を成膜してなるカラーフィ
ルタ基板と、アクティブマトリクス基板とカラーフィル
タ基板の対向間隙に封入された液晶層とからなる液晶パ
ネルと、アクティブマトリクス基板とカラーフィルタ基
板に形成した各種の電極に前記液晶層の分子配向方向を
制御するための表示信号を印加する駆動回路とを少なく
とも具備し、アクティブマトリクス基板に形成した電極
と他方の基板に形成した電極との間に液晶層を構成する
液晶分子の配向方向を変えるための電界を印加する縦電
界方式が一般的である。
【０００６】なお、最近は液晶に印加する電界の方向を
基板面とほぼ平行な方向とする横電界方式（Ｉｎ−Ｐｌ
ａｎｅ Ｓｗｉｔｃｈｉｎｇ Ｍｏｄｅ：ＩＰＳ方式）
の液晶表示装置も実用化されている。この横電界方式の
液晶表示装置は、上記他方の基板（カラーフィルタ基
板）側に形成する共通電極をアクティブマトリクス基板
側に対向電極として形成し、画素電極とこの対向電極と
を櫛歯状に配列して液晶分子の配向方向を基板と平行な
面内で制御するようにしている。
【０００７】この種の液晶表示装置では、そのアクティ
ブマトリクス基板に各画素間にゲート配線とドレイン配
線の交差部が形成され、その間のパッシベーション膜
（ＣＶＤ絶縁層）の絶縁耐圧が十分に高いことが重要で
ある。
【０００８】図９は薄膜トランジスタをスイッチング素
子として用いた従来の液晶表示装置の画素領域における
ゲート配線とドレイン配線の交差部の構成例を説明する
要部平面図、図１０は図９のＡ−Ａ’線に沿った断面図
である。
【０００９】ゲート配線とドレイン配線の交差部は図９
のＡ−Ａ’線で切断した図１０に示したように、アクテ
ィブマトリクス基板である下側の透明絶縁基板１上にゲ
ート配線２、ゲート絶縁層３、半導体層４、ＳｉＮ膜で
形成したコンタクト層５、ドレイン層６、ソース電極
７、およびパッシベーション層８が形成されている。
【００１０】なお、図８における符号９は画素電極１０
とソース電極７を接続するためのコンタクトホール、符
号１１は遮光層である。
【００１１】また、液晶が封入されている液晶パネルの
画素領域の外側に形成される端子引出し配線の表面には
樹脂等の絶縁材が被覆されており、外的衝撃や空気中の
水分から隔離している。
【００１２】図１１は液晶パネルの画素領域の外側部分
の構成例を説明する概略断面図、図１２は図１１の要部
拡大断面図であって、１はアクティブマトリクス基板、
１４はカラーフィルタ基板である上側の透明絶縁基板、
１５は液晶層、１６はシール材、１７はドライバチッ
プ、１８はエポキシ樹脂、１９は導体層、２０はバンプ
を示す。
【００１３】図１１と図１２に示したように、アクティ
ブマトリクス基板１とカラーフィルタ基板１４の間に液
晶層１５が挟持され、周辺をシール材１６で封止してあ
る。アクティブマトリクス基板１の外周にはドライバチ
ップ１７が搭載され、シール材の内側にある画素領域か
ら引き出された端子配線と接続される。
【００１４】液晶パネルのシール材側とドライバチップ
１７側には、エポキシ樹脂が被覆されており、画素領域
とドライバチップを外的衝撃や空気中の水分から隔離し
ている。
【００１５】
【発明が解決しようとする課題】図１０に示したよう
に、画素領域の各画素におけるゲート配線とドレイン配
線の交差部のゲート絶縁層３に微小欠陥が存在すると、
矢印Ｃに示したように両者に電圧を印加しても絶縁耐圧
が低いため電気的にショートしたり、またリーク電流が
流れてしまう。このような欠陥はドレイン配線６がゲー
ト配線２をのりこえるエッジ部分に多発する。
【００１６】その際、パッシベーション層８にも矢印Ａ
で示したように欠陥が存在すると、その欠陥部から空気
中の水分が侵入し、矢印Ｂに示したように電蝕作用でド
レイン配線６が断線するという問題があった。
【００１７】また、図１２に示したように、液晶パネル
の外周部では、エポキシ樹脂の外縁で当該エポキシ樹脂
の応力等により矢印Ａで示したようにパッシベーション
層８にクラックが入り、そこから空気中の水分が侵入し
てドレイン配線６に電蝕が発生して断線に至るという問
題があった。
【００１８】なお、ゲート配線の引出しし端子側でも同
様の問題がある。すなわち、図１２において、アクティ
ブマトリクス基板１の外周に引き出された端子配線（ド
レイン配線６）には、ドライバチップ１７のバンプ２０
がパッシベーション層８に形成したスルーホールまで貫
通する導体層１９を介して接続される、このドライバチ
ップ搭載部分にも、当該ドライバチップ１７と共に覆っ
てエポキシ樹脂等の絶縁膜１８が塗布される。そのた
め、エポキシ樹脂の外縁で当該エポキシ樹脂の応力等に
より矢印Ａで示したようにパッシベーション層８にクラ
ックが入り、そこから空気中の水分が侵入してドレイン
配線６に電蝕が発生して断線に至るという問題があっ
た。
【００１９】本発明の目的は、上記従来技術の諸問題を
解消し、アクティブマトリクス基板のゲート配線とドレ
イン配線の交差部、あるいは引出し端子部分での電蝕を
防止して、信頼性の高い液晶表示装置を提供することに
ある。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、パッシベーション層をＩＴＯで被覆する
ことで当該パッシベーション層を通した電極あるいは引
出し端子部への水分の侵入を防止した。
【００２１】すなわち、本発明による液晶表示装置は、
下記の（１）〜（５）に記載した構成とした点に特徴を
有する。
【００２２】（１）一方の絶縁性基板上に形成されたゲ
ート配線とドレイン配線の交差部が、当該基板側から順
にゲート配線、ゲート絶縁層、半導体層、コンタクト
層、ドレイン配線、パッシベーション層の積層構造で構
成され、複数色のカラーフィルタ層と各カラーフィルタ
層を区画するブラックマトリクスおよび共通電極層を成
膜してなる他方の絶縁基板との対向間隙に液晶層を封入
してなる液晶パネルと、前記液晶パネルに形成した各種
の電極に前記液晶層の分子配向方向を制御するための表
示信号を印加する駆動回路とを少なくとも具備した液晶
表示装置に、前記一方の基板に形成した前記ゲート配線
とドレイン配線の交差部の前記パッシベーション層の上
層に前記画素電極層と同層のＩＴＯ膜からなるキャッピ
ング層を有せしめた。
【００２３】この構成により、前記ゲート配線やドレイ
ン配線を形成する一方の基板の製造工程において、空気
中の水分がパッシベーション層を通してゲート配線とド
レイン配線に侵入するのが防止され、特にドレイン配線
の電蝕が発生せず、信頼性の高い液晶表示装置を提供で
きる。
【００２４】（２）一方の絶縁性基板上に形成されたゲ
ート配線とドレイン配線の交差部が、当該基板側から順
にゲート配線、ゲート絶縁層、半導体層、コンタクト
層、ドレイン配線、パッシベーション層の積層構造で構
成され、複数色のカラーフィルタ層と各カラーフィルタ
層を区画するブラックマトリクスおよび共通電極層を成
膜してなる他方の絶縁基板との対向間隙に液晶層を封入
してなる液晶パネルと、前記液晶パネルに形成した各種
の電極に前記液晶層の分子配向方向を制御するための表
示信号を印加する駆動回路とを少なくとも具備した液晶
表示装置に、前記一方の基板の画素領域の外周の端子引
出し配線上に形成されたパッシベーション層上にＩＴＯ
膜からなるキャッピング層を有せしめた。
【００２５】この構成により、液晶パネルの製造後に画
素領域の外周に引き出される端子引出し配線に電蝕ある
いはクラックが発生せず、信頼性の高い液晶表示装置を
提供できる。
【００２６】（３）一方の絶縁性基板上に形成されたゲ
ート配線とドレイン配線の交差部が、当該基板側から順
にゲート配線、ゲート絶縁層、半導体層、コンタクト
層、ドレイン配線、パッシベーション層の積層構造で構
成され、複数色のカラーフィルタ層と各カラーフィルタ
層を区画するブラックマトリクスおよび共通電極層を成
膜してなる他方の絶縁基板との対向間隙に液晶層を封入
してなる液晶パネルと、前記液晶パネルに形成した各種
の電極に前記液晶層の分子配向方向を制御するための表
示信号を印加する駆動回路とを少なくとも具備した液晶
表示装置に、前記一方の基板に形成した前記ゲート配線
とドレイン配線の交差部の前記パッシベーション層の下
層かつ前記ソース電極の上層に前記画素電極層と同層の
ＩＴＯ膜からなるキャッピング層を有せしめた。
【００２７】この構成により、前記ゲート配線やドレイ
ン配線を形成する一方の基板の製造工程において、空気
中の水分がゲート配線とドレイン配線に侵入するのが防
止され、特にドレイン配線の電蝕が発生せず、信頼性の
高い液晶表示装置を提供できる。
【００２８】（４）一方の絶縁性基板上に形成されたゲ
ート配線とドレイン配線の交差部が、当該基板側から順
にゲート配線、ゲート絶縁層、半導体層、コンタクト
層、ドレイン配線、パッシベーション層の積層構造で構
成され、複数色のカラーフィルタ層と各カラーフィルタ
層を区画するブラックマトリクスおよび共通電極層を成
膜してなる他方の絶縁基板との対向間隙に液晶層を封入
してなる液晶パネルと、前記液晶パネルに形成した各種
の電極に前記液晶層の分子配向方向を制御するための表
示信号を印加する駆動回路とを少なくとも具備した液晶
表示装置に、前記液晶パネルの画素領域の外周の端子引
出し配線上に形成されたパッシベーション層の下層かつ
端子引出し配線の間にＩＴＯ膜からなるキャッピング層
を有せしめた。
【００２９】この構成により、液晶パネルの製造後に画
素領域の外周に引き出される端子引出し配線に電蝕ある
いはクラックが発生せず、信頼性の高い液晶表示装置を
提供できる。
【００３０】（５）（１）（２）（３）（４）における
前記キャッピング層が、下層の導体層の配線幅と同等ま
たはそれより広く形成した。
【００３１】この構成により、前記一方の基板の製造工
程中でのゲート配線やドレイン配線に空気中からの水分
の侵入が阻止され、また液晶パネルのシール材による封
止後に空気中から水分が引出し端子部に侵入することが
防止されて電蝕による断線が生じたり、液晶パネルの外
周やドライバチップ搭載部分に塗布される樹脂の硬化に
伴う応力により引出し端子に断線が生じることを防止で
き、信頼性の高い液晶表示装置を提供できる。
【００３２】上記本発明の各構成により、画素領域のゲ
ート配線とドレイン配線の交差部あるいは引出し端子の
導体層への水分の侵入に起因する電蝕、応力による断線
等が効率よく防止される。
【００３３】ゲート配線とドレイン配線の交差部近傍に
異物が存在し、ゲート絶縁層に電流のリークがあると、
その異物を核としてパッシベーション膜が異常成長し、
そこにピンホールが形成される場合がある。ピンホール
の形成はＣＶＤ膜のカバレージを悪いゲート配線部で高
い可能性がある。ゲート配線とドレイン配線の交差部で
は、ピンホールの上にドレイン配線が形成され、その上
のパッシベーション層にもピンホールが形成される可能
性がある。
【００３４】ピンホールが形成されると、大気中の水分
がピンホールからパッシベーション層の下部へ侵入し易
く、そこにアクティブマトリクス基板の製作中に生じる
静電気や、製作後の導通試験で配線に通電した際の電気
化学的腐蝕反応（電蝕）が生じ、配線が破壊される。こ
れを防止するためには、電蝕の要因の一つである水分の
供給を絶てばよい。
【００３５】本発明では、画素電極を形成するのと同時
に、電蝕の発生し易い部分のパッシベーション層の上に
透明導電層からなるキャッピング層（保護層：キャップ
層とも言う）を設ける。ピンホールが形成された場合、
その部分に透明導電層のパターンを有することにより、
そのピンホールが透明導電層で埋められ、水分の供給を
遮断する。ピンホールの発生個所を完全にキャッピング
（被覆）するためには、ドレイン配線よりもキャッピン
グ層の幅を広く形成すればよい。
【００３６】また、上記のキャッピング層をピンホール
部分に配置することで、パッシベーション層下部のアク
ティブマトリクス基板から配向膜および液晶層への不純
物の拡散も防止することができる。ピンホールから液晶
層へ、汚染物質であるアルカリ金属イオン、配線を形成
する金属層からの金属イオンが混入すると、液晶層の導
電率が低下し、表示不良をもたらす。このような混入イ
オン源は、凹凸が大きいため汚染元素が溜り易く、さら
に、電蝕で金属イオンが供給され易いゲート配線とドレ
イン配線の交差部で上記の電蝕が発生する可能性が大き
い。したがって、この部分を電気的に安定な酸化物透明
導電膜（インジウム チン オキサイド：ＩＴＯ等）で
キャッピングすることにより、表示不良を低減できる。
【００３７】なお、画素領域に形成するキャッピング層
は、上記したように画素電極と同層である必要は必ずし
もなく、画素電極を形成する際のＩＴＯ層と関係なく形
成することもできる。
【００３８】
【発明の実施の形態】以下、本発明の実施の形態につ
き、実施例を参照して詳細に説明する。
【００３９】図１は薄膜トランジスタをスイッチング素
子として用いた本発明による液晶表示装置の１実施例を
説明する画素領域におけるゲート配線とドレイン配線の
交差部の構成例を説明する要部平面図、図２は図１のＡ
−Ａ’線に沿った断面図である。
【００４０】ゲート配線とドレイン配線の交差部は図１
のＡ−Ａ’線で切断した図２に示したように、アクティ
ブマトリクス基板である下側の透明絶縁基板１上にゲー
ト配線２、ゲート絶縁層３、半導体層４、ＳｉＮ膜で形
成したコンタクト層５、ドレイン層６、ソース電極７、
およびパッシベーション層８が形成されている。
【００４１】なお、図１における符号９は画素電極１０
とソース電極７を接続するためのコンタクトホール、符
号１１は遮光層である。ここまでの層構成は前記図９と
同様である。
【００４２】本実施例では、ゲート配線２とドレイン配
線６の交差部にＩＴＯからなるキャッピング層１２を形
成し、パッシベーション層８にオンホールが形成されて
いても空気中の水分が侵入するのを防止している。
【００４３】なお、このキャッピング層１２の幅（縦横
共）はゲート配線２およびドレイン配線６の幅と同等ま
たはそれ以上とすることにより、キャッピング効果をさ
らに大きくすることができる。
【００４４】図３は本発明による液晶表示装置の他の実
施例を説明する画素領域におけるゲート配線とドレイン
配線の交差部の構成例を説明する前記図２と同様の断面
図である。
【００４５】本実施例は、アクティブマトリクス基板の
ゲート配線とドレイン配線の交差部の層構成が、絶縁基
板１側からゲート配線１、ゲート絶縁層３、半導体層
４、コンタクト層５、ドレイン配線６、ＩＴＯのキャッ
ピング層１２、パッシベーション層の順に成層したもの
である。
【００４６】この構成では、パッシベーション層８の仮
想にキャッピング層１２が介挿されているため、パッシ
ベーション層８にピンホールが発生してこのピンホール
から水分が侵入してもドレイン配線までは達しないた
め、ドレイン配線に電蝕は発生しない。
【００４７】なお、このキャッピング層１２も、その幅
（縦横共）はドレイン配線６の幅と同等またはそれ以上
とすることにより、キャッピング効果をさらに大きくす
ることができる。
【００４８】また、液晶が封入されている液晶パネルの
画素領域の外側に形成される端子引出し配線の表面には
樹脂等の絶縁材が被覆されており、外的衝撃や空気中の
水分から隔離している。
【００４９】図４は液晶パネルの画素領域の外側部分の
構成例を説明する図１２と同様の要部拡大断面図であっ
て、１はアクティブマトリクス基板である下側基板、１
４はカラーフィルタ基板である上側の透明絶縁基板、１
６はシール材、１７はドライバチップ、１８はエポキシ
樹脂、１９は導体層、２０はバンプを示す。
【００５０】図４に示したように、アクティブマトリク
ス基板１とカラーフィルタ基板１４の間に液晶層が挟持
され、周辺をシール材１６で封止してある。アクティブ
マトリクス基板１の外周にはドライバチップ１７が搭載
され、シール材の内側にある画素領域から引き出された
端子配線とバンプ２０および導体層１９を介して接続さ
れる。
【００５１】液晶層を封入してシール材１６で封止して
液晶パネルとした後は、前記したゲート配線とドレイン
配線の交差部を含めて表示領域は外界から隔離されるの
で大気中の水分が電極配線に侵入することはないが、液
晶パネルの外周に引き出してある引出し端子およびドラ
イバチップの実装部分は外気に曝されており、この部分
の配線導体に水分が侵入する可能性がある。
【００５２】液晶パネルのシール材側とドライバチップ
１７側には、エポキシ樹脂１８が被覆されており、画素
領域とドライバチップを外的衝撃や空気中の水分から隔
離している。しかし、エポキシ樹脂１８の硬化時に、下
地のパッシベーション層８に応力がかかり、エポキシ樹
脂１８の外縁部分で亀裂、あるいはピンホールが生じる
ことがある。
【００５３】本構成例では、引出し配線となるドレイン
配線６を覆うパッシベーション層８の上層にＩＴＯ膜で
構成したキャッピング層１２を形成した。このキャッピ
ング層１２を形成したことにより、エポキシ樹脂１８の
硬化時の収縮に起因するパッシベーション層８への応力
印加が緩和され、パッシベーション層８に亀裂やピンホ
ールが生じるのを防止している。エポキシ樹脂１８の硬
化時の応力でキャッピング層１２が破壊されても、この
キャッピング層１２を構成するＩＴＯ膜は電気的な役割
を担っていないため問題ない。
【００５４】さらに、ゲート・ドレイン配線交差部の場
合と同様に、パッシベーション層８に元々存在していた
微小クラックに関しても、キャッピング層１２がクラッ
クをカバーし、水分の侵入を防止することができる。
【００５５】図５は液晶パネルの画素領域の外側部分の
他の構成例を説明する図４と同様の要部拡大断面図であ
る。この構成例では、引出し配線となるドレイン配線６
を覆うパッシベーション層８の下層にＩＴＯ膜で構成し
たキャッピング層１２を形成した。このキャッピング層
１２を形成したことにより、エポキシ樹脂１８の硬化時
の収縮に起因するパッシベーション層８に亀裂やピンホ
ールが生じても下層の引出し配線（ドレイン配線）６は
外気から遮断され、空気中の水分によって電蝕が生じる
ことが回避される。このキャッピング層１２を構成する
ＩＴＯ膜も電気的な役割を担っていないため問題ない。
【００５６】さらに、ゲート・ドレイン配線交差部の場
合と同様に、パッシベーション層８に元々存在していた
微小クラックに関しても、キャッピング層１２が可能の
導体層をカバーし、水分の侵入を防止することができ
る。
【００５７】このようなキャッピング層を構成するＩＴ
Ｏの膜厚は厚いほうが効果が大であるが、ＩＴＯのエッ
チング速度は比較的遅いため、余り厚くすることはでき
ないので、５０ｎｍ〜２００ｎｍ程度とすることが現実
的である。好ましくは、６０ｎｍ以上で１４０ｎｍ以下
程度であれば下地へのカバレージが良好で、かつエッチ
ングに要する時間も妥当である。
【００５８】このように、アクティブマトリクス基板上
のピンホールが発生し易い個所にＩＴＯ膜でキャッピン
グすることにより、電蝕を抑制すると共に画像不良の発
生が防止できる。画素領域でピンホールが発生する原因
としては、パッシベーション層の形成後のドレイン配線
からのヒロック成長でパッシベーション層が穿孔され、
そのピンホールを通して汚染元素である微量の金属イオ
ンが配線から液晶中に溶け出し、液晶層の導電率を局部
的に低下させ、これが画質不良を招く。
【００５９】キャッピング層であるＩＴＯは、このヒロ
ックに対してパッシベーション層を防護すると共に、仮
に汚染物質の金属イオンが溶け出しても液晶層に対して
ストッパとして機能し、長期間の使用でも良好な画質を
維持することができる。
【００６０】次に、上記キャッピング層をもつ液晶パネ
ルの製造方法の一例を図１、図２及び図４で説明した実
施例を例として説明する。
【００６１】アクティブマトリクス基板を構成する下側
の絶縁基板１上にクロムＣｒ、モリブデンＭｏ等の金属
膜をスパッタリング法で約２００ｍｍ厚で成膜する。ホ
トグラフィ技法でレジストパターンを金属膜に焼付け、
硝酸第２セリウム・アンモニウム水溶液を用いたウエッ
トエッチングでゲート外線２を加工する。
【００６２】ＣＶＤ法を用いてゲート絶縁膜３および半
導体層４を成膜し、コンタクト層としてＳｉＮ膜、ａ−
Ｓｉ膜およびｎ＋ａ−Ｓｉ膜を成膜する。ホトエッチン
グによりａ−Ｓｉ膜を加工し、半導体パターン４を形成
する。
【００６３】ソース、ドレイン電極としてクロムＣｒと
モリブデンＭｏ膜をスパッタリング法で成膜する。ゲー
ト配線と同様にホトエッチングでソース配線（ソース電
極）７ドレイン配線（ドレイン電極）６を形成する。
【００６４】ソース配線７とドレイン配線６をマスクと
してコンタクト層５のｎ＋ａ−Ｓｉ膜をエッチング除去
する。
【００６５】パッシベーション層８として、ＣＶＤ法を
用いてＳｉＮ膜を約３００ｎｍ厚に成膜する。ホトエッ
チングによりゲート配線とドレイン配線の端子部、画素
部のソース電極上にスルーホール９を形成する。
【００６６】透明導電膜として、インジウム チン オ
キサイド（ＩＴＯ）膜をスパッタリングで膜厚約７０ｎ
ｍに成膜する。各画素電極１０をゲート配線と同一膜で
形成した遮光層１１と画素電極端部が一致するように形
成し、周辺の端子部分にもＩＴＯパターンを形成する。
その際、下部電極と直接コンタクトしない部分として、
ゲート配線とドレイン配線の交差部と基板周辺部のエポ
キシ樹脂が塗布される部分のパッシベーション層の上に
ゲート配線の乗り越え部分のドレイン配線が全部覆われ
るようにキャッピング層１２を形成する。
【００６７】キャッピング層１２を構成するＩＴＯ膜は
フローティング状態であるため、電気的な作用はしな
い。前記したように、ゲート配線とドレイン配線の交差
部では凹凸が大きいため、パッシベーション層のカバレ
ージ不足によるピンホールが発生し易い。特に、アクテ
ィブマトリクス基板の完成後の検査工程では、ゲート配
線とドレイン配線の短絡検査を直流印加状態で実施する
場合は、電蝕の程度も激しくなる傾向がある。本発明に
よるキャッピング層はパッシベーション層に生成するピ
ンホール等をカバレージするため、電蝕の原因である水
分の侵入が遮断される。
【００６８】アクティブマトリクス基板でゲート配線が
二又化して形成されている場合は、４個所のゲート配線
乗り越え部全てに跨がるようにＩＴＯパターンを配置す
る。なお、このとき、開口率を決める画素面積は広く保
ちつつ、画素電極との距離を十分に確保し、２つ以上の
画素電極が短絡して連結点欠陥が生じないようにする。
【００６９】以上は前記図１、図２及び図４の実施例で
説明した構成の液晶パネルにキャッピング層を形成する
ための製造方法の一例を説明したが、図３および図５の
実施例で説明した構造の液晶パネルに本発明を適用する
場合は、パッシベーション層の成膜前にキャッピング層
を構成するＩＴＯ膜を成膜する。
【００７０】なお、上記した各実施例は所謂ＴＮ方式の
液晶表示装置の本発明を適用した場合について説明した
が、本発明は、アクティブマトリクス基板側にドレイン
電極と対向電極（共通電極：コモン電極とも言う）を櫛
歯状に形成したＩＰＳ方式の液晶表示装置にも同様に適
用できる。
【００７１】このＩＰＳ方式の液晶表示装置の場合は、
ＴＮ方式と同様の個所にキャッピング層を形成すること
も可能であるが、画素部にはＩＴＯ膜を形成しないため
ゲート・ドレイン交差部を含めた全てのゲート配線とド
レイン配線および櫛歯状の電極部にキャッピング層を形
成することで、金属イオンの溶出を完全に抑制し、開口
率とは無関係に画質不良を防止することができる。
【００７２】なお、本発明は上記したドレイン配線の電
蝕防止に限るものではなく、上記と同様のキャッピング
層の形成が可能な他の金属配線、電極等に対しても同様
の目的で適用できる。
【００７３】図６は本発明の液晶表示装置の駆動回路を
含む液晶パネルの画素領域の等価回路とその周辺回路の
結線図である。この図は回路図であるが、実際の幾何学
的配置に対応して描かれている。ＡＲは複数の画素を二
次元状に配列した画素領域（マトリクスアレイ）であ
る。
【００７４】図中、Ｘは映像信号線ＤＬ（前記実施例の
ドレイン配線６）を意味し、添字Ｇ，ＢおよびＲはそれ
ぞれ緑、装置および赤画素に対応して付加されている。
Ｙは走査信号線ＧＬ（同じくゲート配線２）を意味し、
添字１，２，３，・・・，ｅｎｄは走査タイミングの順
序に従って付加されている。
【００７５】映像信号線Ｘ（添字省略）は上側の映像信
号駆動回路Ｈｅに接続されている。すなわち、映像信号
線Ｘは、走査信号線Ｙと同様に、液晶パネルの画素領域
ＡＲの片側のみに端子が引き出されている。また、走査
信号線Ｙ（添字省略）は垂直走査回路Ｖに接続されてい
る。
【００７６】ＳＵＰは１つの電圧源から複数に分圧して
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。
【００７７】図７は本発明による液晶表示装置の全体構
成例を説明する展開斜視図であって、液晶パネルの背面
に照明光源を設置したバックライト方式の液晶表示装置
である。
【００７８】この液晶表示装置は液晶パネル、回路基
板、バックライト、その他の構成部材を一体化した液晶
表示装置（モジュール：ＭＤＬと称する）の具体的構造
を説明するものである。
【００７９】図７において、ＳＨＤは金属板からなる上
フレーム（シールドケース、メタルフレームとも言
う）、ＷＤは表示窓、ＩＮＳ１〜３は絶縁シート、ＰＣ
Ｂ１〜３は回路基板（ＰＣＢ１はドレイン側回路基板：
映像信号線駆動用回路基板、ＰＣＢ２はゲート側回路基
板、ＰＣＢ３はインターフェース回路基板）、ＪＮ１〜
３は回路基板ＰＣＢ１〜３同士を電気的に接続するジョ
イナ、ＴＣＰ１，ＴＣＰ２はテープキャリアパッケー
ジ、ＰＮＬは前記実施例の何れかの構造を有する液晶パ
ネル、ＰＯＬは上偏光板、ＧＣはゴムクッション、ＩＬ
Ｓは遮光スペーサ、ＰＲＳはプリズムシート、ＳＰＳは
拡散シート、ＧＬＢは導光板、ＲＦＳは反射シート、Ｍ
ＣＡは一体化成形により形成された下フレーム（下側ケ
ース：モールドフレーム）、ＭＯはＭＣＡの開口、ＢＡ
Ｔは両面粘着テープであり、図示の配置関係で拡散板部
材を積み重ねて液晶表示モジュールＭＤＬが組立てられ
る。なお、導光板ＧＬＢの１辺に沿って蛍光管ＬＰと反
射シートＬＳからなる光源組立が設置され、蛍光管ＬＰ
の端部に設けたゴムクッションＧＣ部分から引き出され
るランプケーブルＬＰＣを介して図示しないバックライ
ト電源から給電される。この導光板ＧＬＢと光源組立と
でバックライトＢＬが構成される。なお、光源組立は導
光板ＧＬＢの２辺または４辺にも設置できる。
【００８０】この液晶表示装置（液晶表示モジュールＭ
ＤＬ）は、下フレームＭＣＡと上フレームＳＨＤの２種
の収納・保持部材からなる筺体を有し、絶縁シートＩＮ
Ｓ１〜３、回路基板ＰＣＢ１〜３、液晶パネルＰＮＬを
収納固定し、導光板ＧＬＢ等から構成されるバックライ
トを収納した下フレームＭＣＡを上フレームＳＨＤに合
体させてなる。
【００８１】映像信号線駆動用回路基板ＰＣＢ１には液
晶パネルＰＮＬの各画素を駆動するための集積回路チッ
プ等の電子部品が搭載され、またインターフェース回路
基板ＰＣＢ３には外部ホストコンピュータからの映像信
号の受入れ、タイミング信号等の制御信号を受け入れる
集積回路チップ、およびタイミングを加工してクロック
信号を生成するタイミングコンバータ（ＴＣＯＮ）、低
電圧差動信号チップ、その他のコンデンサや抵抗器等の
電子部品が搭載される。
【００８２】上記タイミングコンバータで生成されたク
ロック信号は映像信号線駆動用回路基板ＰＣＢ１に搭載
された集積回路チップに供給される。
【００８３】インターフェース回路基板ＰＣＢ３および
映像信号線駆動用回路基板ＰＣＢ１は多層配線基板であ
り、上記クロック信号ラインＣＬＬはインターフェース
回路基板ＰＣＢ３および映像信号線駆動用回路基板ＰＣ
Ｂ１の内層配線として形成される。
【００８４】なお、液晶パネルＰＮＬにはＴＦＴを駆動
するためのドレイン側回路基板ＰＣＢ１、ゲート側回路
基板ＰＣＢ２およびインターフェース回路基板ＰＣＢ３
がテープキャリアパッケージＴＣＰ１，ＴＣＰ２で接続
され、各回路基板間はジョイナＪＮ１，２，３で接続さ
れている。
【００８５】図８は本発明による液晶表示装置を実装し
た電子機器の一例であるノートパソコンの外観図であ
る。
【００８６】このノートパソコンは、キーボード部と表
示部とをヒンジで接続してなり、キーボード部にはＣＰ
Ｕ等からなるホストコンピュータが搭載され、表示部に
は前記した本発明にかかる液晶表示装置が液晶表示モジ
ュール（ＭＤＬ）として実装されている。
【００８７】この液晶表示モジュールを構成する液晶パ
ネルＰＮＬの周辺には駆動回路基板ＰＣＢ１，ＰＣＢ
２，ＰＣＢ３、バックライト用のインバータ電源ＩＶ等
が搭載されている。なお、ＣＴはホスト側と接続するコ
ネクタ、ＴＣＯＮはホスト側から入力する表示信号に基
づいて液晶パネルＰＮＬに画像を表示するための信号処
理、タイミング信号等を生成する制御回路である。
【００８８】本発明による液晶表示装置は、図８に示し
たようなノート型等の可搬型パソコンに限らず、ディス
クトップ型モニター等の据え置き型パソコン、その他の
機器の表示デバイスにも使用できることは言うまでもな
い。
【００８９】
【発明の効果】以上説明したように、本発明によれば、
液晶表示装置を構成する液晶パネルのアクティブマトリ
クス基板の製造工程での様々な処理におけるパッシベー
ション層のピンホール等から侵入する水分と静電気によ
る電蝕に起因するドレイン断線、アクティブマトリクス
基板の完成後のゲート配線とドレイン配線の短絡検査工
程での通電時のパッシベーション層のピンホール等から
侵入する水分による電蝕に起因するドレイン断線、およ
び化フィルタ基板との貼り合わせ封止後とドライバチッ
プ搭載後に塗布されるエポキシ樹脂の効果による応力に
起因するパッシベーション層のピンホール等からの水分
侵入に起因する配線引出し端子の断線が回避され、か
つ、画素領域に形成される金属配線からの金属イオンの
液晶層への溶出に起因する液晶層の導電率低下による表
示不良を防止でき、信頼性の高い高品質の液晶表示装置
を提供することができる。
【図面の簡単な説明】
【図１】薄膜トランジスタをスイッチング素子として用
いた本発明による液晶表示装置の１実施例を説明する画
素領域におけるゲート配線とドレイン配線の交差部の構
成例を説明する要部平面図である。
【図２】図１のＡ−Ａ’線に沿った断面図である。
【図３】本発明による液晶表示装置の他の実施例を説明
する画素領域におけるゲート配線とドレイン配線の交差
部の構成例を説明する前記図２と同様の断面図である。
【図４】液晶パネルの画素領域の外側部分の構成例を説
明する要部拡大断面図である。
【図５】液晶パネルの画素領域の外側部分の他の構成例
を説明する図４と同様の要部拡大断面図である。
【図６】本発明の液晶表示装置の駆動回路を含む液晶パ
ネルの画素領域の等価回路とその周辺回路の結線図であ
る。
【図７】本発明による液晶表示装置の全体構成例を説明
する展開斜視図である。
【図８】本発明による液晶表示装置を実装した電子機器
の一例であるノートパソコンの外観図である。
【図９】薄膜トランジスタをスイッチング素子として用
いた従来の液晶表示装置の画素領域におけるゲート配線
とドレイン配線の交差部の構成例を説明する要部平面図
である。
【図１０】図９のＡ−Ａ’線に沿った断面図である。
【図１１】液晶パネルの画素領域の外側部分の構成例を
説明する概略断面図である。
【図１２】図１１の要部拡大断面図である。
【符号の説明】
１ アクティブマトリクス基板 ２ ゲート配線 ３ ゲート絶縁層 ４ 半導体層および半導体パターン ５ コンタクト層 ６ ドレイン配線 ７ ソース電極 ８ パッシベーション層 ９ コンタクトホール １０ 画素電極 １１ 遮光層 １２ キャップ層 １４ カラーフィルタ基板 １５ 液晶層 １６ シール材 １７ ドライバチップ １８ エポキシ樹脂 １９ 導体層 ２０ バンプ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA28 JA34 JA37 JA41 JA46 JB38 JB57 KA11 KB24 KB26 NA15 5F110 AA21 AA26 BB01 CC07 EE04 EE23 EE44 HK01 HK09 HK16 HL06 NN04 NN24 NN27 NN46 QQ05

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】一方の絶縁性基板上に形成されたゲート配
    線とドレイン配線の交差部が、当該基板側から順にゲー
    ト配線、ゲート絶縁層、半導体層、コンタクト層、ドレ
    イン配線、パッシベーション層の積層構造で構成され、 複数色のカラーフィルタ層と各カラーフィルタ層を区画
    するブラックマトリクスおよび共通電極層を成膜してな
    る他方の絶縁基板との対向間隙に液晶層を封入してなる
    液晶パネルと、 前記液晶パネルに形成した各種の電極に前記液晶層の分
    子配向方向を制御するための表示信号を印加する駆動回
    路とを少なくとも具備した液晶表示装置であって、 前記一方の基板に形成した前記ゲート配線とドレイン配
    線の交差部の前記パッシベーション層の上層に前記画素
    電極層と同層のＩＴＯ膜からなるキャッピング層を有す
    ることを特徴とする液晶表示装置。
  2. 【請求項２】一方の絶縁性基板上に形成されたゲート配
    線とドレイン配線の交差部が、当該基板側から順にゲー
    ト配線、ゲート絶縁層、半導体層、コンタクト層、ドレ
    イン配線、パッシベーション層の積層構造で構成され、 複数色のカラーフィルタ層と各カラーフィルタ層を区画
    するブラックマトリクスおよび共通電極層を成膜してな
    る他方の絶縁基板との対向間隙に液晶層を封入してなる
    液晶パネルと、 前記液晶パネルに形成した各種の電極に前記液晶層の分
    子配向方向を制御するための表示信号を印加する駆動回
    路とを少なくとも具備した液晶表示装置であって、 前記一方の基板の画素領域の外周の端子引出し配線上に
    形成されたパッシベーション層上にＩＴＯ膜からなるキ
    ャッピング層を有することを特徴とする液晶表示装置。
  3. 【請求項３】一方の絶縁性基板上に形成されたゲート配
    線とドレイン配線の交差部が、当該基板側から順にゲー
    ト配線、ゲート絶縁層、半導体層、コンタクト層、ドレ
    イン配線、パッシベーション層の積層構造で構成され、 複数色のカラーフィルタ層と各カラーフィルタ層を区画
    するブラックマトリクスおよび共通電極層を成膜してな
    る他方の絶縁基板との対向間隙に液晶層を封入してなる
    液晶パネルと、 前記液晶パネルに形成した各種の電極に前記液晶層の分
    子配向方向を制御するための表示信号を印加する駆動回
    路とを少なくとも具備した液晶表示装置であって、 前記一方の基板に形成した前記ゲート配線とドレイン配
    線の交差部の前記パッシベーション層の下層かつ前記ソ
    ース電極の上層に前記画素電極層と同層のＩＴＯ膜から
    なるキャッピング層を有することを特徴とする液晶表示
    装置。
  4. 【請求項４】一方の絶縁性基板上に形成されたゲート配
    線とドレイン配線の交差部が、当該基板側から順にゲー
    ト配線、ゲート絶縁層、半導体層、コンタクト層、ドレ
    イン配線、パッシベーション層の積層構造で構成され、 複数色のカラーフィルタ層と各カラーフィルタ層を区画
    するブラックマトリクスおよび共通電極層を成膜してな
    る他方の絶縁基板との対向間隙に液晶層を封入してなる
    液晶パネルと、 前記液晶パネルに形成した各種の電極に前記液晶層の分
    子配向方向を制御するための表示信号を印加する駆動回
    路とを少なくとも具備した液晶表示装置であって、 前記液晶パネルの画素領域の外周の端子引出し配線上に
    形成されたパッシベーション層の下層かつ端子引出し配
    線の間にＩＴＯ膜からなるキャッピング層を有すること
    を特徴とする液晶表示装置。
  5. 【請求項５】前記キャッピング層が、当該キャッピング
    層でキャッピングされる下層の導体層の配線幅と同等ま
    たはそれより広く形成されていることを特徴とする請求
    項１、２、３または４に記載の液晶表示装置。
JP10353195A 1998-12-11 1998-12-11 液晶表示装置 Pending JP2000180891A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10353195A JP2000180891A (ja) 1998-12-11 1998-12-11 液晶表示装置
US09/457,261 US6587162B1 (en) 1998-12-11 1999-12-09 Liquid crystal display
KR1019990056852A KR20000048089A (ko) 1998-12-11 1999-12-11 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10353195A JP2000180891A (ja) 1998-12-11 1998-12-11 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2000180891A true JP2000180891A (ja) 2000-06-30

Family

ID=18429210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10353195A Pending JP2000180891A (ja) 1998-12-11 1998-12-11 液晶表示装置

Country Status (3)

Country Link
US (1) US6587162B1 (ja)
JP (1) JP2000180891A (ja)
KR (1) KR20000048089A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9360695B2 (en) 2012-11-06 2016-06-07 Samsung Display Co., Ltd. Liquid crystal display

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351439B1 (ko) * 1999-10-04 2002-09-09 엘지.필립스 엘시디 주식회사 액정표시장치
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3892650B2 (ja) * 2000-07-25 2007-03-14 株式会社日立製作所 液晶表示装置
KR100679516B1 (ko) * 2000-08-02 2007-02-07 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법
KR100386458B1 (ko) * 2000-12-20 2003-06-02 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100838185B1 (ko) * 2001-09-24 2008-06-13 엘지디스플레이 주식회사 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법
JP4305811B2 (ja) 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
JP4086581B2 (ja) * 2002-07-31 2008-05-14 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
KR100876403B1 (ko) * 2002-08-27 2008-12-31 엘지디스플레이 주식회사 횡전계방식 액정 표시 장치 및 그 제조방법
KR100911470B1 (ko) 2003-01-30 2009-08-11 삼성전자주식회사 액정표시장치
JP4163611B2 (ja) * 2003-12-26 2008-10-08 株式会社 日立ディスプレイズ 液晶表示装置
KR100940987B1 (ko) * 2003-12-29 2010-02-05 엘지디스플레이 주식회사 액정표시장치
JP4193792B2 (ja) * 2004-11-30 2008-12-10 エプソンイメージングデバイス株式会社 液晶表示パネル
KR20060105188A (ko) * 2005-04-01 2006-10-11 삼성전자주식회사 표시 패널 및 이를 구비한 표시 장치
JP4298726B2 (ja) * 2006-07-07 2009-07-22 東芝松下ディスプレイテクノロジー株式会社 表示装置
DE102011056166A1 (de) * 2011-12-08 2013-06-13 Universität Stuttgart Elektrooptischer Phasenmodulator

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2712764B2 (ja) * 1990-06-08 1998-02-16 三菱電機株式会社 マトリクス型液晶表示装置
US6313889B1 (en) * 1993-03-04 2001-11-06 Samsung Electronics Co., Ltd. Matrix-type display device capable of being repaired in pixel unit
JP2652928B2 (ja) 1994-10-17 1997-09-10 本田技研工業株式会社 自動車の車体構造
KR100359794B1 (ko) * 1995-07-11 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시소자의리페어구조및이의형성방법
JPH09138390A (ja) * 1995-09-14 1997-05-27 Canon Inc 液晶表示装置
US5852485A (en) 1996-02-27 1998-12-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
US6005648A (en) * 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
TW396289B (en) * 1996-10-29 2000-07-01 Nippon Electric Co Liquid crystal display device
US6128061A (en) * 1997-12-08 2000-10-03 Hyundai Electronics Industries Co., Ltd. Liquid crystal display device
TW387997B (en) * 1997-12-29 2000-04-21 Hyundai Electronics Ind Liquid crystal display and fabrication method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9360695B2 (en) 2012-11-06 2016-06-07 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
US6587162B1 (en) 2003-07-01
KR20000048089A (ko) 2000-07-25

Similar Documents

Publication Publication Date Title
JP2000180891A (ja) 液晶表示装置
CN102053415B (zh) 水平电场液晶显示设备
US7304708B2 (en) Liquid crystal display device and image display device
JP3312101B2 (ja) 液晶表示装置
US20140028961A1 (en) Liquid crystal display device
JP2004325953A (ja) 液晶表示装置
JPH1010493A (ja) 液晶表示装置および液晶表示基板
JPH11183904A (ja) 液晶表示装置
JPH09258203A (ja) 液晶表示装置
JPH10339885A (ja) アクティブマトリクス型液晶表示装置
CN1177247C (zh) 带有电图形输入面板(egip)的液晶显示器
JPH1010494A (ja) 液晶表示装置
JPH09297321A (ja) 液晶表示基板および液晶表示装置
JP2000155329A (ja) 液晶表示装置
JPH11202787A (ja) 液晶表示装置
JP2001142092A (ja) 液晶表示装置とその製造方法
JPH11119683A (ja) 液晶表示パネルの検査方法
JP2001091955A (ja) 液晶表示装置
JP2000035573A (ja) 液晶表示装置
KR100441157B1 (ko) 액정표시장치용 어레이기판
JP2000155532A (ja) 表示装置および液晶表示装置
JPH11119210A (ja) 液晶表示装置
JP3778407B2 (ja) アクティブマトリクス基板の欠陥修正方法および液晶パネルの製造方法
JPH10104424A (ja) 偏光板および液晶表示装置
JP2001109015A (ja) 液晶表示パネル