JPH11119683A - 液晶表示パネルの検査方法 - Google Patents
液晶表示パネルの検査方法Info
- Publication number
- JPH11119683A JPH11119683A JP9278586A JP27858697A JPH11119683A JP H11119683 A JPH11119683 A JP H11119683A JP 9278586 A JP9278586 A JP 9278586A JP 27858697 A JP27858697 A JP 27858697A JP H11119683 A JPH11119683 A JP H11119683A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display panel
- protection
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 隣接するバスライン間に短絡欠陥がある場合
に、短絡箇所に拘わらず欠陥を確実に検出することがで
きる液晶表示パネルの検査方法を提供する。 【解決手段】 ガラス基板１０の一辺に沿って２本の保
護配線１ａ，１ｂを形成し、他の辺に沿って２本の保護
配線１ｃ，１ｄを形成する。また、保護配線１ａ〜１ｄ
の端部に抵抗素子２ａ〜２ｄを接続し、これらの抵抗素
子２ａ〜２ｄを相互に接続する。また、隣接する駆動用
端子５の一方を保護配線１ａに接続し、他方を保護配線
１ｂに接続する。同様に、隣接する駆動用端子７の一方
を保護配線１ｃに接続し、他方を保護配線１ｄに接続す
る。そして、隣接する検査用端子６，７間の抵抗値を測
定して、短絡の有無を検査する。
に、短絡箇所に拘わらず欠陥を確実に検出することがで
きる液晶表示パネルの検査方法を提供する。 【解決手段】 ガラス基板１０の一辺に沿って２本の保
護配線１ａ，１ｂを形成し、他の辺に沿って２本の保護
配線１ｃ，１ｄを形成する。また、保護配線１ａ〜１ｄ
の端部に抵抗素子２ａ〜２ｄを接続し、これらの抵抗素
子２ａ〜２ｄを相互に接続する。また、隣接する駆動用
端子５の一方を保護配線１ａに接続し、他方を保護配線
１ｂに接続する。同様に、隣接する駆動用端子７の一方
を保護配線１ｃに接続し、他方を保護配線１ｄに接続す
る。そして、隣接する検査用端子６，７間の抵抗値を測
定して、短絡の有無を検査する。
Description
【０００１】
【発明の属する技術分野】本発明は、特に隣接するバス
ライン間の短絡を高精度で検出可能とした液晶表示パネ
ルの検査方法に関する。
ライン間の短絡を高精度で検出可能とした液晶表示パネ
ルの検査方法に関する。
【０００２】
【従来の技術】液晶表示パネルは、薄くて軽量であると
ともに低電圧で駆動できて消費電力が少ないという長所
があり、近年、パーソナルコンピュータのディスプレイ
やテレビ等に広く使用されるようになった。一般的なＴ
Ｎ（Twisted Nematic ）型液晶表示パネルは、２枚の透
明ガラス基板の間に液晶を封入した構造を有している。
それらのガラス基板の相互に対向する２つの面（対向
面）のうち、一方の面側にはブラックマトリクス、カラ
ーフィルタ、対向電極及び配向膜等が形成され、また他
方の面側にはＴＦＴ（薄膜トランジスタ）、画素電極及
び配向膜等が形成されている。更に各ガラス基板の対向
面と反対側の面には、それぞれ偏光板が貼り付けられて
いる。これらの２枚の偏光板は、例えば偏光板の偏光軸
が互いに直交するように配置され、これによれば、電界
をかけない状態では光を透過し、電界を印加した状態で
は遮光するモード、すなわちノーマリーホワイトモード
となる。また、２枚の偏光板の偏光軸が平行な場合に
は、電界をかけない状態では光を遮光し、電界を印加し
た状態では透過するモード、すなわちノーマリーブラッ
クモードとなる。
ともに低電圧で駆動できて消費電力が少ないという長所
があり、近年、パーソナルコンピュータのディスプレイ
やテレビ等に広く使用されるようになった。一般的なＴ
Ｎ（Twisted Nematic ）型液晶表示パネルは、２枚の透
明ガラス基板の間に液晶を封入した構造を有している。
それらのガラス基板の相互に対向する２つの面（対向
面）のうち、一方の面側にはブラックマトリクス、カラ
ーフィルタ、対向電極及び配向膜等が形成され、また他
方の面側にはＴＦＴ（薄膜トランジスタ）、画素電極及
び配向膜等が形成されている。更に各ガラス基板の対向
面と反対側の面には、それぞれ偏光板が貼り付けられて
いる。これらの２枚の偏光板は、例えば偏光板の偏光軸
が互いに直交するように配置され、これによれば、電界
をかけない状態では光を透過し、電界を印加した状態で
は遮光するモード、すなわちノーマリーホワイトモード
となる。また、２枚の偏光板の偏光軸が平行な場合に
は、電界をかけない状態では光を遮光し、電界を印加し
た状態では透過するモード、すなわちノーマリーブラッ
クモードとなる。
【０００３】ところで、液晶表示パネルの製造歩留まり
を向上させるために、２枚の基板を組み合わせてパネル
を形成する前に検査を行って、欠陥がある場合には欠陥
部分を修正する必要がある。図７は、従来の液晶表示パ
ネルの検査方法を示す模式図である。検査対象となるガ
ラス基板２０上には、複数本のデータ線２３及び複数本
の走査線２４が形成されている。各データ線２３は相互
に平行に配置されており、各走査線２４はデータ線２３
に直角に交差して配置されている。これらのデータ線２
３及び走査線２４により区画された矩形状の各画素領域
には画素電極（図示せず）が形成されている。また、各
画素領域にはＴＦＴ及び補助容量が形成されている。な
お、データ線２３はＴＦＴのドレインに接続され、走査
線２４はＴＦＴのゲートに接続されている。データ線２
３及び走査線２４はいずれもバスラインという。
を向上させるために、２枚の基板を組み合わせてパネル
を形成する前に検査を行って、欠陥がある場合には欠陥
部分を修正する必要がある。図７は、従来の液晶表示パ
ネルの検査方法を示す模式図である。検査対象となるガ
ラス基板２０上には、複数本のデータ線２３及び複数本
の走査線２４が形成されている。各データ線２３は相互
に平行に配置されており、各走査線２４はデータ線２３
に直角に交差して配置されている。これらのデータ線２
３及び走査線２４により区画された矩形状の各画素領域
には画素電極（図示せず）が形成されている。また、各
画素領域にはＴＦＴ及び補助容量が形成されている。な
お、データ線２３はＴＦＴのドレインに接続され、走査
線２４はＴＦＴのゲートに接続されている。データ線２
３及び走査線２４はいずれもバスラインという。
【０００４】各データ線２３の一方の端部は駆動用端子
２５に接続され、他方の端部は検査用端子２６に接続さ
れている。駆動用端子２５は基板２０の一辺に沿って直
線状に配列されている。これらの駆動用端子２５の外側
には、静電気によるデータ線２３の損傷を防ぐための保
護配線２１ａが形成されており、各駆動用端子２５は接
続線２３ａを介して保護配線２１ａに電気的に接続され
ている。
２５に接続され、他方の端部は検査用端子２６に接続さ
れている。駆動用端子２５は基板２０の一辺に沿って直
線状に配列されている。これらの駆動用端子２５の外側
には、静電気によるデータ線２３の損傷を防ぐための保
護配線２１ａが形成されており、各駆動用端子２５は接
続線２３ａを介して保護配線２１ａに電気的に接続され
ている。
【０００５】これと同様に、各走査線２４の一方の端部
は駆動用端子２７に接続され、他方の端部は検査用端子
２８に接続されている。駆動用端子２７は基板２０の他
の辺部に沿って直線状に配列されており、これらの駆動
用端子２７の外側には、保護配線２１ｂが形成されてい
る。各駆動用端子２７は接続線２４ａを介して保護配線
２１ｂに電気的に接続されている。保護配線２１ａと保
護配線２１ｂとは、保護配線間抵抗素子２２を介して接
続されている。
は駆動用端子２７に接続され、他方の端部は検査用端子
２８に接続されている。駆動用端子２７は基板２０の他
の辺部に沿って直線状に配列されており、これらの駆動
用端子２７の外側には、保護配線２１ｂが形成されてい
る。各駆動用端子２７は接続線２４ａを介して保護配線
２１ｂに電気的に接続されている。保護配線２１ａと保
護配線２１ｂとは、保護配線間抵抗素子２２を介して接
続されている。
【０００６】パネルの検査を行う場合、検査用端子２
６，２８にプローブを接触させて、各端子２６，２８間
の抵抗値及び電流値を計測する。これにより、断線及び
短絡等の欠陥の有無を調べる。そして、欠陥が検出され
たときは欠陥を修復し、欠陥が検出されないときは検査
用端子２５，２７と保護配線２１ａ，２１ｂとの間を切
断して対向電極及びカラーフィルタが形成された基板と
組み合わせ、パネルを形成する。その後、パネル内に液
晶を封入し、駆動用端子２６，２８に駆動用回路基板を
接続する。
６，２８にプローブを接触させて、各端子２６，２８間
の抵抗値及び電流値を計測する。これにより、断線及び
短絡等の欠陥の有無を調べる。そして、欠陥が検出され
たときは欠陥を修復し、欠陥が検出されないときは検査
用端子２５，２７と保護配線２１ａ，２１ｂとの間を切
断して対向電極及びカラーフィルタが形成された基板と
組み合わせ、パネルを形成する。その後、パネル内に液
晶を封入し、駆動用端子２６，２８に駆動用回路基板を
接続する。
【０００７】
【発明が解決しようとする課題】上述した従来の液晶表
示パネルの検査方法においては、各データ線２３が保護
配線２１ａを介して相互に接続されているため、保護配
線２１ａの近傍で隣接するデータ線２３が短絡していて
も、両データ２３線の検査用端子２６間の抵抗値は正常
時と殆ど変わらず、短絡欠陥を検出できないことがあ
る。
示パネルの検査方法においては、各データ線２３が保護
配線２１ａを介して相互に接続されているため、保護配
線２１ａの近傍で隣接するデータ線２３が短絡していて
も、両データ２３線の検査用端子２６間の抵抗値は正常
時と殆ど変わらず、短絡欠陥を検出できないことがあ
る。
【０００８】特に、近年、液晶表示装置の小型化のため
に、駆動用端子２５，２７を基板の２つの辺に沿って配
置したいわゆる片側取出しの場合は、図７に示すように
バスラインを１本の保護配線にまとめて接続する構造を
とっているため、保護配線２１ａ，２４ａの近辺でバス
ライン間の短絡欠陥がある場合の端子間の抵抗と正常時
の抵抗値には殆ど差異が見られない。
に、駆動用端子２５，２７を基板の２つの辺に沿って配
置したいわゆる片側取出しの場合は、図７に示すように
バスラインを１本の保護配線にまとめて接続する構造を
とっているため、保護配線２１ａ，２４ａの近辺でバス
ライン間の短絡欠陥がある場合の端子間の抵抗と正常時
の抵抗値には殆ど差異が見られない。
【０００９】本発明の目的は、バスライン間に短絡欠陥
がある場合に、短絡箇所に拘わらず欠陥を確実に検出す
ることができる液晶表示パネルの検査方法を提供するこ
とである。
がある場合に、短絡箇所に拘わらず欠陥を確実に検出す
ることができる液晶表示パネルの検査方法を提供するこ
とである。
【００１０】
【課題を解決するための手段】上記した課題は、一端側
が駆動用端子に接続され、他端側が検査用端子に接続さ
れた複数本のバスラインを有する液晶表示パネルのバス
ライン間の短絡欠陥を検査する液晶表示パネルの検査方
法において、前記液晶表示パネルの表示領域の外側に複
数本の保護配線と該保護配線間を接続する抵抗素子を形
成し、隣接する駆動用端子を異なる保護配線に電気的に
接続して、隣接する検査用端子間の抵抗値により隣接す
るバスライン間の短絡を検出することを特徴とする液晶
表示パネルの検査方法により解決する。
が駆動用端子に接続され、他端側が検査用端子に接続さ
れた複数本のバスラインを有する液晶表示パネルのバス
ライン間の短絡欠陥を検査する液晶表示パネルの検査方
法において、前記液晶表示パネルの表示領域の外側に複
数本の保護配線と該保護配線間を接続する抵抗素子を形
成し、隣接する駆動用端子を異なる保護配線に電気的に
接続して、隣接する検査用端子間の抵抗値により隣接す
るバスライン間の短絡を検出することを特徴とする液晶
表示パネルの検査方法により解決する。
【００１１】以下、本発明の作用について説明する。本
発明においては、液晶表示パネルの表示領域の外側に複
数本の保護配線と保護配線間を接続する抵抗素子とを形
成しておく。そして、隣接する駆動用端子を異なる保護
配線に接続し、隣接する検査用端子間の抵抗値により隣
接するバスライン間の短絡の有無を検出する。短絡がな
い場合、隣接する検査用端子間の抵抗値は前記抵抗素子
の抵抗値とバスラインの抵抗値との和となる。一方、短
絡がある場合、隣接する検査用端子間の抵抗値は、検査
用端子と短絡箇所との間の２本のバスラインの抵抗値の
和となり、抵抗素子の抵抗値に比べて極めて小さい値と
なる。これにより、短絡の有無を確実に検出することが
できる。
発明においては、液晶表示パネルの表示領域の外側に複
数本の保護配線と保護配線間を接続する抵抗素子とを形
成しておく。そして、隣接する駆動用端子を異なる保護
配線に接続し、隣接する検査用端子間の抵抗値により隣
接するバスライン間の短絡の有無を検出する。短絡がな
い場合、隣接する検査用端子間の抵抗値は前記抵抗素子
の抵抗値とバスラインの抵抗値との和となる。一方、短
絡がある場合、隣接する検査用端子間の抵抗値は、検査
用端子と短絡箇所との間の２本のバスラインの抵抗値の
和となり、抵抗素子の抵抗値に比べて極めて小さい値と
なる。これにより、短絡の有無を確実に検出することが
できる。
【００１２】なお、前記複数本の保護配線は同一の配線
層に形成されていてもよく、異なる配線層に形成されて
いてもよい。
層に形成されていてもよく、異なる配線層に形成されて
いてもよい。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。図１は本発明の実
施の形態の液晶表示パネルの検査方法を示す図である。
透明ガラス基板１０上には複数本のデータ線３及び複数
本の走査線４が形成されている。各データ線３は相互に
平行に配置されており、各走査線４はデータ線３に対し
直角に交差して配置されている。これらのデータ線３及
び走査線４に区画された矩形状の各画素領域にはＩＴＯ
（インジウム酸化スズ）からなる画素電極と、ＴＦＴ及
び補助容量（いずれも図示せず）が形成されている。
て、添付の図面を参照して説明する。図１は本発明の実
施の形態の液晶表示パネルの検査方法を示す図である。
透明ガラス基板１０上には複数本のデータ線３及び複数
本の走査線４が形成されている。各データ線３は相互に
平行に配置されており、各走査線４はデータ線３に対し
直角に交差して配置されている。これらのデータ線３及
び走査線４に区画された矩形状の各画素領域にはＩＴＯ
（インジウム酸化スズ）からなる画素電極と、ＴＦＴ及
び補助容量（いずれも図示せず）が形成されている。
【００１４】データ線３の一端側は駆動用端子５に接続
されており、他端側は検査用端子６に接続されている。
これらの駆動用端子５はガラス基板１０の一辺に沿って
一列に配列され、検査用端子６はその反対側の辺に沿っ
て一列に配列されている。また、走査線４の一端側は駆
動用端子７に接続されており、他端側は検査用端子８に
接続されている。これらの駆動用端子７はガラス基板１
０の他の辺に沿って一列に配列されており、検査用端子
８はその反対側の辺に沿って一列に配列されている。な
お、データ線３及び走査線４が交差する領域が表示領域
であり、駆動用端子５，７及び検査用端子６，８は表示
領域の外側に配置されている。
されており、他端側は検査用端子６に接続されている。
これらの駆動用端子５はガラス基板１０の一辺に沿って
一列に配列され、検査用端子６はその反対側の辺に沿っ
て一列に配列されている。また、走査線４の一端側は駆
動用端子７に接続されており、他端側は検査用端子８に
接続されている。これらの駆動用端子７はガラス基板１
０の他の辺に沿って一列に配列されており、検査用端子
８はその反対側の辺に沿って一列に配列されている。な
お、データ線３及び走査線４が交差する領域が表示領域
であり、駆動用端子５，７及び検査用端子６，８は表示
領域の外側に配置されている。
【００１５】駆動用端子５とガラス基板１０の端部との
間には、駆動用端子５の配列方向に延びる２本の保護配
線１ａ，１ｂが形成されている。本実施の形態において
は、左側から数えて奇数番目の駆動用端子５は接続線１
３ａを介して保護配線１ａに接続されており、偶数番目
の駆動用端子５は接続線１３ｂを介して保護配線１ｂに
接続されている。保護配線１ａの端部は抵抗素子２ａの
一端側に接続されており、保護配線１ｂの端部は抵抗素
子２ｂの一端側に接続されている。これらの抵抗素子２
ａ，２ｂの他端側は相互に接続されている。
間には、駆動用端子５の配列方向に延びる２本の保護配
線１ａ，１ｂが形成されている。本実施の形態において
は、左側から数えて奇数番目の駆動用端子５は接続線１
３ａを介して保護配線１ａに接続されており、偶数番目
の駆動用端子５は接続線１３ｂを介して保護配線１ｂに
接続されている。保護配線１ａの端部は抵抗素子２ａの
一端側に接続されており、保護配線１ｂの端部は抵抗素
子２ｂの一端側に接続されている。これらの抵抗素子２
ａ，２ｂの他端側は相互に接続されている。
【００１６】これと同様に、駆動用端子７とガラス基板
１０の端部との間には、駆動用端子７の配列方向に延び
る２本の保護配線１ｃ，１ｄが形成されている。保護配
線１ｃの端部は抵抗素子２ｃの一端側に接続されてお
り、保護配線１ｄの端部は抵抗素子２ｄの一端側に接続
されている。これらの抵抗素子２ｃの他端側及び抵抗素
子２ｄの他端側は相互に接続されている。上から数えて
奇数番目の駆動用端子７は接続線１４ａを介して保護配
線１ｃに接続されており、偶数番目の駆動用端子７は接
続線１４ｂを介して保護配線１ｄに接続されている。
１０の端部との間には、駆動用端子７の配列方向に延び
る２本の保護配線１ｃ，１ｄが形成されている。保護配
線１ｃの端部は抵抗素子２ｃの一端側に接続されてお
り、保護配線１ｄの端部は抵抗素子２ｄの一端側に接続
されている。これらの抵抗素子２ｃの他端側及び抵抗素
子２ｄの他端側は相互に接続されている。上から数えて
奇数番目の駆動用端子７は接続線１４ａを介して保護配
線１ｃに接続されており、偶数番目の駆動用端子７は接
続線１４ｂを介して保護配線１ｄに接続されている。
【００１７】そして、抵抗素子２ａ，２ｂの相互接続点
と、抵抗素子２ｃ，２ｄの相互接続点とは相互に電気的
に接続されている。なお、保護配線１ａ〜１ｄをデータ
線３又は走査線４等と同時に形成すると、工程数の増加
が回避される。図２は保護配線１ａ，１ｂと駆動用端子
５との接続部の一例を示す平面図、図３は図２のＡ−Ａ
線による断面図である。
と、抵抗素子２ｃ，２ｄの相互接続点とは相互に電気的
に接続されている。なお、保護配線１ａ〜１ｄをデータ
線３又は走査線４等と同時に形成すると、工程数の増加
が回避される。図２は保護配線１ａ，１ｂと駆動用端子
５との接続部の一例を示す平面図、図３は図２のＡ−Ａ
線による断面図である。
【００１８】ガラス基板１０上には、保護配線１ｂを覆
うようにして絶縁層１１が形成されている。データ線
３、接続線１３ａ，１３ｂ及び保護配線１ａは、いずれ
も絶縁層１１上に形成されている。接続線１３ａは保護
配線１ａに連結しており、接続線１３ｂは保護配線１ｂ
の直上まで延びている。ガラス基板１０上には、これら
の保護配線１ａ、データ線３及び接続線１３ａ，１３ｂ
を覆うようにして絶縁層１２が形成されている。この絶
縁層１２上にはＩＴＯ膜１５が選択的に形成されてお
り、このＩＴＯ膜１５は、コンタクト孔１５ａを介して
接続線１３ａに接続されているとともに、コンタクト孔
１５ｂを介して保護配線１ｂに接続されている。
うようにして絶縁層１１が形成されている。データ線
３、接続線１３ａ，１３ｂ及び保護配線１ａは、いずれ
も絶縁層１１上に形成されている。接続線１３ａは保護
配線１ａに連結しており、接続線１３ｂは保護配線１ｂ
の直上まで延びている。ガラス基板１０上には、これら
の保護配線１ａ、データ線３及び接続線１３ａ，１３ｂ
を覆うようにして絶縁層１２が形成されている。この絶
縁層１２上にはＩＴＯ膜１５が選択的に形成されてお
り、このＩＴＯ膜１５は、コンタクト孔１５ａを介して
接続線１３ａに接続されているとともに、コンタクト孔
１５ｂを介して保護配線１ｂに接続されている。
【００１９】図４は保護配線１ａ，１ｂと駆動用端子５
との接続部の他の例を示す平面図である。なお、図４の
Ｂ−Ｂ線による断面は、ＩＴＯ膜及びコンタクト孔の符
号が異なること以外は基本的には図３と同じであるの
で、図示を省略する。基板１０上には保護配線１ａ，１
ｂが同一配線層に形成されており、これらの保護配線１
ａ，１ｂを覆うようにして絶縁層（図示せず）が形成さ
れている。絶縁層上にはデータ線３が形成されている。
接続線１３ａは保護配線１ｂの上まで延び出しており、
接続線１３ｂは保護配線１ａの上まで延び出している。
との接続部の他の例を示す平面図である。なお、図４の
Ｂ−Ｂ線による断面は、ＩＴＯ膜及びコンタクト孔の符
号が異なること以外は基本的には図３と同じであるの
で、図示を省略する。基板１０上には保護配線１ａ，１
ｂが同一配線層に形成されており、これらの保護配線１
ａ，１ｂを覆うようにして絶縁層（図示せず）が形成さ
れている。絶縁層上にはデータ線３が形成されている。
接続線１３ａは保護配線１ｂの上まで延び出しており、
接続線１３ｂは保護配線１ａの上まで延び出している。
【００２０】基板上１０にはこれらの接続線１３ａ，１
３ｂを覆うように絶縁層が形成されており、この絶縁層
上にはＩＴＯ膜１６が選択的に形成されている。このＩ
ＴＯ膜１６は、コンタクト孔１６ａを介して接続線１３
ａ又は接続線１３ｂに接続されているとともに、コンタ
クト孔１６ｂを介して保護配線１ａ又は保護配線１ｂに
接続されている。
３ｂを覆うように絶縁層が形成されており、この絶縁層
上にはＩＴＯ膜１６が選択的に形成されている。このＩ
ＴＯ膜１６は、コンタクト孔１６ａを介して接続線１３
ａ又は接続線１３ｂに接続されているとともに、コンタ
クト孔１６ｂを介して保護配線１ａ又は保護配線１ｂに
接続されている。
【００２１】図５は保護配線１ａの端部に接続された抵
抗素子２ａを示す断面図である。保護配線１ａの端部の
絶縁膜１２上にはＩＴＯ膜１７が選択的に形成されてお
り、このＩＴＯ膜１７はコンタクト孔１７ａを介して保
護配線１ａに接続されている。また、抵抗素子２ａはＩ
ＴＯからなるジグザグ状の細線により形成されている。
この抵抗素子２ａの抵抗値は約６０ｋΩである。
抗素子２ａを示す断面図である。保護配線１ａの端部の
絶縁膜１２上にはＩＴＯ膜１７が選択的に形成されてお
り、このＩＴＯ膜１７はコンタクト孔１７ａを介して保
護配線１ａに接続されている。また、抵抗素子２ａはＩ
ＴＯからなるジグザグ状の細線により形成されている。
この抵抗素子２ａの抵抗値は約６０ｋΩである。
【００２２】なお、ＩＴＯ膜１５，１６，１７及び抵抗
素子２ａ〜２ｄを画素電極と同時に形成することによ
り、工程数の増加が回避される。以上のように構成され
た液晶表示パネルの検査方法について、図６に示す模式
図を参照して説明する。なお、以下の例では隣接する２
本のデータ線３（３ａ，３ｂ）の間で短絡が発生してい
るとする。
素子２ａ〜２ｄを画素電極と同時に形成することによ
り、工程数の増加が回避される。以上のように構成され
た液晶表示パネルの検査方法について、図６に示す模式
図を参照して説明する。なお、以下の例では隣接する２
本のデータ線３（３ａ，３ｂ）の間で短絡が発生してい
るとする。
【００２３】図６において、データ線３ａ，３ｂの１本
当たりの抵抗値をＲ0 、検査端子６（６ａ，６ｂ）から
短絡箇所Ｘまでの抵抗値をＲ6 、抵抗素子２ａ，２ｂの
抵抗値をいずれもＲとし、保護配線１ａ，１ｂ及び接続
線１３ａ，１３ｂの抵抗値はデータ線６の抵抗値Ｒ0 に
比べて無視できるほど小さいとする。図６において、隣
接するデータ線３ａ，３ｂ間に短絡がないとすると、検
査端子間６ａ，６ｂの抵抗値は（２×Ｒ0 ＋２×Ｒ）と
なる。
当たりの抵抗値をＲ0 、検査端子６（６ａ，６ｂ）から
短絡箇所Ｘまでの抵抗値をＲ6 、抵抗素子２ａ，２ｂの
抵抗値をいずれもＲとし、保護配線１ａ，１ｂ及び接続
線１３ａ，１３ｂの抵抗値はデータ線６の抵抗値Ｒ0 に
比べて無視できるほど小さいとする。図６において、隣
接するデータ線３ａ，３ｂ間に短絡がないとすると、検
査端子間６ａ，６ｂの抵抗値は（２×Ｒ0 ＋２×Ｒ）と
なる。
【００２４】短絡箇所Ｘでデータ線３ａ，３ｂが短絡し
ているとすると検査端子６ａ，６ｂ間の抵抗値は２×Ｒ
6 であり、短絡が駆動端子５に最も近い部分で発生して
いる場合でも検査端子６ａ，６ｂ間の抵抗値は２×Ｒ0
となる。従って、短絡がないときと比べて抵抗値が２×
Ｒ以上異なることになる。これにより、隣接するデータ
線３に発生した短絡を確実に検出することができる。ま
た、これと同様に、隣接する走査線４間に短絡が発生し
ても、検査により短絡を確実に検出することができる。
ているとすると検査端子６ａ，６ｂ間の抵抗値は２×Ｒ
6 であり、短絡が駆動端子５に最も近い部分で発生して
いる場合でも検査端子６ａ，６ｂ間の抵抗値は２×Ｒ0
となる。従って、短絡がないときと比べて抵抗値が２×
Ｒ以上異なることになる。これにより、隣接するデータ
線３に発生した短絡を確実に検出することができる。ま
た、これと同様に、隣接する走査線４間に短絡が発生し
ても、検査により短絡を確実に検出することができる。
【００２５】本実施の形態においては、上述の如くデー
タ線３及び走査線４に対しそれぞれ２本の保護配線１ａ
〜１ｄを設け、各保護配線１ａ〜１ｄ間に抵抗素子２ａ
〜２ｄを設けたので、隣接するデータ線３間又は走査線
４間に短絡が発生した場合に、短絡が発生した位置に拘
わらず、短絡を確実に検出することができる。これによ
り、検査の信頼性を向上させることができる。
タ線３及び走査線４に対しそれぞれ２本の保護配線１ａ
〜１ｄを設け、各保護配線１ａ〜１ｄ間に抵抗素子２ａ
〜２ｄを設けたので、隣接するデータ線３間又は走査線
４間に短絡が発生した場合に、短絡が発生した位置に拘
わらず、短絡を確実に検出することができる。これによ
り、検査の信頼性を向上させることができる。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
液晶表示パネルの表示領域の外側に複数本の保護配線
と、該保護配線間を接続する抵抗素子とを形成し、隣接
するバスラインを異なる保護配線に接続して、隣接する
検査用端子間の抵抗値により短絡の有無を検査するの
で、短絡が発生した場合は、短絡が発生した位置に拘わ
らず確実に検出することができる。
液晶表示パネルの表示領域の外側に複数本の保護配線
と、該保護配線間を接続する抵抗素子とを形成し、隣接
するバスラインを異なる保護配線に接続して、隣接する
検査用端子間の抵抗値により短絡の有無を検査するの
で、短絡が発生した場合は、短絡が発生した位置に拘わ
らず確実に検出することができる。
【図１】本発明の実施の形態の液晶表示パネルの検査方
法を示す図である。
法を示す図である。
【図２】保護配線と駆動用端子との接続部の一例を示す
平面図である。
平面図である。
【図３】図２のＡ−Ａ線による断面図である。
【図４】保護配線駆動用端子との接続部の他の例を示す
平面図である。
平面図である。
【図５】保護配線の端部に接続された抵抗素子を示す断
面図である。
面図である。
【図６】本発明の実施の形態の液晶表示パネルの検査方
法を示す模式図である。
法を示す模式図である。
【図７】従来の液晶表示パネルの検査方法を示す模式図
である。
である。
１ａ〜１ｄ，２１ａ，２１ｂ 保護配線 ２ａ〜２ｄ，２２ 抵抗素子 ３，２３ データ線 ４，２４ 走査線 ５，７，２５，２７ 駆動用端子 ６，８，２６，２８ 検査用端子 １０，２０ ガラス基板 １３ａ，１３ｂ，１４ａ，１４ｂ，２３ａ，２４ａ 接
続線 １５，１６，１７ ＩＴＯ膜
続線 １５，１６，１７ ＩＴＯ膜
Claims (3)
- 【請求項１】 一端側が駆動用端子に接続され、他端側
が検査用端子に接続された複数本のバスラインを有する
液晶表示パネルのバスライン間の短絡欠陥を検査する液
晶表示パネルの検査方法において、 前記液晶表示パネルの表示領域の外側に複数本の保護配
線と該保護配線間を接続する抵抗素子を形成し、 隣接する駆動用端子を異なる保護配線に電気的に接続し
て、 隣接する検査用端子間の抵抗値により隣接するバスライ
ン間の短絡を検出することを特徴とする液晶表示パネル
の検査方法。 - 【請求項２】 前記複数本の保護配線は同一の配線層に
形成されていることを特徴とする液晶表示パネルの検査
方法。 - 【請求項３】 前記複数本の保護配線は異なる配線層に
形成されていることを特徴とする液晶表示パネルの検査
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9278586A JPH11119683A (ja) | 1997-10-13 | 1997-10-13 | 液晶表示パネルの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9278586A JPH11119683A (ja) | 1997-10-13 | 1997-10-13 | 液晶表示パネルの検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11119683A true JPH11119683A (ja) | 1999-04-30 |
Family
ID=17599334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9278586A Pending JPH11119683A (ja) | 1997-10-13 | 1997-10-13 | 液晶表示パネルの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11119683A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020078493A (ko) * | 2001-04-03 | 2002-10-19 | 주식회사 현대 디스플레이 테크놀로지 | 어레이 기판 테스트 방법 |
| JP2006105795A (ja) * | 2004-10-06 | 2006-04-20 | Hioki Ee Corp | 絶縁検査方法および絶縁検査装置 |
| JP2006337034A (ja) * | 2005-05-31 | 2006-12-14 | Sharp Corp | 検査装置 |
| US7446556B2 (en) | 1997-12-05 | 2008-11-04 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| WO2010010750A1 (ja) * | 2008-07-23 | 2010-01-28 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| USRE41873E1 (en) | 1997-05-12 | 2010-10-26 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| JP2012212168A (ja) * | 2008-05-16 | 2012-11-01 | Sharp Corp | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法 |
| US8310262B2 (en) | 1997-12-05 | 2012-11-13 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| WO2013011911A1 (ja) * | 2011-07-19 | 2013-01-24 | シャープ株式会社 | 素子基板の製造方法 |
-
1997
- 1997-10-13 JP JP9278586A patent/JPH11119683A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE41873E1 (en) | 1997-05-12 | 2010-10-26 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| US8310262B2 (en) | 1997-12-05 | 2012-11-13 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| US7446556B2 (en) | 1997-12-05 | 2008-11-04 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| US7626414B2 (en) | 1997-12-05 | 2009-12-01 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| KR20020078493A (ko) * | 2001-04-03 | 2002-10-19 | 주식회사 현대 디스플레이 테크놀로지 | 어레이 기판 테스트 방법 |
| JP2006105795A (ja) * | 2004-10-06 | 2006-04-20 | Hioki Ee Corp | 絶縁検査方法および絶縁検査装置 |
| JP4537261B2 (ja) * | 2005-05-31 | 2010-09-01 | シャープ株式会社 | 検査装置 |
| JP2006337034A (ja) * | 2005-05-31 | 2006-12-14 | Sharp Corp | 検査装置 |
| JP2012212168A (ja) * | 2008-05-16 | 2012-11-01 | Sharp Corp | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法 |
| WO2010010750A1 (ja) * | 2008-07-23 | 2010-01-28 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| JPWO2010010750A1 (ja) * | 2008-07-23 | 2012-01-05 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| JP4982609B2 (ja) * | 2008-07-23 | 2012-07-25 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
| US8502227B2 (en) | 2008-07-23 | 2013-08-06 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, method for inspecting the active matrix substrate, and method for inspecting the display device |
| US9299877B2 (en) | 2008-07-23 | 2016-03-29 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, method for inspecting the active matrix substrate, and method for inspecting the display device |
| WO2013011911A1 (ja) * | 2011-07-19 | 2013-01-24 | シャープ株式会社 | 素子基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5438798B2 (ja) | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法 | |
| EP2275861B1 (en) | Active matrix substrate, display device, method for inspecting active matrix substrate, and method for inspecting display device | |
| KR100358660B1 (ko) | 표시패널 | |
| JP3634138B2 (ja) | 液晶表示装置 | |
| KR101137863B1 (ko) | 박막트랜지스터 어레이 기판 | |
| US20040169781A1 (en) | Repair method for defects in data lines and flat panel display incorporating the same | |
| US6587162B1 (en) | Liquid crystal display | |
| CN101025495B (zh) | 显示装置 | |
| JP3866815B2 (ja) | 液晶パネル用基板、その製造方法、液晶装置及び電子機器 | |
| JPH0974253A (ja) | アクティブマトリクス基板 | |
| JPH11119683A (ja) | 液晶表示パネルの検査方法 | |
| KR100576629B1 (ko) | 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법 | |
| JPH09297321A (ja) | 液晶表示基板および液晶表示装置 | |
| JP3119357B2 (ja) | 液晶表示装置 | |
| CN101846828A (zh) | 主动组件阵列基板与液晶显示面板 | |
| JP3929564B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JP3087730B2 (ja) | 液晶表示装置の製造方法 | |
| JP3444753B2 (ja) | アクティブマトリクス型液晶パネルとその製造法および駆動法 | |
| JP2001183614A (ja) | 表示素子およびその検査方法 | |
| US7049527B1 (en) | Conductor-pattern testing method, and electro-optical device | |
| JPH117044A (ja) | 表示装置用アレイ基板 | |
| JP2624812B2 (ja) | 液晶表示装置および液晶表示パネルの製造方法 | |
| JP3095733B2 (ja) | 表示パネル及びその製造方法 | |
| US20240087492A1 (en) | Display substrate, test method for the same and display device | |
| KR101010470B1 (ko) | 액정 표시 장치용 어레이 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031111 |