JP3929564B2 - 液晶表示パネル及びその製造方法 - Google Patents
液晶表示パネル及びその製造方法 Download PDFInfo
- Publication number
- JP3929564B2 JP3929564B2 JP27165197A JP27165197A JP3929564B2 JP 3929564 B2 JP3929564 B2 JP 3929564B2 JP 27165197 A JP27165197 A JP 27165197A JP 27165197 A JP27165197 A JP 27165197A JP 3929564 B2 JP3929564 B2 JP 3929564B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- bus line
- insulating film
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、製造時に発生する静電気による破損を防止し、バスラインの断線及び短絡を高精度で検出可能とした液晶表示パネル及びその製造方法に関する。
【０００２】
【従来の技術】
液晶表示パネルは、薄くて軽量であるとともに低電圧で駆動できて消費電力が少ないという長所があり、近年、パーソナルコンピュータのディスプレイやテレビ等に広く使用されるようになった。
一般的なＴＮ（Twisted Nematic ）型液晶表示パネルは、２枚の透明ガラス基板の間に液晶を封入した構造を有している。それらのガラス基板の相互に対向する２つの面（対向面）のうち、一方の面側にはブラックマトリクス、カラーフィルタ、対向電極及び配向膜等が形成され、また他方の面側にはＴＦＴ（薄膜トランジスタ）、画素電極及び配向膜等が形成されている。更に各ガラス基板の対向面と反対側の面には、それぞれ偏光板が貼り付けられている。これらの２枚の偏光板は、例えば偏光板の偏光軸が互いに直交するように配置され、これによれば、電界をかけない状態では光を透過し、電界を印加した状態では遮光するモード、すなわちノーマリーホワイトモードとなる。また、２枚の偏光板の偏光軸が平行な場合には、電界をかけない状態では光を遮光し、電界を印加した状態では透過するモード、すなわちノーマリーブラックモードとなる。
【０００３】
ところで、液晶表示パネルの製造歩留まりを向上させるために、２枚の基板を組み合わせてパネルを形成する前に検査を行って、欠陥がある場合には欠陥部分を修正する必要がある。
図７は、従来の液晶表示パネルの検査方法を示す模式図である。検査対象となるガラス基板５０上には、複数本のドレインバスライン５３及び複数本のゲートバスライン５４が形成されている。各ドレインバスライン５３は相互に平行に配置されており、各ゲートバスライン５４はドレインバスライン５３に直角に交差して配置されている。これらのドレインバスライン５３及びゲートバスライン５４により区画された矩形状の各画素領域にはＩＴＯ（インジウム酸化スズ）からなる画素電極（図示せず）が形成されている。
【０００４】
各ドレインバスライン５３の一方の端部は駆動用端子５５に接続され、他方の端部は検査用端子５６に接続されている。駆動用端子５５は基板５０の一辺に沿って直線状に配列されている。これらの駆動用端子５５の外側には、静電気によるドレインバスライン５３の損傷を防ぐための保護配線５１ａが形成されており、各駆動用端子５５はこの保護配線５１ａに電気的に接続されている。
【０００５】
これと同様に、各ゲートバスライン５４の一方の端部は駆動用端子５７に接続され、他方の端部は検査用端子５８に接続されている。駆動用端子５７は基板５０の他の辺に沿って直線状に配列されており、これらの駆動用端子５７の外側には、保護配線５１ｂが形成されている。各駆動用端子５７は保護配線５１ｂに電気的に接続されている。保護配線５１ａと保護配線５１ｂとは、保護配線間抵抗素子５２を介して接続されている。
【０００６】
液晶表示装置の製造工程において、図７に示すように形成した基板を検査する場合、検査用端子５６，５８にプローブを接触させて、各端子５６，５８間の抵抗値及び電流値を計測する。これにより、断線及び短絡等の欠陥の有無を調べる。そして、欠陥が検出されたときは欠陥を修復し、欠陥が検出されないときは検査用端子５５，５７と保護配線５１ａ，５１ｂとの間を切断して対向電極及びカラーフィルタが形成された基板と組み合わせ、パネルを形成する。その後、パネル内に液晶を封入し、駆動用端子５６，５８に駆動用回路基板を接続する。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来の方法では、駆動用端子５５は保護配線５１ａに接続され、駆動用端子５７は保護端子５１ｂに接続されているので、例えば駆動用端子５５の近傍で隣接する２本のドレインバスライン５３間に短絡が発生したとすると、抵抗値の変化が小さく短絡を検出できないことがある。
【０００８】
本発明の目的は、製造時に静電気による破損を防止するとともに、バスラインの断線及び短絡を確実に検出できる液晶表示パネル及びその製造方法を提供することである。
【０００９】
上記した課題は、透明基板と、前記透明基板上に形成されて該透明基板上の領域を複数の画素領域に区画する複数本のバスラインと、前記複数本のバスラインの各一端側に接続された駆動用端子及び各他端側に接続された検査用端子と、前記駆動用端子の上方又は下方に配置されて該駆動用端子とともに容量を構成する容量電極と、前記容量電極に接続された保護配線と、前記バスライン及び前記保護配線の上を覆う絶縁膜と、前記絶縁膜の上に前記画素領域毎に形成された透明画素電極と、前記保護配線の材料に比べて高抵抗の材料により前記絶縁膜の上に形成され、前記絶縁膜に設けられたコンタクトホールを介して複数の前記駆動用端子に共通接続された高抵抗配線とを有することを特徴とする液晶表示パネルにより解決する。
【００１０】
上記した課題は、透明基板上に第１の導電膜を形成し、該第１の導電膜をパターニングしてゲートバスラインと、容量電極と、該容量電極に接続した保護配線とを形成する工程と、前記透明基板上の全面に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第２の導電膜を形成し、該第２の導電膜をパターニングしてドレインバスラインと、該ドレインバスラインの一端に接続するとともに前記容量端子に対向する駆動用端子と、前記ドレインバスラインの他端に接続する検査用端子とを形成する工程と、前記透明基板上の全面に第２の絶縁膜を形成する工程と、前記第２の絶縁膜に、前記駆動用端子に連絡する第１のコンタクトホールと、前記検査用端子に連絡する第２のコンタクトホールと、前記保護配線に連絡する第３のコンタクトホールとを開孔する工程と、前記透明基板の全面にインジウム酸化スズからなる透明導電膜を形成する工程と、前記透明導電膜をパターニングして画素電極を形成するとともに、前記保護配線及び前記駆動用端子に接続する高抵抗配線を形成する工程とを有することを特徴とする液晶表示パネルの製造方法により解決する。
【００１１】
以下、本発明の作用について説明する。
本発明の液晶表示パネルにおいては、駆動用端子の上方又は下方に容量電極が形成され、この容量電極と前記駆動用端子との間で容量を構成する。また、前記容量電極は保護配線に接続されている。これにより、液晶表示パネルの製造工程において、静電気の影響によりバスラインに電荷が蓄積されても、バスラインに蓄積された電荷は駆動用端子と容量電極とにより構成される容量を介して保護配線に流れ、静電気によるバスラインの破損が回避される。
【００１２】
また、本発明の液晶表示パネルにおいては、各バスライン間が高抵抗配線を介して接続されている。このため、隣接する検査用端子間の抵抗値を測定すると、正常な場合はバスラインの抵抗値と高抵抗配線の抵抗値とを加算した値となる。一方、隣接するバスライン間に短絡が発生すると、隣接する検査用端子間の抵抗値は少なくとも高抵抗配線の抵抗値分だけ小さくなり、短絡の発生を確実に検出することができる。また、隣接するバスラインのいずれか一方に断線が発生したは、隣接する検査用端子間の抵抗値が無限大となり、断線の発生を検出することができる。
【００１３】
このように、本発明の液晶表示パネルは、製造時の静電気による破損を防止できるとともに、検査時に短絡及び断線を確実に検出することができる。
また、本発明方法においては、ゲートバスラインとともに容量電極及び保護配線を形成し、ドレインバスラインとともに駆動用端子を形成し、画素電極とともに高抵抗配線を形成するので、製造工程の増加を回避しつつ、上記構成の液晶表示パネルを製造できる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
図１〜図３は本発明の実施の形態の液晶表示パネルの製造方法を工程順に示す図、図４は同じくその製造方法により製造された液晶表示パネルを示す模式的斜視図である。
【００１５】
まず、図１に示すように、ガラス基板１０上にＣｒをスパッタリングしてＣｒ層を約２５００Åの厚さに形成し、このＣｒ層をパターニングして、相互に平行に配置された複数本のゲートバスライン１１と、ゲートバスライン１１に接続するゲート電極１２と、表示領域の外側に配置された保護配線１３と、保護配線１３に接続した容量電極１５とを形成する。
【００１６】
次に、基板１０上の全面にＳｉＮからなる絶縁層（図示せず）を約４０００Åの厚さに形成する。そして、ゲート電極１２の上方にＴＦＴの活性層となるシリコン層（図示せず）を選択的に形成する。
次に、図２に示すように、基板１０上の全面にＴｉをスパッタリングして厚さが約２０００ÅのＴｉ層を形成し、このＴｉ層をパターニングして、ゲートバスライン１１に直交する複数本のドレインバスライン２１と、ドレイン電極２２と、ソース電極２３と、ドレインバスライン２１の一端側に接続する駆動用端子２４と、ドレインバスライン２１の他端側に接続する検査用端子２５とを形成する。この場合、ドレイン電極２２及びソース電極２３はゲート電極１２を挟んで配置され、ドレイン電極２２はドレインバスライン２１に接続される。また、駆動用端子２４とその下方の容量電極１５及び両者の間の絶縁膜とにより容量Ｃ（図４参照）が形成される。
【００１７】
次に、ＣＶＤ法により、基板１０上の全面に例えばＳｉＮからなる絶縁膜（図示せず）を形成する。そして、ＲＩＥ（反応性イオンエッチング）法により、この絶縁膜に、ソース電極２３に連絡するコンタクトホール（図示せず）、駆動用端子２４に連絡するコンタクトホール２６ａ（図４参照）、検査用端子２５に連絡するコンタクトホール２６ｂ（図４参照）及び保護配線１３に連絡するコンタクトホール２６ｃを開孔する。
【００１８】
次に、基板１０上の全面にＩＴＯ膜を約５０ｎｍの厚さに形成する。このＩＴＯ膜はコンタクトホール２６ａ〜２６ｃ等を介してソース電極２３、端子２４，２５及び保護配線１３に電気的に接続される。
次いで、ＩＴＯ膜をパターニングして、図３に示すように、画素電極３１、端子保護膜３２、高抵抗配線３３を形成する。画素電極３１はコンタクトホール（図示せず）を介してソース電極２３に電気的に接続され、端子保護膜３２はコンタクトホール２６ｂを介して検査用端子２５に接続され、高抵抗配線３３はコンタクトホール２６ａを介して駆動用端子２４に接続されるとともに、コンタクトホール２６ｃを介して保護配線１３に電気的に接続される。
【００１９】
このようにして形成された液晶表示パネルの基板において、パネルに組み立てる前に検査を行う。この検査は、例えば隣接する端子間の抵抗値を測定することにより行う。
図５は隣接するドレインバスライン２１間の欠陥を検査する際の等価回路を示す図である。但し、この図５において、２５ａ，２５ｂは隣接するドレインバスライン２１に接続された検査用端子であり、２６ａ，２６ｂは同じくその隣接するドレインバスライン２１に接続された駆動用端子である。また、Ｒ0 はドレインバスライン２１の抵抗値を示し、Ｒは端子２４ａ，２４ｂ間の高抵抗配線３３の抵抗値を示す。
【００２０】
ドレインバスライン２１が正常な場合、検査用端子２５ａ，２５ｂ間の抵抗値は、（２×Ｒ0 ＋Ｒ）となる。これに対し、図６に示すように、隣接するドレインバスライン２１間が短絡しているときは、検査用端子２５ａ，２５ｂから短絡箇所までのドレインバスライン２１の抵抗値をＲ1 とすると、検査用端子２５ａ，２５ｂ間の抵抗値は（２×Ｒ1 ）であり、正常なときに比べて抵抗値は著しく小さくなる。また、隣接するドレインバスライン２１の少なくとも一方が断線している場合は、端子２５ａ，２５ｂ間の抵抗値は無限大になる。
【００２１】
このように、本実施の形態によれば、隣接する検査用端子２５間の抵抗値を測定することにより、ゲートバスライン２１の断線及び短絡を確実に検出することができる。
また、本実施の形態においては、前述の如く、端子２４とその下方の端子１５とにより構成される容量Ｃを介してドレインバスライン２１と保護配線１３とを容量結合するので、高抵抗配線３３によりドレインバスライン２１と保護配線１３とを接続する前の状態においても、静電気によるドレインバスライン２１の破損を防止することができる。
【００２２】
なお、上述の実施の形態においては、容量電極１５をゲートバスライン１１と同時に形成し、高抵抗配線３３を画素電極３１と同時に形成する場合について説明したが、容量電極１５をゲートバスライン１１とは別工程で形成し、高抵抗配線３３を画素電極３１とは別工程で形成してもよい。また、上述の実施の形態においては、ドレインバスライン２１の端部に接続された駆動用端子とその下方に配置された容量電極との間で容量を形成する場合について説明したが、駆動用端子の上方に容量電極を形成してもよい。更に、ゲートバスラインの駆動用端子の上方又は下方にも容量電極を形成することにより、静電気によるゲートバスラインの破損を防止することができる。
【００２３】
【発明の効果】
以上説明したように、本発明の液晶表示パネルによれば、駆動用端子の上方又は下方に配置されて前記駆動用端子とともに容量を構成する容量電極と、保護配線と、前記駆動用端子と前記保護配線とを接続する高抵抗配線とを有するので、静電気が前記容量を介して前記保護配線に流れ、静電気によるバスラインの破損を回避できる。また、前記高抵抗配線を介して各バスラインが接続されているので、短絡時の抵抗の変化が大きく、バスラインの断線だけでなく、短絡の発生を確実に検出することができる。
【００２４】
また、本発明の液晶表示パネルの製造法方によれば、ゲートバスラインと同時に容量電極及び保護配線を形成し、画素電極と同時に高抵抗配線を形成するので、製造工程数の増加を抑制しつつ、上記の液晶表示パネルを形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の液晶表示パネルの製造方法を示す図（その１）である。
【図２】本発明の実施の形態の液晶表示パネルの製造方法を示す図（その２）である。
【図３】本発明の実施の形態の液晶表示パネルの製造方法を示す図（その３）である。
【図４】本発明の実施の形態の液晶表示パネルを示す模式的斜視図である。
【図５】隣接するドレインバスライン間の欠陥を検査する際の等価回路を示す図である。
【図６】隣接するドレインバスライン間に短絡が発生した場合の等価回路を示す図図である。
【図７】従来の液晶表示パネルを示す模式図である。
【符号の説明】
１０，５０ ガラス基板
１１，５４ ゲートバスライン
１３，５１ａ，５１ｂ 保護配線
１５ 容量電極
２１，５３ ドレインバスライン
２４，５５，５７ 駆動用端子
２５，５６，５８ 検査用端子
２６ａ，２６ｂ，２６ｃ コンタクトホール
３１ 画素電極
３２ 端子保護膜
３３ 高抵抗配線
【発明の属する技術分野】
本発明は、製造時に発生する静電気による破損を防止し、バスラインの断線及び短絡を高精度で検出可能とした液晶表示パネル及びその製造方法に関する。
【０００２】
【従来の技術】
液晶表示パネルは、薄くて軽量であるとともに低電圧で駆動できて消費電力が少ないという長所があり、近年、パーソナルコンピュータのディスプレイやテレビ等に広く使用されるようになった。
一般的なＴＮ（Twisted Nematic ）型液晶表示パネルは、２枚の透明ガラス基板の間に液晶を封入した構造を有している。それらのガラス基板の相互に対向する２つの面（対向面）のうち、一方の面側にはブラックマトリクス、カラーフィルタ、対向電極及び配向膜等が形成され、また他方の面側にはＴＦＴ（薄膜トランジスタ）、画素電極及び配向膜等が形成されている。更に各ガラス基板の対向面と反対側の面には、それぞれ偏光板が貼り付けられている。これらの２枚の偏光板は、例えば偏光板の偏光軸が互いに直交するように配置され、これによれば、電界をかけない状態では光を透過し、電界を印加した状態では遮光するモード、すなわちノーマリーホワイトモードとなる。また、２枚の偏光板の偏光軸が平行な場合には、電界をかけない状態では光を遮光し、電界を印加した状態では透過するモード、すなわちノーマリーブラックモードとなる。
【０００３】
ところで、液晶表示パネルの製造歩留まりを向上させるために、２枚の基板を組み合わせてパネルを形成する前に検査を行って、欠陥がある場合には欠陥部分を修正する必要がある。
図７は、従来の液晶表示パネルの検査方法を示す模式図である。検査対象となるガラス基板５０上には、複数本のドレインバスライン５３及び複数本のゲートバスライン５４が形成されている。各ドレインバスライン５３は相互に平行に配置されており、各ゲートバスライン５４はドレインバスライン５３に直角に交差して配置されている。これらのドレインバスライン５３及びゲートバスライン５４により区画された矩形状の各画素領域にはＩＴＯ（インジウム酸化スズ）からなる画素電極（図示せず）が形成されている。
【０００４】
各ドレインバスライン５３の一方の端部は駆動用端子５５に接続され、他方の端部は検査用端子５６に接続されている。駆動用端子５５は基板５０の一辺に沿って直線状に配列されている。これらの駆動用端子５５の外側には、静電気によるドレインバスライン５３の損傷を防ぐための保護配線５１ａが形成されており、各駆動用端子５５はこの保護配線５１ａに電気的に接続されている。
【０００５】
これと同様に、各ゲートバスライン５４の一方の端部は駆動用端子５７に接続され、他方の端部は検査用端子５８に接続されている。駆動用端子５７は基板５０の他の辺に沿って直線状に配列されており、これらの駆動用端子５７の外側には、保護配線５１ｂが形成されている。各駆動用端子５７は保護配線５１ｂに電気的に接続されている。保護配線５１ａと保護配線５１ｂとは、保護配線間抵抗素子５２を介して接続されている。
【０００６】
液晶表示装置の製造工程において、図７に示すように形成した基板を検査する場合、検査用端子５６，５８にプローブを接触させて、各端子５６，５８間の抵抗値及び電流値を計測する。これにより、断線及び短絡等の欠陥の有無を調べる。そして、欠陥が検出されたときは欠陥を修復し、欠陥が検出されないときは検査用端子５５，５７と保護配線５１ａ，５１ｂとの間を切断して対向電極及びカラーフィルタが形成された基板と組み合わせ、パネルを形成する。その後、パネル内に液晶を封入し、駆動用端子５６，５８に駆動用回路基板を接続する。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した従来の方法では、駆動用端子５５は保護配線５１ａに接続され、駆動用端子５７は保護端子５１ｂに接続されているので、例えば駆動用端子５５の近傍で隣接する２本のドレインバスライン５３間に短絡が発生したとすると、抵抗値の変化が小さく短絡を検出できないことがある。
【０００８】
本発明の目的は、製造時に静電気による破損を防止するとともに、バスラインの断線及び短絡を確実に検出できる液晶表示パネル及びその製造方法を提供することである。
【０００９】
上記した課題は、透明基板と、前記透明基板上に形成されて該透明基板上の領域を複数の画素領域に区画する複数本のバスラインと、前記複数本のバスラインの各一端側に接続された駆動用端子及び各他端側に接続された検査用端子と、前記駆動用端子の上方又は下方に配置されて該駆動用端子とともに容量を構成する容量電極と、前記容量電極に接続された保護配線と、前記バスライン及び前記保護配線の上を覆う絶縁膜と、前記絶縁膜の上に前記画素領域毎に形成された透明画素電極と、前記保護配線の材料に比べて高抵抗の材料により前記絶縁膜の上に形成され、前記絶縁膜に設けられたコンタクトホールを介して複数の前記駆動用端子に共通接続された高抵抗配線とを有することを特徴とする液晶表示パネルにより解決する。
【００１０】
上記した課題は、透明基板上に第１の導電膜を形成し、該第１の導電膜をパターニングしてゲートバスラインと、容量電極と、該容量電極に接続した保護配線とを形成する工程と、前記透明基板上の全面に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第２の導電膜を形成し、該第２の導電膜をパターニングしてドレインバスラインと、該ドレインバスラインの一端に接続するとともに前記容量端子に対向する駆動用端子と、前記ドレインバスラインの他端に接続する検査用端子とを形成する工程と、前記透明基板上の全面に第２の絶縁膜を形成する工程と、前記第２の絶縁膜に、前記駆動用端子に連絡する第１のコンタクトホールと、前記検査用端子に連絡する第２のコンタクトホールと、前記保護配線に連絡する第３のコンタクトホールとを開孔する工程と、前記透明基板の全面にインジウム酸化スズからなる透明導電膜を形成する工程と、前記透明導電膜をパターニングして画素電極を形成するとともに、前記保護配線及び前記駆動用端子に接続する高抵抗配線を形成する工程とを有することを特徴とする液晶表示パネルの製造方法により解決する。
【００１１】
以下、本発明の作用について説明する。
本発明の液晶表示パネルにおいては、駆動用端子の上方又は下方に容量電極が形成され、この容量電極と前記駆動用端子との間で容量を構成する。また、前記容量電極は保護配線に接続されている。これにより、液晶表示パネルの製造工程において、静電気の影響によりバスラインに電荷が蓄積されても、バスラインに蓄積された電荷は駆動用端子と容量電極とにより構成される容量を介して保護配線に流れ、静電気によるバスラインの破損が回避される。
【００１２】
また、本発明の液晶表示パネルにおいては、各バスライン間が高抵抗配線を介して接続されている。このため、隣接する検査用端子間の抵抗値を測定すると、正常な場合はバスラインの抵抗値と高抵抗配線の抵抗値とを加算した値となる。一方、隣接するバスライン間に短絡が発生すると、隣接する検査用端子間の抵抗値は少なくとも高抵抗配線の抵抗値分だけ小さくなり、短絡の発生を確実に検出することができる。また、隣接するバスラインのいずれか一方に断線が発生したは、隣接する検査用端子間の抵抗値が無限大となり、断線の発生を検出することができる。
【００１３】
このように、本発明の液晶表示パネルは、製造時の静電気による破損を防止できるとともに、検査時に短絡及び断線を確実に検出することができる。
また、本発明方法においては、ゲートバスラインとともに容量電極及び保護配線を形成し、ドレインバスラインとともに駆動用端子を形成し、画素電極とともに高抵抗配線を形成するので、製造工程の増加を回避しつつ、上記構成の液晶表示パネルを製造できる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
図１〜図３は本発明の実施の形態の液晶表示パネルの製造方法を工程順に示す図、図４は同じくその製造方法により製造された液晶表示パネルを示す模式的斜視図である。
【００１５】
まず、図１に示すように、ガラス基板１０上にＣｒをスパッタリングしてＣｒ層を約２５００Åの厚さに形成し、このＣｒ層をパターニングして、相互に平行に配置された複数本のゲートバスライン１１と、ゲートバスライン１１に接続するゲート電極１２と、表示領域の外側に配置された保護配線１３と、保護配線１３に接続した容量電極１５とを形成する。
【００１６】
次に、基板１０上の全面にＳｉＮからなる絶縁層（図示せず）を約４０００Åの厚さに形成する。そして、ゲート電極１２の上方にＴＦＴの活性層となるシリコン層（図示せず）を選択的に形成する。
次に、図２に示すように、基板１０上の全面にＴｉをスパッタリングして厚さが約２０００ÅのＴｉ層を形成し、このＴｉ層をパターニングして、ゲートバスライン１１に直交する複数本のドレインバスライン２１と、ドレイン電極２２と、ソース電極２３と、ドレインバスライン２１の一端側に接続する駆動用端子２４と、ドレインバスライン２１の他端側に接続する検査用端子２５とを形成する。この場合、ドレイン電極２２及びソース電極２３はゲート電極１２を挟んで配置され、ドレイン電極２２はドレインバスライン２１に接続される。また、駆動用端子２４とその下方の容量電極１５及び両者の間の絶縁膜とにより容量Ｃ（図４参照）が形成される。
【００１７】
次に、ＣＶＤ法により、基板１０上の全面に例えばＳｉＮからなる絶縁膜（図示せず）を形成する。そして、ＲＩＥ（反応性イオンエッチング）法により、この絶縁膜に、ソース電極２３に連絡するコンタクトホール（図示せず）、駆動用端子２４に連絡するコンタクトホール２６ａ（図４参照）、検査用端子２５に連絡するコンタクトホール２６ｂ（図４参照）及び保護配線１３に連絡するコンタクトホール２６ｃを開孔する。
【００１８】
次に、基板１０上の全面にＩＴＯ膜を約５０ｎｍの厚さに形成する。このＩＴＯ膜はコンタクトホール２６ａ〜２６ｃ等を介してソース電極２３、端子２４，２５及び保護配線１３に電気的に接続される。
次いで、ＩＴＯ膜をパターニングして、図３に示すように、画素電極３１、端子保護膜３２、高抵抗配線３３を形成する。画素電極３１はコンタクトホール（図示せず）を介してソース電極２３に電気的に接続され、端子保護膜３２はコンタクトホール２６ｂを介して検査用端子２５に接続され、高抵抗配線３３はコンタクトホール２６ａを介して駆動用端子２４に接続されるとともに、コンタクトホール２６ｃを介して保護配線１３に電気的に接続される。
【００１９】
このようにして形成された液晶表示パネルの基板において、パネルに組み立てる前に検査を行う。この検査は、例えば隣接する端子間の抵抗値を測定することにより行う。
図５は隣接するドレインバスライン２１間の欠陥を検査する際の等価回路を示す図である。但し、この図５において、２５ａ，２５ｂは隣接するドレインバスライン２１に接続された検査用端子であり、２６ａ，２６ｂは同じくその隣接するドレインバスライン２１に接続された駆動用端子である。また、Ｒ0 はドレインバスライン２１の抵抗値を示し、Ｒは端子２４ａ，２４ｂ間の高抵抗配線３３の抵抗値を示す。
【００２０】
ドレインバスライン２１が正常な場合、検査用端子２５ａ，２５ｂ間の抵抗値は、（２×Ｒ0 ＋Ｒ）となる。これに対し、図６に示すように、隣接するドレインバスライン２１間が短絡しているときは、検査用端子２５ａ，２５ｂから短絡箇所までのドレインバスライン２１の抵抗値をＲ1 とすると、検査用端子２５ａ，２５ｂ間の抵抗値は（２×Ｒ1 ）であり、正常なときに比べて抵抗値は著しく小さくなる。また、隣接するドレインバスライン２１の少なくとも一方が断線している場合は、端子２５ａ，２５ｂ間の抵抗値は無限大になる。
【００２１】
このように、本実施の形態によれば、隣接する検査用端子２５間の抵抗値を測定することにより、ゲートバスライン２１の断線及び短絡を確実に検出することができる。
また、本実施の形態においては、前述の如く、端子２４とその下方の端子１５とにより構成される容量Ｃを介してドレインバスライン２１と保護配線１３とを容量結合するので、高抵抗配線３３によりドレインバスライン２１と保護配線１３とを接続する前の状態においても、静電気によるドレインバスライン２１の破損を防止することができる。
【００２２】
なお、上述の実施の形態においては、容量電極１５をゲートバスライン１１と同時に形成し、高抵抗配線３３を画素電極３１と同時に形成する場合について説明したが、容量電極１５をゲートバスライン１１とは別工程で形成し、高抵抗配線３３を画素電極３１とは別工程で形成してもよい。また、上述の実施の形態においては、ドレインバスライン２１の端部に接続された駆動用端子とその下方に配置された容量電極との間で容量を形成する場合について説明したが、駆動用端子の上方に容量電極を形成してもよい。更に、ゲートバスラインの駆動用端子の上方又は下方にも容量電極を形成することにより、静電気によるゲートバスラインの破損を防止することができる。
【００２３】
【発明の効果】
以上説明したように、本発明の液晶表示パネルによれば、駆動用端子の上方又は下方に配置されて前記駆動用端子とともに容量を構成する容量電極と、保護配線と、前記駆動用端子と前記保護配線とを接続する高抵抗配線とを有するので、静電気が前記容量を介して前記保護配線に流れ、静電気によるバスラインの破損を回避できる。また、前記高抵抗配線を介して各バスラインが接続されているので、短絡時の抵抗の変化が大きく、バスラインの断線だけでなく、短絡の発生を確実に検出することができる。
【００２４】
また、本発明の液晶表示パネルの製造法方によれば、ゲートバスラインと同時に容量電極及び保護配線を形成し、画素電極と同時に高抵抗配線を形成するので、製造工程数の増加を抑制しつつ、上記の液晶表示パネルを形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の液晶表示パネルの製造方法を示す図（その１）である。
【図２】本発明の実施の形態の液晶表示パネルの製造方法を示す図（その２）である。
【図３】本発明の実施の形態の液晶表示パネルの製造方法を示す図（その３）である。
【図４】本発明の実施の形態の液晶表示パネルを示す模式的斜視図である。
【図５】隣接するドレインバスライン間の欠陥を検査する際の等価回路を示す図である。
【図６】隣接するドレインバスライン間に短絡が発生した場合の等価回路を示す図図である。
【図７】従来の液晶表示パネルを示す模式図である。
【符号の説明】
１０，５０ ガラス基板
１１，５４ ゲートバスライン
１３，５１ａ，５１ｂ 保護配線
１５ 容量電極
２１，５３ ドレインバスライン
２４，５５，５７ 駆動用端子
２５，５６，５８ 検査用端子
２６ａ，２６ｂ，２６ｃ コンタクトホール
３１ 画素電極
３２ 端子保護膜
３３ 高抵抗配線
Claims (3)
- 透明基板と、
前記透明基板上に形成されて該透明基板上の領域を複数の画素領域に区画する複数本のバスラインと、
前記複数本のバスラインの各一端側に接続された駆動用端子及び各他端側に接続された検査用端子と、
前記駆動用端子の上方又は下方に配置されて該駆動用端子とともに容量を構成する容量電極と、
前記容量電極に接続された保護配線と、
前記バスライン及び前記保護配線の上を覆う絶縁膜と、
前記絶縁膜の上に前記画素領域毎に形成された透明画素電極と、
前記保護配線の材料に比べて高抵抗の材料により前記絶縁膜の上に形成され、前記絶縁膜に設けられたコンタクトホールを介して複数の前記駆動用端子に共通接続された高抵抗配線と
を有することを特徴とする液晶表示パネル。 - 前記高抵抗配線は前記画素電極と同じ材料により形成されていることを特徴とする請求項１に記載の液晶表示パネル。
- 透明基板上に第１の導電膜を形成し、該第１の導電膜をパターニングしてゲートバスラインと、容量電極と、該容量電極に接続した保護配線とを形成する工程と、
前記透明基板上の全面に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第２の導電膜を形成し、該第２の導電膜をパターニングしてドレインバスラインと、該ドレインバスラインの一端に接続するとともに前記容量端子に対向する駆動用端子と、前記ドレインバスラインの他端に接続する検査用端子とを形成する工程と、
前記透明基板上の全面に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記駆動用端子に連絡する第１のコンタクトホールと、前記検査用端子に連絡する第２のコンタクトホールと、前記保護配線に連絡する第３のコンタクトホールとを開孔する工程と、
前記透明基板の全面にインジウム酸化スズからなる透明導電膜を形成する工程と、
前記透明導電膜をパターニングして画素電極を形成するとともに、前記保護配線及び前記駆動用端子に接続する高抵抗配線を形成する工程と
を有することを特徴とする液晶表示パネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27165197A JP3929564B2 (ja) | 1997-10-03 | 1997-10-03 | 液晶表示パネル及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27165197A JP3929564B2 (ja) | 1997-10-03 | 1997-10-03 | 液晶表示パネル及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11109887A JPH11109887A (ja) | 1999-04-23 |
| JP3929564B2 true JP3929564B2 (ja) | 2007-06-13 |
Family
ID=17503018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27165197A Expired - Lifetime JP3929564B2 (ja) | 1997-10-03 | 1997-10-03 | 液晶表示パネル及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3929564B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4516244B2 (ja) * | 2001-07-31 | 2010-08-04 | シャープ株式会社 | アクティブマトリクス型液晶表示装置用基板及びそれを備えた液晶表示装置 |
| KR20100055709A (ko) * | 2008-11-18 | 2010-05-27 | 삼성전자주식회사 | 표시 기판 및 이를 구비한 표시 장치 |
| US11126823B2 (en) * | 2019-11-27 | 2021-09-21 | Himax Technologies Limited | Optical film stack, changeable light source device, and face sensing module |
| CN112363083B (zh) * | 2020-11-25 | 2022-04-29 | 烟台正海科技股份有限公司 | 一种电容触摸屏传感器电路检测板及其检测方法 |
| KR20230086496A (ko) * | 2021-12-08 | 2023-06-15 | 삼성전자주식회사 | 디스플레이 패널 및 이를 포함하는 디스플레이 장치 |
-
1997
- 1997-10-03 JP JP27165197A patent/JP3929564B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11109887A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3634138B2 (ja) | 液晶表示装置 | |
| KR100353955B1 (ko) | 신호라인 검사를 위한 액정표시장치 | |
| US6642972B2 (en) | Array substrate for a liquid crystal display and method for fabricating thereof with insulating stack made from TFT layers between crossed conductors | |
| JP2715936B2 (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
| KR100374435B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100684699B1 (ko) | 액정표시패널 및 그 제조방법 | |
| JPH10319436A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2000111937A (ja) | 電気光学素子および該電気光学素子の製造方法 | |
| JPH1010493A (ja) | 液晶表示装置および液晶表示基板 | |
| JPH09297321A (ja) | 液晶表示基板および液晶表示装置 | |
| JP3929564B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JPH11119683A (ja) | 液晶表示パネルの検査方法 | |
| JP3586049B2 (ja) | 液晶表示パネル | |
| JPH1115016A (ja) | 液晶表示装置 | |
| KR100911313B1 (ko) | 액정 표시 패널 | |
| KR100529572B1 (ko) | 박막 트랜지스터 액정 표시 장치 | |
| JPH02221936A (ja) | アクティブマトリクス表示装置 | |
| JPH117044A (ja) | 表示装置用アレイ基板 | |
| JP3446729B2 (ja) | 液晶画像表示装置とその検査方法及びその製造方法 | |
| KR101030530B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100481649B1 (ko) | 액정표시소자및그제조방법 | |
| KR100587369B1 (ko) | 횡전계방식 액정표시소자 및 그 제조방법 | |
| KR101010470B1 (ko) | 액정 표시 장치용 어레이 기판 | |
| JPH10282518A (ja) | 液晶表示装置 | |
| JPH06130419A (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040218 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050721 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070307 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |