KR20230086496A - 디스플레이 패널 및 이를 포함하는 디스플레이 장치 - Google Patents

디스플레이 패널 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20230086496A
KR20230086496A KR1020210175171A KR20210175171A KR20230086496A KR 20230086496 A KR20230086496 A KR 20230086496A KR 1020210175171 A KR1020210175171 A KR 1020210175171A KR 20210175171 A KR20210175171 A KR 20210175171A KR 20230086496 A KR20230086496 A KR 20230086496A
Authority
KR
South Korea
Prior art keywords
resistance
test
display panel
layer
substrate
Prior art date
Application number
KR1020210175171A
Other languages
English (en)
Inventor
이창준
손성호
이종성
김진영
정영기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210175171A priority Critical patent/KR20230086496A/ko
Priority to PCT/KR2022/013366 priority patent/WO2023106568A1/ko
Priority to US17/942,775 priority patent/US20230177986A1/en
Publication of KR20230086496A publication Critical patent/KR20230086496A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

개시된 발명의 일 측면은, 테스트 패턴에 유입된 정전기에 의해 디스플레이 패널의 회로가 손상되는 것을 방지 하기 위해, 테스트 패턴 상에 저항 구조가 마련된 디스플레이 패널 및 이를 포함하는 디스플레이 장치를 제공한다.
일 실시예에 따른 디스플레이 패널은, 기판; 상기 기판 상에 마련되고, 복수의 무기 발광 소자를 구동하는 복수의 픽셀 회로; 상기 기판 상에 마련되고, 상기 기판의 엣지로부터 연장되는 테스트 배선; 상기 테스트 배선 상에 마련되는 저항층; 상기 테스트 배선과 상기 저항층 사이에 마련되는 절연층; 및 상기 테스트 배선 상에 마련되는 저항 구조;를 포함하고, 상기 저항 구조는, 상기 절연층을 관통하여 상기 테스트 배선과 상기 저항층을 연결하는 적어도 두 개의 비아(via) 및 상기 적어도 두 개의 비아에 의해 상기 테스트 배선과 연결되는 저항층의 일부를 포함하고, 상기 테스트 배선에 인가된 전류는, 상기 적어도 두 개의 비아 중 하나를 통해 상기 저항층에 유입된다.

Description

디스플레이 패널 및 이를 포함하는 디스플레이 장치{DISPLAY PANEL AND DISPLAY APPARATUS HAVING THE SAME}
무기 발광 소자를 이용하여 영상을 구현하는 디스플레이 패널 및 이를 포함하는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 각각의 픽셀이 스스로 빛을 내는 자발광 디스플레이와 별도의 광원을 필요로 하는 비자발광 디스플레이로 구분할 수 있다.
LCD(Liquid Crystal Display)는 대표적인 비자발광 디스플레이로서, 디스플레이 패널의 후방에서 빛을 공급하는 백라이트 유닛, 빛을 통과/차단시키는 스위치 역할을 하는 액정층, 공급된 빛을 원하는 색으로 바꿔주는 컬러필터 등을 필요로 하기 때문에 구조적으로 복잡하고 얇은 두께를 구현하는데 한계가 있다.
반면에, 픽셀마다 발광 소자를 구비하여 각각의 픽셀이 스스로 빛을 내는 자발광 디스플레이는 백라이트 유닛, 액정층 등의 구성요소가 필요 없고, 컬러 필터도 생략할 수 있기 때문에 구조적으로 단순하여 높은 설계 자유도를 가질 수 있다. 또한, 얇은 두께를 구현할 수 있을 뿐만 아니라, 우수한 명암비, 밝기 및 시야각을 구현할 수 있다.
자발광 디스플레이 중 마이크로 LED 디스플레이는 크기가 마이크로 단위인 복수의 LED로 구성되어 있다. 백라이트가 필요한 LCD 에 비해 마이크로 LED 디스플레이는 우수한 대비, 응답 시간 및 에너지 효율을 제공할 수 있다.
또한, 무기 발광 소자인 마이크로 LED는 유기물을 보호하기 위해 별도의 봉지층(encapsulation layer)이 필요한 OLED보다 더 밝고 발광 효율이 우수하며 수명이 더 길다.
개시된 발명의 일 측면은, 테스트 패턴에 유입된 정전기에 의해 디스플레이 패널의 회로가 손상되는 것을 방지 하기 위해, 테스트 패턴 상에 저항 구조가 마련된 디스플레이 패널 및 이를 포함하는 디스플레이 장치를 제공한다.
또한, 개시된 발명의 일 측면은, 별도의 저항 소자를 사용하지 않고 테스트 패턴 상에 적층된 레이어 구조에 비아(VIA)를 형성하여 전류가 흐르는 경로를 변경함으로써, 테스트 패턴에 유입된 정전기에 의해 디스플레이 패널의 회로가 손상되는 것을 방지 할 수 있는 디스플레이 패널 및 이를 포함하는 디스플레이 장치를 제공한다.
일 실시예에 따른 디스플레이 패널은, 기판; 상기 기판 상에 마련되고, 복수의 무기 발광 소자를 구동하는 복수의 픽셀 회로; 상기 기판 상에 마련되고, 상기 기판의 엣지로부터 연장되는 테스트 배선; 상기 테스트 배선 상에 마련되는 저항층; 상기 테스트 배선과 상기 저항층 사이에 마련되는 절연층; 및 상기 테스트 배선 상에 마련되는 저항 구조;를 포함하고, 상기 저항 구조는, 상기 절연층을 관통하여 상기 테스트 배선과 상기 저항층을 연결하는 적어도 두 개의 비아(via) 및 상기 적어도 두 개의 비아에 의해 상기 테스트 배선과 연결되는 저항층의 일부를 포함하고, 상기 테스트 배선에 인가된 전류는, 상기 적어도 두 개의 비아 중 하나를 통해 상기 저항층에 유입된다.
상기 저항층은, 상기 테스트 배선을 구성하는 물질보다 저항이 높은 물질로 구성될 수 있다.
전술한 단락들에 있어서, 상기 저항층의 일부는, 상기 적어도 두 개의 비아 중 하나로부터 유입된 전류가 흐르는 저항 구간을 포함하고, 상기 저항 구간은, 상기 저항층에서 상기 적어도 두 개의 비아 사이의 영역을 상기 테스트 배선에 대응하여 트리밍한 구간을 포함할 수 있다.
전술한 단락들에 있어서, 상기 테스트 배선에 인가된 ESD 전류는, 상기 적어도 두 개의 비아 중 하나를 통해 상기 테스트 배선에서 상기 저항 구간으로 유입될어 상기 저항 구조를 단선시키는 수 있다.
전술한 단락들에 있어서, 상기 저항층은, 폴리 실리콘, 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 중 적어도 하나를 포함할 수 있다.
전술한 단락들에 있어서, 상기 디스플레이 패널은, 상기 복수의 픽셀 회로에 연결되는 신호 배선;을 더 포함하고, 상기 저항 구조는, 상기 테스트 배선과 상기 신호 배선이 교차되는 지점과 상기 기판의 엣지 사이에 마련될 수 있다.
전술한 단락들에 있어서, 상기 테스트 배선은, 상기 기판의 엣지에 대응되는 절단면을 포함할 수 있다.
일 실시예에 따른 디스플레이 장치는 기판; 상기 기판 상에 마련되는 복수의 픽셀 회로; 상기 기판 상에 마련되고, 상기 복수의 픽셀 회로에 의해 구동되는 복수의 무기 발광 소자; 상기 기판 상에 마련되고, 상기 기판의 엣지로부터 연장되는 테스트 배선; 상기 테스트 배선 상에 마련되는 저항층; 상기 테스트 배선과 상기 저항층 사이에 마련되는 절연층; 및 상기 테스트 배선 상에 마련되는 저항 구조;를 포함하고, 상기 저항 구조는, 상기 절연층을 관통하여 상기 테스트 배선과 상기 저항층을 연결하는 적어도 두 개의 비아(via) 및 상기 적어도 두 개의 비아에 의해 상기 테스트 배선과 연결되는 저항층의 일부를 포함하고, 상기 테스트 배선에 인가된 전류는, 상기 적어도 두 개의 비아 중 하나를 통해 상기 저항층에 유입될 할 수 있다.
상기 저항층은, 상기 테스트 배선을 구성하는 물질보다 저항이 높은 물질로 구성될 수 있다.
전술한 단락들에 있어서, 상기 저항층의 일부는, 상기 적어도 두 개의 비아 중 하나로부터 유입된 전류가 흐르는 저항 구간을 포함하고, 상기 저항 구간은, 상기 저항층에서 상기 적어도 두 개의 비아 사이의 영역을 상기 테스트 배선에 대응하여 트리밍한 구간을 포함할 수 있다.
전술한 단락들에 있어서, 상기 테스트 배선에 인가된 ESD 전류는, 상기 적어도 두 개의 비아 중 하나를 통해 상기 테스트 배선에서 상기 저항 구간으로 유입될어 상기 저항 구조를 단선시키는 수 있다.
전술한 단락들에 있어서, 상기 저항층은, 폴리 실리콘, 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 중 적어도 하나를 포함할 수 있다.
전술한 단락들에 있어서, 상기 디스플레이 장치는 상기 복수의 픽셀 회로에 연결되는 신호 배선;을 더 포함하고, 상기 저항 구조는, 상기 테스트 배선과 상기 신호 배선이 교차되는 지점과 상기 기판의 엣지 사이에 마련될 수 있다.
전술한 단락들에 있어서, 상기 테스트 배선은, 상기 기판의 엣지에 대응되는 절단면을 포함할 수 있다.
개시된 발명의 일 측면에 따르면, 테스트 패턴 상에 저항 구조가 마련되어 테스트 패턴에 유입된 정전기에 의해 디스플레이 패널의 회로가 손상되는 것을 방지할 수 있다.
또한, 개시된 발명의 일 측면에 따르면, 별도의 저항 소자를 사용하지 않고 테스트 패턴 상에 적층된 레이어 구조에 비아(VIA)를 형성하여 전류가 흐르는 경로를 변경함으로써, 테스트 패턴에 유입된 정전기에 의해 디스플레이 패널의 회로가 손상되는 것을 방지 할 수 있다.
도 1 은 일 실시예에 따른 디스플레이 모듈 및 이를 포함하는 디스플레이 장치의 예시를 나타낸 사시도이다.
도 2 는 일 실시예에 따른 디스플레이 장치의 단위 모듈을 구성하는 픽셀 배열의 예시를 나타낸 도면이다.
도 3은 일 실시예에 따른 디스플레이 장치의 블록도이다.
도 4는 일 실시예에 따른 디스플레이 장치에 포함되는 디스플레이 모듈의 구성이 구체화된 블록도이다.
도 5는 일 실시예에 따른 디스플레이 모듈에서 각각의 픽셀이 구동되는 방식을 개념적으로 설명하기 위한 도면이다.
도 6은 일 실시예에 따른 디스플레이 모듈에서 단일 서브 픽셀을 제어하는 픽셀 회로를 간략하게 도시한 회로도이다.
도 7은 일 실시예에 따른 디스플레이 패널을 제조하는 공정에서 원장 상태의 디스플레이 패널을 나타낸 도면이다.
도 8은 원장 상태의 디스플레이 패널에 연결된 테스트 배선과 테스트 패드를 나타낸 도면이다.
도 9는 테스트 배선을 통해 유입되는 정전기로 인한 회로 손상을 나타내는 도면이다.
도 10은 일 실시예에 따른 디스플레이 모듈을 제조하는 공정에 있어서, 테스트 배선에 인가되는 정전기로 인한 손상을 방지하기 위한 구조를 개략적으로 나타낸 도면이다.
도 11은 일 실시예에 따른 디스플레이 패널에 마련되는 저항 구조의 예시를 개략적으로 나타낸 평면도이다.
도 12는 일 실시예에 따른 디스플레이 패널에 마련되는 저항 구조의 예시를 개략적으로 나타낸 측단면도이다.
도 13 및 도 14는 일 실시예에 따른 디스플레이 패널에 마련되는 저항 구조를 형성하는 과정을 나타낸 도면이다.
도 15는 일 실시예에 따른 디스플레이 패널에 마련되는 저항 구조의 예시를 구성하는 층들을 나타내기 위한 평면도이다.
도 16은 일 실시예에 따른 디스플레이 패널에 있어서, 원장 상태에서 절단된 디스플레이 패널을 나타낸 측단면도이다.
도 17은 일 실시예에 따른 디스플레이 패널에 있어서, 원장 상태에서 절단된 디스플레이 패널을 나타낸 평면도이다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 본 명세서가 실시예들의 모든 요소들을 설명하는 것은 아니며, 본 발명이 속하는 기술분야에서 일반적인 내용 또는 실시예들 간에 중복되는 내용은 생략한다. 명세서에서 사용되는 '부, 모듈, 부재, 블록'이라는 용어는 소프트웨어 또는 하드웨어로 구현될 수 있으며, 실시예들에 따라 복수의 '부, 모듈, 부재, 블록'이 하나의 구성요소로 구현되거나, 하나의 '부, 모듈, 부재, 블록'이 복수의 구성요소들을 포함하는 것도 가능하다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 다른 구성요소와 간접적으로 연결되어 있는 경우를 포함하고, 간접적인 연결은 무선 통신망을 통해 연결되는 것 또는 배선, 솔더링 등에 의해 전기적으로 연결되는 것을 포함한다.
또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
명세서 전체에서, 어떤 구성요소가 다른 구성요소에 신호 또는 데이터를 전달 또는 전송한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 해당 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 존재하여 이 구성요소를 통해 전달 또는 전송하는 것을 배제하지 않는다.
명세서 전체에서, "제1", "제2"와 같은 서수의 표현은 복수의 구성요소들을 상호 구분하기 위해 사용되는 것으로서, 사용된 서수가 구성요소들 간의 배치 순서, 제조 순서나 중요도 등을 나타내는 것은 아니다.
단수의 표현은 문맥상 명백하게 예외가 있지 않는 한, 복수의 표현을 포함한다.
각 단계들에 있어 식별 부호는 각 단계들을 지칭하기 위해 사용되는 것으로 이 식별 부호가 각 단계들의 순서를 한정하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 실시될 수 있다.
"적어도 하나"와 같은 표현이 구성요소들의 목록 뒤에 기재될 때, 구성요소들의 조합을 변형시킬 수 있다. 예를 들어, "a, b 또는 c 중 적어도 하나"의 표현은 오직 a만, 오직 b만, 오직 c만, a와 b 둘, a와 c 둘, b와 c 둘 또는 a, b, c 모두를 포함하는 것으로 해석될 수 있다.
이하 첨부된 도면들을 참고하여 일 측면에 따른 디스플레이 모듈 및 이를 포함하는 디스플레이 장치의 실시예를 상세하게 설명한다.
도 1 은 일 실시예에 따른 디스플레이 모듈 및 이를 포함하는 디스플레이 장치의 예시를 나타낸 사시도이고, 도 2 는 일 실시예에 따른 디스플레이 장치의 단위 모듈을 구성하는 픽셀 배열의 예시를 나타낸 도면이다.
일 실시예에 따른 디스플레이 장치는 픽셀마다 발광 소자가 배치되어 각각의 픽셀이 스스로 빛을 낼 수 있는 자발광 디스플레이 장치이다. 따라서, 액정 디스플레이 장치와 달리 백라이트 유닛, 액정층 등의 구성요소를 필요로 하지 않기 때문에 얇은 두께를 구현할 수 있고, 구조가 단순하여 다양한 설계의 변경이 가능하다.
또한, 일 실시예에 따른 디스플레이 장치는 각각의 픽셀에 배치되는 발광 소자로 무기 발광 다이오드(Inorganic Light Emitting Diode)와 같은 무기 발광 소자를 채용할 수 있다. 무기 발광 소자는 OLED(Organic Light Emitting Diode)와 같은 유기 발광 소자에 비해 반응속도가 빠르며, 저전력으로 고휘도를 구현할 수 있다.
또한, 수분과 산소의 노출에 취약하여 봉지 공정을 필요로 하고 내구성이 약한 유기 발광 소자와 달리 봉지 공정을 필요로 하지 않고 내구성도 강하다. 이하, 후술하는 실시예에서 언급되는 무기 발광 소자는 무기 발광 다이오드를 의미하는 것으로 한다.
일 실시예에 따른 디스플레이 장치에 채용되는 무기 발광 소자는 짧은 변의 길이가 100 ㎛ 내외의 크기, 수십 ㎛ 내외 또는 수 ㎛의 크기를 갖는 마이크로 LED일 수 있다. 이와 같이, 마이크로 단위의 LED를 채용함으로써, 픽셀 사이즈를 줄이고 동일한 화면 크기 내에서도 고해상도를 구현할 수 있다.
또한, LED 칩을 마이크로 단위의 크기로 제조하면, 무기물 재료의 특성 상 휘어질 때 깨지는 문제를 해결할 수 있다. 즉, 마이크로 LED 칩을 플렉서블 기판에 실장하면 기판이 휘어지더라도 LED 칩이 깨지지 않으므로, 플렉서블한 디스플레이 장치도 구현이 가능하게 된다.
마이크로 LED를 채용한 디스플레이 장치는 초소형의 픽셀 크기와 얇은 두께를 이용하여 다양한 분야에 응용될 수 있다. 일 예로, 도 1에 도시된 바와 같이, 복수의 마이크로 LED가 실장된 복수의 디스플레이 모듈(10)을 타일링하여 하우징(20)에 고정함으로써 대면적 화면을 구현할 수 있고, 이러한 대면적 화면의 디스플레이 장치는 사이니지(signage), 전광판 등으로 사용될 수 있다.
한편, 도 1에 도시된 XYZ축의 3차원 좌표계는 디스플레이 장치(1)를 기준으로 한 것으로서, 디스플레이 장치(1)의 화면이 위치하는 평면은 XZ 평면이고, 영상이 출력되는 방향 또는 무기 발광 소자의 발광 방향은 +Y방향이다. 좌표계가 디스플레이 장치(1)를 기준으로 한 것이므로, 디스플레이 장치(1)가 누워 있는 경우와 세워져 있는 경우 모두 동일한 좌표계가 적용될 수 있다.
일반적으로 디스플레이 장치(1)는 세워진 상태에서 사용되고, 사용자는 디스플레이 장치(1)의 전면에서 영상을 시청하게 되므로 영상이 출력되는 +Y 방향을 전방이라 하고, 그 반대 방향을 후방이라 할 수 있다.
또한, 일반적으로 디스플레이 장치(1)는 누운 상태에서 제조된다. 따라서, 디스플레이 장치(1)의 -Y 방향을 하부 방향이라 하고, +Y방향을 상부 방향이라 하는 것도 가능하다. 즉, 후술하는 실시예에서는 +Y 방향을 상부 방향이라 할 수도 있고 전방이라 할 수도 있으며, -Y 방향을 하부 방향이라 할 수도 있고 후방이라 할 수도 있다.
평판 형태의 디스플레이 장치(1) 또는 디스플레이 모듈(10)의 상면과 하면을 제외한 나머지 네 면은 디스플레이 장치(1)나 디스플레이 모듈(10)의 자세에 상관없이 모두 측면이라 하기로 한다.
도 1의 예시에서는 디스플레이 장치(1)가 복수의 디스플레이 모듈을 포함하여 대면적 화면을 구현하는 경우를 도시하였으나, 디스플레이 장치(1)의 실시예가 이에 한정되는 것은 아니다. 디스플레이 장치(1)가 단일 디스플레이 모듈(10)을 포함하여 TV, 웨어러블 디바이스, 휴대용 디바이스, PC용 모니터 등으로 구현되는 것도 가능하다.
도 2를 참조하면, 디스플레이 모듈(10)은 M x N(M, N은 2 이상의 정수) 배열의 픽셀, 즉 2차원으로 배열된 복수의 픽셀을 포함할 수 있다. 도 2는 픽셀 배열을 개념적으로 도시한 것으로서, 디스플레이 모듈(10)에 픽셀이 배열되는 액티브 영역 외에 영상이 표시되지 않는 베젤 영역이나 배선 영역 등도 위치할 수 있음은 물론이다.
당해 실시예에서 어떤 구성요소들이 2차원으로 배열되었다는 것은 해당 구성요소들이 동일한 평면 상에 배치되는 경우뿐만 아니라, 서로 평행한 다른 평면 상에 배치되는 경우도 포함할 수 있다. 또한, 해당 구성요소들이 동일한 평면 상에 배치되는 경우는, 배치된 구성요소들의 상단까지 반드시 동일한 평면 상에 위치해야 하는 것은 아니며 배치된 구성요소들의 상단은 서로 평행한 다른 평면 상에 위치하는 경우도 포함할 수 있다.
픽셀(P)은 서로 다른 색상의 광을 출력하는 적어도 3개의 서브 픽셀로 이루어질 수 있다. 예를 들어, 단위 픽셀(P)은 R, G, B에 각각 대응되는 세 개의 서브 픽셀(SP(R), SP(G), SP(B))로 이루어질 수 있다. 여기서, 적색 서브 픽셀(SP(R))은 적색광을 출력할 수 있고, 녹색 서브 픽셀(SP(G))은 녹색광을 출력할 수 있으며, 청색 서브 픽셀(SP(B))은 청색광을 출력할 수 있다.
다만, 도 2의 픽셀 배열은 일 실시예에 따른 디스플레이 모듈(10) 및 디스플레이 장치(1)에 적용될 수 있는 예시에 불과하며, 서브 픽셀들이 Z축 방향을 따라 배열되는 것도 가능하고, 일렬로 배열되지 않는 것도 가능하며, 서브 픽셀들의 사이즈가 서로 다르게 구현되는 것도 가능하다. 단일 픽셀이 다양한 색상을 구현하기 위해 복수의 서브 픽셀을 포함하기만 하면 되고, 각각의 서브 픽셀의 사이즈나 배열 방식에 대해서는 제한을 두지 않는다.
또한, 픽셀(P)이 반드시 적색광을 출력하는 적색 서브 픽셀(SP(R)), 녹색광을 출력하는 녹색 서브 픽셀(SP(G)), 청색광을 출력하는 청색 서브 픽셀(SP(B))로 구성되어야 하는 것은 아니며, 황색광이나 백색광을 출력하는 서브 픽셀이 포함되는 것도 가능하다. 즉, 각각의 서브 픽셀에서 출력되는 광의 색상이나 종류, 서브 픽셀의 개수에 대해서는 제한을 두지 않는다.
도 3은 일 실시예에 따른 디스플레이 장치의 블록도이다.
앞서 도 1을 참조하여 설명한 바와 같이, 일 실시예에 따른 디스플레이 장치(1)는 복수의 디스플레이 모듈(10-1, 10-2, ..., 10-n, n은 2 이상의 정수)을 포함할 수 있고, 복수의 디스플레이 모듈(10)을 제어하는 메인 컨트롤러(300)와 타이밍 컨트롤러(500), 외부 기기와 통신하는 통신부(430), 소스 영상을 입력 받는 소스 입력부(440), 음향을 출력하는 스피커(410) 및 사용자로부터 디스플레이 장치(1)를 제어하기 위한 명령을 입력 받는 입력부(420)를 포함할 수 있다.
입력부(420)는 디스플레이 장치(1)의 일 영역에 마련되는 버튼이나 터치 패드를 포함할 수도 있고, 디스플레이 장치(1)가 터치 스크린으로 구현되는 경우에는 입력부(420)가 디스플레이 장치(1)의 전면에 마련된 터치 패드를 포함할 수 있다. 또한, 입력부(420)는 리모트 컨트롤러를 포함하는 것도 가능하다.
입력부(420)는 사용자로부터 디스플레이 장치(1)의 전원 온/오프, 볼륨 조정, 채널 조정, 화면 조정, 각종 설정 변경 등 디스플레이 장치(1)를 제어하기 위한 다양한 명령을 수신할 수 있다.
스피커(410)는 본체(20)의 일 영역에 마련될 수도 있고, 본체(20)와 물리적으로 분리된 별도의 스피커 모듈이 더 마련되는 것도 가능하다.
통신부(430)는 중계 서버 또는 다른 전자 장치와 통신을 수행하여 필요한 데이터를 주고 받을 수 있다. 통신부(430)는 3G(3Generation), 4G(4Generation), 무선 랜(Wireless LAN), 와이파이(Wi-Fi), 블루투스(Bluetooth), 지그비(Zigbee), WFD(Wi-Fi Direct), UWB(Ultra wideband), 적외선 통신(IrDA; Infrared Data Association), BLE (Bluetooth Low Energy), NFC(Near Field Communication), 지웨이브(Z-Wave) 등의 다양한 무선 통신 방식 중 적어도 하나를 채용할 수 있다. 또한, PCI(Peripheral Component Interconnect), PCI-express, USB(Universe Serial Bus) 등의 유선 통신 방식을 채용하는 것도 가능하다.
소스 입력부(440)는 셋탑 박스, USB, 안테나 등으로부터 입력되는 소스 신호를 수신할 수 있다. 따라서, 소스 입력부(440)는 HDMI 케이블 포트, USB 포트, 안테나 등을 포함하는 소스 입력 인터페이스의 그룹에서 선택되는 적어도 하나를 포함할 수 있다.
소스 입력부(440)가 수신한 소스 신호는 메인 컨트롤러(300)에서 처리되어 디스플레이 패널(100, 도 4 참조)과 스피커(410)에서 출력 가능한 형태로 변환될 수 있다.
메인 컨트롤러(300)와 타이밍 컨트롤러(500)는 후술하는 동작을 수행하기 위한 프로그램 및 각종 데이터를 저장하는 적어도 하나의 메모리와 저장된 프로그램을 실행하는 적어도 하나의 프로세서를 포함할 수 있다.
메인 컨트롤러(300)는 소스 입력부(440)를 통해 입력된 소스 신호를 처리하여 입력된 소스 신호에 대응되는 영상 신호를 생성할 수 있다.
예를 들어, 메인 컨트롤러(300)는 소스 디코더, 스케일러, 이미지 인헨서(Image Enhancer) 및 그래픽 프로세서를 포함할 수 있다. 소스 디코더는 MPEG 등의 형식으로 압축되어 있는 소스 신호를 디코딩할 수 있고, 스케일러는 해상도 변환을 통해 원하는 해상도의 영상 데이터를 출력할 수 있다.
이미지 인헨서는 다양한 기법의 보정을 적용하여 영상 데이터의 화질을 개선할 수 있다. 그래픽 프로세서는 영상 데이터의 픽셀을 RGB 데이터로 구분하고, 디스플레이 패널(100)에서의 디스플레이 타이밍을 위한 syncing 신호 등의 컨트롤 신호와 함께 출력할 수 있다. 즉, 메인 컨트롤러(300)는 소스 신호에 대응되는 영상 데이터와 컨트롤 신호를 출력할 수 있다.
전술한 메인 컨트롤러(300)의 동작은 디스플레이 장치(1)에 적용 가능한 예시에 불과하고, 다른 동작을 더 수행하거나 전술한 동작 중 일부를 생략하는 것도 가능함은 물론이다.
메인 컨트롤러(300)에서 출력하는 영상 데이터와 컨트롤 신호는 타이밍 컨트롤러(500)로 전달될 수 있다.
타이밍 컨트롤러(500)는 메인 컨트롤러(300)로부터 전달된 영상 데이터를 드라이버 IC(200, 도 4 참조)에서 처리 가능한 형태의 영상 데이터로 변환하고 영상 데이터를 디스플레이 패널(100)에 표시하기 위해 필요한 타이밍 컨트롤 신호 등의 각종 컨트롤 신호를 생성할 수 있다.
일 실시예에 따른 디스플레이 장치(1)가 반드시 복수의 디스플레이 모듈(10)을 포함해야 하는 것은 아니나, 후술하는 실시예에서는 구체적인 설명을 위해 복수의 디스플레이 모듈(10)을 포함하는 디스플레이 장치(1)를 예로 들어 각 구성요소의 동작을 구체적으로 설명하기로 한다.
도 4는 일 실시예에 따른 디스플레이 장치에 포함되는 디스플레이 모듈의 구성이 구체화된 블록도이고, 도 5는 일 실시예에 따른 디스플레이 모듈에서 각각의 픽셀이 구동되는 방식을 개념적으로 설명하기 위한 도면이다.
도 4 를 참조하면, 복수의 디스플레이 모듈 각각(10-1, 10-2, ..., 10-n)은 영상을 표시하는 디스플레이 패널(100)과 디스플레이 패널(100)을 구동하는 드라이버 IC(200)를 포함할 수 있다.
드라이버 IC(200)는 타이밍 컨트롤러(500)로부터 전달되는 영상 데이터와 타이밍 컨트롤 신호에 기초하여 디스플레이 패널(100)이 영상을 표시할 수 있도록 구동 신호를 생성할 수 있다.
드라이버 IC(200)에서 생성하는 구동 신호는 게이트 신호와 데이터 신호를 포함할 수 있고, 생성된 구동 신호는 디스플레이 패널(100)에 입력된다.
전술한 바와 같이, 일 실시예에 따른 디스플레이 장치(1)는 자발광 디스플레이 장치이다. 따라서, 각각의 서브 픽셀에 적색, 녹색 또는 청색광을 방출하는 무기 발광 소자(120)가 배치될 수 있다.
각각의 서브 픽셀에 배치되는 무기 발광 소자(120)는 AM(Active Matrix) 방식 또는 PM(Passive Matrix) 방식에 의해 구동될 수 있으나, 후술하는 실시예에서는 구체적인 설명을 위해 무기 발광 소자(120)가 AM 방식에 의해 구동되는 경우를 예로 들어 설명하기로 한다.
도 5를 참조하면, 드라이버 IC(200)는 스캔 드라이버(210)와 데이터 드라이버(220)를 포함할 수 있다. 스캔 드라이버(210)는 서브 픽셀을 온/오프하기 위한 게이트 신호를 출력할 수 있고, 데이터 드라이버(220)는 영상을 구현하기 위한 데이터 신호를 출력할 수 있다.
스캔 드라이버(210)는 타이밍 컨트롤러(500)로부터 전달된 타이밍 컨트롤 신호에 기초하여 게이트 신호를 생성할 수 있고, 데이터 드라이버(220)는 타이밍 컨트롤러(500)로부터 전달된 영상 데이터에 기초하여 데이터 신호를 생성할 수 있다.
디스플레이 모듈(10)은 각각의 무기 발광 소자(120)를 개별적으로 제어하기 위한 픽셀 회로(110)를 포함할 수 있고, 스캔 드라이버(210)에서 출력되는 게이트 신호와 데이터 드라이버(220)에서 출력되는 데이터 신호는 픽셀 회로(110)에 입력될 수 있다.
예를 들어, 픽셀 회로(110)에 게이트 전압(VGATE), 데이터 전압(VDATA) 및 전원 전압(VDD)이 입력되면, 픽셀 회로(110)는 무기 발광 소자(120)를 구동하기 위한 구동 전류(CD)를 출력할 수 있다.
픽셀 회로(110)로부터 출력된 구동 전류(CD)는 무기 발광 소자(120)에 입력될 수 있고, 무기 발광 소자(120)는 입력된 구동 전류(CD)에 의해 발광하여 영상을 구현할 수 있다.
도 6은 일 실시예에 따른 디스플레이 모듈에서 단일 서브 픽셀을 제어하는 픽셀 회로를 간략하게 도시한 회로도이다.
도 6의 예시를 참조하면, 픽셀 회로(110)는 무기 발광 소자(120)를 스위칭하거나 구동하는 박막 트랜지스터(TR1, TR2)와 캐패시터(Cst)를 포함할 수 있다.
일 예로, 박막 트랜지스터(TR1, TR2)는 스위칭 트랜지스터(TR1)와 구동 트랜지스터(TR2)를 포함할 수 있고, 스위칭 트랜지스터(TR1)와 구동 트랜지스터(TR2)는 PMOS타입 트랜지스터로 구현될 수 있다. 다만, 디스플레이 모듈(10) 및 디스플레이 장치(1)의 실시예가 이에 한정되는 것은 아니며 스위칭 트랜지스터(TR1)와 구동 트랜지스터(TR2)가 NMOS타입 트랜지스터로 구현되는 것도 가능함은 물론이다.
또한, 박막 트랜지스터(TR1, TR2)는 LTPS(Low Temperature Polycrystalline Silicon) 박막 트랜지스터일 수도 있고, Oxide 박막 트랜지스터일 수도 있다. 또한, 박막 트랜지스터가 a-Si 박막 트랜지스터나 단일 결정 박막 트랜지스터인 것도 가능하다.
구체적인 설명을 위해, 후술하는 실시예에서는 LTPS PMOS 타입 트랜지스터로 구현된 경우를 예로 들어 설명한다.
스위칭 트랜지스터(TR1)의 게이트 전극은 스캔 드라이버(210)에 연결되고, 소스 전극은 데이터 드라이버(220)에 연결되며, 드레인 전극은 캐패시터(Cst)의 일단 및 구동 트랜지스터(TR2)의 게이트 전극에 연결된다. 캐패시터(Cst)의 타단은 제1전원(610)에 연결될 수 있다.
또한, 구동 트랜지스터(TR2)의 소스 전극이 전원 전압(VDD)을 공급하는 제1전원(610)에 연결되고, 드레인 전극은 무기 발광 소자(120)의 애노드에 연결된다.
무기 발광 소자(120)의 캐소드는 기준 전압(VSS)을 공급하는 제2전원(620)에 연결될 수 있다. 기준 전압(VSS)은 전원 전압(VDD)보다 낮은 레벨의 전압으로서, 그라운드 전압 등이 사용되어 접지를 제공할 수 있다.
전술한 구조의 픽셀 회로(110)는 다음과 같이 동작할 수 있다. 먼저, 스캔 드라이버(210)로부터 게이트 전압(VGATE)이 인가되어 스위칭 트랜지스터(TR1)가 온 되면, 데이터 드라이버(220)로부터 인가되는 데이터 전압(VDATA)이 캐패시터(Cst)의 일단 및 구동 트랜지스터(TR2)의 게이트 전극에 전달될 수 있다.
캐패시터(Cst)에 의해 구동 트랜지스터(TR2)의 게이트-소스 전압에 대응되는 전압이 일정 시간 유지될 수 있다. 구동 트랜지스터(TR2)는 게이트-소스 전압에 대응하는 구동 전류(CD)를 무기 발광 소자(120)의 애노드에 인가함으로써 무기 발광 소자(120)를 발광시킬 수 있다.
다만, 전술한 픽셀 회로(110)의 구조는 일 실시예에 따른 디스플레이 모듈(10)에 적용 가능한 예시에 불과하고, 전술한 예시 외에도 복수의 무기 발광 소자(120)를 스위칭 및 구동하기 위한 다양한 회로 구조가 적용될 수 있다.
또한, 당해 실시예에서는 무기 발광 소자(120)의 밝기 제어 방식에 대해 제한을 두지 않는다. PAM(Pulse Amplitude Modulation) 방식, PWM(Pulse Width Modulation) 방식 및 PAM 방식과 PWM 방식을 결합한 하이브리드 방식 등 다양한 방식 중 하나에 의해 무기 발광 소자(120)의 밝기를 제어할 수 있고, 밝기 제어 방식에 따라 픽셀 회로(110)의 구조도 달라질 수 있다.
도 7은 일 실시예에 따른 디스플레이 패널을 제조하는 공정에서 원장 상태의 디스플레이 패널을 나타낸 도면이고, 도 8은 원장 상태의 디스플레이 패널에 연결된 테스트 배선과 테스트 패드를 나타낸 도면이다.
도 7을 참조하면, 디스플레이 패널(100)을 제조하는 방식 중 하나로, 대형 모기판(S)에 다수의 무기 발광 소자(120)를 구동할 수 있는 픽셀 회로(110)들을 형성하고, 커팅 라인(CL)을 따라 모기판(S)을 절단함으로써, 복수의 디스플레이 패널(100)을 얻을 수 있다.
여기서 얻어지는 디스플레이 패널(100)은 무기 발광 소자(120)를 실장하기 전의 디스플레이 패널(100)일 수 있다. 일 예로, 무기 발광 소자(120)는 각각의 디스플레이 패널(100)을 드라이버 IC(200)와 연결하여 디스플레이 모듈(10)을 제조하는 별도의 공정에서 실장될 수 있다.
즉, 디스플레이 모듈(10)을 제조하는 공정은 모기판(S)에 픽셀 회로(110)들을 형성하고 커팅 라인(CL)을 따라 모기판(S)을 절단하여 디스플레이 패널(100)을 얻는 공정과, 디스플레이 패널(100)에 무기 발광 소자들(120)을 실장하고 드라이버 IC(200)를 연결하는 공정을 포함할 수 있다.
또한, 일 실시예에 따른 디스플레이 장치(1)를 제조하는 공정은 전술한 디스플레이 모듈(10)을 제조하는 공정과 디스플레이 모듈(10)에 타이밍 컨트롤러(500), 메인 컨트롤러(300), 전원 보드 등을 연결하는 공정을 포함할 수 있다.
도 8을 참조하면, 모기판(S)에는 디스플레이 패널(100)의 결함을 확인하기 위한 테스트 배선(TL)과 테스트 패드(TP)가 마련될 수 있다. 테스트 배선(TL)은 디스플레이 패널(100)의 신호 배선에 연결될 수 있고, 신호 배선에 흐르는 전류는 테스트 배선(TL)을 통해 테스트 패드(TP)에서 획득될 수 있다. 신호 배선은 데이터 신호를 공급하는 데이터 배선, 게이트 신호를 공급하는 게이트 배선, 전원을 공급하는 전원 배선 등을 포함할 수 있다.
디스플레이 패널(100)의 제조 공정 중 무기 발광 소자(120)가 디스플레이 패널(100)에 실장되기 전에, 테스트 패드(TP)에서 획득된 테스트 전류에 기초하여 디스플레이 패널(100)의 결함을 확인할 수 있다.
예를 들어, 테스트 패드(TP)에서 획득된 테스트 전류에 기초하여 디스플레이 패널(100)의 축전 용량을 결정할 수 있다. 무기 발광 소자(120)가 실장되기 전의 디스플레이 패널(100)의 축전 용량이 정해진 범위를 초과하면, 해당 디스플레이 패널(100)에 결함이 있는 것으로 판정할 수 있다.
도 9는 테스트 배선을 통해 유입되는 정전기로 인한 회로 손상을 나타내는 도면이다.
도 9를 참조하면, 디스플레이 모듈 또는 디스플레이 장치의 제조 환경에서 테스트 패드(TP') 또는 테스트 배선(TL')에 정전기 방전(ESD: Electrostatic Discharge) 현상이 일어나 픽셀 회로(110')의 소자들을 손상시킬 수 있다.
테스트 배선(TL')과 신호 배선(SL')은 서로 다른 층에 형성되고, 테스트 배선(TL')이 형성된 층과 신호 배선(SL')이 형성된 층 사이에 절연층이 형성될 수 있다. 이로 인해 테스트 배선(TL')과 신호 배선(SL)이 교차되는 지점에서 둘 사이의 직접적인 연결이 없더라도, 테스트 배선(TL')을 통해 흐르는 ESD 전류에 의해 노드의 전압이 절연 파괴 전압 이상으로 상승하면 ESD 전류가 픽셀 회로(110')에도 인가되어 회로 소자들의 손상을 야기할 수 있다.
특히, 도 9의 하단부에 도시된 테스트 배선(TL)의 커브 구간은 저항의 역할을 하는 구간으로서, 고속의 ESD 전류가 커브 구간에 진입하면 순간적으로 해당 노드의 전압이 상승하게 되고, 전압의 크기가 절연 파괴 전압 이상으로 커지면 그 주변부에서도 절연 파괴가 발생하여 회로 소자들이 손상될 수 있다.
도 10은 일 실시예에 따른 디스플레이 모듈을 제조하는 공정에 있어서, 테스트 배선에 인가되는 정전기로 인한 손상을 방지하기 위한 구조를 개략적으로 나타낸 도면이다.
전술한 테스트 배선(TL')을 흐르는 ESD 전류로 인한 회로의 손상을 방지하기 위해, 일 실시예에 따른 디스플레이 패널(100)에는 도 10에 도시된 바와 같은 저항 구조(130)가 마련될 수 있다.
저항 구조(130)는 테스트 배선(TL) 상에 마련될 수 있고, 구체적으로 픽셀 회로(110)들에 연결된 신호 배선(SL)과 교차되는 지점과 테스트 배선(TL)의 단부 사이에 마련될 수 있다. 여기서, 테스트 배선(TL)의 단부는 기판(101)의 엣지와 인접하여 정전기가 유입되는 지점으로서, 원장 상태에서는 테스트 패드(TP)와의 연결 지점일 수 있고, 단일 디스플레이 패널(100) 상태에서는 테스트 배선(TL)의 절단면일 수 있다.
테스트 배선(TL)의 단부에서부터 흐르는 고속의ESD 전류가 저항 구조(130)를 만나면서 노드의 전압이 급격히 상승되고 절연 파괴가 발생하면서 해당 구간이 단선(open)될 수 있다.
이러한 절연 파괴가 테스트 배선과 신호 배선이 교차되는 지점에서 발생하면, 신호 배선으로 ESD 전류가 유입되어 회로 손상이 야기될 수 있다. 그러나, 일 실시예에 따르면, 도 10에 도시된 바와 같이 테스트 배선(TL)과 신호 배선(SL)이 교차되는 지점 이전에 저항 구조(130)를 마련함으로써, 정전기가 유입되더라도 ESD 전류가 픽셀 회로(110)에 인가되는 것을 방지할 수 있다.
도 11은 일 실시예에 따른 디스플레이 패널에 마련되는 저항 구조의 예시를 개략적으로 나타낸 평면도이고, 도 12는 일 실시예에 따른 디스플레이 패널에 마련되는 저항 구조의 예시를 개략적으로 나타낸 측단면도이며, 도 13 및 도 14는 일 실시예에 따른 디스플레이 패널에 마련되는 저항 구조를 형성하는 과정을 나타낸 도면이고, 도 15는 일 실시예에 따른 디스플레이 패널에 마련되는 저항 구조의 예시를 구성하는 층들을 나타내기 위한 평면도이다.
도 11을 참조하면, 테스트 배선(TL) 상에 비아(Via: Vertical Interconnect Access, 133) 를 형성하여 테스트 배선(TL)에 유입된 ESD 전류가 전기 전도도가 다른 물질로 흐르도록 경로를 바꿔줌으로써 해당 구간의 특성 임피던스를 증가시킬 수 있다. 여기서, 비아(133)에 의해 바뀐 경로를 구성하는 물질은 테스트 배선(TL)을 구성하는 금속 물질과 비교하여 상대적으로 높은 저항을 갖는 물질이 될 수 있다. 따라서, 변경된 경로 구간을 저항 구간이라 할 수 있다.
도 12를 함께 참조하면, 테스트 배선(TL)이 형성된 테스트 배선층 상에는 절연층(131)이 형성될 수 있고, 절연층(131) 상에는 저항층(132)이 형성될 수 있다.
저항 구간에 해당하는 영역에서는 테스트 배선(TL)이 절단될 수 있고, 테스트 배선(TL)을 흐르는 ESD 전류는 저항 구간에서 비아(133)를 통해 저항층(132)으로 유입된다. 고속의 ESD 전류가 저항층(132)으로 유입되면, 급격한 전압 상승에 의해 해당 구간이 단선될 수 있다.
즉, 테스트 배선(TL)과 신호 배선(SL)이 교차되기 이전에 단선이 되기 때문에, ESD 전류에 의한 픽셀 회로(110)의 손상을 방지할 수 있다.
도 13을 설명하면, 디스플레이 패널(100)의 제조 공정에서, 기판(101) 상에 테스트 배선(TL)을 형성하고, 테스트 배선(TL) 상에 절연층(131)을 형성할 수 있다.
예를 들어, 테스트 배선(TL)은 기판(101) 상에 구리, 구리 합금, 알루미늄, 알루미늄 합금, 몰리브덴 또는 몰리브덴 합금 중 적어도 하나를 포함하는 금속 물질 층을 형성하고, 감광성 물질의 도포, 노광, 현상 등의 과정을 포함하는 포토리소그래피(Photolithography) 공정과 불필요한 부분을 선택적으로 제거하는 식각(Etching) 공정을 거쳐 형성할 수 있다.
절연층(131)은 유기 절연 물질, 또는 무기 절연 물질로 형성될 수 있으며, 유기 절연 물질과 무기 절연 물질을 교번하여 형성할 수도 있다.
저항 구간에 해당하는 영역의 테스트 배선(TL)과 절연층(132)을 절단하고, 절단된 부위의 앞뒤에 절연층(131)을 관통하는 비아(133)를 형성한다.
비아(133)를 형성하기 위해, 절연층(131)을 관통하는 비아홀을 형성하고, 형성된 비아홀의 내벽을 구리와 같은 전도성 물질로 도금한 후 비아홀을 필링 물질로 채워주는 비아 필링(VIA filling)을 수행할 수 있다. 비아(133)를 형성한 후에 절연층(131) 상에 저항층(132)을 형성할 수 있다.
저항층(132)은 디스플레이 패널(100)에 마련된 각종 회로에 저항을 제공할 수 있다. 또한, 저항층(132)은 평탄면을 제공할 수도 있고, 이물 또는 습기가 침투하는 것을 차단할 수도 있다. 예를 들어, 저항층(132)은 폴리 실리콘, 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 물질로 이루어질 수 있다.
비아(133)를 형성하는 것은, 테스트 배선(TL)을 흐르는 ESD 전류의 경로를 저항 구간으로 변경해주기 위한 것이다. 그러나, 원장 상태에서 디스플레이 패널(100)에 대한 테스트를 수행하는 상황에서는 테스트 배선(TL)의 본래 목적에 따라 테스트 배선(TL)을 흐르는 전류가 테스트 패드(TP)에 도달해야 한다.
따라서, 비아(133)는 전류를 테스트 배선(TL)에서 저항 구간으로 안내하는 입구 비아와 전류를 저항 구간에서 다시 테스트 배선(TL)으로 안내하는 출구 비아를 포함할 수 있다. 따라서, 저항 구간의 앞뒤에 각각 적어도 두 개의 비아(133)가 형성될 수 있다.
테스트 배선(TL)을 흐르는 전류는 입구 비아를 통해 저항 구간으로 유입되고, 출구 비아를 통해 다시 테스트 배선(TL)으로 복귀할 수 있다. 테스트 배선(TL)에 흐르는 전류의 방향에 따라 입구 비아와 출구 비아의 위치가 서로 바뀔 수 있다.
다른 예로, 도 14를 참조하면, 기판(101) 상에 테스트 배선(TL)을 형성하고, 절연층(131)을 형성하기 전에 저항 구간에 대응되는 영역의 테스트 배선(TL)을 절단할 수 있다. 절연층(131)을 형성하기 전에 테스트 배선(TL)이 절단되기 때문에, 테스트 배선(TL)을 식각하는 공정 중에 저항 구간에 대응되는 영역도 함께 절단함으로써 공정의 효율을 높일 수 있다. 테스트 배선(TL)의 형성 및 절단이 완료되면, 테스트 배선(TL) 상에 절연층(131)을 형성하고, 저항 구간의 앞뒤에 각각 절연층(131)을 관통하는 비아(133)를 형성한다.
비아(133)가 형성된 절연층(131) 상에 저항층(132)을 형성함으로써, 테스트 배선(TL)을 흐르는 전류가 저항 구간에서 비아(133)를 통해 저항층(132)으로 유입되도록 할 수 있다.
도 12, 13 및 14의 측단면도에는 설명의 편의상 저항 구조(130)를 구성하거나, 저항 구조(130)와 관련된 층만을 도시하였다. 그러나, 이 외에도 기판(101) 상에는 픽셀 회로(110)에 포함되는 트랜지스터(TR1, TR2)를 구현하기 위한 활성층, 게이트 전극, 드레인 전극, 소스 전극 및 이들 사이의 층간 절연층, 버퍼층, 신호 배선 층 등 디스플레이 패널로서의 기능을 수행하기 위해 필요한 다양한 층들이 더 포함되고, 이러한 층들은 저항 구조(130)와 기판(101) 사이에 마련될 수도 있고, 저항 구조(130) 위에 마련될 수도 있다는 것은 통상의 기술자가 자명하게 이해할 수 있다.
한편, 절연층(131) 상에 저항층(132)을 형성한 후, 두 개의 비아(133) 사이에 전류가 흐르는 저항 구간을 형성하기 위해, 도 15에 도시된 바와 같이, 저항층(132)에서 두 개의 비아(133) 사이의 영역을 테스트 배선(TL)에 대응되는 패턴으로 트리밍(trimming)할 수 있다.
도 16은 일 실시예에 따른 디스플레이 패널에 있어서, 원장 상태에서 절단된 디스플레이 패널을 나타낸 측단면도이고, 도 17은 일 실시예에 따른 디스플레이 패널에 있어서, 원장 상태에서 커팅절단된 디스플레이 패널을 나타낸 평면도이다.
전술한 바와 같이, 무기 발광 소자(120)의 실장 전 원장 상태에서 테스트 배선(TL)과 테스트 패드(TP)를 이용하여 디스플레이 패널(100)의 결함을 확인하기 위한 테스트가 수행될 수 있고, 테스트가 완료되면, 커팅 라인(CL)을 따라 모기판(S)을 절단하여 복수의 디스플레이 패널(100)을 획득할 수 있다.
커팅 라인(CL)은 테스트 패드(TP)가 마련된 영역과 픽셀 회로(110)들이 마련된 영역 사이에 형성된다. 즉, 테스트 완료 후 커팅 라인(CL)을 따라 모기판(S)을 절단하면, 도 16 및 도 17에 도시된 바와 같이, 테스트 패드(TP)는 잘려나가고 테스트 배선(TL)의 절단면은 외부 환경에 노출될 수 있다.
디스플레이 패널(100)의 엣지에 위치하게 되는 테스트 배선(TL)의 절단면은 ESD가 발생하기 쉽다. 그러나, 일 실시예에 따른 디스플레이 패널(100)은 테스트 배선(TL)의 절단면과 인접한 위치 또는 테스트 배선(TL)과 신호 배선(SL)이 교차되는 지점과 절단면의 사이에 저항 구조(130)가 마련되기 때문에, 테스트 배선(TL)의 절단면을 통해 정전기가 유입되더라도 ESD 전류가 픽셀 회로(110)까지 인가되지 않는다.
따라서, 원장 상태 이후에 절단된 디스플레이 패널(100)에 무기 발광 소자(120)를 실장하고, 드라이버 IC(200)를 연결하는 등의 후속 공정에서도 테스트 배선(TL)에 발생한 ESD로부터 회로를 보호할 수 있다.
한편, 테스트 배선(TL)은 무기 발광 소자(120)가 실장되기 전 디스플레이 패널(100)의 결함을 확인하기 위한 것으로서, 테스트 완료 이후의 공정이나 디스플레이 패널(100)의 동작에는 영향을 미치지 않기 때문에, 테스트가 완료된 이후에는 테스트 배선(TL)이 단선되거나 파괴되어도 무방하다.
따라서, 테스트 배선(TL)을 이용한 테스트가 완료된 이후에는 테스트 패드(TP)에 ESD 파형과 유사한 고속 및 고전압의 신호를 인가하여 테스트 배선(TL)을 미리 단선시킴으로써, 그 이후의 공정에서 테스트 배선(TL)에 을 흐르는 ESD 전류에 의해 픽셀 회로(110)가 손상되는 것을 미연에 방지하는 것도 가능하다.
전술한 실시예와 같이, 테스트 배선의 단부에 저항 구간을 마련하면, 디스플레이 패널의 제조 공정 또는 디스플레이 모듈의 제조 공정 또는 디스플레이 장치의 제조 공정에서 기판의 엣지를 통해 정전기가 유입되더라도, 해당 저항 구간이 단선되면서 그 뒤에 배치된 픽셀 회로 등에는 영향을 주지 않게 된다.
또한, 저항 구간을 마련하기 위해 별도의 저항 소자 등을 배치하지 않고서도 디스플레이 패널의 기본 구조에 비아를 형성하여 전류의 경로를 바꿔주는 방식을 통해 효율적으로 ESD 보호를 수행할 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내어 설명하는 것이며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위내에서 변경 또는 수정이 가능하다. 전술한 실시예는 본 발명의 기술적 사상을 구현하기 위한 최선의 상태를 설명하는 것이며, 본 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
1: 디스플레이 장치
10: 디스플레이 모듈
100: 디스플레이 패널
110: 픽셀 회로
120: 무기 발광 소자
130: 저항구조
200: 드라이버 IC

Claims (14)

  1. 판;
    상기 기판 상에 마련되고, 복수의 무기 발광 소자를 구동하는 복수의 픽셀 회로;
    상기 기판 상에 마련되고, 상기 기판의 엣지로부터 연장되는 테스트 배선;
    상기 테스트 배선 상에 마련되는 저항층;
    상기 테스트 배선과 상기 저항층 사이에 마련되는 절연층; 및
    상기 테스트 배선 상에 마련되는 저항 구조;를 포함하고,
    상기 저항 구조는,
    상기 절연층을 관통하여 상기 테스트 배선과 상기 저항층을 연결하는 적어도 두 개의 비아(via) 및 상기 적어도 두 개의 비아에 의해 상기 테스트 배선과 연결되는 저항층의 일부를 포함하고,
    상기 테스트 배선에 인가된 전류는,
    상기 적어도 두 개의 비아 중 하나를 통해 상기 저항층에 유입되는 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 저항층은,
    상기 테스트 배선을 구성하는 물질보다 저항이 높은 물질로 구성되는 디스플레이 패널.
  3. 제 2 항에 있어서,
    상기 저항층의 일부는,
    상기 적어도 두 개의 비아 중 하나로부터 유입된 전류가 흐르는 저항 구간을 포함하고,
    상기 저항 구간은,
    상기 저항층에서 상기 적어도 두 개의 비아 사이의 영역을 상기 테스트 배선에 대응하여 트리밍한 구간을 포함하는 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 테스트 배선에 인가된 ESD 전류는,
    상기 적어도 두 개의 비아 중 하나를 통해 상기 테스트 배선에서 상기 저항 구간으로 유입되어 상기 저항 구조를 단선시키는 디스플레이 패널.
  5. 제 2 항에 있어서,
    상기 저항층은,
    폴리 실리콘, 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 중 적어도 하나를 포함하는 디스플레이 패널.
  6. 제2항에 있어서,
    상기 복수의 픽셀 회로에 연결되는 신호 배선;을 더 포함하고,
    상기 저항 구조는,
    상기 테스트 배선과 상기 신호 배선이 교차되는 지점과, 상기 기판의 엣지 사이에 마련되는 디스플레이 패널.
  7. 제 6 항에 있어서,
    상기 테스트 배선은,
    상기 기판의 엣지에 대응되는 절단면을 포함하는 디스플레이 패널.
  8. 기판;
    상기 기판 상에 마련되는 복수의 픽셀 회로;
    상기 기판 상에 마련되고, 상기 복수의 픽셀 회로에 의해 구동되는 복수의 무기 발광 소자;
    상기 기판 상에 마련되고, 상기 기판의 엣지로부터 연장되는 테스트 배선;
    상기 테스트 배선 상에 마련되는 저항층;
    상기 테스트 배선과 상기 저항층 사이에 마련되는 절연층; 및
    상기 테스트 배선 상에 마련되는 저항 구조;를 포함하고,
    상기 저항 구조는,
    상기 절연층을 관통하여 상기 테스트 배선과 상기 저항층을 연결하는 적어도 두 개의 비아(via) 및 상기 적어도 두 개의 비아에 의해 상기 테스트 배선과 연결되는 저항층의 일부를 포함하고,
    상기 테스트 배선에 인가된 전류는,
    상기 적어도 두 개의 비아 중 하나를 통해 상기 저항층에 유입되는 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 저항층은,
    상기 테스트 배선을 구성하는 물질보다 저항이 높은 물질로 구성되는 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 저항층의 일부는,
    상기 적어도 두 개의 비아 중 하나로부터 유입된 전류가 흐르는 저항 구간을 포함하고,
    상기 저항 구간은,
    상기 저항층에서 상기 적어도 두 개의 비아 사이의 영역을 상기 테스트 배선에 대응하여 트리밍한 구간을 포함하는 디스플레이 장치.
  11. 제 10 항에 있어서,
    상기 테스트 배선에 인가된 ESD 전류는,
    상기 적어도 두 개의 비아 중 하나를 통해 상기 테스트 배선에서 상기 저항 구간으로 유입되어 상기 저항 구조를 단선시키는 디스플레이 장치.
  12. 제 9 항에 있어서,
    상기 저항층은,
    폴리 실리콘, 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 중 적어도 하나를 포함하는 디스플레이 장치.
  13. 제9항에 있어서,
    상기 복수의 픽셀 회로에 연결되는 신호 배선;을 더 포함하고,
    상기 저항 구조는,
    상기 테스트 배선과 상기 신호 배선이 교차되는 지점과 상기 기판의 엣지 사이에 마련되는 디스플레이 장치.
  14. 제 13 항에 있어서,
    상기 테스트 배선은,
    상기 기판의 엣지에 대응되는 절단면을 포함하는 디스플레이 장치.
KR1020210175171A 2021-12-08 2021-12-08 디스플레이 패널 및 이를 포함하는 디스플레이 장치 KR20230086496A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210175171A KR20230086496A (ko) 2021-12-08 2021-12-08 디스플레이 패널 및 이를 포함하는 디스플레이 장치
PCT/KR2022/013366 WO2023106568A1 (ko) 2021-12-08 2022-09-06 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US17/942,775 US20230177986A1 (en) 2021-12-08 2022-09-12 Display panel and display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210175171A KR20230086496A (ko) 2021-12-08 2021-12-08 디스플레이 패널 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20230086496A true KR20230086496A (ko) 2023-06-15

Family

ID=86730566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210175171A KR20230086496A (ko) 2021-12-08 2021-12-08 디스플레이 패널 및 이를 포함하는 디스플레이 장치

Country Status (2)

Country Link
KR (1) KR20230086496A (ko)
WO (1) WO2023106568A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3929564B2 (ja) * 1997-10-03 2007-06-13 シャープ株式会社 液晶表示パネル及びその製造方法
KR100656900B1 (ko) * 1999-12-13 2006-12-15 삼성전자주식회사 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법
KR101032439B1 (ko) * 2004-05-31 2011-05-03 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR102389177B1 (ko) * 2017-08-30 2022-04-20 엘지디스플레이 주식회사 표시 장치
KR20210112815A (ko) * 2020-03-06 2021-09-15 삼성전자주식회사 발광 다이오드 모듈 및 발광 다이오드 검사 방법

Also Published As

Publication number Publication date
WO2023106568A1 (ko) 2023-06-15

Similar Documents

Publication Publication Date Title
US11238818B2 (en) Display module including electro-static discharge protection circuit
KR102180807B1 (ko) 디스플레이 모듈
US11107399B2 (en) Organic light-emitting diode display device with pixel array
US10355063B2 (en) Organic light emitting display panel and organic light emitting diode display device including the same
US10839756B2 (en) Micro display device and display integrated circuit having dual chips stacked with each other
KR20210130331A (ko) 표시장치
CN110136651B (zh) 一种阵列基板、oled显示面板和显示装置
CN112669761B (zh) 一种显示面板及其制备方法、显示装置
KR20220120402A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
KR20220103550A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
KR20220072555A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
US11929012B2 (en) Display module and display apparatus having the same
CN115101575B (zh) 显示基板和显示装置
KR20230086496A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
WO2022110015A1 (zh) 显示基板、显示面板、显示装置
KR102638207B1 (ko) 표시장치
KR20220069690A (ko) 디스플레이 모듈, 디스플레이 장치 및 그 제조방법
US20230177986A1 (en) Display panel and display apparatus having the same
KR20220103551A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
KR20220068446A (ko) 디스플레이 모듈, 디스플레이 장치 및 그 제조방법
US20230207764A1 (en) Display device and method for manufacturing same
US20230387144A1 (en) Display module, display apparatus and method for manufacturing same
CN220420581U (zh) 显示装置
US11925080B2 (en) Display device
US20220199655A1 (en) Light emitting display apparatus