KR101032439B1

KR101032439B1 - 박막트랜지스터 어레이 기판 및 그 제조방법

Info

Publication number: KR101032439B1
Application number: KR1020040039198A
Authority: KR
Inventors: 홍순광; 황한욱
Original assignee: 엘지디스플레이 주식회사
Priority date: 2004-05-31
Filing date: 2004-05-31
Publication date: 2011-05-03
Also published as: KR20050114011A

Abstract

본 발명은 부식에 의한 신호라인 등의 불량을 방지할 수 있는 박막트랜지스터 어레이 기판 및 그 제조방법을 제공하는 것이다.

본 발명에 따른 박막트랜지스터 어레이 기판은 기판 상에 실장될 구동 집적회로와 접속되는 제1 신호라인을 검사하기 위한 제1 검사패드와; 상기 구동집적회와 비접속되는 제2 신호라인을 검사하기 위한 제2 검사패드와; 상기 제1 및 제2 검사패드의 적어도 일측단과 신호라인 사이에 위치하며 상기 제1 및 제2 검사패드에 포함된 패드전극보다 이온화경향이 작은 물질로 형성되는 저항층을 구비하는 것을 특징으로 한다.

Description

박막트랜지스터 어레이 기판 및 그 제조방법{Thin Film Transistor Array Substrate And Fabricating Method Thereof}

도 1은 종래 칩 온 글래스형 박막트랜지스터 어레이 기판을 나타내는 회로도이다.

도 2는 종래 검사패드를 가지는 칩 온 글래스형 박막트랜지스터 어레이 기판을 나타내는 회로도이다.

도 3a 및 도 3b는 도 2에 도시된 제2 검사패드를 상세히 나타내는 평면도 및 단면도이다.

도 4는 본 발명에 따른 칩 온 글래스형 박막트랜지스터 어레이 기판을 나타내는 블럭도이다.

도 5는 도 4에 도시된 비표시영역을 상세히 나타내는 회로도이다.

도 6a 및 도 6b는 도 5에 도시된 제2 검사부를 상세히 나타내는 평면도 및 단면도이다.

도 7a 및 도 7b는 도 5에 도시된 우회라인을 나타내는 평면도 및 단면도이다.

도 8a 및 도 8b는 도 5에 도시된 우회라인의 다른 형태를 나타내는 평면도 및 단면도이다.

도 9a 및 도 9b는 도 6a 및 도 6b에 도시된 제1 내지 제3 저항층의 제조방법을 설명하기 위한 평면도 및 단면도이다.

도 10a 및 도 10b는 도 6a 및 도 6b에 도시된 연결콘택홀의 제조방법을 설명하기 위한 평면도 및 단면도이다.

도 11a 및 도 11b는 도 6a 및 도 6b에 도시된 검사패드하부전극의 제조방법을 설명하기 위한 평면도 및 단면도이다.

도 12a 및 도 12b는 도 6a 및 도 6b에 도시된 패드콘택홀 및 검사콘택홀의 제조방법을 설명하기 위한 평면도 및 단면도이다.

도 13a 및 도 13b는 도 6a 및 도 6b에 도시된 패드상부전극 및 검사패드상부전극의 제조방법을 설명하기 위한 평면도 및 단면도이다.

도 14는 도 4에 도시된 비표시영역의 다른형태를 상세히 나타내는 회로도이다.

도 15a 및 도 15b는 도 6a 및 도 6b는 도 5에 도시된 제2 검사부를 상세히 나타내는 평면도 및 단면도이다.

<도면의 주요부분에 대한 설명>

28,128 : 패드영역 32,132 : 박막트랜지스터 어레이 기판

34,134 : 칼라필터 어레이 기판 50,52,150,152 : FPC 패드

54,154 : 입력범프 56,156 : 출력범프

58,158 : 실장영역 60,160 : 신호라인

62,64,162,164 : 검사패드 130 : 액정패널

136,138 : 드라이브 IC 190 : 우회라인

본 발명은 박막트랜지스터 어레이 기판에 관한 것으로, 특히 부식에 의한 신호라인 등의 불량을 방지할 수 있는 박막트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.

액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스형으로 배열된 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동 회로를 구비한다.

액정 표시 패널은 액정셀들이 화소 신호에 따라 광투과율을 조절함으로써 화상을 표시하게 된다.

구동 회로는 액정 표시 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하기 위한 타이밍 제어부와, 액정 표시 패널과 구동 회로들의 구동에 필요한 전원 신호들을 공급하는 전원부를 구비한다.

데이터 드라이버와 게이트 드라이버는 다수개의 집적회로(Integrated Circuit;이하, IC라 함)들로 분리되어 칩 형태로 제작된다. 집적화된 드라이브 IC들 각각은 TCP(Tape Carrier Package) 상에서 오픈된 IC 영역에 실장되거나 COF(Chip On Film) 방식으로 TCP의 베이스 필름 상에 실장되고, TAB(Tape Automated Bonding) 방식으로 액정 표시 패널과 전기적으로 접속된다. 또한 드라이브 IC는 COG(Chip On Glass) 방식으로 액정 표시 패널 상에 직접 실장되기도 한다. 타이밍 제어부와 전원부는 칩 형태로 제작되어 PCB(Printed Circuit Board) 상에 실장된다.

COG 방식으로 액정 표시 패널에 실장되는 드라이브 IC들은 FPC를 통해 PCB에 실장된 타이밍 제어부로부터의 제어 신호들 및 화소 데이터와 전원부로부터의 전원 신호들을 공급받게 된다.

이를 위해, 상부기판(34)에 의해 노출된 하부기판(32) 상에는 도 1에 도시된 바와 같이 FPC와 접속되는 패드영역(28)과, 드라이브 IC가 실장되는 실장영역(58)을 포함한다.

패드영역(28)에는 FPC와 접속됨과 아울러 입력범프(54)에 접속되는 제1 FPC 패드(52)와, FPC와 접속됨과 아울러 게이트라인 및 데이터라인 중 적어도 어느 하나를 포함하는 신호라인(60)에 직접 접속되는 제2 FPC 패드(50)가 형성된다.

제1 FPC 패드(52)는 드라이브 IC 구동에 필요한 전원신호, 제어신호 및 화소데이터 등을 공급받아 입력범프(54)에 공급한다. 제2 FPC 패드(50)는 드라이브 IC를 거치지 않고 전원부로부터의 전원신호 및 타이밍 제어부로부터의 제어신호를 신 호라인(60)에 직접 공급한다.

실장영역(58)에는 드라이브 IC의 입력단자와 접속되는 입력범프(54)와, 드라이브 IC의 출력단자와 접속되는 출력범프(56)가 형성된다.

입력범프(54)는 제1 FPC 패드(52)를 통해 드라이브 IC 동작에 필요한 신호 및 전원을 공급받게 된다. 즉, 입력범프(54)는 타이밍 제어부로부터 제어신호들, 화소데이터 및 전원부로부터의 전원신호를 공급받아 드라이브 IC에 공급한다.

출력범프(56)는 드라이브 IC에서 생성된 게이트라인을 구동하기 위한 게이트제어신호, 데이터라인을 구동하기 위한 데이터제어신호 및 화소신호를 해당 신호라인(60)에 공급한다.

이와 같이, 실장영역(58)과 패드영역(28)이 마련된 하부기판(32)은 제조공정 후에 신호라인들의 쇼트, 오픈과 같은 신호 라인 불량과 TFT의 불량여부 및 액정셀의 불량여부를 검출하기 위하여 검사 과정을 거치게 된다. 이를 위해, 제1 및 제2 FPC 패드(52,50)를 통해 신호라인에 검사신호를 공급하는 경우, 제2 FPC 패드(50)와 직접 접속된 신호라인(60)에는 검사신호가 공급되어 그 신호라인과 TFT 및 액정셀의 불량여부를 검출할 수 있다. 그러나, 제1 FPC 패드들(52)은 제2 FPC 패드(50)와 접속되지 않은 나머지 신호라인과 단선된 구조를 이루고 있어 그 신호라인에는 검사신호가 공급되지 않는다. 이에 따라, FPC 패드와 접속되지 않은 신호라인과, 그 신호라인과 접속된 박막트랜지스터와, 그 박막트랜지스터와 접속된 액정셀의 불량여부를 검출할 수 없다.

이를 해결하기 위해, 도 2에 도시된 액정표시장치는 출력범프(56)와 접속된 제1 검사패드(62)와, 제2 FPC 패드(50)와 접속된 제2 검사패드(64)를 구비한다.

제1 검사패드(62)에는 검사신호가 공급되어 출력범프(56)와 접속된 신호라인, 그 신호라인과 접속된 박막트랜지스터와, 그 박막트랜지스터와 접속된 액정셀 불량여부를 검출한다. 제2 검사패드(64)에는 검사신호가 공급되어 제2 검사패드(64)와 접속된 신호라인, 그 신호라인과 접속된 박막트랜지스터와, 그 박막트랜지스터와 접속된 액정셀 불량여부를 검출한다. 이에 따라, 하부기판(32) 상에 형성된 모든 신호라인, 박막트랜지스터 및 액정셀의 불량여부를 검출할 수 있다.

한편, 제1 및 제2 검사패드(62,64) 중 적어도 어느 하나는 도 3a 및 도 3b에 도시된 바와 같이 하부기판(32) 상에 순차적으로 적층된 게이트절연막(12) 및 층간절연막(26) 상에 형성된 제1 검사하부전극(76)과, 보호막(18)을 관통하여 제1 검사하부전극(76)을 노출시키는 콘택홀(78)과, 그 콘택홀(78)을 통해 제1 검사하부전극(76)과 접속되는 제2 검사하부전극(80)을 구비한다. 여기서, 제1 검사하부전극(76)은 알루미늄(Al), 알루미늄/네오디뮴(Al/Nd) 등의 제1 금속층(82a)과, 제1 금속층(82a) 상에 적층되는 몰리브덴(Mo), 크롬(Cr), 티탄(Ti) 등을 포함하는 제2 금속층(82b)으로 형성된다.

이 제1 검사하부전극(76)의 제2 금속층(182b)과 보호막의 식각조건이 유사해 콘택홀(78) 형성을 위해 보호막(18) 식각시 제2 금속층(82b)이 과식각되어 제1 금속층(82a)이 노출되는 경우가 종종 발생된다. 이 경우, 투명전도성물질로 형성되는 제2 검사하부전극(80)과 제1 검사하부전극(76)의 제1 금속층(82a)이 접촉하게 된다. 이 경우, 제2 검사하부전극(80)에 검사신호를 공급하기 위해 이용되는 오토 프로브 장비 등을 통해 수분 등의 오염물질이 제2 검사하부전극(80)에 유입된다. 제2 검사하부전극(80)에 유입된 수분 등의 오염물질에 의해 제1 검사하부전극의 제1 금속층(82a)과 제2 검사하부전극(80) 간의 전기적인 산화환원반응으로 검사패드(62,64)에 부식이 발생된다. 이 부식현상은 검사패드(62,64)를 타고서 신호라인(60)을 따라 표시영역으로 확산된다. 이 부식현상에 의해 신호라인(60)이 단선되어 라인결함 등의 구동불량이 발생된다. 또한, 검사공정 이후 실장영역(58)에 드라이브 IC가 실장되면 실장영역(58)을 제외한 나머지 영역, 특히 드라이브 IC의 외곽에 위치하는 제2 검사패드(64)는 외부로부터 노출된다. 이 제2 검사패드(64)는 수분 유입 가능성이 높아져 부식현상이 발생될 확률이 높다. 제2 검사패드(64)에 부식이 발생되는 경우 그 부식현상은 전방향으로 진행되므로 신호라인(60)이 단선되어 라인 결함 등의 구동불량이 발생되는 문제점이 있다.

따라서, 본 발명의 목적은 부식에 의한 신호라인 등의 불량을 방지할 수 있는 박막트랜지스터 어레이 기판 및 그 제조방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 박막트랜지스터 어레이 기판은 기판 상에 실장될 구동 집적회로와 접속되는 제1 신호라인을 검사하기 위한 제1 검사패드와; 상기 구동 집적회로와 비접속되는 제2 신호라인을 검사하기 위한 제2 검사패드와; 상기 제1 및 제2 검사패드의 적어도 일측단과 신호라인 사이에 위치하며 상기 제1 및 제2 검사패드에 포함된 패드전극보다 이온화경향이 작은 물질로 형성되는 저항층을 구비하는 것을 특징으로 한다.

상기 제1 및 제2 검사패드 중 적어도 어느 하나는 상기 기판 상에 형성된 적어도 한 층의 제1 절연막 상에 형성되는 검사패드하부전극과; 상기 검사패드 하부전극을 노출시키는 콘택홀을 가지는 적어도 한 층의 제2 절연막과; 상기 제2 절연막 상에 상기 콘택홀을 통해 상기 검사패드하부전극과 접속되는 검사패드상부전극을 포함하는 것을 특징으로 한다.

상기 저항층은 상기 검사패드하부전극보다 이온화경향이 작은 물질로 형성되는 것을 특징으로 한다.

상기 저항층은 상기 검사패드하부전극 및 신호라인과 접속되며 상기 기판 상에 형성되는 불순물 이온이 주입된 액티브층인 것을 특징으로 한다.

상기 박막트랜지스터 어레이 기판은 상기 구동 집적회로에 전원신호, 제어신호 및 화소데이터를 공급하기 위한 타이밍제어부 및 전원부가 실장된 가요성 인쇄 회로와 접속되며 상기 구동 집적회로와 접속되는 제1 입력패드와; 상기 가요성 인쇄회로와 접속되며 상기 제2 신호라인과 접속되는 제2 입력패드를 추가로 구비하는 것을 특징으로 한다.

상기 저항층은 상기 제1 검사패드의 일측단과 제1 신호라인 사이에 위치하는 제1 저항층과; 상기 제2 검사패드의 일측단과 제2 신호라인 사이에 위치하는 제2 저항층을 구비하는 것을 특징으로 한다.

상기 저항층은 상기 제2 검사패드의 타측단과 상기 제2 입력패드와 접속되는 제3 저항층을 추가로 구비하는 것을 특징으로 한다.

상기 박막트랜지스터 어레이 기판은 상기 제2 및 제3 저항과 접속되며 상기 제2 검사패드를 우회하도록 형성된 우회라인을 추가로 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위하여, 본 발명에 따른 박막트랜지스터 어레이 기판의 제조방법은 기판 상에 실장될 구동 집적회로와 접속되는 제1 신호라인을 검사하기 위한 제1 검사패드를 형성하는 단계와; 상기 구동 집적회로와 비접속되는 제2 신호라인을 검사하기 위한 제2 검사패드를 형성하는 단계와; 상기 제1 및 제2 검사패드의 적어도 일측단과 신호라인 사이에 상기 제1 및 제2 검사패드에 포함된 패드전극보다 이온화경향이 작은 물질로 저항층을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 저항층은 상기 기판 상에 형성되는 불순물 이온이 주입된 액티브층으로 형성되는 것을 특징으로 한다.

상기 저항층을 형성하는 단계는 상기 제1 검사패드의 일측단과 제1 신호라인 사이에 위치하는 제1 저항층을 형성하는 단계와; 상기 제2 검사패드의 일측단과 제2 신호라인 사이에 위치하는 제2 저항층을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 저항층을 형성하는 단계는 상기 제2 검사패드의 타측단과 접속되는 제3 저항층을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.

상기 박막트랜지스터 어레이 기판의 제조방법은 상기 제2 및 제3 저항과 접속되며 상기 제2 검사패드를 우회하는 우회라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 4 내지 도 15b를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 4는 본 발명에 따른 COG형 액정표시장치를 나타내는 평면도이다.

도 4를 참조하면, 본 발명에 따른 COG형 액정표시장치는 액정셀 매트릭스를 갖는 액정패널(130)과, 액정패널(130)의 게이트라인들(GL)을 구동하기 위한 게이트 드라이브 IC(138)와, 액정패널(130)의 데이터라인들(DL)을 구동하기 위한 데이터 드라이브 IC(136)를 구비한다.

게이트 드라이브 IC들(138)은 FPC를 통해 PCB 상의 타이밍 제어부 및 전원부로부터 게이트 제어신호 및 전원신호를 공급받게 된다.

데이터 드라이브 IC들(136)은 FPC를 통해 PCB 상의 타이밍 제어부 및 전원부로부터 데이터 제어 신호, 화소 데이터, 그리고 전원 신호들을 공급받게 된다.

액정 표시 패널(130)은 박막 트랜지스터 어레이 기판(132)과, 칼러 필터 어레이 기판(134)이 액정을 사이에 두고 접합되어 형성된다.

박막 트랜지스터 어레이 기판(132)은 칼러 필터 어레이 기판(134)과 중첩되는 표시영역과, 칼러 필터 어레이 기판(134)과 비중첩되는 비표시영역으로 구분된 다.

표시영역의 박막트랜지스터 어레이 기판(132)은 하부 기판(101) 상에 교차되게 형성된 게이트 라인(GL) 및 데이터 라인(DL)과, 그 교차부마다 형성된 박막 트랜지스터(TFT)와, 그 교차 구조로 마련된 화소영역에 형성된 화소 전극을 구비한다.

비표시영역의 박막트랜지스터 어레이 기판(132)의 하부기판은 도 5에 도시된 바와 같이 FPC와 접속되는 패드영역(128)과, 드라이브 IC가 실장되는 실장영역(158)을 포함한다.

패드영역(128)에는 FPC와 접속됨과 아울러 입력범프(154)에 접속되는 제1 FPC 패드(152)와, FPC와 접속됨과 아울러 게이트라인 및 데이터라인 중 적어도 어느 하나를 포함하는 신호라인(160)에 직접 접속되는 제2 FPC 패드(150)와, 검사신호가 공급되며 제2 FPC 패드(150)와 신호라인(160) 사이에 위치하는 제2 검사부(198)가 형성된다.

제1 FPC 패드(152)는 드라이브 IC 구동에 필요한 전원신호, 제어신호 및 화소데이터 등을 공급받아 입력범프(154)에 공급한다. 제2 FPC 패드(150)는 드라이브 IC를 거치지 않고 전원부로부터의 전원신호 및 타이밍 제어부로부터의 제어신호를 신호라인(160)에 공급한다. 이러한 제1 및 제2 FPC 패드(152,150) 중 적어도 어느 하나는 도 6a 및 도 6b에 도시된 바와 같이 층간절연막(126) 상에 형성된 패드하부전극(170)과, 보호막(118)을 관통하여 패드하부전극(170)을 노출시키는 패드콘택홀(172)과, 그 패드콘택홀(172)을 통해 패드하부전극(170)과 접속되는 패드상 부전극(174)을 구비한다.

실장영역(158)에는 드라이브 IC의 입력단자와 접속되는 입력범프(154)와, 드라이브 IC의 출력단자와 접속되는 출력범프(156)와, 검사신호가 공급되며 출력범프(156)와 접속되는 제1 검사부(196)가 형성된다.

입력범프(154)는 제1 FPC 패드(152)를 통해 드라이브 IC 동작에 필요한 신호 및 전원을 공급받게 된다. 즉, 입력범프(154)는 타이밍 제어부로부터 제어신호들, 화소데이터 및 전원부로부터의 전원신호를 공급받아 드라이브 IC에 공급한다.

출력범프(156)는 드라이브 IC에서 생성된 게이트라인을 구동하기 위한 게이트제어신호, 데이터라인을 구동하기 위한 데이터제어신호 및 화소신호를 해당 신호라인(160)에 공급한다.

검사부는 드라이브 IC에서 생성된 구동신호가 인가되는 신호라인(160)을 검사하는 제1 검사부(196)와, 드라이브 IC를 거치지 않고 직접 구동신호가 인가되는 신호라인(160)을 검사하는 제2 검사부(198)를 포함한다.

제1 검사부(196)는 실장영역(158)에 위치하는 제1 검사패드(162)와, 그 제1 검사패드(162)와 출력범프(156) 사이에 위치하는 제1 저항(R1)을 구비한다.

제1 검사패드(162)는 드라이브 IC을 통해 구동신호가 인가되는 신호라인(160)과 접속되는 검사패드하부전극과, 그 검사패드하부전극과 접속되며 검사신호가 공급되는 검사패드상부전극을 구비한다. 이 제1 검사패드(162)는 검사패드상부전극을 통해 공급되는 검사신호를 드라이브 IC을 통해 구동신호가 인가되는 신호라인(160)에 공급한다.

제1 저항(R1)은 외부로부터 유입된 수분에 의해 제1 검사패드(162)부터 시작되는 부식현상의 확산을 방지한다. 이를 위해, 제1 저항(R1)은 제1 검사패드의 검사패드하부전극 및 검사패드상부전극 중 적어도 어느 하나보다 이온화경향이 작은 물질로 형성된다. 즉, 검사패드에서 확산되는 부식현상은 검사패드보다 이온화경향이 작은 제1 저항(R1)에 의해 멈추게 된다. 또한, 제1 저항(Ra)은 제1 검사패드(162)에 고전압의 정전기가 유입되는 경우, 고전압의 정전기를 전압강하시킨다. 이 제1 저항(Ra)은 입력범프(154)와 오프된 상태이므로 검사공정 후 드라이브 IC가 실장되는 경우 제1 저항(Ra)에 의해 드라이브 IC의 입력신호 및 출력신호가 변동되지 않는다.

제2 검사부(198)는 실장영역(158)을 제외한 영역에 위치하는 제2 검사패드(164)와, 그 제2 검사패드(164)의 입력단에 위치하는 제2 저항(R2)과, 제2 검사패드(164)의 출력단에 위치하는 제3 저항(R3)과, 제2 저항(R2)의 입력단과 제3 저항(R3)의 출력단 사이에 제2 검사패드(164)를 우회하도록 형성된 우회라인(190)을 구비한다.

제2 검사패드(164)는 도 6a 및 도 6b에 도시된 바와 같이 제2 FPC 패드(150)를 통해 구동신호가 인가되는 신호라인(160)과 접속되는 검사패드하부전극(176)과, 보호막(118)을 관통하여 그 검사패드하부전극(176)을 노출시키는 검사콘택홀(178)과, 검사콘택홀(178)을 통해 검사패드하부전극(176)과 접속되는 검사패드상부전극(180)을 구비한다. 이 제2 검사패드(164)는 검사패드상부전극(180)을 통해 공급되는 검사신호를 직접 신호라인(160)에 공급한다.

제2 저항(R2)은 외부로부터 유입된 수분에 의해 제2 FPC 패드(150)로부터 시작되는 부식현상의 확산을 방지하고, 제3 저항(R3)은 외부로부터 유입된 수분에 의해 제2 검사패드(164)로부터 시작되는 부식현상의 확산을 방지한다. 또한, 제2 및 제3 저항(R3) 각각은 제2 FPC 패드(150)와 제2 검사패드(164)에 고전압의 정전기가 유입되는 경우, 고전압의 정전기를 전압강하시킨다.

이러한 제2 및 제3 저항(R2,R3)은 검사패드하부전극(176) 및 검사패드상부전극(180) 중 적어도 어느 하나보다 이온화경향이 작은 물질로 형성된다. 즉, 제2 FPC 패드(150) 및 제2 검사패드(164) 중 적어도 어느 하나에서 확산되는 부식현상은 검사패드보다 이온화경향이 작은 제2 및 제3 저항(R2,R3)에 의해 멈추게 된다. 이 제2 및 제3 저항(R2,R3)는 공정을 단순화하기 위해 박막트랜지스터의 액티브층과 동시에 형성되는 도 6a 및 도 6b에 도시된 불순물이온이 도핑된 액티브층(194,104)이 이용된다. 제2 저항(R2)의 액티브층(194)은 게이트절연막(112) 및 층간절연막(126)을 관통하는 제1 및 제2 연결콘택홀(102,192)을 통해 노출되어 제2 FPC 패드(150)의 패드하부전극(172) 및 제2 검사패드(164)의 검사패드하부전극(176)과 접속된다. 제3 저항(R3)의 액티브층(104)은 게이트절연막(112) 및 층간절연막(126)을 관통하는 제3 및 제4 연결콘택홀(106,108)을 통해 노출되어 제2 검사패드(164)의 검사패드하부전극(176) 및 신호라인(160)과 접속된다.

우회라인(190)은 부식에 의해 제2 검사패드(164)의 특정부분이 단선된 경우 검사공정시 제2 FPC 패드(150)를 통해 검사신호가 인가되고, 검사공정 이후 정상동작시 제2 FPC 패드(150)를 통해 구동신호가 공급된다.

이러한 우회라인(190)은 도 6 내지 도 8에 도시된 바와 같이 여러 형태로 형성된다.

도 6a 및 도 6b에 도시된 우회라인(190)은 신호라인(160)과 동일한 금속으로 동일평면 상에 형성된다. 그 우회라인(190)은 2 FPC 패드(150)와 제2 저항(R2)을 연결하는 연결라인과 직접 접속된다.

도 7a 및 도 7b에 도시된 우회라인(190)은 제2 검사패드(164)의 검사패드상부전극(180)과 동일한 금속으로 동일 평면 상에 형성된다. 그 우회라인(190)은 제2 FPC 패드(150)와 제2 저항(R2)을 연결하는 연결라인을 노출시키고 신호라인(160)을 노출시키는 제5 연결콘택홀(120)을 통해 이들과 접속된다.

도 8a 및 도 8b에 도시된 우회라인(190)은 표시영역에 위치하는 게이트라인(GL)과 동일한 금속으로 동일 평면 상에 형성된다. 그 우회라인(190)은 제2 FPC 패드(150)와 제2 저항(R2)을 연결하는 연결라인을 노출시키고 신호라인(160)을 노출시키는 제6 연결콘택홀(122)을 통해 이들과 접속된다.

이와 같이, 본 발명의 제1 실시 예에 따른 박막트랜지스터 어레이 기판은 검사패드의 적어도 일측에 액티브층으로 형성되는 저항을 구비한다. 이 액티브층으로 형성된 저항에 의해 부식현상의 확산을 방지함과 아울러 정전기의 피크치를 낮춰 정전기에 의한 손상을 줄일 수 있다. 또한, 본 발명의 제1 실시 예에 따른 박막트랜지스터 어레이 기판은 검사패드를 우회하도록 형성된 우회라인을 구비한다. 이 우회라인은 부식현상에 의해 검사패드가 단선되는 경우 우회라인을 통해 검사신호 및 구동신호 중 적어도 어느 하나가 공급되어 검사공정 및 구동이 가능해진다.

도 9a 내지 도 13b는 도 6a 및 도 6b에 도시된 박막트랜지스터 어레이 기판의 제조방법을 나타내는 평면도 및 단면도이다.

먼저, 기판(101) 상에 아몰퍼스 실리콘이 증착된 후, 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 된다. 그리고, 폴리 실리콘막이 포토리소그래피공정과 식각공정에 의해 패터닝되어 도 9a 및 도 9b에 도시된 바와 같이 제1 저항(R1)으로 이용되는 액티브층, 제2 저항(R2)으로 이용되는 액티브층(194), 제3 저항(R3)으로 이용되는 액티브층(104) 및 표시영역의 박막트랜지스터의 액티브층이 형성된다.

이 액티브층(194,104)이 형성된 기판(101) 위에 게이트 절연막(112)을 전면 증착되고, 그 위에 게이트 금속층이 증착된다. 그리고, 게이트 금속층이 패터닝됨으로써 표시영역의 게이트라인(GL) 및 박막트랜지스터의 게이트 전극을 포함하는 게이트 패턴들이 형성된다.

이 게이트패턴과 별도의 포토레지스트패턴을 마스크로 제1 저항(R1)으로 이용되는 액티브층, 제2 저항(R2)으로 이용되는 액티브층(194), 제3 저항(R3)으로 이용되는 액티브층(104) 및 표시영역의 박막트랜지스터의 액티브층에 불순물이온이 주입된다. 이에 따라, 박막트랜지스터의 액티브층은 불순물이온이 주입되지 않은 채널영역, 불순물이온이 주입되며 채널영역을 사이에 두고 마주보는 소스영역 및 드레인영역을 포함한다.

이어서, 게이트 절연막(112) 상에 층간 절연막(126)이 전면 증착되고 패터닝되어 도 10a 및 도 10b에 도시된 바와 같이 층간 절연막(126)과 게이트 절연막 (112)을 관통하는 제1 내지 제4 연결콘택홀(102,192,106,108)이 형성된다.

그 다음, 제1 내지 제4 콘택홀(102,192,106,108)이 형성된 층간절연막(126) 상에 소스/드레인 금속층이 증착되고 패터닝되어 도 11a 및 도 11b에 도시된 바와 같이 표시영역의 데이터 라인(DL), 박막트랜지스터의 소스 전극 및 드레인 전극, 패드하부전극(170), 제1 검사패드하부전극, 제2 검사패드하부전극(176) 및 우회라인(190)을 포함하는 소스/드레인 패턴들이 형성된다.

이러한 소스/드레인 패턴들이 형성된 층간 절연막(126) 위에 보호막(118)이 전면 증착되고 패터닝되어 도 12a 및 도 12b에 도시된 바와 같이 드레인콘택홀, 패드콘택홀(172), 검사콘택홀(178)이 형성된다. 드레인컨택홀을 통해 박막트랜지스터들의 드레인 전극이 노출되며, 패드콘택홀(172)을 통해 FPC 패드의 패드하부전극(170)이 노출되며, 검사콘택홀(178)을 통해 검사패드하부전극(176)이 노출된다.

그리고, 보호막(118) 위에 투명도전물질이 증착되고 패터닝되어 도 13a 및 도 13b에 도시된 바와 같이 박막트랜지스터의 드레인전극과 접속되는 화소전극이 형성되고, FPC 패드의 패드하부전극(170)과 접속되는 패드상부전극(174)이 형성되고, 검사패드하부전극(176)과 접속되는 검사패드상부전극(180)이 형성된다.

도 14는 본 발명의 제2 실시 예에 따른 박막트랜지스터 어레이 기판을 나타내는 회로도이다.

도 14를 참조하면, 본 발명의 제2 실시 예에 따른 비표시영역의 박막트랜지스터 어레이 기판(132)은 도 5에 도시된 박막트랜지스터 어레이 기판을 비교하여 제2 검사부를 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요 소에 대한 상세한 설명은 생략하기로 한다.

제2 검사부(198)는 드라이브 IC를 거치지 않고 직접 구동신호가 인가되는 신호라인(160)을 검사한다. 이러한 제2 검사부(198)는 실장영역(158)을 제외한 영역에 위치하는 제2 검사패드(164)와, 그 제2 검사패드(164)와 신호라인(160) 사이에 위치하는 제2 저항(R2)을 구비한다.

제2 검사패드(164)는 도 14a 및 도 14b에 도시된 바와 같이 제2 FPC 패드(150)를 통해 구동신호가 인가되는 신호라인(160)과 접속되는 검사패드하부전극(176)과, 보호막(118)을 관통하여 그 검사패드하부전극(176)을 노출시키는 검사콘택홀(178)과, 검사콘택홀(178)을 통해 검사패드하부전극(176)과 접속되는 검사패드상부전극(180)을 구비한다. 이 제2 검사패드(164)는 검사패드상부전극(180)을 통해 공급되는 검사신호를 직접 신호라인(160)에 공급한다.

제2 저항(R2)은 외부로부터 유입된 수분에 의해 제2 검사 패드(14)로부터 시작되는 부식현상의 확산을 방지한다. 또한, 제2 저항(R2)은 제2 검사패드(164)에 고전압의 정전기가 유입되는 경우, 고전압의 정전기를 전압강하시킨다.

이러한 제2 저항(R2)은 도 15a 및 도 15b에 도시된 바와 같이 불순물이온이 도핑된 액티브층(194)이 이용된다. 제2 저항(R2)의 액티브층(194)은 게이트절연막(112) 및 층간절연막(126)을 관통하는 제1 및 제2 연결콘택홀(102,192)을 통해 노출되어 제2 검사패드(164)의 검사패드하부전극(176)과 접속된다.

이와 같이, 본 발명의 제2 실시 예에 따른 박막트랜지스터 어레이 기판은 검사패드의 적어도 일측에 불순물 이온이 주입된 액티브층으로 형성되는 저항을 구비 한다. 이 액티브층으로 형성된 저항에 의해 부식현상의 확산을 방지함과 아울러 정전기의 피크치를 낮춰 정전기에 의한 손상을 줄일 수 있다. 또한, 본 발명의 제2 실시 예에 따른 박막트랜지스터 어레이 기판은 제1 및 제2 검사패드를 통해 검사신호가 공급되고, 검사공정 후 제1 및 제2 FPC 패드를 통해 구동신호가 공급된다.

상술한 바와 같이, 본 발명에 따른 박막트랜지스터 어레이 기판은 검사패드의 적어도 일측에 불순물 이온이 주입된 액티브층으로 형성되는 저항을 구비한다. 이 액티브층으로 형성된 저항에 의해 부식현상의 확산을 방지함과 아울러 정전기의 피크치를 낮춰 정전기에 의한 손상을 줄일 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

기판 상에 실장될 구동 집적회로와 접속되는 제1 신호라인을 검사하기 위한 제1 검사패드와;

상기 구동 집적회로와 비접속되어 바이패스되는 제2 신호라인을 검사하기 위한 제2 검사패드와;

상기 제1 및 제2 검사패드의 적어도 일측단과 신호라인 사이에 위치하며 상기 제1 및 제2 검사패드에 포함된 패드전극보다 이온화경향이 작은 물질로 형성되는 저항층을 구비하는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
제 1 항에 있어서,

상기 제1 및 제2 검사패드 중 적어도 어느 하나는

상기 기판 상에 형성된 적어도 한 층의 제1 절연막 상에 형성되는 검사패드하부전극과;

상기 검사패드 하부전극을 노출시키는 콘택홀을 가지는 적어도 한 층의 제2 절연막과;

상기 제2 절연막 상에 상기 콘택홀을 통해 상기 검사패드하부전극과 접속되는 검사패드상부전극을 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
제 2 항에 있어서,

상기 저항층은 상기 검사패드하부전극보다 이온화경향이 작은 물질로 형성되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
제 3 항에 있어서,

상기 저항층은 상기 검사패드하부전극 및 신호라인과 접속되며 상기 기판 상에 형성되는 불순물 이온이 주입된 액티브층인 것을 특징으로 하는 박막트랜지스터 어레이 기판.
제 1 항에 있어서,

상기 구동 집적회로에 전원신호, 제어신호 및 화소데이터를 공급하기 위한 타이밍제어부 및 전원부가 실장된 가요성 인쇄 회로와 접속되며 상기 구동 집적회로와 접속되는 제1 입력패드와;

상기 가요성 인쇄회로와 접속되며 상기 제2 신호라인과 접속되는 제2 입력패드를 추가로 구비하는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
제 5 항에 있어서,

상기 저항층은

상기 제1 검사패드의 일측단과 제1 신호라인 사이에 위치하는 제1 저항층과;

상기 제2 검사패드의 일측단과 제2 신호라인 사이에 위치하는 제2 저항층을 구비하는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
제 6 항에 있어서,

상기 저항층은

상기 제2 검사패드의 타측단과 상기 제2 입력패드와 접속되는 제3 저항층을 추가로 구비하는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
제 7 항에 있어서,

상기 제2 및 제3 저항과 접속되며 상기 제2 검사패드를 우회하도록 형성된 우회라인을 추가로 구비하는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
기판 상에 실장될 구동 집적회로와 접속되는 제1 신호라인을 검사하기 위한 제1 검사패드를 형성하는 단계와;

상기 구동 집적회로와 비접속되어 바이패스되는 제2 신호라인을 검사하기 위한 제2 검사패드를 형성하는 단계와;

상기 제1 및 제2 검사패드의 적어도 일측단과 신호라인 사이에 상기 제1 및 제2 검사패드에 포함된 패드전극보다 이온화경향이 작은 물질로 저항층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
제 9 항에 있어서,

상기 저항층은 상기 기판 상에 형성되는 불순물 이온이 주입된 액티브층으로 형성되는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
제 9 항에 있어서,

상기 저항층을 형성하는 단계는

상기 제1 검사패드의 일측단과 제1 신호라인 사이에 위치하는 제1 저항층을 형성하는 단계와;

상기 제2 검사패드의 일측단과 제2 신호라인 사이에 위치하는 제2 저항층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
제 11 항에 있어서,

상기 저항층을 형성하는 단계는

상기 제2 검사패드의 타측단과 접속되는 제3 저항층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
제 12 항에 있어서,

상기 제2 및 제3 저항과 접속되며 상기 제2 검사패드를 우회하는 우회라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.