JPH10282518A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 信号線間のショート検査等に支障を与えるこ
となく、第１および第２共通線の配向膜ラビングによる
静電気の蓄電による弊害を除去する。 【解決手段】 液晶を介して互いに対向配置される透明
基板のうちの一方の透明基板の液晶側の面に、ｘ方向に
延在しｙ方向に並設されるゲート信号線とこれらゲート
信号線に絶縁されｙ方向に延在しｘ方向に並設されるド
レイン信号線とで囲まれる各領域を画素領域とし、これ
ら画素領域に、前記ゲート信号線からのゲート信号の供
給によってオンされる薄膜トランジスタと、この薄膜ト
ランジスタのオンによって前記ドレイン信号線からの映
像信号が供給される画素電極とを備えるものであって、
各画素領域で構成される表示領域の外側に、各ゲート信
号線にそれぞれ非線形素子を介して共通接続される静電
保護用の第１共通線と、各ドレイン信号線にそれぞれ非
線形素子を介して共通接続される静電保護用の第２共通
線とを備える液晶表示装置において、前記第１共通線と
第２共通線とは高抵抗を介して互いに接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に係
り、いわゆるアクティブ・マトリックス型と称される液
晶表示装置に関する。

【０００２】

【従来の技術】アクティブ・マトリックス型の液晶表示
装置は、液晶を介して互いに対向配置される透明基板の
うちの一方の透明基板の液晶側の面に、ｘ方向に延在し
ｙ方向に並設されるゲート信号線とこれらゲート信号線
に絶縁されｙ方向に延在しｘ方向に並設されるドレイン
信号線とで囲まれる各領域を画素領域とし、これら画素
領域に、前記ゲート信号線からのゲート信号の供給によ
ってオンされる薄膜トランジスタと、この薄膜トランジ
スタのオンによって前記ドレイン信号線からの映像信号
が供給される画素電極とを備えて構成されている。

【０００３】そして、このような構成において、各画素
領域で構成される表示領域の外側に、各ゲート信号線に
それぞれ非線形素子を介して共通接続される静電保護用
の第１共通線と、各ドレイン信号線にそれぞれ非線形素
子を介して共通接続される静電保護用の第２共通線とを
備えた構成として、前記薄膜トランジスタの静電気によ
るしきい電圧の変化等を防止した液晶表示装置も知られ
るに到っている。

【０００４】静電気が何らかの原因でゲート信号線ある
いはドレイン信号線に侵入しても、その静電気を前記共
通線によって分散させることができ、これにより薄膜ト
ランジスタを保護できるからである。

【０００５】なお、このような構成からなる液晶表示装
置は、他の種類の液晶表示装置と同様に、前記信号線、
薄膜トランジスタ、共通線等を覆って配向膜が形成さ
れ、この配向膜に直接に接触する液晶の分子の配向を規
制するようになっている。

【０００６】そして、この配向膜はたとえばフォトレジ
スト膜の表面をラビングして構成するようになってい
る。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うな液晶表示装置において、その製造の段階で配向膜の
形成の際のラビングによって、第１共通線および第２共
通線に静電気が蓄電され、しかも、その原因は今だ明確
化されていないが、必ずそれらの間に電位差が生じて蓄
電されてしまうことが確かめられた。

【０００８】そして、この状態のままにして長時間を経
た際には、薄膜トランジスタのしきい電圧が変化し、こ
れが原因で画質の不良をもたらしてしまうという不都合
が生じた。

【０００９】この弊害を除去するためには、第１共通線
および第２共通線を互いに接続させて、それらの間に電
位差が生じないようにすればよいことになるが、このよ
うにした場合、ゲート信号線とドレイン信号線との間の
ショート検査ができなくなってしまうという問題が残存
されることになる。

【００１０】本発明は、このような事情に基づいてなさ
れたものであり、その目的は、信号線間のショート検査
等に支障を与えることなく、第１および第２共通線の配
向膜ラビングによる静電気の蓄電による弊害を除去する
ことができる液晶表示装置を提供することにある。

【００１１】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、基本的には、液晶を介して互いに
対向配置される透明基板のうちの一方の透明基板の液晶
側の面に、ｘ方向に延在しｙ方向に並設されるゲート信
号線とこれらゲート信号線に絶縁されｙ方向に延在しｘ
方向に並設されるドレイン信号線とで囲まれる各領域を
画素領域とし、これら画素領域に、前記ゲート信号線か
らのゲート信号の供給によってオンされる薄膜トランジ
スタと、この薄膜トランジスタのオンによって前記ドレ
イン信号線からの映像信号が供給される画素電極とを備
えるものであって、各画素領域で構成される表示領域の
外側に、各ゲート信号線にそれぞれ非線形素子を介して
共通接続される静電保護用の第１共通線と、各ドレイン
信号線にそれぞれ非線形素子を介して共通接続される静
電保護用の第２共通線とを備える液晶表示装置におい
て、前記第１共通線と第２共通線とは高抵抗を介して互
いに接続されていることを特徴とするものである。

【００１２】このように構成された液晶表示装置は、ま
ず、ゲート信号線とドレイン信号線との間に所定の電圧
を印加してその間に流れる電流を検出するすることによ
って各信号線間のショートを検査する場合に全く支障の
ない構成となる。

【００１３】すなわち、各信号線間にショートが生じて
いる場合には、このショートの部分を通して電流が流れ
ることから、その電流値が大きく検出されるが、各信号
線間にショートが生じていない場合には、前記高抵抗の
部分を通して電流が流れることから、その電流値が小さ
く検出されるようになる。

【００１４】このことから、上述した各場合における電
流値を経験則によって認識できていれば、ゲート信号線
とドレイン信号線との間にショートが生じているか否か
の検査が容易にできるようになる。

【００１５】そして、配向膜のラビングによって第１お
よび第２共通線に電位差を有して静電気が蓄電されて
も、前記高抵抗を介して電流が流れるためにそれらはあ
る時定数でやがて同電位となってしまう。

【００１６】したがって、薄膜トランジスタのしきい電
圧が変化することはなく、高画質を維持できるようにな
る。

【００１７】

【発明の実施の形態】以下、本発明による液晶表示装置
の一実施例を図面を用いて説明する。

【００１８】全体の構成 まず、図１は、液晶を介して互いに対向配置される一対
の透明ガラス基板のうち一方の透明ガラス基板１、いわ
ゆるＴＦＴ基板と称される透明ガラス基板１の液晶側の
面の構成を示す平面図である。なお、このＴＦＴ基板と
対向配置される他の透明ガラス基板は図示していない
が、図中一点鎖線の個所を外輪郭として対向配置され、
その液晶側の面には各画素に共通な共通電極（透明電
極）が形成されているとともに、カラー表示の場合には
対応する画素毎にカラーフィルタが形成されている。

【００１９】同図において、この透明ガラス基板１は、
その製造工程において、規定よりも若干大きめのものが
用意され、加工がなされた時点で図中ＣＵＴＬＮの部分
でカッテングされてその周辺部が排除されるようになっ
ている。このような部分を予め設けているのは、後に詳
述するように、この部分に検査用端子３、５Ａ、５Ｂを
形成するためである。

【００２０】このような透明ガラス基板１の面には、図
中ｘ方向に延在しｙ方向に並設された走査信号線（ゲー
ト信号線）２が形成されている。これら各走査信号線２
のそれぞれの一端（図中右側）には、図中ＣＵＴＬＮの
内側に近接されてその端子部２Ａが備えられている。こ
れら各端子部２Ａは、走査信号を供給するためのたとえ
ば外付けの駆動回路に接続される端子部となるものであ
る。

【００２１】また、各走査信号線２のそれぞれの他端
（図中左側）には、図中ＣＵＴＬＮの外側に延在され透
明ガラス基板の周辺に形成された第１検査用端子３に接
続されている。

【００２２】また、これら各走査信号線２と絶縁されて
図中ｙ方向に延在しｘ方向に並設された映像信号線４が
形成されている。

【００２３】そして、これら各映像信号線４のそれぞれ
の一端には、図中ＣＵＴＬＮの内側に近接されてその端
子部４Ａが備えられている。この場合、たとえば奇数番
目の映像信号線４の該端子部４Ａは図中上側に配置さ
れ、偶数番目の映像信号４線の該端子部４Ａは図中下側
に配置されるように構成されている。隣接する端子部４
Ａの間が狭くなってしまうのを回避するためである。こ
れら各端子部４Ａは、映像信号を供給するためのたとえ
ば外付けの駆動回路に接続される端子部となるものであ
る。

【００２４】また、奇数番目の映像信号線４のそれぞれ
の他端（図中下側）には、図中ＣＵＴＬＮの外側に延在
され透明ガラス基板１の周辺に形成された第２検査用端
子５Ａに接続され、偶数番目の映像信号線４のそれぞれ
の他端（図中上側）には、図中ＣＵＴＬＮの外側に延在
され透明ガラス基板１の周辺に形成された第２検査用端
子５Ｂに接続されている。

【００２５】各走査信号線２と各映像信号線４によって
囲まれた領域のそれぞれは画素領域を構成し、これら各
画素領域（１，１）、（１，２）、…、（２，１）、
（２，２）、…、（ｍ，ｎ）の集合によって表示部を構
成するようになっている。

【００２６】各画素領域には、図２に示すように、一方
の側の走査信号線２からの走査信号の供給によってオン
される薄膜トランジスタＴＦＴを備え、このオンされた
薄膜トランジスタＴＦＴを介して映像信号線４からの映
像信号が供給される透明の画素電極１２が形成されてい
る。

【００２７】また、この画素電極１２と他方の側の走査
信号線２との間には付加容量素子Ｃａｄｄが形成され、
この付加容量素子Ｃａｄｄによって、薄膜トランジスタ
ＴＦＴがオフしても画素電極１２に映像信号が比較的長
く蓄積されるようになっている。

【００２８】さらに、この表示部の周辺部であって、対
向する他の透明ガラス基板との間に液晶が充填されてい
る部分（その輪郭を構成する部分は液晶を封止するシー
ル材が形成され図中一点鎖線で示している）に、静電保
護回路が形成されている。

【００２９】この静電保護回路は、まず、表示部を囲む
ようにして形成された第１共通線７および第２共通線８
とを有している。

【００３０】第１共通線７は映像信号配線４と平行に形
成され、表示部を間にして図中左右の各側に設けられて
いる。そして、それぞれの第１共通線７は、それに直交
する各走査信号線２と非線形素子Ｄを介して接続されて
いる。

【００３１】何らかの原因で走査信号線２に静電気が飛
び込んだ場合、この静電気を非線形素子Ｄを介して第１
共通線７に分散できるようにし、薄膜トランジスタＴＦ
Ｔへの印加を回避できるようになっている。

【００３２】第２共通線８は走査信号線２と平行に形成
され、表示部を間にして図中上下の各側に設けられてい
る。そして、それぞれの第２共通８線において、近傍に
外部端子が設けられていない映像信号線４に非線形素子
Ｄを介して接続されている。

【００３３】何らかの原因で映像信号線４に静電気が飛
び込んだ場合、この静電気を非線形素子Ｄを介して第１
共通線８に分散できるようにし、薄膜トランジスタＴＦ
Ｔへの印加を回避できるようになっている。

【００３４】そして、この実施例では、特に、図中上側
に配置される第２共通線８の両端部が、図中左右のそれ
ぞれに配置される第１共通線７の図中上端部に高抵抗１
０を介して互いに接続され、また、図中下側に配置され
る第２共通線８の両端部が、図中左右のそれぞれに配置
される第１共通線７の図中下端部に高抵抗１０を介して
互いに接続されている。

【００３５】以下、このような構成において、画素領
域、走査信号線２側の静電保護回路、映像信号線４側の
静電保護回路、および第１共通線と第２共通線との接続
部における各構成について順次説明する。

【００３６】画素領域の構成 図３は、互いに隣接する走査信号線２と互いに隣接する
映像信号線４とで囲まれた画素領域の構成を示す平面図
である。また、図３のIV−IV線における断面図を図４に
示している。

【００３７】まず、図３において、透明ガラス基板１の
主表面に、図中ｘ方向に延在しｙ方向に並設される走査
信号線２がある。この走査信号線２は、たとえばＡｌ層
２ａからなり、その表面において陽極化成された酸化Ａ
ｌ膜２ｂが形成されたものとなっている。この陽極化成
された酸化Ａｌ膜２ｂは、Ａｌ層２ａの形成において他
の信号線との短絡の原因となるヒロック（突起）の発生
の防止を図る等のために形成されている。

【００３８】また、これら走査信号線２と後述の映像信
号線４とで形成される画素領域には、その大部分の領域
を占めてＩＴＯ（Indium-Tin-Oxide）膜からなる画素電
極１２が形成されている。

【００３９】この場合の画素電極１２は、その一部（図
中右上）が近接する走査信号線２に重畳するように延在
されて構成され、この部分において、走査信号線２と画
素電極１２との間に介在された付加容量素子Ｃａｄｄが
形成されるようになっている。この場合、走査信号線２
の表面において陽極化成によって形成された酸化Ａｌ膜
２ｂが付加容量素子Ｃａｄｄの誘電体膜として機能する
ようになっている。

【００４０】さらに、画素領域の一角（図中左下側）で
あって走査信号線２の上面は、薄膜トランジスタＴＦＴ
の形成領域となっており、この領域には、同一パターン
で形成されたＳｉＮからなる絶縁膜１４ａとａ−Ｓｉ
（アモルファスＳｉ；ｉ型）からなる半導体層１４ｂの
順次積層からなる積層体１４が形成されている。

【００４１】この場合、前記積層体１４は、走査信号線
２と後述の映像信号線４との交差部にまで延在されて形
成され、この延在部において前記各信号線の層間絶縁膜
としての機能をもたせるようになっている。

【００４２】薄膜トランジスタＴＦＴの形成領域におい
て形成される前記積層体１４の上面にドレイン電極４Ｄ
およびソース電極４Ｓを形成することによって、走査信
号線２の一部をゲート電極、絶縁膜１４ａをゲート絶縁
膜とするいわゆる逆スタガ構造のＭＩＳ型トランジスタ
が形成されることになるが、前記ドレイン電極４Ｄおよ
びソース電極４Ｓは後述の映像信号線４の形成と同時に
形成されるようになっている。

【００４３】すなわち、図中ｙ方向に延在しｘ方向に並
設される映像信号線４が形成されている。この映像信号
線４は、Ｃｒ層４ａとＡｌ層４ｂを順次積層した積層膜
から構成されている。

【００４４】そして、薄膜トランジスタＴＦＴのドレイ
ン電極４Ｄはこの映像信号線４の一部が延在されて形成
され、また、ソース電極４Ｓはこの映像信号線４の形成
と同時に形成されるようになっている。

【００４５】この場合のソース電極４Ｓは、画素電極１
２の形成面の一部にまで延在されて、該画素電極１２に
電気的に接続されるようになっている。

【００４６】さらに、このように加工された表面には、
たとえばＳｉＮ膜からなる保護膜１６が形成されてい
る。この保護膜１６は薄膜トランジスタＴＦＴの液晶に
対する直接の接触を回避して、該薄膜トランジスタの特
性劣化を防止することを主たる目的で形成されるょうに
なっている。

【００４７】そして、この保護膜１６の上面には配向膜
１８が形成され、この配向膜１８はフォトレジスト膜を
形成した後にその表面に一定方向のラビングを行う作業
を経て形成されるようになっている。

【００４８】走査信号線２側の静電保護回路 図５は、走査信号線２側の静電保護回路の一実施例を示
した平面図である。なお、図５のVI−VI線における断面
図を図６に示している。

【００４９】図５において、図中ｘ方向に延在する走査
信号線２がある。この走査信号線２は、画素領域におけ
るそれと同様に、Ａｌ層２ａからなり、その表面に陽極
化成による酸化Ａｌ膜２ｂが形成されたものとなってい
る。

【００５０】また、この走査信号線２を、それと直交し
て形成される第１共通線７（後に詳述する）を境にし
て、画素領域側の走査信号線２とゲート端子側の走査信
号線２とにそれぞれ分けた場合、画素領域側の走査信号
線２と第７共通線との間に介在される非線形素子Ｄ１と
ゲート端子側の走査信号線２と第１共通線との間に介在
される非線形素子Ｄ２とが形成されている。

【００５１】これら各非線形素子Ｄ１、Ｄ２は、その構
造は薄膜トランジスタＴＦＴと類似し、そのゲート電極
とソース電極する電極とが互いに接続されていることに
相違を有するようになっている。

【００５２】すなわち、非線形素子Ｄ１の形成領域にお
いて、まず、画素電極１２の形成と同時に形成されるＩ
ＴＯ膜１２ｄがあり、このＩＴＯ膜１２ｄの上面に画素
領域における積層体１４と同時に形成される積層体１４
ｄが形成されている。

【００５３】このような積層体１４ｄは、第１共通線７
の側において、その下層のＩＴＯ膜１２ｄが充分に被わ
れるようにして形成され、また、その反対側において、
ＩＴＯ膜１２ｄの一部が露呈するようにして形成される
ようになっている。

【００５４】なお、この積層体１４ｄの形成において、
走査信号線２の後述する第１共通線７との交差部にも、
同時に積層体１４ｉが形成され、この積層体１４ｉは走
査信号線２と第１共通線７との層間絶縁膜としての機能
を有するようになっている。

【００５５】そして、前記第１共通線７は、映像信号線
４と同時に形成され（したがって同一材料からなる）、
その一部が積層体１２ｄの一端にまで及んで延在されて
形成されている。この延在部は薄膜トランジスタＴＦＴ
のドレイン電極に対応し、ゲート電極に対応するＩＴＯ
膜１２ｄに全く接続されことなく積層体１２ｄに接続さ
れている。

【００５６】また、薄膜トランジスタのソース電極に対
応する部分も、映像信号線４と同時に形成される積層膜
４ｄで形成され、その延在部は走査信号線２と接続され
るようになっている。

【００５７】上述のように、走査信号線２は、その表面
に陽極化成による酸化Ａｌ膜２ｂが形成されたものとな
っているが、前記積層膜４ｄと接続させる部分において
は、陽極化成の際にフォトレジスト膜等を被着させてお
くことによって、既にＡｌ層面が露出されている構成と
なっている。

【００５８】非線形素子Ｄ２の側においても、ほぼ同様
の構成を採用しており、薄膜トランジスタＴＦＴのソー
ス電極に相当する側の電極が（このため、この電極はＩ
ＴＯ膜１２ｄにも接続されている）第１共通線７に接続
されて、ドレイン電極に相当する側の電極が走査信号線
２に接続されていることに相違を有するのみとなってい
る。

【００５９】映像信号線側の静電保護回路 図７は、映像信号線４側の静電保護回路の一実施例を示
した平面図である。なお、図７のVIII−VIII線における
断面図を図８に、IX−IX線における断面図を図９に示し
ている。

【００６０】図７において、まず、透明ガラス基板の表
面に映像信号線４を形成すべき領域に沿ってＩＴＯ膜１
２ｐが形成されている。このＩＴＯ膜１２ｐは映像信号
線４に沿った全域に及ぶ必要はなく少なくとも後述する
第２共通線８の交差部およびその近傍部のみで足りる。

【００６１】また、映像信号線４を、それと直交して形
成される第２共通線８を境にして、ドレイン端子側の映
像信号線４と画素領域側の映像信号線４とにそれぞれ分
けた場合、ドレイン端子側の映像信号線４と第２共通線
８との間に介在される非線形素子Ｄ３と画素領域側の映
像信号線４と第２共通線８との間に介在される非線形素
子Ｄ４とが形成されている。

【００６２】これら各非線形素子Ｄ３、Ｄ４は、その構
造は薄膜トランジスタＴＦＴと類似し、そのゲート電極
とソース電極とが互いに接続されていることに相違を有
するようになっている。

【００６３】すなわち、非線形素子Ｄ３の形成領域にお
いて、まず、画素電極１２の形成と同時に形成されるＩ
ＴＯ膜１２ｄがあり、このＩＴＯ膜１２ｄの上面に画素
領域における積層体１４と同時に形成される積層体１４
ｄが形成されている。

【００６４】このような積層体１４ｄは、映像信号線４
の側において、その下層のＩＴＯ膜１２ｄが充分に被わ
れるようにして形成され、また、その反対側において、
ＩＴＯ膜１２ｄの一部が露呈されるようにして形成され
るようになっている。

【００６５】なお、この積層体１４ｄの形成において、
前記ＩＴＯ膜１２ｐの後述する第２共通線８との交差部
にも、同時に積層体１２ｉが形成され、この積層体１２
ｉは該ＩＴＯ膜１２ｐと第２共通線８との層間絶縁膜と
しての機能を有するようになっている。

【００６６】そして、図中ｙ方向に延在する映像信号線
４が形成されているが、この映像信号線４は、第２共通
線８と交差する部分において、物理的に分離された状態
で形成されている。すなわち、第２共通線８と交差する
部分における映像信号線４は前記ＩＴＯ膜１２ｐによっ
て電気的接続が図れる構成となっている。この理由は後
述の第２共通線８を映像信号線４と同時に形成できるよ
うにするためである。

【００６７】前記非線形素子Ｄ３に近接する映像信号線
４は、その一部が積層体１４ｄの一端にまで及んで延在
されて形成されている。この延在部は薄膜トランジスタ
のドレイン電極に対応し、ゲート電極に対応するＩＴＯ
膜１２ｄに接続されることなく前記積層体１４ｄに接続
されるようになっている。

【００６８】また、薄膜トランジスタのソース電極に対
応する部分も映像信号線４と同時に形成され（したがっ
て同一材料である）、この部分は映像信号線４と同時に
形成される第２共通線８の延在部として形成されるよう
になっている。

【００６９】この場合の延在部は積層体１４ｄから一部
露呈されたＩＴＯ膜１２ｄに接続された状態で積層膜１
４ｄに接続されている。

【００７０】非線形素子Ｄ４の側においても、ほぼ同様
の構成を採用しており、薄膜トランジスタのソース電極
に相当する側の電極が（このため、この電極はＩＴＯ膜
１２ｄにも接続されている）映像信号線４に接続され
て、ドレイン電極に相当する側の電極が第２共通線８に
接続されていることに相違を有するのみとなっている。

【００７１】第１共通線と第２共通線との接続部 図１０は、第１共通線７と第２共通線８との接続部の一
実施例を示す平面図である。なお、図１０のXI−XI線に
おける断面図を図１１に示している。

【００７２】図１０において、第１共通線７と第２共通
線８との間には、積層体１４ｒからなる高抵抗１０を介
して互いに接続された構成となっている。

【００７３】すなわち、透明ガラス基板１の表面に、ま
ず、薄膜トランジスタＴＦＴの形成時に形成する積層体
１４と同時に形成される積層体１４ｒがあり、その各他
端のそれぞれに映像信号線４と同時に形成される第１共
通線７と第２共通線８の端部が重畳されて形成されてい
る。

【００７４】このことから、この接続部は、製造工数の
増大をともなうことなく容易に形成できるという効果も
奏する。

【００７５】このように構成された液晶表示装置は、ま
ず、検査用端子３とたとえば検査用端子５Ｂとの間に所
定の電圧を印加してその間に流れる電流を検出するする
ことによって走査信号線２と映像信号線４との間のショ
ートを検査する場合に全く支障のない構成となる。

【００７６】すなわち、各信号線間にショートが生じて
いる場合には、このショートの部分を通して電流が流れ
ることから、その電流値が大きく検出されるが、各信号
線間にショートが生じていない場合には、高抵抗１０の
部分を通して電流が流れることから、その電流値が小さ
く検出されるようになる。

【００７７】このことから、上述した各場合における電
流値を経験則によって認識できていれば、走査信号線２
と映像信号線４との間にショートが生じているか否かの
検査が容易にできるようになる。

【００７８】そして、配向膜のラビングによって第１共
通線７および第２共通線８に電位差を有して静電気が蓄
電されても、前記高抵抗１０を介して電流が流れるため
にそれらはある時定数でやがて同電位となってしまう。

【００７９】したがって、薄膜トランジスタＴＦＴのし
きい電圧が変化することはなく、高画質を維持できるよ
うになる。

【００８０】上述した実施例では、映像信号配線の各端
子部を一本おきに図中上下のそれぞれの側に形成したも
のを揚げている。しかし、これに限定されることはな
く、たとえば全ての端子部を図中上側にのみ形成したも
のであっても適用できることはいうまでもない。

【００８１】第１共通線と第２共通線との接続部におけ
る高抵抗として、上述した実施例では、積層体における
上層のａ−Ｓｉ自体を用いたものであるが、必ずしもこ
の構成に限定されることがないことはいうまでもない。

【００８２】たとえば静電保護用の前記非線形素子を抵
抗体として用いても同様の効果を有することはもちろん
である。

【００８３】また、本実施例では、第１共通線と第２共
通線との間に高抵抗を介在させた構成としたものである
が、このような構成に限らず、各検査用端子３、５Ａ、
５Ｂとの間において全く同様の構成を採用することによ
っても同様の効果が得られるようになる。

【００８４】

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、信号線間のショー
ト検査等に支障を与えることなく、第１および第２共通
線の配向膜のラビングによる静電気の蓄電による弊害を
除去することができるようになる。

【図面の簡単な説明】

【図１】本発明による液晶表示装置の一実施例を示す全
体平面図である。

【図２】本発明による液晶表示装置の画素領域の一実施
例を示す等価回路図である。

【図３】本発明による液晶表示装置の画素領域の一実施
例を示す平面構成図である。

【図４】図３のIV−IV線における断面図である。

【図５】走査信号線側の保護回路の一部を示す平面図で
ある。

【図６】図５のVI−VI線における断面図である。

【図７】映像信号線側の保護回路の一部を示す平面図で
ある。

【図８】図７のVIII−VIII線における断面図である。

【図９】図７のIX−IX線における断面図である。

【図１０】第１共通線と第２共通線の接続部を示す平面
図である。

【図１１】図１０のXI−XI線における断面図である。

【符号の説明】

２…走査信号線、４…映像信号線、７…第１共通線、８
…第２共通線、１０…高抵抗、Ｄ…非線形素子、ＴＦＴ
…薄膜トランジスタ、Ｃａｄｄ…付加容量素子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中原 良彦 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 山本 英明 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 菊元 淳 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 廣島 實 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 中野 泰 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 磯田 高志 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 液晶を介して互いに対向配置される透明
   基板のうちの一方の透明基板の液晶側の面に、 ｘ方向に延在しｙ方向に並設されるゲート信号線とこれ
   らゲート信号線に絶縁されｙ方向に延在しｘ方向に並設
   されるドレイン信号線とで囲まれる各領域を画素領域と
   し、 これら画素領域に、前記ゲート信号線からのゲート信号
   の供給によってオンされる薄膜トランジスタと、この薄
   膜トランジスタのオンによって前記ドレイン信号線から
   の映像信号が供給される画素電極とを備えるものであっ
   て、 各画素領域で構成される表示領域の外側に、各ゲート信
   号線にそれぞれ非線形素子を介して共通接続される静電
   保護用の第１共通線と、各ドレイン信号線にそれぞれ非
   線形素子を介して共通接続される静電保護用の第２共通
   線とを備える液晶表示装置において、 前記第１共通線と第２共通線とは高抵抗を介して互いに
   接続されていることを特徴とする液晶表示装置。