JPH1115016A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 信号線間のショート検査等に支障を与えるこ
となく、第１および第２共通線の配向膜ラビングによる
静電気の蓄電による弊害を除去する。 【解決手段】 画素領域の集合からなる表示部の外側
に、ゲート信号線と同一の工程で形成され各ドレイン信
号線と直交して延在される第１共通線とこの第１共通線
と各ドレイン信号線のそれぞれに接続される非線形素子
とからなる第１静電保護回路と、ドレイン信号線と同一
の工程で形成され各ゲート信号線と直交して延在される
第２共通線とこの第２共通線と各ゲート信号線のそれぞ
れに接続される非線形素子とからなる第２静電保護回路
と、を備える液晶表示装置において、前記第１共通線と
第２共通線は互いに電気的に接続され、その接続個所の
近傍における少なくとも一方の共通線に高抵抗部を有す
るとともに、前記接続は、前記保護膜に形成されたコン
タクト孔を通して前記画素電極と同一の工程で形成され
る導電層を介してなされている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に係
り、特に、いわゆる静電保護回路が組み込まれているア
クティブ・マトリックス型の液晶表示装置に関する。

【０００２】

【従来の技術】アクティブ・マトリックス型の液晶表示
装置は、液晶を介して互いに対向配置される透明基板の
うちの一方の透明基板（ＴＦＴ基板）の液晶側の面に、
ｘ方向に延在しｙ方向に並設されるゲート信号線とこれ
らゲート信号線に絶縁されｙ方向に延在しｘ方向に並設
されるドレイン信号線とで囲まれる各領域を画素領域と
し、これら画素領域に、前記ゲート信号線からのゲート
信号（走査信号）の供給によってオンされる薄膜トラン
ジスタと、この薄膜トランジスタのオンによって前記ド
レイン信号線からの映像信号が供給される画素電極とを
備えて構成されている。

【０００３】そして、このような構成において、各画素
領域で構成される表示領域の外側に、各ドレイン信号線
にそれぞれ非線形素子を介して共通接続される静電保護
用の第１共通線と、各ゲート信号線にそれぞれ非線形素
子を介して共通接続される静電保護用の第２共通線とを
備えた構成として、前記薄膜トランジスタの静電気によ
るしきい電圧の変化等を防止した液晶表示装置も知られ
るに到っている。

【０００４】静電気が何らかの原因でゲート信号線ある
いはドレイン信号線に侵入しても、その静電気を前記共
通線によって分散させることができ、これにより薄膜ト
ランジスタを保護できるからである。

【０００５】なお、このような構成からなる液晶表示装
置は、他の種類の液晶表示装置と同様に、前記信号線、
薄膜トランジスタ、共通線等を覆って配向膜が形成さ
れ、この配向膜に直接に接触する液晶の分子の配向を規
制するようになっている。

【０００６】そして、この配向膜はたとえば有機膜の表
面をラビングして構成するようになっている。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うな液晶表示装置において、その製造の段階で配向膜の
形成の際のラビングによって、第１共通線および第２共
通線に静電気が蓄電され、しかも、その原因は今だ明確
化されていないが、必ずそれらの間に電位差が生じて蓄
電されてしまうことが確かめられた。

【０００８】そして、この状態のままにして長時間を経
た際には、薄膜トランジスタのしきい電圧が変化し、こ
れが原因で画質の不良をもたらしてしまうという不都合
が生じた。

【０００９】この弊害を除去するためには、第１共通線
および第２共通線を互いに接続させて、それらの間に電
位差が生じないようにすればよいことになるが、このよ
うにした場合、ゲート信号線とドレイン信号線との間の
ショート検査ができなくなってしまうという問題が残存
されることになる。

【００１０】本発明は、このような事情に基づいてなさ
れたものであり、その目的は、信号線間のショート検査
等に支障を与えることなく、第１および第２共通線の配
向膜ラビングによる静電気の蓄電による弊害を除去する
ことができる液晶表示装置を提供することにある。

【００１１】また、本発明の他の目的は、信号線間のシ
ョート検査等に支障を与えることなく、第１および第２
共通線の配向膜ラビングによる静電気の蓄電による弊害
を除去することができるＴＦＴ基板を提供することにあ
る。

【００１２】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、基本的には、液晶を介して対向配
置される透明基板のうちその一方の透明基板の液晶側の
面に、ｘ方向に延在しｙ方向に並設されるゲート信号線
と透明基板のほぼ全域に形成された層間絶縁膜を介して
ｙ方向に延在しｘ方向に並設されるドレイン信号線とで
囲まれる領域を画素領域とし、これら画素領域に、前記
ゲート信号線による走査信号の供給によってオンされる
薄膜トランジスタと、このオンされた薄膜トランジスタ
を介して前記ドレイン信号線からの映像信号が印加され
る画素電極を備え、この画素電極は、前記ゲート信号
線、ドレイン信号線、および薄膜トランジスタを覆って
形成される保護膜の上面に形成されているとともに、該
保護膜に形成されたコンタクト孔を通して前記薄膜トラ
ンジスタのソース電極に接続されるものであって、前記
画素領域の集合からなる表示部の外側に、前記ゲート信
号線と同一の工程で形成され各ドレイン信号線と直交し
て延在される第１共通線とこの第１共通線と各ドレイン
信号線のそれぞれに接続される非線形素子とからなる第
１静電保護回路と、前記ドレイン信号線と同一の工程で
形成され各ゲート信号線と直交して延在される第２共通
線とこの第２共通線と各ゲート信号線のそれぞれに接続
される非線形素子とからなる第２静電保護回路とを備え
る液晶表示装置において、前記第１共通線と第２共通線
は互いに電気的に接続され、その接続個所の近傍におけ
る少なくとも一方の共通線に高抵抗部を有するととも
に、前記接続は、前記保護膜に形成されたコンタクト孔
を通して前記画素電極と同一の工程で形成される導電層
を介してなされていることを特徴とするものである。

【００１３】このように構成された液晶表示装置は、ま
ず、ドレイン信号線とゲート信号線との間に所定の電圧
を印加してその間に流れる電流を検出するすることによ
って各信号線間のショートを検査する場合に全く支障の
ない構成となる。

【００１４】すなわち、各信号線間にショートが生じて
いる場合には、このショートの部分を通して電流が流れ
ることから、その電流値が大きく検出されるが、各信号
線間にショートが生じていない場合には、前記高抵抗部
を通して電流が流れることから、その電流値が小さく検
出されるようになる。

【００１５】このことから、上述した各場合における電
流値を経験則によって認識できていれば、ゲート信号線
とドレイン信号線との間にショートが生じているか否か
の検査が容易にできるようになる。

【００１６】そして、配向膜のラビングによって第１お
よび第２共通線に電位差を有して静電気が蓄電されて
も、前記高抵抗部を介して電流が流れるためにそれらは
ある時定数でやがて同電位となってしまう。

【００１７】したがって、薄膜トランジスタのしきい電
圧が変化することはなく、高画質を維持できるようにな
る。

【００１８】この場合、ゲート信号線と同一の工程で形
成される第１共通線とドレイン信号線と同一の工程で形
成される第２共通線とがそれぞれ層間絶縁膜を介して異
なる層として形成されていることから、これらの電気的
な接続のための特別な工程が必要となる。

【００１９】しかし、本発明の対象とする液晶表示装置
は、その画素電極を保護膜の上面に配置させることによ
って、該保護膜下のドレイン信号線との接触を憂えるこ
となくその面積を大きく形成し、これにより、いわゆる
開口率の向上を図った構成としていることから、該画素
電極と同一の工程で形成される導電膜を介することによ
って第１共通線と第２共通線との接続を図っている。

【００２０】そして、第１共通線と該導電膜との接続、
および第２共通線と該導電膜との接続は、保護膜に形成
するコンタクト孔によってなされるが、このコンタクト
孔は画素電極と薄膜トランジスタのソース電極との接続
を図るためのコンタクト孔の形成と同時に行うことがで
きる。

【００２１】したがって、製造工程の増大をもたらすこ
となく、信号線間のショート検査等に支障を与えること
なく、第１および第２共通線の配向膜ラビングによる静
電気の蓄電による弊害を除去できる構成とすることがで
きる。

【００２２】

【発明の実施の形態】以下、本発明による液晶表示装置
の一実施例を図面を用いて説明する。

【００２３】ＴＦＴ基板の概略構成 まず、図３は、液晶を介して互いに対向配置される一対
の透明ガラス基板のうち一方の透明ガラス基板１、いわ
ゆるＴＦＴ基板と称される透明ガラス基板１の液晶側の
面の構成を示す平面図である。なお、このＴＦＴ基板と
対向配置される他の透明ガラス基板は図示していない
が、図中点線の個所を外輪郭として対向配置され、その
液晶側の面には各画素に共通な共通電極（透明電極）が
形成されているとともに、カラー表示の場合には対応す
る画素毎にカラーフィルタが形成されている。

【００２４】同図において、この透明ガラス基板１は、
その製造工程において、規定よりも若干大きめのものが
用意され、加工がなされた時点で図中ＣＵＴＬＮの部分
でカッテングされてその周辺部が排除されるようになっ
ている。このような部分（以下、カット領域と称する）
を予め設けているのは、後に詳述するように、この部分
に各信号線のショートあるいは断線等を検査するための
検査用端子を形成するためである。これらの検査用端子
は、静電気保護の機能も有し、ショートバーとも呼ばれ
る。

【００２５】このような透明ガラス基板１の表面には、
図中ｘ方向に延在しｙ方向に並設された走査信号線（ゲ
ート信号線）Ｇ１、Ｇ２、…、Ｇｎが形成されている。
これら各走査信号線Ｇ１、Ｇ２、…、Ｇｎのそれぞれの
一端（図中左側）には、図中ＣＵＴＬＮの内側に近接さ
れてその端子部ＧＰＡＤが備えられている。これら各端
子部ＧＰＡＤは、走査信号を供給するためのたとえば外
付けの駆動回路に接続される端子部となるものである。

【００２６】また、各走査信号線Ｇ１、Ｇ２、…、Ｇｎ
のそれぞれの他端（図中右側）には、図中ＣＵＴＬＮの
外側に延在され透明ガラス基板のカット領域に形成され
た第１検査用端子（ショートバーとも呼ぶ）２Ｒに接続
されている。

【００２７】なお、前記カット領域における各走査信号
線Ｇ１、Ｇ２、…、Ｇｎのそれぞれの第１検査用端子２
Ｒとの接続部の近傍には非線形素子ＩＮＴが設けられて
おり、これにより第２静電保護回路が形成されている。

【００２８】また、これら各走査信号線Ｇ１、Ｇ２、
…、Ｇｎと絶縁されて図中ｙ方向に延在しｘ方向に並設
された映像信号線（ドレイン信号線）Ｄ１、Ｄ２、…、
Ｄｍが形成されている。

【００２９】そして、これら各映像信号線Ｄ１、Ｄ２、
…、Ｄｍのそれぞれの一端（図中上側）には、図中ＣＵ
ＴＬＮの内側に近接されてその端子部ＤＰＡＤが備えら
れている。これら各端子部ＤＰＡＤは、映像信号を供給
するためのたとえば外付けの駆動回路に接続される端子
部となるものである。

【００３０】また、各映像信号線Ｄ１、Ｄ２、…、Ｄｍ
のそれぞれの他端（図中下側）には、図中ＣＵＴＬＮの
外側に延在され透明ガラス基板のカット領域に形成され
た第２検査用端子（ショートバーとも呼ぶ）２Ｄに接続
されている。

【００３１】なお、前記カット領域における各映像信号
線Ｄ１、Ｄ２、…、Ｄｍのそれぞれの第２検査用端子２
Ｄとの接続部の近傍には非線形素子ＩＮＴが設けられて
おり、これにより第２静電保護回路が形成されている。

【００３２】ここで、この実施例では、前記カット領域
において、表示部を間にして前記第１検査用端子２Ｒと
反対側に各走査信号線Ｇ１、Ｇ２、…、Ｇｎとは接続さ
れていない端子２Ｌが形成され、また、表示部を間にし
て前記第２検査用端子２Ｄと反対側に各映像信号線Ｄ
１、Ｄ２、…、Ｄｍとは接続されていない端子２Ｕが形
成されている。

【００３３】これらの各端子２Ｌ、２Ｕは、検査用端子
としては機能しないが、これを形成しておくことによっ
て、静電保護防止機能を有するようになる。しかし、こ
の明細書では便宜上このような端子もそれぞれ第１検査
用端子２Ｌおよび第２検査用端子２Ｕと称する。

【００３４】各走査信号線Ｇ１、Ｇ２、…、Ｇｎと各映
像信号線Ｄ１、Ｄ２、…、Ｄｍによって囲まれた領域の
それぞれは画素領域を構成し、これら各画素領域（１，
１）、（１，２）、…、（２，１）、（２，２）、…、
（ｍ，ｎ）の集合によって表示部を構成するようになっ
ている。

【００３５】各画素領域には、図４に示すように、たと
えば一方の側の走査信号線Ｇ２からの走査信号の供給に
よってオンされる薄膜トランジスタＴＦＴを備え、この
オンされた薄膜トランジスタＴＦＴを介して映像信号線
Ｄ１からの映像信号が供給される透明の画素電極１０が
形成されている。

【００３６】また、この画素電極と他方の側の走査信号
線Ｇ１との間には付加容量素子Ｃａｄｄが形成され、こ
の付加容量素子Ｃａｄｄによって、薄膜トランジスタＴ
ＦＴがオフしても画素電極１０に映像信号が比較的長く
蓄積されるようになっている。

【００３７】さらに、このような各画素領域の集合で形
成される表示部の周辺部であって、対向する他の透明ガ
ラス基板との間に液晶が充填されている部分（その輪郭
を構成する部分は液晶を封止するシール材が形成され図
中点線で示している）に、静電保護回路が形成されてい
る。

【００３８】この静電保護回路は、まず、表示部を囲む
ようにして、映像信号線Ｄ１、Ｄ２、…、Ｄｍと直交し
て配置される第１共通線３Ｕ、３Ｄと、走査信号線Ｇ
１、Ｇ２、…、Ｇｎと直交して配置される第２共通線３
Ｌ、３Ｒとを有している。

【００３９】第１共通線３Ｕ、３Ｄは表示部を間にして
図中上下のそれぞれに形成され、また、第２共通線３
Ｌ、３Ｒは表示部を間にして図中左右のそれぞれに形成
されている。

【００４０】そして、第１共通線３Ｕ、３Ｄのうち第２
検査用端子２Ｕが形成されている側（図中上側）の第１
共通線３Ｕはそれに直交する各映像信号線Ｄ１、Ｄ２、
…、Ｄｍと非線形素子ＮＲを介して接続されている。第
１検査用端子２Ｄが形成されている側の第１共通線３Ｄ
に非線形素子が形成されていないのは、第１検査用端子
２Ｄの近傍に形成された非線形素子ＩＴＮが第１静電保
護回路の機能を有するからである。

【００４１】何らかの原因で映像信号線Ｄ１、Ｄ２、
…、Ｄｍに静電気が飛び込んだ場合、この静電気を非線
形素子ＮＲ、ＩＴＮを介して第１共通線３Ｕ、第２検査
用端子２Ｄに分散できるようにし、これにより薄膜トラ
ンジスタＴＦＴへの印加を回避できるようになってい
る。

【００４２】また、第２共通線３Ｌ、３Ｒのうち第１検
査用端子２Ｌが形成されている側（図中左側）の第２共
通線３Ｌはそれに直交する各走査信号線Ｇ１、Ｇ２、
…、Ｇｎと非線形素子ＮＲを介して接続されている。第
１検査用端子２Ｒが形成されている側の第２共通線３Ｒ
に非線形素子が形成されていないのは、第２検査用端子
２Ｒの近傍に形成された非線形素子ＩＴＮが第２静電保
護回路の機能を有するからである。

【００４３】何らかの原因で走査信号線Ｇ１、Ｇ２、
…、Ｇｎに静電気が飛び込んだ場合、この静電気を非線
形素子ＮＲ、ＩＮＴを介して第２共通線３Ｌ、第１検査
用端子２Ｒに分散できるようにし、これにより薄膜トラ
ンジスタＴＦＴへの印加を回避できるようになってい
る。

【００４４】そして、この実施例では、特に、非線形素
子ＮＲが設けられた側の第１共通線３Ｕは、それぞれの
各端部において、それぞれ該端部に近接して配置された
第２共通線３Ｌ、３Ｒの端部と電気的な接続が図れるよ
うになっており、それぞれの接続部の近傍の一方の側の
共通線（図では第２共通線３Ｌ、３Ｒ）に高抵抗部４Ａ
が設けられるようになっている。

【００４５】また、非線形素子ＩＮＴが設けられた側の
第２検査用端子２Ｄは、それぞれの各端部において、そ
れぞれ該端部に近接して配置された第１検査用端子２
Ｌ、２Ｒの端部と電気的な接続が図れるようになってお
り、それぞれの接続部の近傍の一方の側の検査用端子
（図では第１検査用端子）に高抵抗部４Ｂが設けられる
ようになっている。

【００４６】このように構成されたＴＦＴ基板は、ま
ず、第２検査用端子２Ｄと第１検査用端子２Ｒとの間に
所定の電圧を印加してその間に流れる電流を検出するす
ることによって各信号線間のショートを検査する場合に
全く支障のない構成となる。

【００４７】すなわち、各信号線間にショートが生じて
いる場合には、このショートの部分を通して電流が流れ
ることから、その電流値が大きく検出されるが、各信号
線間にショートが生じていない場合には、高抵抗部４Ｂ
を通して電流が流れることから、その電流値が小さく検
出されるようになる。

【００４８】このことから、上述した各場合における電
流値を経験則によって認識できていれば、ゲート信号線
とドレイン信号線との間にショートが生じているか否か
の検査が容易にできるようになる。

【００４９】そして、配向膜のラビングによって第１共
通線３Ｕおよび第２共通線３Ｌに電位差を有して静電気
が蓄電されても、高抵抗部４Ａあるいは４Ｂを介して電
流が流れるためにそれらはある時定数でやがて同電位と
なってしまう。

【００５０】したがって、薄膜トランジスタＴＦＴのし
きい電圧が変化することはなく、高画質を維持できるよ
うになる。

【００５１】以下、このような構成において、画素領
域、走査信号線側の静電保護回路、映像信号線側の静電
保護回路、抵抗部および第１共通線と第２共通線との接
続部における各構成について順次説明する。

【００５２】画素領域の構成 図５は、たとえば互いに隣接する走査信号線Ｇ１、Ｇ２
と互いに隣接する映像信号線Ｄ１、Ｄ２とで囲まれた画
素領域の構成を示す平面図である。また、図５のVI−VI
線における断面図を図６に示している。

【００５３】まず、図５において、透明ガラス基板１の
主表面に、図中ｘ方向に延在しｙ方向に並設される走査
信号線Ｇ１、Ｇ２がある。そして、この走査信号線Ｇ２
は、画素領域の図中左下の部分において、画素領域側に
延在する延在部６を備えている。この延在部は、後述す
る薄膜トランジスタＴＦＴの形成領域に形成され、該薄
膜トランジスタＴＦＴのゲート電極として機能するよう
になっている。

【００５４】そして、このような走査信号線Ｇ１、Ｇ２
が形成された透明ガラス基板１の表面には、そのほぼ全
域にわたってたとえばＳｉＮ膜からなる層間絶縁膜７が
形成されている。この層間絶縁膜７は、走査信号線Ｇ
１、Ｇ２に対する後述の映像信号線Ｄ１、Ｄ２との電気
的絶縁を図る目的のほかに、前記薄膜トランジスタＴＦ
Ｔの形成領域においてはそのゲート絶縁膜としての機能
を有するようになっている。

【００５５】また、この層間絶縁膜７によって走査信号
線Ｇ１、Ｇ２が完全に被われることになることから、後
述の映像信号線Ｄ１、Ｄ２の形成の際の処理（フォトリ
ソグラフィ技術による選択エッチング）において該走査
信号線Ｇ１、Ｇ２の損傷を防止できる効果をも有する。

【００５６】さらに、層間絶縁膜７の上面であって前記
薄膜トランジスタＴＦＴの形成領域には、該層間絶縁膜
７下の走査信号線（ゲート電極）に重畳するようにし
て、ａ−Ｓｉ層（アモルファスＳｉ；ｉ型）からなる半
導体層８が形成されている。

【００５７】そして、この半導体層８の上面にドレイン
電極およびソース電極を形成することによって、走査信
号線Ｇ２の延在部６をゲート電極、層間絶縁膜７をゲー
ト絶縁膜とするいわゆる逆スタガ構造のＭＩＳ型トラン
ジスタが形成されることになるが、前記ドレイン電極お
よびソース電極は後述の映像信号線Ｄ１、Ｄ２の形成と
同時に形成されるようになっている。

【００５８】すなわち、図中ｙ方向に延在しｘ方向に並
設される映像信号線Ｄ１、Ｄ２が形成され、映像信号線
Ｄ１の一部が延在されて薄膜トランジスタＴＦＴのドレ
イン電極Ｄが形成され、また、これら映像信号線Ｄ１、
Ｄ２の形成と同時にソース電極Ｓが形成されるようにな
っている。

【００５９】この場合のソース電極Ｓは、後述する画素
電極１０の形成領域にまで延在されて形成され、この延
在部は該画素電極１０との接続を図るコンタクト部を構
成するようになっている。

【００６０】さらに、このように加工された表面には、
たとえばＳｉＮ膜からなる保護膜９が形成されている。
この保護膜９は薄膜トランジスタＴＦＴの液晶に対する
直接の接触を回避して、該薄膜トランジスタＴＦＴの特
性劣化を防止することを主たる目的で形成されるように
なっている。

【００６１】なお、この保護膜９には、前記ソース電極
Ｓのコンタクト部の一部を露出するためのコンタクト孔
９Ａが設けられたものとなっている。

【００６２】そして、この保護膜９の上面には、その画
素領域の部分を占めてＩＴＯ（Indium-Tin-Oxide）膜か
らなる画素電極１０が形成されている。この画素電極１
０の形成によって、この画素電極１０は保護膜９に形成
された前記コンタクト孔９Ａを通して薄膜トランジスタ
ＴＦＴのソース電極Ｓと接続が図れるようになってい
る。

【００６３】さらに、この場合の画素電極１０は、その
一部（図中右上）が近接する走査信号線Ｇ１に重畳する
ように延在されて構成され、この部分において、走査信
号線Ｇ１と画素電極１０との間に介在された付加容量素
子Ｃａｄｄが形成されるようになっている。この場合、
走査信号線Ｇ１と画素電極１０との間の層間絶縁膜７と
保護膜９とが付加容量素子Ｃａｄｄの誘電体膜として機
能するようになっている。

【００６４】そして、図示されていないが、保護膜９の
上面には前記画素電極１０をも含んで配向膜が形成さ
れ、この配向膜は有機膜を形成した後にその表面に一定
方向のラビングを行う作業を経て構成されるようになっ
ている。

【００６５】走査信号線側の静電保護回路（第２静電保
護回路） 図７は、たとえば走査信号配線Ｇ１と第２共通線３Ｌと
の間に形成される静電保護回路の構成を示す図である。

【００６６】図７（ａ）は平面図であり、図７（ｂ）は
図７（ａ）のｂ−ｂ線における断面図を示している。

【００６７】同図において、まず、ｘ方向に延在する走
査信号配線Ｇ１が形成され、その両側にそれぞれ非線形
素子ＮＲが形成される領域となっている。

【００６８】この非線形素子ＮＲは、前記薄膜トランジ
スタＴＦＴとほぼ類似の構成となっており、そのゲート
電極とドレイン電極とが互いに接続されていることに相
違を有する。

【００６９】第２静電保護回路が形成される領域および
その近傍は、走査信号線Ｇ１、Ｇ２、…、Ｇｎを覆って
画素領域において形成された層間絶縁膜７がそのまま延
在されて形成され、この層間絶縁膜７上の非線形素子Ｎ
Ｒの形成領域に半導体層ＰＬが形成されている。この半
導体層ＰＬは薄膜トランジスタＴＦＴの形成領域におけ
るそれと同工程で形成されるものである。

【００７０】そして、図中ｙ方向に延在する第２共通線
３Ｌが形成されている。この第２共通線３Ｌは、表示部
における映像信号線Ｄ１、Ｄ２、…、Ｄｍと同一の工程
で形成される（したがって、材料も同じ）ようになって
いる。

【００７１】また、この第２共通線３Ｌは、走査信号配
線Ｇ１に対して図中上側の非線形素子ＮＲの半導体層Ｐ
Ｌの表面に形成するドレイン電極（後に説明するゲート
電極との接続がなされる電極を便宜上ドレイン電極と称
する。これに対して他方の電極をソース電極と称する）
と一体に形成され、かつ、このドレイン電極と第２共通
線３Ｌとの接続部は後に説明するゲート電極との接続を
図るために比較的面積が広く形成されている。

【００７２】さらに、この第２共通線３Ｌは、走査信号
配線Ｇ１に対して下側の非線形素子ＮＲの半導体層ＰＬ
の表面に形成するソース電極と一体に形成されている。

【００７３】一方、この第２共通線３Ｌと同一の材料か
らなり、かつ、この第２共通線と同一の工程で形成され
る他の導電層ＣＬ（第２共通線と物理的に分離された導
電層）があり、この導電層ＣＬは、走査信号配線Ｇ１に
対して図中上側の非線形素子ＮＲの半導体層ＰＬの表面
に形成するソース電極が一体に形成されているととも
に、走査信号配線Ｇ１に対して図中下側の非線形素子Ｎ
Ｒの半導体層ＰＬの表面に形成するドレイン電極が一体
に形成されている。

【００７４】そして、走査信号配線Ｇ１に対して図中下
側の非線形素子ＮＲの半導体層ＰＬの表面に形成するド
レイン電極と前記半導体層ＰＬとの接続部は後に説明す
るゲート電極との接続を図るために比較的面積が広く形
成されている。

【００７５】このように加工された表面には、表示部に
おける保護膜９がそのまま延在された保護膜９が形成さ
れ、この保護膜９には、走査信号配線Ｇ１に対して上側
の非線形素子ＮＲの半導体層ＰＬの表面に形成するドレ
イン電極と第２共通線３Ｌとの接続部の一部、および走
査信号配線Ｇ１に対して下側の非線形素子ＮＲの半導体
層ＰＬの表面に形成するドレイン電極と前記導電層ＣＬ
との接続部の一部をそれぞれ露呈させるためのコンタク
ト孔ＴＨが形成されている。

【００７６】このコンタクト孔ＴＨは、表示部における
薄膜トランジスタＴＦＴのソース電極Ｓと画素電極１０
との接続を図るコンタクト孔９Ａの形成と同時に形成さ
れるようになっている。

【００７７】以上説明したことから明らかなように、非
線形素子ＮＲのドレイン電極とゲート電極との接続を図
るのに、保護膜９に形成されたコンタクト孔ＴＨを通し
て行わなければならないが、このコンタクト孔ＴＨは、
表示部における画素電極１０と薄膜トランジスタＴＦＴ
のソース電極Ｓとの接続を図るコンタト孔９Ａの形成と
同時に形成することができるようになる。

【００７８】このため、製造構成の増大をもたらすこと
なく該非線形素子ＮＲを形成することができるようにな
る。

【００７９】映像信号線側の静電保護回路（第１静電保
護回路） 図８は、たとえば映像信号配線Ｄ１と第１共通線３Ｕと
の間に形成される静電保護回路の構成を示す図である。

【００８０】図８（ａ）は平面図であり、図８（ｂ）は
図８（ａ）のｂ−ｂ線における断面図を示している。

【００８１】まず、図８（ａ）に示すように、図中ｘ方
向に延在する第１共通線３Ｕがあり、この第１共通線３
Ｕの両側がそれぞれ非線形素子ＮＲの形成領域となって
いる。また、この第１共通線は、その図中下側の非線形
素子ＮＲの形成領域にまで延在されて延在部を備えてい
る。

【００８２】そして、第１共通線３Ｕおよびその周辺を
覆うようにして表示部における層間絶縁膜７が延在され
た層間絶縁膜７が形成され、この層間絶縁膜７上におけ
る各非線形素子ＮＲの形成領域には、半導体層ＰＬが形
成されている。この半導体層ＰＬは薄膜トランジスタＴ
ＦＴの形成領域におけるそれと同工程で形成されるもの
である。

【００８３】ここで、各非線形素子ＮＲにおける半導体
層ＰＬのそれぞれは独立に形成してもよいが、本実施例
では、後に説明する映像信号配線Ｄ１の形成領域におい
て接続された一体物として形成されている。

【００８４】そして、図中ｙ方向に延在する映像信号配
線Ｄ１が形成されている。この映像信号配線Ｄ１は、第
１共通線３Ｕに対して上側の非線形素子ＮＲの半導体層
ＰＬの表面に形成するドレイン電極と一体に形成され、
かつ、このドレイン電極と映像信号配線Ｄ１との接続部
は後に説明するゲート電極との接続を図るために比較的
面積が広く形成されている。

【００８５】さらに、この映像信号配線Ｄ１は、第１共
通線３Ｕに対して下側の非線形素子ＮＲの半導体層ＰＬ
の表面に形成するソース電極と一体に形成されている。

【００８６】一方、この映像信号配線Ｄ１と同一の材料
からなり、かつ、この映像信号線Ｄ１と同一の工程で形
成される他の導電層ＣＬ（映像信号配線Ｄ１と物理的に
分離された導電層）があり、この導電層ＣＬは、第１共
通線３Ｕに対して上側の非線形素子ＮＲの半導体層ＰＬ
の表面に形成するソース電極が一体に形成されていると
ともに、第１共通線３Ｕに対して下側の非線形素子ＮＲ
の半導体層ＰＬの表面に形成するドレイン電極が一体に
形成されている。

【００８７】このように加工された表面には、表示部に
おける保護膜９がそのまま延在された保護膜９が形成さ
れ、この保護膜９には、第１共通線３Ｕに対して上側の
非線形素子ＮＲの半導体層ＰＬの表面に形成するドレイ
ン電極と映像信号配線Ｄ１との接続部の一部、および第
１共通線３Ｕに対して下側の非線形素子ＮＲの半導体層
ＰＬの表面に形成するドレイン電極と前記導電層ＣＬ１
との接続部の一部をそれぞれ露呈させるためのコンタク
ト孔ＴＨ（この実施例では第１共通線３Ｕと重畳する）
が形成されている。

【００８８】このコンタクト孔ＴＨは、表示部における
薄膜トランジスタＴＦＴのソース電極Ｓと画素電極１０
との接続を図るコンタクト孔９Ａの形成と同時に形成さ
れるようになっている。

【００８９】そして、保護膜９の上面には、画素電極と
同時に形成される（従って材料も同じ）導電層ＣＬ２が
あり、この導電層ＣＬ２は、第１共通線３Ｕに対して上
側の非線形素子ＮＲのゲート電極を形成するとともにコ
ンタクト孔ＴＨを通して該非線形素子ＮＲのドレイン電
極と接続されるようになっている。

【００９０】以上説明したことから明らかとなるよう
に、非線形素子ＮＲのドレイン電極とゲート電極との接
続を図るのに、保護膜９に形成されたコンタクト孔ＴＨ
を通して行わなければならないが、このコンタクト孔Ｔ
Ｈは、表示部における画素電極１０と薄膜トランジスタ
ＴＦＴのソース電極Ｓとの接続を図るコンタト孔ＴＨの
形成と同時に形成することができるようになる。

【００９１】このため、製造構成の増大をもたらすこと
なく該非線形素子ＮＲを形成することができるようにな
る。

【００９２】高抵抗部の構成 図９は、第２共通線３Ｌ、３Ｒに形成された高抵抗部４
Ａ、および第２検査用端子２Ｄに形成された高抵抗部４
Ｂの平面図である。また、図１０は、図９のX−X線にお
ける断面図ある。これら各抵抗部４Ａ、４Ｂはいずれも
映像信号線Ｄ１、Ｄ２、…、Ｄｍと同時に形成する第２
共通線３Ｌ、３Ｒ、第２検査用端子２Ｄ内に形成される
ものであることから同一の構成を採用することができ
る。

【００９３】それ故、ここでの説明では第２共通線３Ｒ
内に形成された抵抗部４Ａについてのみ説明する。

【００９４】図９において、透明ガラス基板１上の該高
抵抗部４Ａに層間絶縁膜７が延在されて形成され、この
層間絶縁膜７の上面に半導体層ＰＬ３が形成されてい
る。この半導体層ＰＬ３は、画素領域における薄膜トラ
ンジスタＴＦＴの半導体層８と同一の工程で形成される
ようになっている。

【００９５】そして、映像信号線Ｄ１、Ｄ２、…、Ｄｍ
と同一の工程で形成される第２共通線３Ｒは、この半導
体層ＰＬ３の上面で物理的に分離され、かつ、それぞれ
の端部が該半導体層ＰＬ３の端辺に股がるようにして形
成されている。

【００９６】さらに、このように加工された表面には、
保護膜９が延在されて形成され、その表面には配向膜が
形成されている。

【００９７】第１共通線と第２共通線の接続部の構成 図１は、第１共通線３Ｕと第２共通線３Ｌの接続部を示
す平面図である。また、図２は、図１のII−II線におけ
る断面図を示している。

【００９８】なお、第１共通線３Ｕと第２共通線３Ｒ、
および第１検査用端子２Ｌ、２Ｒと第２検査用端子２Ｄ
との間にも接続部を有するが、その構成は第１共通線３
Ｕと第２共通線３Ｌの接続部と全く同様であることか
ら、ここでは、第１共通線３Ｕと第２共通線３Ｌの接続
部についてのみ説明する。

【００９９】同図において、透明ガラス基板１上に、ま
ず、そのｘ方向に延在した第１共通線３Ｕが形成されて
いる。この第１共通線３Ｕは走査信号線Ｇ１、Ｇ２、
…、Ｇｎと同一の工程で形成されるようになっている。

【０１００】そして、この第１共通線３Ｕを覆うように
して透明ガラス基板１上には層間絶縁膜７が延在されて
形成されている。

【０１０１】この層間絶縁膜７の上面には、そのｙ方向
に延在した第２共通線３Ｌが形成されている。この第２
共通線３Ｌは映像信号線Ｄ１、Ｄ２、…、Ｄｍと同一の
工程で形成されるようになっている。

【０１０２】このことから、第１共通線３Ｕと第２共通
線３Ｌは、層間絶縁膜７を介して互いに異なる層に形成
され、それらの接続は特別な加工を要するが明らかにな
る。

【０１０３】第２共通線３Ｌを覆うようにして透明ガラ
ス基板１上には保護膜９が延在されてい形成され、この
保護膜９には、前記第１共通線３Ｕの一部を露呈させる
ためのコンタクト孔９ｃが形成されている。

【０１０４】このコンタク孔９ｃは、画素電極１０と薄
膜トランジスタＴＦＴとの接続のための保護膜９におけ
るコンタクト孔９Ａの形成と同一の工程で形成されるよ
うになっている。

【０１０５】そして、この場合、第２共通線３Ｌの一部
を露呈させるためのコンタクト孔９ｃも同時に形成され
るようになっている。第２共通線３Ｌは、第１共通線３
Ｕの場合と異なり、保護膜９およびその下層に位置づけ
られる層間絶縁膜７とで覆われていることから、前記コ
ンタクト孔９ｃの形成は該層間絶縁膜７をも貫通する程
度の時間で選択エッチングをする必要がある。この場
合、他のコンタクト孔は保護膜９の下層に位置づけられ
る導電層（第１共通線あるいはソース電極）がストッパ
となることから特に問題となることはない。

【０１０６】このことから、このようなコンタクト孔９
ｃ、９ｄの形成は薄膜トランジスタＴＦＴと画素電極１
０との接続に要するコンタク孔９Ａと同一の工程で行う
ことから工程数の増大をもたらすようなことはなくな
る。

【０１０７】そして、保護膜９の上面には、この保護膜
９から該コンタクト孔９ｃ、９ｄを通して露呈された第
１共通線３Ｕの一部および第２共通線３Ｌの一部を互い
に接続させるための導電膜１５が形成されている。この
導電膜はＩＴＯ膜からなり、画素電極１０の形成と同一
の工程で形成されるようになっている。

【０１０８】このことから、該導電膜１５の形成におい
ても工程数の増大をもたらすようなことはなくなる。

【０１０９】他の実施例 図１１は、前述した高抵抗部４Ａ、４Ｂの他の実施例を
示す平面図である。また、図１２は図１１のXII−XII線
における断面図を示している。

【０１１０】この高抵抗部４Ａ、４Ｂのそれぞれを構成
する一対の非線形素子ＮＲは、静電保護回路を構成する
非線形素子ＮＲとほぼ同様の構成をなしている。

【０１１１】このため、図１１、図１２に示す非線形素
子ＮＲの各構成要素を示す符号は、静電保護回路を構成
する非線形素子ＮＲの各構成要素を示す符号と同一に示
している。

【０１１２】このことから明らかとなるように、この高
抵抗部４Ａ、４Ｂを構成する一対の非線形素子ＮＲは画
素領域および静電保護回路と並行して形成することがで
き、製造工数の増大をもたらすようなことがなくなる。

【０１１３】また、本実施例では、第１共通線３Ｕと第
２共通線３Ｌ、３Ｒとを互いに電気的に接続させる個所
を有するとともに、少なくともこれら各第１共通線３Ｕ
と第２共通線３Ｌ、３Ｒとの接続個所以外の分離個所
（図３においてＱで示す）に対応する個所側にて前記第
２検査用端子２Ｄと第２共通線２Ｌ、２Ｒとを互いに電
気的に接続させる個所を有するようにしたものである。

【０１１４】しかし、このような構成に限定されること
はないことはいうまでもない。

【０１１５】たとえば、図１３に示すように、各共通線
３Ｕ、３Ｌ、３Ｄ、３Ｒのみを互いに接続させ（図中点
線丸Ｑで示す部分）、各検査用端子２Ｕ、２Ｌ、２Ｄ、
２Ｒを接続させないような構成としても同様の効果が得
られる。この場合、接続個所の少なくとも一方の共通線
に抵抗部を設けることはいうまでもない。

【０１１６】また、図１４に示すように、各検査用端子
２Ｕ、２Ｌ、２Ｄ、２Ｒのみを互いに接続させ（図中点
線丸Ｑで示す部分）、各共通線３Ｕ、３Ｌ、３Ｄ、３Ｒ
を接続させないような構成としても同様の効果が得られ
る。この場合、接続個所の少なくとも一方の検査用端子
に抵抗部を設けることはいうまでもない。

【０１１７】

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置およびＴＦＴ基板によれば、
信号線間のショート検査等に支障を与えることなく、第
１および第２共通線の配向膜ラビングによる静電気の蓄
電による弊害を除去できるようになる。

【図面の簡単な説明】

【図１】本発明による液晶表示装置の一実施例を示す要
部平面図である。

【図２】図１のII−II線における断面図である。

【図３】本発明による液晶表示装置のＴＦＴ基板の概略
構成を示す平面図である。

【図４】本発明による液晶表示装置の画素領域における
構成の一実施例を示す等価回路図である。

【図５】本発明による液晶表示装置の画素領域における
構成の一実施例を示す平面図である。

【図６】図５のVI−VI線における断面図である。

【図７】本発明による液晶表示装置の走査信号線側の静
電保護回路の一実施例を示す構成図である。

【図８】本発明による液晶表示装置の映像信号線側の静
電保護回路の一実施例を示す構成図である。

【図９】本発明による液晶表示装置の静電保護回路の共
通線に組み込まれる高抵抗部の一実施例を示す構成図で
ある。

【図１０】図９のX−X線における断面図である。

【図１１】本発明による液晶表示装置の静電保護回路の
共通線に組み込まれる高抵抗部の他の実施例を示す構成
図である。

【図１２】図１１のXII−XII線における断面図である。

【図１３】本発明による液晶表示装置の他の実施例を示
す説明図である。

【図１４】本発明による液晶表示装置の他の実施例を示
す説明図である。

【符号の説明】

Ｇ１、Ｇ２、…、Ｇｎ…走査信号線、Ｄ１、Ｄ２、…、
Ｄｍ…映像信号線、３Ｕ、３Ｄ…第１共通線、３Ｌ、３
Ｒ…第２共通線、２Ｕ、２Ｄ…第２検査用端子、２Ｌ、
２Ｒ…第１検査用端子、４Ａ、４Ｂ…高抵抗部、ＮＲ、
ＩＮＴ…非線形素子、ＴＦＴ…薄膜トランジスタ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 液晶を介して対向配置される透明基板の
   うちその一方の透明基板の液晶側の面に、ｘ方向に延在
   しｙ方向に並設されるゲート信号線と透明基板のほぼ全
   域に形成された層間絶縁膜を介してｙ方向に延在しｘ方
   向に並設されるドレイン信号線とで囲まれる領域を画素
   領域とし、 これら画素領域に、前記ゲート信号線による走査信号の
   供給によってオンされる薄膜トランジスタと、このオン
   された薄膜トランジスタを介して前記ドレイン信号線か
   らの映像信号が印加される画素電極を備え、 この画素電極は、前記ゲート信号線、ドレイン信号線、
   および薄膜トランジスタを覆って形成される保護膜の上
   面に形成されているとともに、該保護膜に形成されたコ
   ンタクト孔を通して前記薄膜トランジスタのソース電極
   に接続されるものであって、 前記画素領域の集合からなる表示部の外側に、前記ゲー
   ト信号線と同一の工程で形成され各ドレイン信号線と直
   交して延在される第１共通線とこの第１共通線と各ドレ
   イン信号線のそれぞれに接続される非線形素子とからな
   る第１静電保護回路と、前記ドレイン信号線と同一の工
   程で形成され各ゲート信号線と直交して延在される第２
   共通線とこの第２共通線と各ゲート信号線のそれぞれに
   接続される非線形素子とからなる第２静電保護回路と、
   を備える液晶表示装置において、 前記第１共通線と第２共通線は互いに電気的に接続さ
   れ、その接続個所の近傍における少なくとも一方の共通
   線に高抵抗部を有するとともに、前記接続は、前記保護
   膜に形成されたコンタクト孔を通して前記画素電極と同
   一の工程で形成される導電層を介してなされていること
   を特徴とする液晶表示装置。
2. 【請求項２】 第１共通線の前記導電層との接続を図る
   コンタクト孔は、保護膜に対する選択エッチングをその
   下層の層間絶縁膜にまで及ぶようにして形成することを
   特徴とする請求項１記載の液晶表示装置の製造方法。
3. 【請求項３】 規定の寸法よりも大きく形成され後の工
   程でカッテングされるカット領域を備える透明基板の主
   表面に、 ｘ方向に延在しｙ方向に並設されるゲート信号線と透明
   基板の全域に形成された層間絶縁膜を介してｙ方向に延
   在しｘ方向に並設されるドレイン信号線とで囲まれる領
   域を画素領域とし、 これら画素領域に、前記ゲート信号線による走査信号の
   供給によってオンされる薄膜トランジスタと、このオン
   された薄膜トランジスタを介して前記ドレイン信号線か
   らの映像信号が印加される画素電極を備え、 この画素電極は、前記ゲート信号線、ドレイン信号線、
   および薄膜トランジスタを覆って形成される保護膜の上
   面に形成されているとともに、該保護膜に形成されたコ
   ンタクト孔を通して前記薄膜トランジスタのソース電極
   に接続されるものであって、 前記画素領域の集合からなる表示部の外側に、前記ゲー
   ト信号線と同一の工程で形成され各ドレイン信号線と直
   交して延在される第１共通線とこの第１共通線と各ドレ
   イン信号線のそれぞれに接続される非線形素子とからな
   る第１静電保護回路と、前記ドレイン信号線と同一の工
   程で形成され各ゲート信号線と直交して延在される第２
   共通線とこの第２共通線と各ゲート信号線のそれぞれに
   接続される非線形素子とからなる第２静電保護回路と、 前記透明基板のカット領域に、前記ゲート信号線と同一
   の工程で形成されかつこれら各ゲート信号線を互いに共
   通接続させた第１検査用端子と前記ドレイン信号線と同
   一の工程で形成されかつこれら各ドレイン信号線を互い
   に共通接続させた第２検査用端子とを備えるＴＦＴ基板
   において、 前記第１検査用端子と第２検査用端子は互いに電気的に
   接続され、その接続個所の近傍における少なくとも一方
   の共通線に高抵抗部を有するとともに、前記接続は、前
   記保護膜に形成されたコンタクト孔を通して前記画素電
   極と同一の工程で形成される導電層を介してなされてい
   ることを特徴とするＴＦＴ基板。
4. 【請求項４】 規定の寸法よりも大きく形成され後の工
   程でカッテングされるカット領域を備える透明基板の主
   表面に、 ｘ方向に延在しｙ方向に並設されるゲート信号線と透明
   基板の全域に形成された層間絶縁膜を介してｙ方向に延
   在しｘ方向に並設されるドレイン信号線とで囲まれる領
   域を画素領域とし、 これら画素領域に、前記ゲート信号線による走査信号の
   供給によってオンされる薄膜トランジスタと、このオン
   された薄膜トランジスタを介して前記ドレイン信号線か
   らの映像信号が印加される画素電極を備え、 この画素電極は、前記ゲート信号線、ドレイン信号線、
   および薄膜トランジスタを覆って形成される保護膜の上
   面に形成されているとともに、該保護膜に形成されたコ
   ンタクト孔を通して前記薄膜トランジスタのソース電極
   に接続されるものであって、 前記画素領域の集合からなる表示部の外側に、前記ゲー
   ト信号線と同一の工程で形成され各ドレイン信号線と直
   交して延在される第１共通線とこの第１共通線と各ドレ
   イン信号線のそれぞれに接続される非線形素子とからな
   る第１静電保護回路と、前記ドレイン信号線と同一の工
   程で形成され各ゲート信号線と直交して延在される第２
   共通線とこの第２共通線と各ゲート信号線のそれぞれに
   接続される非線形素子とからなる第２静電保護回路と、 前記透明基板のカット領域に、前記ゲート信号線と同一
   の工程で形成されかつこれら各ゲート信号線を互いに共
   通接続させた第１検査用端子と前記ドレイン信号線と同
   一の工程で形成されかつこれら各ドレイン信号線を互い
   に共通接続させた第２検査用端子とを備えるＴＦＴ基板
   において、 前記第１共通線と第２共通線とを互いに電気的に接続さ
   せる個所を有するとともに、少なくともこれら各第１共
   通線と第２共通線との接続個所以外の分離個所に対応す
   る個所にて前記第１検査用端子と第２共通線とを互いに
   電気的に接続させる個所を有し、これら各接続個所の近
   傍における少なくとも一方の共通線あるいは検査用端子
   に高抵抗部を有するとともに、前記各接続は、前記保護
   膜に形成されたコンタクト孔を通して前記画素電極と同
   一の工程で形成される導電層を介してなされていること
   を特徴とするＴＦＴ基板。