JPH0497136A

JPH0497136A - アクティブマトリクス液晶表示装置の製造方法

Info

Publication number: JPH0497136A
Application number: JP2213465A
Authority: JP
Inventors: Toshiaki Takamatsu; 敏明高松
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-08-09
Filing date: 1990-08-09
Publication date: 1992-03-30
Anticipated expiration: 2012-06-11
Also published as: JP2618520B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、液晶を表示媒体として用いたアクティブマト
リクス液晶表示装置の製造方法に関する。

（従来の技術）従来から、液晶を表示媒体として用いた表示装置では、
電極を形成した２枚の基板を貼り合わせ、これらの基板
間に液晶が封入されている。

近年、液晶表示装置の高精細化及び高品位化に伴い、前
記一方の基板に形成された各絵素電極に、薄膜トランジ
スタ（以下ではｒＴＦＴＪと称する）等のスイッチング
素子を付加し、このＴＰＴを介して基板上の絵素電極に
映像信号を印加して画像を表示するアクティブマトリク
ス方式が用いられている。このようなアクティブマトリ
クス液晶表示装置を構成するアクティブマトリクス基板
には、バス配線、ＴＰＴ、絵素電極等が形成された後、
液晶分子の配向を規制する配向膜が形成される。

この配向膜は、通常、ラビングによって配向処理されて
いる。

高精細な液晶表示装置の製造プロセスは非常に複雑であ
るため、走査線として機能するゲートバス配線若しくは
信号線として機能するソースバス配線の断線若しくはシ
ョート、更にＴＰＴの動作不良等の製造不良が生じ易い
ことが知られている。

このような製造不良が発生すると表示装置の画像品位が
著しく損なわれ、表示装置の歩留りが低下することにな
る。

そこで、■製造プロセスの途中で発生する上記ゲートバ
ス配線若しくはソースバス配線の断線若しくはンヨート
、叉はＴＦＴの動作不良を、ＴＰＴ等が形成された段階
でチエツクすることにより、正常に機能するアクティブ
マトリクス基板を選別することが従来より提案されてい
た。

一方、従来から、配向膜のラビング処理時に発生する静
電気によって、ＴＰＴの閾値電圧が変化することが知ら
れている。このようなＴＰＴを用いた表示装置の画面に
は、ゲートバス配線及びソースバス配線に沿った縞模様
が現れて、良好な画像表示は行われない。また、ラビン
グ処理により生じる静電気により、ゲートバス配線とソ
ースバス配線との交差部で絶縁破壊を起こすことがある
。

このような絶縁破壊が生じると、これらの配線の間にリ
ーク電流が発生し、これが原因でＴＰＴの特性劣化が生
じる。そこで、このような静電気の発生を防止するため
、■ＴＰＴ及び絵素電極が形成された領域の外周部に、
ゲートバス配線とソースバス配線とを電気的に接続する
ショートリングを形成することも従来より提案されてい
た。

（発明が解決しようとする課題）しかしながら、上記した■のプロセスにおいて、ＴＰＴ
を形成したアクティブマトリクス基板を検査するために
は、ゲートバス配線とソースバス配線との間等の各部間
の電位差を測定する必要があるため、ショートリングを
設けない構造にする必要がある。一方、■に記載したよ
うにＴＰＴの特性劣化を防止するためには、前記ショー
トリングを設ける必要がある。このように、アクティブ
マトリクス基板の検査を行うことと、前記ショートリン
グを形成することとは互いに相反することになる。この
ように従来のアクティブマトリクス型液晶表示装置では
、■及び■を両立させることができないという問題があ
った。

本発明はこのような問題点を解決するものであり、本発
明の目的は、走査線及び信号線の断線及びショート、並
びにスイッチング素子の動作不良を検出することができ
、しかもラビング処理によって発生する静電気による悪
影響をも防止し得るアクティブマトリクス液晶表示装置
の製造方法を提供することである。

（課題を解決するための手段）本発明のアクティブマトリクス液晶表示装置の製造方法
は、絶縁性基板上に、相互に交差する走査線及び信号線
、並びに該走査線及び該信号線に囲まれた領域にスイッ
チング素子及び絵素電極を形成する工程と、該走査線及
び該信号線の断線及びショート、並びに該スイッチング
素子の特性を検査する工程と、該絶縁性基板上の全面に
金属膜を形成する工程と、該金属膜のバターニングを行
って、該スイッチング素子及び該絵素電極が形成された
領域の外周部に於いて該走査線及び該信号線を電気的に
接続するショートリングを形成する工程と、該絶縁性基
板上の全面に配向膜を形成してラビング処理する工程と
、を包含しており、そのことにより上記目的が達成され
る。

また、前記金属膜のバターニングを行う工程に於いて、
前記ショートリングが、前記スイッチング素子を覆う光
シールド、及び前記走査線と前記信号線と前記絵素電極
の周縁部とを覆うブラックマトリクスと同時に形成され
る構成とすることができる。

（作用）本発明のアクティブマトリクス液晶表示装置の製造方法
では、絶縁性基板上にスイッチング素子、絵素電極等が
形成された段階で、該基板上に形成された各配線の断線
及びショート、並びにスイッチング素子特性の検査が行
われる。この検査が終了した後に、走査線と信号線との
間を電気的に接続するショートリングが形成される。次
に、配向膜が形成され、この配向膜のラビング処理が行
われる。このとき、ラビング処理による静電気が発生し
ても、走査線及び信号線は電気的に接続されているので
、走査線、信号線及びスイッチング素子に悪影響は生じ
ない。

また、本発明のアクティブマトリクス液晶表示装置の製
造方法に於いて、ショートリングを、スイッチング素子
を覆う光シールド、及び走査線と信号線と絵素電極の周
縁部とを覆うブラックマトリクスと同時に形成すること
により、工程数を増加させることなくショートリングを
形成することができる。

（実施例）本発明の実施例について以下に説明する。第１図に本発
明のアクティブマトリクス液晶表示装置の製造方法の一
実施例によって製造されるアクティブマトリクス基板を
模式的に示す。第２図に第１図の基板の部分拡大図を示
す。また、第３図に第２図のＴＰＴ２０近傍の断面図を
示す。本実施例のアクティブマトリクス液晶表示装置の
製造方法は、絶縁性基板１上に、相互に交差するゲート
バス配線１２及びソースバス配線１３、並びにゲートハ
ス配線１２及びソースバス配線１３に囲マれた領域にＴ
ＰＴ２０　（第２図〉及び絵素電極９を形成する工程を
備えている。ゲートバス配線１２は走査線として機能し
、ソースバス配線１３は信号線として機能している。ま
た、ＴＰＴ２０はスイッチング素子として機能している
。

ＴＰＴ２０は公知の製造方法によって作製される。第３
図に示すように、ガラス等からなる絶縁性基板１上に、
ベースコート絶縁膜２を形成し、ベースコート絶縁膜２
上にゲートバス配置１２とこれから分岐するゲート電極
３とを形成した。ゲートバス配線１２及びゲート電極３
を覆って基板１上の周縁部を除く部分に、ＳｉＮｘ、Ｓ
ｉ膜ア等からなるゲート絶縁膜４を形成した。ゲート電
極３の上方に対応する位置のゲート絶縁膜４上には、ａ
−Ｓｉ半導体膜５が形成されている（第３図）。

このａ−３ｉ半導体膜５の一方の端部上にはリンドープ
ミー３ｉ膜６を介してソース電極７が形成され、ａ−Ｓ
ｉ半導体膜５の他方の端部上には、リンドープａ−Ｓｔ
膜６を介してドレイン電極８が形成されている。また、
゛ゲート絶縁膜４上には絵素電極９が形成され、絵素電
極９にはドレイン電極８の端部が接続されている。

ソースバス配線１３はソース電極７及びドレイン電極８
の形成と同時に形成される。ゲートバス配線１２及びソ
ースバス配線１３との交差部には、第２図に示すように
、矩形の絶縁膜２１が挟まれている。絶縁膜２１はａ−
Ｓｉ膜からなり、ゲートバス配線１２とソースバス配線
１３との間のショートを防止するために設けられている
。また、絶縁膜２１はＴＰＴ２０のａ−Ｓｉ半導体膜５
の形成と同時に形成される。

以上のようにアクティブマトリクス基板上にＴＰＴ２０
及び絵素電極９を形成した段階で、ゲートバス配線１２
及びソースバス配線１３の断線及びンヨート、並びにＴ
ＰＴ２０の特性を検査した。

この検査により、正常に機能するアクティブマトリクス
基板のみが選別される。バス配線の断線及びンヨート、
並びにＴＰＴの特性の検査は、ゲート電極３、ソース電
極７、ドレイン電極８及び絵素電極９にそれぞれプロー
バの針を接触させて、該ゲート電極３及びソース電極７
にそれぞれ信号を入力してドレイン電極８での出力信号
を確認する３端子刃式により行った。

この検査の後、基板１上の全面にバンシベーション膜１
０を形成した。このパッシベーション膜ＩＯは、ＳｉＮ
ｘ、ＳｉＯｘ等からなり、基板１の周縁部では、フォト
リングラフィ法及びエツチングにより除去されている。

次ニ、ハソシベーションＭＩ　Ｏ上ニ、Ａ　Ｉ、　Ｔａ
、Ｃｒ、Ｔｉ５Ｎｉ等の金属膜を形成した。この金属膜
のバターニングを行って、ＴＰＴ２０及び絵素電極９が
形成された領域の外周部に於いてゲートバス配線１２及
びソースバス配線１３を電気的に接続するショートリン
グ１４（第１図）を形成した。またこの時、ＴＰＴ２０
を覆う光シールド１５（第２図及び第３図）、及びゲー
トバス５Ｊｉ１２と７−スバス配線１３と絵素電極９の
周縁部とを覆うブラックマトリクス１６（第２図）を同
時に形成した。これらのショートリング１４、光ンール
ド１５、及びブラックマトリクス１６は前記金属膜の１
回だけのフォトプロセスで形成され得る。

ショートリング１４は基板１の周辺部に枠状に形成され
、ゲートバス配線１２及びソースバス配線１３に電気的
に接続されて、両配線１２．１３を同電位に保っている
。

光ンールド１５は、第３図に矢印Ａで示す方向から照射
光がＴＰＴ２０に入射することを防止する。この光シー
ルド１５によって、ＴＰＴ２０の動作特性が次のように
安定する。ＴＰＴ２０のゲート電圧Ｖ。−ドレイン電流
工、の特性を示す第４図において、特性曲線ａは光を照
射しない暗状態でのＴＰＴ特性であり、特性曲線すは光
シールド１５を設けて照射光を照射した場合のＴＰＴ特
性を示している。この第４図に示されているように、特
性曲線すは光照射を行っても、暗状態の特性曲線ａと殆
ど変わらず、ＴＰＴ特性が安定していることが分かる。

ブラックマトリクス１６は表示に寄与しないゲートバス
配線１２及びソースバス配線１３等が形成されている部
分を透過する光を遮断する。また、ブラックマトリクス
１６は、絵素電極９の周縁部に重畳形成され、絵素電極
９０周辺部から光が漏れることを防止している。このよ
うな機能を果たすブラックマトリクス１６により、コン
トラストが向上している。

次に、基板１上の全面に、例えばポリイミド等の高分子
樹脂を塗布し、焼成した後に、ラビング処理を行った。

このラビング処理時には、液晶表示装置の各製造工程中
で最も静電気が発生しやすく、該静電気によって絶縁不
良やＴＰＴの動作不良等の問題が発生する恐れがあるが
、第１図に示すようにショートリング１４を形成しであ
る場合には、ゲートバス配線１２とソースバス配線１３
とがショートリング１４で電気的に導通されているので
、ゲートバス配線１２とソースバス配線１３との間の絶
縁不良やＴＰＴ２０の動作不良等が発生することを確実
に防止し得る。ショートリング１４は、ラビング処理工
程の後にエツチング等により除去される。

一方、基板１と貼り合わせられる対向基板についても、
同様にポリイミドを塗布し、焼成した後に、ラビング処
理が行われる。そして、該ラビング処理が完了した測長
板が貼り合わせられて、測長板間に液晶が封入されて液
晶表示装置が完成する。

以上のように本実施例の製造方法の一実施例では、ガラ
ス基板１上にＴＰＴ２０及び絵素電極９が形成された段
階で、ゲートバス配線１２及びソースバス配線１３の断
線及びショート、並びにＴＰＴ特性の検査を行い、正常
に機能するアクティブマトリクス基板を選別した後に、
前記ショートリング１４が形成されるので、該検査を行
ない得て、しかもンヨートリング１４を形成することが
可能となる。また、本実施例ではショートリング１４を
光シールド１５及びブラックマトリクス１６と同時に形
成することができるので、ショートリング１４を形成す
るための工程を特に設ける必要がない。

尚、本発明は以上の実施例のようにａ−Ｓｔの半導体膜
を用いた場合に限らず、ｐ−８ｉの半導体膜を使用する
場合にも適用できることは勿論である。

（発明の効果）本発明のアクティブマトワクス型液晶表示装置の製造方
法では、絶縁性基板上にスイッチング素子及び絵素電極
が形成された段階で、走査線及び信号線の断線及びショ
ート、並びにスイッチング素子の動作不良の検査を行い
、正常に機能するアクティブマトリクス基板のみを選別
した後に、走査線と信号線とを接続するンヨートリング
が形成されるので、上記の検査と、ショートリングの形
成とを両立させることができる。従って、本発明のアク
ティブマトリクス液晶表示装置の製造方法によれば、高
い製造歩留りでアクティブマトリクス液晶表示装置を得
ることができる。

４、゛　　の８　な言゛日第１図は本発明のアクティブマトリクス液晶Ｈ示装置の
製造方法の一実施例によって製造されるアクティブマト
リクス基板を模式的に示す平面図、第２図は第１図の基
板の部分拡大図、第３図は第２図のＴＦＴ２０近傍の断
面図、第４図は照射光の有無によってＴＰＴのゲート電
圧−ドレイン電流の関係が変化する様子を示す図である
。

１・・・ガラス基板、３・・・ゲート電極、５・・・ａ
−３ｉ半導体膜、７・・・ソース電極、８・・・ドレイ
ン電極、９・・・絵素電極、１２・・・ゲートバス配線
、１３・・・ソースバス配線、１４・・・ショートリン
グ、１５・・・光ンールド、１６・・・ブラックマトリ
ックス、２０・・・ＴＦＴ、２１・・・絶縁膜。

以上第１第３図

Claims

【特許請求の範囲】１、絶縁性基板上に、相互に交差する走査線及び信号線
、並びに該走査線及び該信号線に囲まれた領域にスイッ
チング素子及び絵素電極を形成する工程と、該走査線及び該信号線の断線及びショート、並びに該ス
イッチング素子の特性を検査する工程と、該絶縁性基板
上の全面に金属膜を形成する工程と、該金属膜のパターニングを行って、該スイッチング素子
及び該絵素電極が形成された領域の外周部に於いて該走
査線及び該信号線を電気的に接続するショートリングを
形成する工程と、該絶縁性基板上の全面に配向膜を形成してラビング処理
する工程と、を包含するアクティブマトリクス液晶表示装置の製造方
法。２、前記金属膜のパターニングを行う工程に於いて、前
記ショートリングが、前記スイッチング素子を覆う光シ
ールド、及び前記走査線と前記信号線と前記絵素電極の
周縁部とを覆うブラックマトリクスと同時に形成される
、請求項１に記載のアクティブマトリクス液晶表示装置
の製造方法。