JPH10268794A - 表示パネル - Google Patents

表示パネル

Info

Publication number
JPH10268794A
JPH10268794A JP9073963A JP7396397A JPH10268794A JP H10268794 A JPH10268794 A JP H10268794A JP 9073963 A JP9073963 A JP 9073963A JP 7396397 A JP7396397 A JP 7396397A JP H10268794 A JPH10268794 A JP H10268794A
Authority
JP
Japan
Prior art keywords
wiring
display panel
substrate
wirings
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9073963A
Other languages
English (en)
Inventor
Mutsumi Nakajima
睦 中島
Katsuko Nakajima
佳都子 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP9073963A priority Critical patent/JPH10268794A/ja
Priority to TW087104022A priority patent/TWI223731B/zh
Priority to EP98105330A priority patent/EP0867751A3/en
Priority to US09/047,509 priority patent/US6570630B2/en
Priority to CNB981051871A priority patent/CN1150421C/zh
Priority to CNB031249566A priority patent/CN1332246C/zh
Priority to KR1019980010492A priority patent/KR100358660B1/ko
Publication of JPH10268794A publication Critical patent/JPH10268794A/ja
Priority to KR1020010057950A priority patent/KR100355966B1/ko
Priority to US10/351,362 priority patent/US6765630B2/en
Priority to US10/351,388 priority patent/US20030117537A1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures

Abstract

(57)【要約】 【課題】 表示パネルの製造工程中および完成後の静電
気によるスイッチング素子の特性劣化や配線間の絶縁破
壊を防ぐ。 【解決手段】 信号配線２および走査配線３の配線端部
に設けられた高抵抗部９が短絡線８に接続されている。
基板分断までに静電気による電荷が印加されても、高抵
抗部９および短絡線８を介して他の配線に分散される。
また、基板分断後に静電気による電荷が印加されても、
分断端と表示領域との間に高抵抗部９が残っているの
で、分断端から表示領域に達するまでに高抵抗部９で電
圧降下する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば、テレビジ
ョンセット、パーソナルコンピュータ、ワードプロセッ
サまたはＯＡ（Ｏｆｆｉｃｅ Ａｕｔｏｍａｔｉｏｎ）
機器などに用いられる液晶表示パネル等の表示パネルに
関する。
【０００２】
【従来の技術】上述の液晶表示パネルは、表示媒体とし
ての液晶層を挟んで一対の基板が対向配置された構成を
有する。そのうちの一方の基板であるアクティブマトリ
クス基板は、複数の信号配線と複数の走査配線とが絶縁
膜を介して互いに交差するように設けられ、各信号配線
と各走査配線との交差部近傍には、スイッチング素子と
してのＴＦＴ（薄膜トランジスタ）を介して両配線に接
続された画素電極が設けられる。各画素電極には、対応
する走査配線の信号でスイッチングされるＴＦＴを介し
て対応する信号配線の信号が与えられ、その画素電極と
対向する対向電極との間の液晶層に電圧が印加される。
これにより両電極の間に挟まれた液晶層部分の光学的特
性が変化し、この光学的特性の変化が表示パターンとし
て視角的に認識される。
【０００３】この液晶表示パネルに対して、静電気等に
より発生した例えば１００Ｖ程度以上の電圧が信号配線
や走査配線に印加されると、ＴＦＴの破壊や特性劣化が
生じたり、信号配線と走査配線との間の絶縁膜が破壊さ
れたりするため、画像表示時にライン状の欠陥や表示ム
ラが現れ、表示品位を低下させる原因となる。この程度
の静電気は、上記アクティブマトリクス基板の製造工程
や、上記液晶層を配向させるための配向膜をラビング処
理する工程などで発生するため、これを完全に防止する
ことはできない。
【０００４】このため、従来、図７および図８に示すよ
うな短絡線を形成したアクティブマトリクス基板が用い
られている。
【０００５】図７は従来のアクティブマトリクス基板の
等価回路を示す図である。このアクティブマトリクス基
板は、ガラス板などからなる透光性の基板１上に、複数
の信号配線２および走査配線３が絶縁膜を介して互いに
交差して設けられ、表示領域には各信号配線２と各走査
配線３との交差部近傍にスイッチング素子としてのＴＦ
Ｔ４とそのＴＦＴ４に接続された画素電極５とが設けら
れている。そのマトリクス状の表示領域の周辺まで延び
た信号配線２の片方の端部には信号入力用端子６が設け
られ、走査配線３の片方の端部には信号入力用端子７が
設けられている。また、表示領域の周辺を囲むように短
絡線８が形成され、製造工程の途中までは、その短絡線
８が信号配線２の両端部および走査配線３の両端部と接
続されている。
【０００６】図８は従来の他のアクティブマトリクス基
板を示す平面図である。この図８において同じ機能を有
する部分には図７と同じ番号を付して説明を省略する。
なお、図８においては、簡単のために表示領域２０の内
側を省略して示し、表示領域２０の周辺に並設された配
線や端子の一部を省略して示している。このアクティブ
マトリクス基板は、短絡線８が信号配線２の信号入力用
端子６が設けられていない側の端部および走査配線３の
信号入力用端子７が設けられていない側の端部と接続さ
れている。
【０００７】これらのアクティブマトリクス基板は、透
光性の基板上に対向電極が設けられた対向基板と重ね合
わせられ、両基板の間に液晶が注入されて液晶表示パネ
ルが完成する。但し、短絡線８により信号配線２および
走査配線３を短絡したままでは駆動することができない
ので、液晶表示パネルの完成までに基板１を分断ライン
１０に沿って分断することにより短絡が解除される。
【０００８】このように短絡線８を設けて各信号配線２
および各走査配線３と接続することにより、全ての信号
配線２と走査配線３とが常に同電位に保たれるため、液
晶表示パネルの製造工程中に静電気が印加されてもＴＦ
Ｔの特性劣化や配線間の絶縁破壊が生じるのを防ぐこと
ができる。
【０００９】しかしながら、図７および図８に示した構
成では、アクティブマトリクス基板の分断後には各信号
配線２および各走査配線３が電気的に独立した状態とな
るので、分断後の工程で発生する静電気によるＴＦＴの
特性劣化や配線間の絶縁破壊を防ぐことができない。ま
た、ＴＦＴは１００Ｖ程度の電圧印加でも特性が劣化し
てしまうが、液晶表示パネルの完成後でも、液晶表示装
置を製造すべく駆動用ドライバーの接続や偏光板の貼り
付けやシールドケースへの組み込み等が行われ、シール
ドケースに組み込まれるまでは常に静電気の影響を受け
るので、この程度の静電気を全く生じないようにするこ
とは実際には非常に困難である。
【００１０】また、図７に示した構成では全ての基板端
に信号配線２の分断面と走査配線３の分断面とができ、
図８に示した構成では信号入力用端子６、７の形成され
ていない側の基板端に信号配線２の分断面および走査配
線３の分断面が残るため、この分断面から侵入する静電
気による不良発生が多く、良品率を低下させる重大な欠
陥となっている。
【００１１】さらに、図７および図８に示した構成で
は、アクティブマトリクス基板を分断して短絡線８との
短絡を解除するまでは、全ての信号配線２と走査配線３
とが短絡されているため、各信号配線２と各走査配線３
との間の短絡や各配線の断線の有無の検査を行うことが
できない。
【００１２】このため、従来、図９に示すような素子と
内部短絡線とを形成したアクティブマトリクス基板が知
られている。
【００１３】図９は従来のアクティブマトリクス基板の
等価回路を示す図である。この図９において同じ機能を
有する部分には図７と同じ番号を付して説明を省略す
る。このアクティブマトリクス基板は、短絡線８の内側
に内部短絡線１３が別に設けられ、各信号配線２および
各走査配線３が素子１２を介して内部短絡線１３に接続
されている。この素子１２としては、半導体薄膜などか
らなる高抵抗素子や、印加電圧に対して非線形な抵抗値
を示す非線形素子などが使用される。
【００１４】この構成によれば、分断ライン１０に沿っ
てアクティブマトリクス基板を分断して信号配線２およ
び走査配線３と短絡線８との接続を解除した後でも、信
号配線２および走査配線３と内部短絡線１３との接続が
残される。このため、基板分断後の工程で静電気が印加
されても、その電荷が素子１２と内部短絡線１３とを介
して周囲の信号配線２や走査配線３に分散されるため、
ＴＦＴの特性劣化や配線間の絶縁破壊を防ぐことができ
る。この場合、液晶表示パネルの製造工程の途中で各信
号配線２と各走査配線３との間の短絡や各配線の断線の
有無を検査するときや、液晶表示パネルの完成後に実駆
動するときに問題とならないように、各信号配線２およ
び各走査配線３と内部短絡線１３との接続抵抗値は十分
高い値に設定される。
【００１５】
【発明が解決しようとする課題】上記図７および図８に
示した従来例では、アクティブマトリクス基板を分断し
て各信号配線２および各走査配線３と短絡線８との短絡
を解除した後は、各信号配線２および各走査配線３が電
気的に独立しているため、基板分断後に静電気が印加さ
れた場合に、スイッチング素子の特性劣化や配線間の絶
縁破壊を防ぐことができない。また、基板端に信号配線
２および走査配線３の分断面が残っているため、その分
断面から侵入する静電気による不良発生が多い。さら
に、アクティブマトリクス基板を分断して短絡線８との
接続を解除するまでは全ての信号配線２と走査配線３と
が短絡されているため、各信号配線２と各走査配線３と
の間の短絡や各配線の断線の有無を検査することができ
ない。
【００１６】上記図９に示した従来例では、静電気が印
加されることにより素子１２の破壊や特性劣化が起こ
り、各信号配線２および各走査配線３の間にリークが生
じたり、各配線と内部短絡線１３との接続抵抗のばらつ
きが生じたりして表示品位が低下することがある。ま
た、素子１２の抵抗値は、実駆動の際に問題とならない
ように十分高い抵抗値に設定され、通常、信号配線２お
よび走査配線３の抵抗値よりも一桁以上高い値に設定さ
れるため、基板分断後に分断端（図９の図Ｃ部）から静
電気が印加されると、この抵抗値の違いにより大部分の
電荷は信号配線２または走査配線３に流れる。よって、
素子１２を介して内部短絡線１３には電荷がほとんど分
散されず、信号配線２または走査配線３に接続されたＴ
ＦＴ４の特性劣化や配線間の絶縁破壊が発生することが
ある。
【００１７】本発明は、このような従来技術の問題点を
解決するためになされたものであり、基板の分断後も静
電気によるスイッチング素子の特性劣化や配線間の絶縁
破壊を防ぐことができる表示パネルを提供することを目
的とする。
【００１８】
【課題を解決するための手段】本発明の表示パネルは、
表示媒体を挟んで対向配置された一対の基板のうちの一
方の基板に、複数の信号配線と複数の走査配線とが互い
に交差すると共に絶縁して設けられ、各信号配線と各走
査配線との交差部近傍に、スイッチング素子を介して両
配線に接続された画素電極が設けられ、該画素電極の存
在する部分を表示領域としている表示パネルにおいて、
該走査配線および該信号配線のうちの少なくとも一方の
表示領域外におけるその途中または端部に高抵抗部を有
してなり、該高抵抗部を該一方の基板端面より露出さ
せ、または該端面より内側に配して該一方の基板が分断
されており、そのことにより上記目的が達成される。
【００１９】前記高抵抗部が半導体膜、金属膜または金
属酸化膜からなっていてもよい。
【００２０】前記高抵抗部が、該高抵抗部以外の配線部
分を構成する膜の面抵抗よりも高い面抵抗を有する膜か
らなっていてもよい。
【００２１】本発明の表示パネルは、表示媒体を挟んで
対向配置された一対の基板のうちの一方の基板に、複数
の信号配線と複数の走査配線とが互いに交差すると共に
絶縁して設けられ、各信号配線と各走査配線との交差部
近傍に、スイッチング素子を介して両配線に接続された
画素電極が設けられ、該画素電極の存在する部分を表示
領域としている表示パネルにおいて、該走査配線および
該信号配線のうちの少なくとも一方の配線端部近傍であ
って表示領域の外側に、該当する配線と絶縁して放電誘
導電極が設けられており、そのことにより上記目的が達
成される。
【００２２】前記放電誘導電極が、前記一対の基板のう
ちの他方の基板上の対向電極と電気的に接続されていて
もよい。
【００２３】前記放電誘導電極が、該当する配線と重畳
すると共に絶縁して設けられていてもよい。
【００２４】前記放電誘導電極が、少なくとも該当する
配線の隣接するもの同士の間に両配線と絶縁して設けら
れていてもよい。
【００２５】前記放電誘導電極が、基板端部において該
当する配線よりも広幅にし、または基板端部において該
当する配線よりも広面積にして設けられていてもよい。
【００２６】以下、本発明の作用について説明する。
【００２７】本発明にあっては、走査配線および信号配
線のうちの少なくとも一方が、表示領域外におけるその
途中または端部に高抵抗部を有している。基板分断まで
の工程で静電気が印加されても、各配線を高抵抗部で短
絡線と接続させておくことにより、高抵抗部および短絡
線を介して他の配線に電荷を分散させることができ、ス
イッチング素子の特性劣化や配線間の絶縁破壊が生じな
い。また、高抵抗部の抵抗値は他の信号配線部分や走査
配線部分の配線抵抗値よりも十分に高いため、短絡線と
接続したままでも、各配線の断線や配線間のリークなど
の検査が可能である。
【００２８】また、この基板を分断する際には、高抵抗
部を基板端面より露出させ、または基板端面より内側に
配して分断しているので、分断端と表示領域との間に高
抵抗部の一部または全部が残る。よって、基板分断後の
工程で静電気による電荷が印加されても、分断端から表
示領域に達するまでに高抵抗部で電圧降下されるため、
スイッチング素子の特性劣化や配線間の絶縁破壊が生じ
ない。また、高抵抗部は信号入力用端子よりも基板端側
にあるので、表示パネルの完成後に残されたままでも、
実駆動のために印加される信号には影響を及ぼさない。
【００２９】この高抵抗部は、それ以外の配線部分を構
成する膜の面抵抗よりも高い面抵抗を有する膜を用いる
のが望ましく、半導体膜、金属膜または金属酸化膜等の
いずれを用いてもよい。特に、アクティブマトリクス基
板を構成する材料で高抵抗部を形成すれば、製造工程を
追加する必要が無いので望ましい。
【００３０】他の本発明にあっては、走査配線および信
号配線のうちの少なくとも一方の端部近傍であって表示
領域の外側に、その配線と絶縁して放電誘導電極が設け
られている。よって、表示パネルの製造工程中や表示パ
ネルの完成後に表示パネルの周辺に静電気が発生して
も、その静電気が放電誘導電極に放電されて、走査配線
および信号配線への静電気の印加が抑制されるので、ス
イッチング素子の特性劣化や配線間の絶縁破壊が生じな
い。
【００３１】この放電誘導電極を対向電極と接続すれ
ば、印加された静電気が表示パネル全体に拡散されるの
で、静電気の影響を防ぐことができる。
【００３２】この放電誘導電極は、走査配線または信号
配線に対して重畳すると共に絶縁して設けてもよく、そ
の配線の隣接するもの同士の間に両配線と絶縁して設け
てもよく、さらに両端の配線の外側にその配線と絶縁し
て設けてもよい。いずれの場合にも、放電誘導電極と各
配線とが電気的に絶縁されているので、放電誘導電極に
印加された静電気が走査配線や信号配線に印加されるこ
とはない。
【００３３】この放電誘導電極を、基板端部における走
査配線や信号配線よりも広幅にし、または基板端部にお
ける走査配線や信号配線よりも広面積にすれば、表示パ
ネルの周辺に放電される静電気が放電誘導電極に印加さ
れやすくなるので望ましい。
【００３４】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。なお、以下の図にお
いて、従来技術と同じ機能を有する部分には同じ番号を
付して説明する。
【００３５】（実施形態１）図１は、実施形態１の表示
パネルにおけるアクティブマトリクス基板の等価回路を
示す図である。
【００３６】このアクティブマトリクス基板は、ガラス
板などからなる透光性の基板１上に、複数の信号配線２
および走査配線３が絶縁膜（図示せず）を介して互いに
交差して設けられ、表示領域には各信号配線２と各走査
配線３との交差部近傍にスイッチング素子としてのＴＦ
Ｔ４とそのＴＦＴ４に接続された画素電極５とが設けら
れている。各信号配線２および各走査配線３は、画素電
極５がマトリクス状に設けられた表示領域の外まで延び
ており、信号配線２の片方の端部には信号入力用端子６
が設けられ、走査配線３の片方の端部には信号入力用端
子７が設けられている。各画素電極５には、対応する走
査配線３の信号でスイッチングされるＴＦＴ４を介して
対応する信号配線２の信号が与えられる。
【００３７】表示領域の周辺には、その周囲を囲むよう
に短絡線８が形成されている。その短絡線８は、各信号
配線２の両端部および各走査配線３の両端部に設けられ
た高抵抗部９と接続されている。この高抵抗部９は、例
えばＴＦＴ４を構成している半導体膜ｎ+ａ−Ｓｉを用
いてＴＦＴ４と同時に形成することができる。ｎ+ａ−
Ｓｉの抵抗率は通常、数１０Ωｃｍ程度であり、その膜
厚は数１００オングストローム程度で使用する。ｎ+ａ
−Ｓｉの面抵抗を１００ＭΩ／□とし、高抵抗部９の幅
を１００μｍ、長さを１０μｍとすると、信号配線２と
短絡線８との間または走査配線３と短絡線８との間の接
続抵抗は１０ＭΩとなる。
【００３８】このアクティブマトリクス基板は、図２に
示すように、他の透光性基板上に平面状の対向電極が形
成された対向基板（図示せず）と貼り合わせられた後、
分断ライン１０に沿って基板１が分断されて短絡線８が
切り離される。この際、各高抵抗部９の一部が、信号配
線２の両端部（および走査配線３の両端部）に残ってい
る。なお、この図２および以下の図３、４において、３
１は分断前の基板１のエッジを示し、３２は対向基板の
エッジを示す。この図２に示すように、対向基板のエッ
ジ３２は対向基板が高抵抗部９以外の信号配線部分２ａ
（および走査配線部分）をすべて覆うように配置するの
が望ましい。その後、両基板間に液晶が充填されて表示
パネルが完成する。
【００３９】この表示パネルは、アクティブマトリクス
基板が分断されるまでは、全ての信号配線２および走査
配線３が高抵抗部９で短絡線８と接続されている。よっ
て、基板分断前の工程で静電気が発生しても、印加され
た電荷は高抵抗部９および短絡線８を介して全配線に分
散されるので、スイッチング素子の特性劣化や配線間の
絶縁破壊が生じない。また、高抵抗部９以外の信号配線
部分２ａや走査配線部分の配線抵抗値は通常１〜数１０
ｋΩ程度で、高抵抗部９の抵抗値に比べて十分に低いた
め、短絡線８と接続された基板分断前の状態でも、各配
線の断線や配線間リークなどの基板検査が行える。
【００４０】また、基板分断後の工程では、アクティブ
マトリクス基板の表面は、信号入力用端子６、７上を除
いて対向基板で覆われている。このため、発生した静電
気が主として分断された基板端面（図１および図２のＡ
部）から信号配線２や走査配線３に侵入する。ところ
が、信号配線２および走査配線３の部分と分断端との間
には高抵抗部９があり、印加された静電気が表示領域に
達するまでに高抵抗部９で電圧降下するので、スイッチ
ング素子の特性劣化や配線間の絶縁破壊が生じない。ま
た、高抵抗部９は信号入力用端子６、７より基板端側に
あるため、表示パネル完成後、実駆動のために信号入力
用端子６、７に印加される信号には影響を及ぼさない。
さらに、各信号配線２および各走査配線３が電気的に接
続されていないため、図９に示した従来例のように、配
線間を接続する素子１２への静電気印加による配線間リ
ークの発生や、微小なリークによる表示ムラ等の発生が
生じない。
【００４１】なお、この実施形態では、アクティブマト
リクス基板の分断ライン１０を高抵抗部９の一部を分断
するように配置したが、分断端と表示領域との間に高抵
抗部の一部または全部が残るようにすれば他の位置に分
断ライン１０を配置してもよい。また、高抵抗部９は基
板端面より露出していてもよく、基板端面より内側に配
されていてもよい。
【００４２】（実施形態２）図３に実施形態２の表示パ
ネルの部分拡大図を示す。
【００４３】この表示パネルは、信号配線２の高抵抗部
９と接続された短絡線８の一部を分断するようにアクテ
ィブマトリクス基板の分断ライン１０が配置されてい
る。基板分断後には、アクティブマトリクス基板の周辺
領域に短絡線８の一部が残されている。
【００４４】この表示パネルは、アクティブマトリクス
基板が分断されるまでは、実施形態１と同様に、全ての
信号配線２と走査配線３とが高抵抗部９で短絡線８に接
続されているので、静電気が発生しても印加された電荷
が高抵抗部９および短絡線８を介して全配線に分散さ
れ、スイッチング素子の特性劣化や配線間の絶縁破壊が
生じない。
【００４５】また、基板分断後の工程では、印加された
静電気がアクティブマトリクス基板の周辺領域に残され
た短絡線８の一部を介して周辺の信号配線２や走査配線
３に分散されると共に、表示領域に達するまでに高抵抗
部９で電圧降下するため、さらに静電気によるスイッチ
ング素子の特性劣化や配線間の絶縁破壊を防ぐのに有効
である。ただし、この場合には、表示パネルの完成後に
おいても配線間が高抵抗部９を介して接続された状態に
なるので、実駆動時に駆動用信号に影響を与えないよう
に、隣接する配線間の接続抵抗値を設定しておく必要が
ある。
【００４６】（実施形態３）図４に実施形態３の表示パ
ネルの部分拡大図を示す。
【００４７】基板分断後にはアクティブマトリクス基板
の周辺領域に短絡線８の一部が残され、高抵抗部９で信
号配線２の端部２ａ（または走査配線３の端部）に接続
されている。
【００４８】この表示パネルは、短絡配線８のくびれ部
が複数の信号配線２の端部２ａ（または複数の走査配線
３の端部）の高抵抗部９と接続され、そのくびれ部を分
断するようにアクティブマトリクス基板の分断ライン１
０が配置されている。基板分断後には、アクティブマト
リクス基板の周辺領域に短絡線８のくびれ部が残され、
高抵抗部９で信号配線２の端部２ａ（および走査配線３
の端部）に接続されている。この場合、図４に示すよう
に、対向基板のエッジ３２は対向基板が短絡線８のくび
れ部までを覆うようにするのが好ましい。
【００４９】この表示パネルは、アクティブマトリクス
基板が分断されるまでは、実施形態１と同様に、全ての
信号配線２および走査配線３が高抵抗部９で短絡線８に
接続されているので、静電気が発生しても印加された電
荷が高抵抗部９および短絡線８を介して全配線に分散さ
れ、スイッチング素子の特性劣化や配線間の絶縁破壊が
生じない。
【００５０】また、基板を分断した後の工程では、対向
基板１１が短絡線８のくびれ部までを覆っており、基板
分断後に静電気が印加される部分がそのくびれ部（図４
のＢ部）のみとなるので、静電気による不良の発生を実
施形態１および実施形態２に比べて大幅に減らすことが
できる。上記実施形態２および実施形態３では、分断後
にパネルに残る短絡線８を対向電極（図示せず）に接続
する構造にすれば、更に、静電気の影響を小さくするこ
とができる。
【００５１】上記実施形態１〜３では、高抵抗部９とし
て半導体膜を用いた例について説明したが、高抵抗部以
外の信号配線部分２ａまたは走査配線部分よりも面抵抗
が高い膜であればいずれも用いることができ、金属膜や
金属酸化膜を用いてもよい。高抵抗部９として金属膜を
用いる場合には、高抵抗部９の抵抗値を高くするために
薄膜化したり、金属膜の長さ対幅の比を大きくしたりす
るのが好ましい。また高抵抗部９として金属酸化膜を用
いてもよい。なお、高抵抗部９としてアクティブマトリ
クス基板を構成する半導体膜や金属膜、金属酸化膜を用
いれば、特別な工程を追加する必要がないので、製造コ
ストを低減することができる。
【００５２】また、上記実施形態１〜３では、短絡線８
を表示領域の周囲を取り囲むように配置して、信号配線
２の両端および走査配線３の両端に設けた高抵抗部９と
短絡線８とを接続したが、短絡線８をＬ字型に配置し
て、信号配線２の片端および走査配線３の片端に設けた
高抵抗部９と短絡線８とを接続してもよい。この場合に
は、基板分断後に接触等により信号配線２および走査配
線３に静電気が印加されないように、接続されていない
側の端が対向基板で完全に覆われるように対向基板のエ
ッジ３２を配置するのが好ましい。
【００５３】（実施形態４）図５は実施形態４の表示パ
ネルにおけるアクティブマトリクス基板の平面図であ
る。この図５においては、簡単のために表示領域２０の
内側を省略して示し、表示領域２０の周辺に並設された
配線や端子の一部を省略して示している。
【００５４】このアクティブマトリクス基板は、短絡線
８が信号配線２の信号入力用端子６が設けられていない
側の端部および走査配線３の信号入力用端子７が設けら
れていない側の端部と接続されている。また、表示領域
２０の周辺の信号入力用端子６、７が設けられていない
側には、信号配線２および走査配線３を覆うように絶縁
膜（図示せず）を介して放電誘導電極１５が重畳されて
いる。
【００５５】このアクティブマトリクス基板は、対向電
極が形成された対向基板（図示せず）と貼り合わせられ
た後、両基板間に液晶が充填されて表示パネルが完成す
るが、その完成前に分断ライン１０に沿って基板１が分
断されて短絡線８が切り離される。この際、信号入力用
端子６、７が設けられていない側の信号配線２および走
査配線３の端部を放電誘導電極１５が覆った状態とな
る。
【００５６】このように放電誘導電極１５が信号配線２
および走査配線３の端部を覆っているので、表示パネル
の周辺に放電される静電気は、そのほとんどが放電誘導
電極１５に印加される。この放電誘導電極１５は信号配
線２および走査配線３とは電気的に絶縁されているの
で、信号配線２および走査配線３の重なり部分で形成さ
れるＴＦＴ４に電圧が印加されず、静電気によりＴＦＴ
の特性劣化や配線間の絶縁破壊が生じることはない。
【００５７】（実施形態５）図６は実施形態５の表示パ
ネルにおけるアクティブマトリクス基板の平面図であ
る。この図６においては、簡単のために表示領域２０の
内側を省略して示し、表示領域２０の周辺に並設された
配線や端子の一部を省略して示している。
【００５８】このアクティブマトリクス基板は、短絡線
８が信号配線２の信号入力用端子６が設けられていない
側の端部および走査配線３の信号入力用端子７が設けら
れていない側の端部と接続されている。また、表示領域
２０の周辺の信号入力用端子６、７が設けられていない
側には、各信号配線２の両側および各走査配線３の両側
に各配線と離隔して放電誘導電極１５が設けられてい
る。
【００５９】このアクティブマトリクス基板は、対向電
極が形成された対向基板（図示せず）と貼り合わせられ
た後、両基板間に液晶が充填されて表示パネルが完成す
るが、その完成前に分断ライン１０に沿って基板１が分
断されて短絡線８が切り離される。この際、信号入力用
端子６、７が設けられていない側の信号配線２および走
査配線３の端部の両側を放電誘導電極１５が挟んだ状態
となる。このとき、最も外側の信号配線２および走査配
線の外側の放電誘導電極１５は省略することも可能であ
る。
【００６０】このように放電誘導電極１５が信号配線２
および走査配線３の端部の両側を挟んでおり、しかも、
放電誘導電極１５の幅を信号配線２および走査配線３の
幅よりも広くしてあるので、表示パネルの周辺に放電さ
れる静電気は、そのほとんどが放電誘導電極１５に印加
される。また、この放電誘導電極１５は信号配線２およ
び走査配線３とは電気的に絶縁されているので、信号配
線２および走査配線３の重なり部分で形成されるＴＦＴ
４に電圧が印加されず、静電気によりＴＦＴの特性劣化
や配線間の絶縁破壊が生じることはない。
【００６１】また、この表示パネルは、放電誘導電極１
５をコモンライン２５を介して対向電極（図示せず）に
接続してあるので、静電気により印加された電荷を対向
電極から液晶表示パネル全体に拡散することができ、さ
らに静電気の影響を小さくすることができる。
【００６２】なお、放電誘導電極１５の形状は上記実施
形態４および５に示したものに限らず、信号配線２およ
び走査配線３の近傍に導電性材料を用いて形成すればよ
いので、信号配線２と短絡線８との接続パターンや走査
配線３と短絡線８との接続パターンに応じて適宜変更す
ることが可能である。とくに、放電誘導電極１５の基板
端部での幅または面積を各配線２、３の基板端部での幅
または面積よりも大きくしておくと、静電気が放電誘導
電極１５に有効に導かれる。また、放電誘導電極１５を
信号配線２、走査配線３またはコモンライン２５等と同
じ材料を用いて形成すれば、特別な工程を追加する必要
がないので製造コストを削減することができる。
【００６３】
【発明の効果】以上詳述したように、本発明によれば、
走査配線および信号配線のうちの少なくとも一方の配線
が表示領域外におけるその途中または端部に高抵抗部を
有しており、高抵抗部を一方の基板端面より露出させ、
または基板端面より内側に配して一方の基板を分断して
いるので、基板分断後の工程でも、静電気に起因するス
イッチング素子の特性劣化や配線間の絶縁膜の破壊を防
ぐことができる。よって、基板分断前および基板分断後
の全工程を通じて製造歩留りを向上させると共に、信頼
性の高い表示パネルを製造することができる。
【００６４】また、高抵抗部の抵抗値は他の配線部分に
比べて十分に低いため、分断前の短絡線に接続されたま
まの状態でも各配線の断線や配線間のリークなどの検査
が可能であり、さらに製造歩留りを向上させることがで
きる。
【００６５】さらに、高抵抗部は信号入力用端子よりも
基板端側にあるので、表示パネルの完成後に残されたま
までも、実駆動のために印加される信号には影響を及ぼ
さず、表示品位の良好な画像が得られる。
【００６６】この高抵抗部はアクティブマトリクス基板
を構成する半導体膜、金属膜または酸化膜等と同じ材料
を用いて形成することができるので、特別な工程を追加
する必要がなく、製造コストを削減することができる。
【００６７】また、他の本発明によれば、走査配線およ
び信号配線のうちの少なくとも一方の端部近傍であって
表示領域の外側に放電誘導電極が設けられているので、
表示パネルの完成後に表示パネル周辺に静電気が発生し
ても放電誘導電極に印加させることができ、静電気が信
号配線や走査配線に印加されるのを防ぐことができる。
よって、静電気に起因するスイッチング素子の特性劣化
や配線間の絶縁破壊を防ぐことができる。
【００６８】この放電誘導電極は信号配線や走査配線を
形成する工程で形成可能であるので、特別な工程を追加
する必要がなく、製造コストを削減することができる。
【図面の簡単な説明】
【図１】実施形態１の表示パネルにおけるアクティブマ
トリクス基板の等価回路図である。
【図２】実施形態１の表示パネルの部分拡大図である。
【図３】実施形態２の表示パネルの部分拡大図である。
【図４】実施形態３の表示パネルの部分拡大図である。
【図５】実施形態４の表示パネルにおけるアクティブマ
トリクス基板の平面図である。
【図６】実施形態５の表示パネルにおけるアクティブマ
トリクス基板の平面図である。
【図７】従来のアクティブマトリクス基板の等価回路図
である。
【図８】他の従来のアクティブマトリクス基板の平面図
である。
【図９】他の従来のアクティブマトリクス基板の等価回
路図である。
【符号の説明】
１ 基板 ２ 信号配線 ２ａ 高抵抗部以外の信号配線部分 ３ 走査配線 ４ ＴＦＴ ５ 画素電極 ６、７ 信号入力用端子 ８ 短絡線 ９ 高抵抗部 ｌ０ 分断ライン １５ 放電誘導電極 ２０ 表示領域 ２５ コモンライン ３１ エッジ ３２ エッジ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 表示媒体を挟んで対向配置された一対の
    基板のうちの一方の基板に、複数の信号配線と複数の走
    査配線とが互いに交差すると共に絶縁して設けられ、各
    信号配線と各走査配線との交差部近傍に、スイッチング
    素子を介して両配線に接続された画素電極が設けられ、
    該画素電極の存在する部分を表示領域としている表示パ
    ネルにおいて、 該走査配線および該信号配線のうちの少なくとも一方の
    表示領域外におけるその途中または端部に高抵抗部を有
    してなり、該高抵抗部を該一方の基板端面より露出さ
    せ、または該端面より内側に配して該一方の基板が分断
    されている表示パネル。
  2. 【請求項２】 前記高抵抗部が半導体膜、金属膜または
    金属酸化膜からなる請求項１に記載の表示パネル。
  3. 【請求項３】 前記高抵抗部が、該高抵抗部以外の配線
    部分を構成する膜の面抵抗よりも高い面抵抗を有する膜
    からなる請求項１または２に記載の表示パネル。
  4. 【請求項４】 表示媒体を挟んで対向配置された一対の
    基板のうちの一方の基板に、複数の信号配線と複数の走
    査配線とが互いに交差すると共に絶縁して設けられ、各
    信号配線と各走査配線との交差部近傍に、スイッチング
    素子を介して両配線に接続された画素電極が設けられ、
    該画素電極の存在する部分を表示領域としている表示パ
    ネルにおいて、 該走査配線および該信号配線のうちの少なくとも一方の
    配線端部近傍であって表示領域の外側に、該当する配線
    と絶縁して放電誘導電極が設けられている表示パネル。
  5. 【請求項５】 前記放電誘導電極が、前記一対の基板の
    うちの他方の基板上の対向電極と電気的に接続されてい
    る請求項４に記載の表示パネル。
  6. 【請求項６】 前記放電誘導電極が、該当する配線と重
    畳すると共に絶縁して設けられている請求項４または５
    に記載の表示パネル。
  7. 【請求項７】 前記放電誘導電極が、少なくとも該当す
    る配線の隣接するもの同士の間に両配線と絶縁して設け
    られている請求項４または５に記載の表示パネル。
  8. 【請求項８】 前記放電誘導電極が、基板端部において
    該当する配線よりも広幅にし、または基板端部において
    該当する配線よりも広面積にして設けられている請求項
    ４乃至７のいずれか１つに記載の表示パネル。
JP9073963A 1997-03-26 1997-03-26 表示パネル Pending JPH10268794A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP9073963A JPH10268794A (ja) 1997-03-26 1997-03-26 表示パネル
TW087104022A TWI223731B (en) 1997-03-26 1998-03-18 Display panel
EP98105330A EP0867751A3 (en) 1997-03-26 1998-03-24 Liquid crystal display panel
US09/047,509 US6570630B2 (en) 1997-03-26 1998-03-25 Display panel
CNB031249566A CN1332246C (zh) 1997-03-26 1998-03-26 显示板
CNB981051871A CN1150421C (zh) 1997-03-26 1998-03-26 显示板
KR1019980010492A KR100358660B1 (ko) 1997-03-26 1998-03-26 표시패널
KR1020010057950A KR100355966B1 (ko) 1997-03-26 2001-09-19 표시 패널
US10/351,362 US6765630B2 (en) 1997-03-26 2003-01-27 Display panel
US10/351,388 US20030117537A1 (en) 1997-03-26 2003-01-27 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9073963A JPH10268794A (ja) 1997-03-26 1997-03-26 表示パネル

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003057836A Division JP4089886B2 (ja) 2003-03-04 2003-03-04 表示パネル

Publications (1)

Publication Number Publication Date
JPH10268794A true JPH10268794A (ja) 1998-10-09

Family

ID=13533250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9073963A Pending JPH10268794A (ja) 1997-03-26 1997-03-26 表示パネル

Country Status (6)

Country Link
US (3) US6570630B2 (ja)
EP (1) EP0867751A3 (ja)
JP (1) JPH10268794A (ja)
KR (2) KR100358660B1 (ja)
CN (2) CN1332246C (ja)
TW (1) TWI223731B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010047373A (ko) * 1998-11-19 2001-06-15 가나이 쓰토무 액정표시장치
US7342617B2 (en) 1999-08-31 2008-03-11 Sharp Kabushiki Kaisha Liquid crystal display comprising an electrostatic protection element formed between adjacent bus lines
JP2009157303A (ja) * 2007-12-28 2009-07-16 Seiko Epson Corp 電気光学装置及び電子機器
US7746417B2 (en) 2003-12-18 2010-06-29 Samsung Electronics Co., Ltd. Thin film transistor array panel for a display
JP2010152091A (ja) * 2008-12-25 2010-07-08 Mitsubishi Electric Corp アレイ基板及び表示装置
EP4113611A4 (en) * 2020-02-27 2023-04-19 BOE Technology Group Co., Ltd. MAIN BOARD AND METHOD OF MANUFACTURE THEREOF

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3868687B2 (ja) * 1999-12-10 2007-01-17 株式会社アドバンスト・ディスプレイ 表示装置用基板の製造方法
KR100487808B1 (ko) * 2002-12-10 2005-05-06 엘지.필립스 엘시디 주식회사 그라인딩 공정 전의 액정표시패널 및 액정표시패널의 제조 방법
TWI229440B (en) * 2003-10-09 2005-03-11 Au Optronics Corp Electrostatic discharge protection structure
TWI379113B (en) 2004-07-07 2012-12-11 Samsung Display Co Ltd Array substrate, manufacturing method thereof and display device having the same
KR101100878B1 (ko) * 2004-07-07 2012-01-02 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
US20060028464A1 (en) * 2004-08-06 2006-02-09 Arima Computer Corporation Method for reducing static charges on a panel and the structure thereof
KR101051009B1 (ko) * 2004-09-07 2011-07-21 삼성전자주식회사 표시기판 및 이의 제조 방법
TWI260094B (en) * 2005-06-13 2006-08-11 Au Optronics Corp Active device matrix substrate
US7477333B2 (en) * 2005-08-30 2009-01-13 Chunghwa Picture Tubes, Ltd. Liquid crystal display panel with electrostatic discharge protection
US7522248B2 (en) * 2005-11-01 2009-04-21 Chunghwa Picture Tubes, Ltd. Liquid crystal display and thin film transistor array substrate thereof
KR101192792B1 (ko) * 2006-06-29 2012-10-26 엘지디스플레이 주식회사 Ｇｉｐ 구조의 액정표시장치
CN1916710B (zh) * 2006-09-07 2010-05-12 友达光电股份有限公司 液晶显示母板及其液晶显示面板
JP4305486B2 (ja) * 2006-09-28 2009-07-29 エプソンイメージングデバイス株式会社 液晶表示パネル
TWI356960B (en) * 2007-01-09 2012-01-21 Chunghwa Picture Tubes Ltd Active device array substrate
CN100428007C (zh) * 2007-05-22 2008-10-22 友达光电股份有限公司 液晶显示面板及其驱动方法
CN101661698B (zh) * 2008-08-26 2014-07-16 群创光电股份有限公司 显示影像系统
JP5504866B2 (ja) * 2009-12-10 2014-05-28 セイコーエプソン株式会社 電気泳動表示装置、電子機器および電気光学装置の製造方法
KR101290709B1 (ko) * 2009-12-28 2013-07-29 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
CN101726952B (zh) * 2009-12-30 2011-11-16 昆山龙腾光电有限公司 液晶显示面板及液晶显示装置
CN102257547B (zh) * 2010-01-06 2014-07-23 松下电器产业株式会社 有源矩阵基板、显示面板以及它们的检查方法
JP5556881B2 (ja) * 2010-03-17 2014-07-23 富士通株式会社 映像表示システム、情報処理装置、および映像表示装置
CN102289115B (zh) 2010-06-21 2014-08-20 北京京东方光电科技有限公司 母板及tft阵列基板的制造方法
CN102298239A (zh) * 2011-08-25 2011-12-28 南京中电熊猫液晶显示科技有限公司 一种位于薄膜晶体管液晶显示器阵列基板上的金属层电极
TWI470332B (zh) 2012-06-29 2015-01-21 Au Optronics Corp 顯示面板及其檢測方法
KR102145390B1 (ko) * 2013-10-25 2020-08-19 삼성디스플레이 주식회사 정전기 방전 회로를 포함하는 표시 장치
CN104716146B (zh) * 2015-03-30 2018-06-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
TWI544272B (zh) * 2015-04-17 2016-08-01 元太科技工業股份有限公司 顯示裝置
CN105093761B (zh) 2015-09-21 2019-05-14 京东方科技集团股份有限公司 阵列基板、显示装置及可穿戴设备
CN107844009B (zh) * 2017-11-22 2021-01-29 Tcl华星光电技术有限公司 显示装置及其显示面板
CN108196407A (zh) * 2017-12-28 2018-06-22 武汉华星光电技术有限公司 显示面板及其制作方法、显示装置
US10685988B2 (en) 2017-12-28 2020-06-16 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel having connection line connected to end portions of scan lines and manufacturing method thereof, and display device
CN109377874B (zh) * 2018-12-21 2021-07-09 上海中航光电子有限公司 显示面板和显示装置
CN113674621B (zh) * 2021-08-03 2023-06-30 Tcl华星光电技术有限公司 基板及显示面板

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59126663A (ja) 1983-01-11 1984-07-21 Seiko Epson Corp 半導体装置
JPS62147432A (ja) * 1985-12-20 1987-07-01 Matsushita Electric Ind Co Ltd 液晶表示パネル線欠陥救済方法
JPH0830823B2 (ja) 1986-07-02 1996-03-27 株式会社日立製作所 液晶表示装置
US4803536A (en) * 1986-10-24 1989-02-07 Xerox Corporation Electrostatic discharge protection network for large area transducer arrays
JPS63220289A (ja) 1987-03-10 1988-09-13 日本電気株式会社 薄膜トランジスタアレイ
JPH032838A (ja) * 1989-05-31 1991-01-09 Matsushita Electron Corp 液晶表示装置の製造方法
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
JP2712764B2 (ja) * 1990-06-08 1998-02-16 三菱電機株式会社 マトリクス型液晶表示装置
JP2687967B2 (ja) 1990-09-21 1997-12-08 松下電器産業株式会社 液晶表示装置
JP2901028B2 (ja) * 1991-12-03 1999-06-02 シャープ株式会社 誘電性表示素子およびその製造方法
EP0554061B1 (en) * 1992-01-30 1998-05-13 Canon Kabushiki Kaisha Liquid crystal display
US5497146A (en) * 1992-06-03 1996-03-05 Frontec, Incorporated Matrix wiring substrates
US5313319A (en) * 1992-06-17 1994-05-17 General Electric Company Active array static protection devices
KR100228520B1 (ko) * 1992-08-13 1999-11-01 가시오 가즈오 박막트렌지스터 어레이 및 박막트렌지스터 어레이를 이용한 액정표시장치
JPH06186590A (ja) * 1992-12-21 1994-07-08 Sharp Corp アクティブマトリクス型液晶表示パネル
EP0619676A3 (en) * 1993-04-09 1995-05-24 Kanegafuchi Chemical Ind Method and device for reading images.
JPH07146481A (ja) * 1993-11-25 1995-06-06 Hitachi Ltd 液晶表示基板
JPH07225393A (ja) 1994-02-10 1995-08-22 Matsushita Electric Ind Co Ltd アクティブマトリクス方式液晶表示装置
US5852480A (en) * 1994-03-30 1998-12-22 Nec Corporation LCD panel having a plurality of shunt buses
JP2715936B2 (ja) * 1994-09-30 1998-02-18 日本電気株式会社 薄膜トランジスタ型液晶表示装置とその製造方法
US5677745A (en) * 1994-12-21 1997-10-14 Kabushiki Kaisha Toshiba LCD with electrostatic discharge projections
JPH08179366A (ja) 1994-12-22 1996-07-12 Casio Comput Co Ltd 薄膜トランジスタアレイ
KR0145902B1 (ko) * 1995-01-27 1998-09-15 김광호 박막트랜지스터 액정디스플레이 소자의 저항부 및 그 제조방법
US5748179A (en) * 1995-05-15 1998-05-05 Hitachi, Ltd. LCD device having driving circuits with multilayer external terminals
DE69528384D1 (de) * 1995-07-31 2002-10-31 Fire Technology Inc Halbleiterschaltermatrix mit schutz vor elektrischer entladung und herstellungsverfahren
WO1997006465A1 (fr) * 1995-08-07 1997-02-20 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides et de type matrice active resistant a l'electricite statique
JP3007025B2 (ja) * 1995-08-25 2000-02-07 シャープ株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
TW406204B (en) * 1995-09-21 2000-09-21 Advanced Display Kk Liquid crystal display apparatus
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP3072707B2 (ja) * 1995-10-31 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置及びその製造方法
KR0182016B1 (ko) * 1995-12-05 1999-05-01 김광호 액정 표시 장치용 박막 트랜지스터 기판
JPH09171190A (ja) * 1995-12-19 1997-06-30 Semiconductor Energy Lab Co Ltd 液晶表示装置
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
JP3747336B2 (ja) * 1996-05-08 2006-02-22 株式会社半導体エネルギー研究所 液晶表示装置の製造方法および液晶パネル
JPH1020336A (ja) * 1996-07-02 1998-01-23 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100232177B1 (ko) * 1996-07-22 1999-12-01 구본준 액정 표시 장치의 쇼팅바 및 그의 제조방법
KR100252308B1 (ko) * 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
US5946057A (en) * 1997-05-28 1999-08-31 Nec Corporation Liquid crystal display having electrostatic discharge damage prevention

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010047373A (ko) * 1998-11-19 2001-06-15 가나이 쓰토무 액정표시장치
US7342617B2 (en) 1999-08-31 2008-03-11 Sharp Kabushiki Kaisha Liquid crystal display comprising an electrostatic protection element formed between adjacent bus lines
US7746417B2 (en) 2003-12-18 2010-06-29 Samsung Electronics Co., Ltd. Thin film transistor array panel for a display
JP2009157303A (ja) * 2007-12-28 2009-07-16 Seiko Epson Corp 電気光学装置及び電子機器
JP2010152091A (ja) * 2008-12-25 2010-07-08 Mitsubishi Electric Corp アレイ基板及び表示装置
EP4113611A4 (en) * 2020-02-27 2023-04-19 BOE Technology Group Co., Ltd. MAIN BOARD AND METHOD OF MANUFACTURE THEREOF

Also Published As

Publication number Publication date
EP0867751A3 (en) 1999-10-20
EP0867751A2 (en) 1998-09-30
US20030117537A1 (en) 2003-06-26
KR100358660B1 (ko) 2002-12-18
CN1332246C (zh) 2007-08-15
US20030112402A1 (en) 2003-06-19
CN1150421C (zh) 2004-05-19
US6570630B2 (en) 2003-05-27
TWI223731B (en) 2004-11-11
CN1495473A (zh) 2004-05-12
US20020021375A1 (en) 2002-02-21
CN1195117A (zh) 1998-10-07
US6765630B2 (en) 2004-07-20
KR19980080705A (ko) 1998-11-25
KR100355966B1 (ko) 2002-10-12

Similar Documents

Publication Publication Date Title
JPH10268794A (ja) 表示パネル
US6028652A (en) Array substrate for display device and manufacturing method thereof
US6787829B2 (en) LCD panel
US5760855A (en) Active matrix type liquid crystal display panel having a guard ring electrically connected to the common electrode
KR20000048089A (ko) 액정 표시 장치
JP3066569B2 (ja) 液晶表示装置
JP3326327B2 (ja) 液晶表示パネル
US20050007533A1 (en) Liquid crystal display unit
KR100473588B1 (ko) 액정 표시 장치용 어레이 기판
JP4089886B2 (ja) 表示パネル
KR100686235B1 (ko) 액정 표시 장치용 기판
KR100707009B1 (ko) 박막 트랜지스터 액정표시소자
JPH11282386A (ja) アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル
JPH09146111A (ja) 表示装置用アレイ基板及びその製造方法及び液晶表示装置
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置
JPH117044A (ja) 表示装置用アレイ基板
KR100534377B1 (ko) 액정 표시 장치 및 그 제조 방법
JPH06202152A (ja) 薄膜トランジスタアレイ
KR100228427B1 (ko) 액정 표시 장치
JP3418683B2 (ja) アクティブマトリクス型液晶表示装置
JP2008233417A (ja) マトリクスアレイ基板、及びこれを用いた平面表示装置
JPS58171845A (ja) 電気光学装置
JP3202804B2 (ja) 液晶表示装置の製法
JPH06222372A (ja) 液晶表示装置
JP3162347B2 (ja) マトリクス型表示装置用マトリクス基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030926