JP2008233417A - マトリクスアレイ基板、及びこれを用いた平面表示装置 - Google Patents

Abstract

【課題】平面表示装置及びマトリクスアレイ基板において、静電気障害をさらに低減できるものを提供する。
【解決手段】引き出し配線２の間ごとに放電用ＴＦＴ７を配置するにあたり、放電用ＴＦＴ７のゲート電極７１Ａからの延在部７１Ｂと、一方の引き出し配線１２−１に設けられた太線部７６とを、絶縁膜を介して重ね合わせる。一方の引き出し配線１２−１にサージ電圧が印加した場合、放電用ＴＦＴ７が直ちにオン状態となって速やかに電荷の分散が行われる。なお、ゲート電極７１Ａ及びその延在部７１Ｂからなる島状金属パターン７１は、実質上、一方の引き出し配線１２−１との間でのみ電気容量を形成するので、引き出し配線１２間、すなわち信号線または走査線同士で、不所望の干渉が生じない。
【選択図】図１

Description

本発明は、液晶表示装置等の平面表示装置に用いられるマトリクスアレイ基板、及びこれを用いた平面表示装置に関する。特には、製造工程での静電気対策が施されたマトリクスアレイ基板に関する。

近年、液晶表示装置等の平面表示装置は、薄型、軽量等の特長により、パーソナル・コンピュータ、カーナビ装置、携帯電話その他の携帯情報端末あるいはテレビジョン受像器等の表示装置として、更に投射型の表示装置として各種分野で利用されている。中でも、各画素電極にスイッチ素子が電気的に接続されて成るアクティブマトリクス型表示装置は、隣接画素間でクロストークのない良好な表示画像を実現できることから、盛んに研究・開発が行われている。

以下に、光透過型のアクティブマトリクス型液晶表示装置を例にとり、その構成について簡単に説明する。

一般に、アクティブマトリクス型液晶表示装置は、マトリクスアレイ基板（以下アレイ基板と呼ぶ）と対向基板とが所定の間隔をなすよう近接配置され、この間隔中に、両基板の表層に設けられた配向膜を介して液晶層が保持されて成っている。

アレイ基板においては、ガラス等の透明絶縁基板上に、上層の金属配線パターンとして例えば複数本の信号線と、下層の金属配線パターンとして例えば複数本の走査線とが絶縁膜を介して格子状に配置され、格子の各マス目に相当する領域にＩＴＯ（Indium-Tin-Oxide）等の透明導電材料からなる画素電極が配される。そして、格子の各交点部分には、各画素電極を制御するスイッチング素子が配されている。スイッチング素子が薄膜トランジスタ（以下、ＴＦＴと略称する。）である場合には、ＴＦＴのゲート電極は走査線に、ドレイン電極は信号線にそれぞれ電気的に接続され、さらにソース電極は画素電極に電気的に接続されている。

対向基板は、ガラス等の透明絶縁基板上にＩＴＯから成る対向電極が配置されてなる。

ここで、カラー表示を実現するのであれば、カラーフィルタ層が対向基板またはアレイ基板上にあって少なくとも画素電極に対応する個所に配置される。また、両基板の間には、これら基板の間の間隔を一定にするための多数のスペーサが配置される。

このような液晶 表示装置を構成する物質の大半は絶縁物であるため、液晶 表示装置の製造工程中に静電気 が蓄積され、蓄積された静電気 が液晶 表示装置内で放電する可能性がある。特に、静電破壊により絶縁膜が破壊されると、正常なトランジスタ制御、または画像信号の伝達を行えず、液晶 表示装置に点欠陥や線欠陥等が生じ画質が著しく劣化することになる。また、完成した液晶表示装置の使用中にも、静電気が特定の部位に集中すると、画質を劣化させる原因となる。

そこで、静電気によるこのような障害を防止するために、ショートリングを設けて、これを、非線形の抵抗素子を介して各信号線及び走査線と接続することが行われてきた（例えば特許文献１）。また、隣り合う信号線同士、または隣り合う走査線同士を、非線形抵抗素子としてのＴＦＴを介して接続することも提案されている（特許文献２、特には図１〜４）。このような構成により、局所的に印加されたサージ電圧が、放電または分散され、障害の発生を防止することができる。

一方、平面表示装置とは全く異なる分野である、ＳＯＩ（Silicon-On-insulator）構造のＭＯＳ半導体デバイスにおいて、サージ電圧に対して順方向バイアス状態となる放電用のＭＯＳトランジスタを設けることも提案されている（特許文献３）。すなわち、正のサージ電圧または負のサージ電圧に対応して２種の放電用のＭＯＳトランジスタが設けられ、これらの各スイッチング電極が、該放電用の配線または接地線に直接、電気的に接続されている。このようにして、正のサージ電圧の印加時には、これに対応する放電用のＭＯＳトランジスタが順方向のバイアス状態となり、負のサージ電圧の印加時には、これに対応する放電用のＭＯＳトランジスタが順方向のバイアス状態となる。
特開２０００−８９６８５号公報 ＷＯ９７／０６４６５（ＰＣＴ／ＪＰ９５／０１５６４） 特開平１１−１２１７５０号公報

上記のような平面表示装置において、局所的に発生した電荷を、十分に分散・放電できない場合があり、ＥＳＤ（静電気障害）の発生を防止できないこともあり、問題となっていた。

本発明は、上記問題点に鑑みなされたものであり、平面表示装置及びマトリクスアレイ基板において、静電気障害をさらに低減できるものを提供しようとするものである。

本発明のマトリクスアレイ基板並びに平面表示装置は、複数の走査線と、絶縁膜を介して略直交して配列される複数の信号線と、マトリクス状に配列される画素電極と、前記画素電極ごとに設けられ前記走査線の電流にしたがって前記信号線からの信号入力を行なうスイッチング素子と、前記信号線または前記走査線が並列された配線群中にて、隣り合う配線間に配置され、サージ電圧印加時にこれら配線群を互いに電気的に接続するための非線形抵抗素子とを備えたマトリクスアレイ基板であって、前記非線形抵抗素子のスイッチング電極が、前記非線形抵抗素子ごとに独立した島状の金属パターンにより形成され、該島状の金属パターンに含まれるスイッチ電極延在部が、前記非線形抵抗素子のチャネル部から離間した箇所にて前記隣り合う配線の一方に絶縁膜を介して重ね合わされていることを特徴とする。

放電用非線形素子のスイッチング電極が、信号線または走査線との間の容量結合により、サージ電圧印加時にハイ（high）電位となり、電荷の分散ないしは放電がスムーズに行われる。

本発明の実施の形態について図１〜４を用いて説明する。図１は、本実施の形態になる平面表示装置におけるマトリクスアレイ基板の要部を示す模式的な平面図である。また、図２は、図１の非線形抵抗素子（放電用ＴＦＴ７）の箇所の配線構成図である。

図２に示すように、液晶表示装置をなす液晶パネル１は、アレイ基板１０と対向基板２０とが、位置決めされ、四周のシール材８により貼り合わされて組み立てられる。画素領域８５には、画素ドットに対応する画素電極５１がマトリクス状に配列されるとともに、信号線３１及び走査線１１が格子状に配列され、これらの各交点に近接して画素電極５１ごとのスイッチング素子である画素ドットＴＦＴ３５が設けられている。そして、各信号線３１及び各走査線１１が、シール材８の外へと、引き出し配線１２により引き出されて、アレイ基板１０の棚状周縁部１０Ｘ及び１０Ｙに設けられた接続パッド１３に電気的に接続する。

棚状周縁部１０Ｘ及び１０Ｙには、ＡＣＦ（異方性導電フィルム）を介して、信号線及び走査線駆動のための駆動ＩＣチップ６１がフェースダウン実装され、これにより駆動ＩＣチップ６１の下面の入出力バンプとアレイ基板１０上の入出力パッド１３とが端子接続される。外部から各駆動ＩＣチップ６１への駆動信号及び駆動電源の供給は、複数の枝部６３を有するＦＰＣ６２、及び、アレイ基板上のパターン配線を介して行われるのであり、該枝部６３がＡＣＦを介して棚状周縁部１０Ｘ及び１０Ｙにフェースダウン実装されている。

接続パッド１３は、駆動ＩＣチップ６１ごとに、パッド群をなしており、これに対応して、引き出し配線１２も、駆動ＩＣチップ６１ごとに、引き出し配線群１２Ａをなしている。

図１には、画素領域８５の信号線３１から延在されて、シール材８の領域へと延びる各引き出し配線１２と、これら引き出し配線１２間ごとに設けられる放電用ＴＦＴ７を示す。放電用ＴＦＴ７は、隣の引き出し配線１２に電荷を伝達・分散し、静電気障害を防止するためのものである。放電用ＴＦＴ７は、画素ドットＴＦＴ３５よりも、チャネル幅（ドレイン・ソース電極間の間隔）が大きく、作動電圧が大きい。そのため、液晶表示装置の製品中に残存しても、画像表示に悪影響を及ぼさない。また、チャネル長が長く、大電流を流せるようになっている。

放電用ＴＦＴ７のドレイン電極及びソース電極は、該放電用ＴＦＴ７を挟む２本の引き出し配線１２−１，１２−２から垂直に突き出す矩形状の枝部７２，７３からなる。また、各放電用ＴＦＴ７のゲート電極７１Ａは、引き出し配線１２の方向に長い矩形状であり、該矩形の一方の端部からは、引き出し配線１２に垂直の方向に延びる矩形状ないし太線状のゲート電極延在部７１Ｂが、一方の引き出し配線１２−１に重なるところまで延びている。

すなわち、放電用ＴＦＴ７ごとに、矩形状のゲート電極７１Ａと、矩形状のゲート電極延在部７１Ｂとが組み合わさった形の略Ｌ字状の島状金属パターン７が設けられており、ゲート電極延在部７１Ａと、引き出し配線１２−１との間で電気容量が形成されている。図３の配線構成図には、このような容量結合について模式的に示している。図３に示す例において、放電用ＴＦＴ７は、信号線入力側の棚状周縁部１０Ｘ及び走査線入力側の棚状周縁部１０Ｙに沿って、シール材８の内側に設けられる。但し、必要に応じて、アレイ基板１０の四周に沿って設けることもでき、信号線入力側のみに設けることもできる。

なお、図１中に示すように、引き出し配線１２−１には、ゲート電極延在部７１Ｂと重なる箇所７５に、配線幅が他より大きい太線部７６が形成されており、これにより充分なレベルの電気容量を形成している。図１中に示す例において、太線部７６での配線幅は、他の箇所の約２倍である。

放電用ＴＦＴ７のゲート電極７１Ａが、一方の引き出し配線１２−１との容量結合を形成していることから、該引き出し配線１２−１に静電気による電荷が載った場合、ゲート電極７１Ａが速やかに高電位となり、放電用ＴＦＴ７をオン状態とする。したがって、次の引き出し配線１２−２への電荷の分散がスムーズに行われる。

一方、略Ｌ字状の島状金属パターン７１は、実質上、一方の引き出し配線１２−１との間でのみ電気容量を形成しているため、高周波で駆動された場合にも、隣合う引き出し配線１２−１，１２−２の発生は防止されている。なお、ゲート電極７１Ａと引き出し配線１２−１，１２−２との間の寄生容量は最小限となるように設計されている。すなわち、ゲート電極７１上には、厚みの大きいチャネル保護膜２５（例えば、約２５０ｎｍ）が形成されているとともに、ソース及びドレイン電極をなす枝部７２，７３が、チャネル保護膜２５を介さずにゲート電極７１と重なり合う面積は最小限となるように設計される。

他方では、引き出し配線１２−１との間の容量形成箇所７５は、放電用ＴＦＴ７のチャネル部から充分に離間されており、不所望の干渉の発生が防止されている。

アレイ基板１０を作製するためには、走査線１１を含む第１の配線層パターン、チャネル保護膜２５のパターン、信号線３１を含む第２の配線層パターン、及び、画素電極５１を含む透明導電層パターンが、この順で逐次形成される。また、配線層や導電層の間を絶縁するゲート絶縁膜及び層間絶縁膜が形成され、さらに、これら絶縁膜を所定の個所で貫くコンタクトホールが形成される。このような成膜及びパターニングにより、画素ドットＴＦＴ３５と、放電用ＴＦＴ７が同時に形成される。

図２に示す具体例において、画素領域８５内では、信号線３１と走査線１１との交点の近傍ごとに、走査線１１をゲート電極とし、信号線３１からの枝状延在部３２をドレイン電極とし、画素電極に部分的に重ねられる島状金属パターン３３をソース電極とするＴＦＴ３５が形成されて、画素ドットごとのスイッチング素子をなしている。また、信号線３１の終端と、アレイ基板外周部の接続パッド１３とが、引き出し配線１２を介して電気的に接続されている。図に示さないが、引き出し配線１２は、例えば、信号線３１から延在される配線部分と、走査線１１と同時に形成される配線部分とからなり、これら配線部分が、２対のコンタクトホールと、これらの個所を覆う導電層とによって電気的に接続される。

アレイ基板の作製は、例えば、特開平９−１６００７６号公報や特開２０００−２６７５９５号公報、または、特開２０００−３３０４８４号公報や特開２００１−３３９０７０号公報に記載の方法によって行うことができる。

一方、対向基板２０は、ガラス基板等の透明絶縁基板上に、ＴＦＴ３５の個所等を覆う遮光膜のパターン、及び、カラーフィルターをなす着色膜のパターンを形成し、次いで、対向電極をなすＩＴＯ膜を形成することで得られる。アレイ基板１０と対向基板２０とを組み合わせるためには、例えば、アレイ基板１０及び対向基板２０のいずれかにシール材８を塗布した後、これら基板を圧締したまま、シール材８を硬化させる加熱が行われる。次いで、液晶材料の注入及び注入口を封止することで、液晶パネル本体を得た後、駆動ＩＣチップ６１及びＦＰＣ６２がＡＣＦを介して実装される。このようにして、平面表示装置としての液晶パネル１が得られる。

次に、比較例における放電用ＴＦＴ７’について、図５〜６を用いて説明する。比較例の放電用ＴＦＴ７’は、ゲート電極をなす島状金属パターン７１は、ソース及びドレイン電極に相当する枝部７２，７３とのみ重なっており、引き出し配線１２−１と島状金属パターン７１との間で形成される電気容量は、チャネル部に隣接する箇所で生成される寄生容量のみである。したがって、一方の引き出し配線１２−１にサージ電圧が印加された場合、ゲート電極の電位は、グランド電位から寄生容量の寄与分しか持ち上がらず、ＴＦＴ７’のスイッチングはオフに近い状態のままである。その結果、スムーズな電荷の拡散が行われにくいこととなる。

上記実施例においては、隣り合う引き出し配線１２の間ごとに放電用ＴＦＴが配置されるものとして説明したが、例えば、駆動ＩＣチップに対応したパッド群中でのみ電荷が分散されるように放電用ＴＦＴを配置しても良い。また、電荷が順次分散されていく際の終端に位置する引き出し配線１２から、さらに同様の放電用ＴＦＴ７を介してアース線に放電が行われるようにしても良い。

また、上記実施例においては、一の引き出し配線１２−１から、その一方の側から隣り合う引き出し配線１２−２へと、一方向の電荷伝達が特にスムーズに行われる構成として説明したが、同様の放電用ＴＦＴ７を、一対の引き出し配線１２−１，１２−２に２つ設け、双方向への電荷伝達がスムーズに行われるようにしても良い。

実施の形態のマトリクスアレイ基板の要部の構成について模式的に示す平面図である。 液晶表示装置の全体構成について模式的に示す平面図である。 図１のマトリクスアレイ基板についての模式的な配線構成図である。 容量結合型のスイッチング電極を含む非線形抵抗素子の作動について説明するための模式的な配線図である。 比較例の非線形抵抗素子の構成について示す部分平面図である。 図５の非線形抵抗素子の作動について説明するための、図４に対応する模式的な配線図である。

符号の説明

１ 液晶パネル １０ アレイ基板 １１ 走査線
１２ 引き出し配線 １２Ａ 引き出し配線群 １３ 接続パッド
２０ 対向基板 ３１ 信号線 ３５ 画素ドットＴＦＴ
７ 放電用ＴＦＴ ７１ 島状金属パターン ７１Ａ ゲート電極
７１Ｂ ゲート電極延在部 ７２，７３ バス配線の枝部
７５ 容量形成箇所

Claims (4)

1. 複数の走査線と、絶縁膜を介して略直交して配列される複数の信号線と、マトリクス状に配列される画素電極と、前記画素電極ごとに設けられ前記走査線の電流にしたがって前記信号線からの信号入力を行なうスイッチング素子と、
   前記信号線または前記走査線が並列された配線群中にて、隣り合う配線間に配置され、サージ電圧印加時にこれら配線群を互いに電気的に接続するための非線形抵抗素子とを備えたマトリクスアレイ基板であって、
   前記非線形抵抗素子のスイッチング電極が、前記非線形抵抗素子ごとに独立した島状の金属パターンにより形成され、
   該島状の金属パターンに含まれるスイッチ電極延在部が、前記非線形抵抗素子のチャネル部から離間した箇所にて前記隣り合う配線の一方に絶縁膜を介して重ね合わされていることを特徴とするマトリクスアレイ基板。
2. 前記隣り合う配線には、前記スイッチ電極延在部と重なり合う箇所に、配線幅を増大させた太線部が設けられていることを特徴とする請求項１記載のマトリクスアレイ基板。
3. 前記非線形抵抗素子が、薄膜トランジスタであり、前記画素電極ごとに配置されるスイッチング素子と同時に形成されたものであることを特徴とする請求項１記載のマトリクスアレイ基板。
4. 請求項１〜３のいずれかのマトリクスアレイ基板からなることを特徴とする平面表示装置。

Images