JP4089886B2

JP4089886B2 - 表示パネル

Info

Publication number: JP4089886B2
Application number: JP2003057836A
Authority: JP
Inventors: 睦中島; 佳都子中島
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-03-04
Filing date: 2003-03-04
Publication date: 2008-05-28
Anticipated expiration: 2017-03-26
Also published as: JP2003263120A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば、テレビジョンセット、パーソナルコンピュータ、ワードプロセッサまたはＯＡ（ＯｆｆｉｃｅＡｕｔｏｍａｔｉｏｎ）機器などに用いられる液晶表示パネル等の表示パネルに関する。
【０００２】
【従来の技術】
上述の液晶表示パネルは、表示媒体としての液晶層を挟んで一対の基板が対向配置された構成を有する。そのうちの一方の基板であるアクティブマトリクス基板は、複数の信号配線と複数の走査配線とが絶縁膜を介して互いに交差するように設けられ、各信号配線と各走査配線との交差部近傍には、スイッチング素子としてのＴＦＴ（薄膜トランジスタ）を介して両配線に接続された画素電極が設けられる。各画素電極には、対応する走査配線の信号でスイッチングされるＴＦＴを介して対応する信号配線の信号が与えられ、その画素電極と対向する対向電極との間の液晶層に電圧が印加される。これにより両電極の間に挟まれた液晶層部分の光学的特性が変化し、この光学的特性の変化が表示パターンとして視角的に認識される。
【０００３】
この液晶表示パネルに対して、静電気等により発生した例えば１００Ｖ程度以上の電圧が信号配線や走査配線に印加されると、ＴＦＴの破壊や特性劣化が生じたり、信号配線と走査配線との間の絶縁膜が破壊されたりするため、画像表示時にライン状の欠陥や表示ムラが現れ、表示品位を低下させる原因となる。この程度の静電気は、上記アクティブマトリクス基板の製造工程や、上記液晶層を配向させるための配向膜をラビング処理する工程などで発生するため、これを完全に防止することはできない。
【０００４】
このため、従来、図７および図８に示すような短絡線を形成したアクティブマトリクス基板が用いられている。
【０００５】
図７は従来のアクティブマトリクス基板の等価回路を示す図である。このアクティブマトリクス基板は、ガラス板などからなる透光性の基板１上に、複数の信号配線２および走査配線３が絶縁膜を介して互いに交差して設けられ、表示領域には各信号配線２と各走査配線３との交差部近傍にスイッチング素子としてのＴＦＴ４とそのＴＦＴ４に接続された画素電極５とが設けられている。そのマトリクス状の表示領域の周辺まで延びた信号配線２の片方の端部には信号入力用端子６が設けられ、走査配線３の片方の端部には信号入力用端子７が設けられている。また、表示領域の周辺を囲むように短絡線８が形成され、製造工程の途中までは、その短絡線８が信号配線２の両端部および走査配線３の両端部と接続されている。
【０００６】
図８は従来の他のアクティブマトリクス基板を示す平面図である。この図８において同じ機能を有する部分には図７と同じ番号を付して説明を省略する。なお、図８においては、簡単のために表示領域２０の内側を省略して示し、表示領域２０の周辺に並設された配線や端子の一部を省略して示している。このアクティブマトリクス基板は、短絡線８が信号配線２の信号入力用端子６が設けられていない側の端部および走査配線３の信号入力用端子７が設けられていない側の端部と接続されている。
【０００７】
これらのアクティブマトリクス基板は、透光性の基板上に対向電極が設けられた対向基板と重ね合わせられ、両基板の間に液晶が注入されて液晶表示パネルが完成する。但し、短絡線８により信号配線２および走査配線３を短絡したままでは駆動することができないので、液晶表示パネルの完成までに基板１を分断ライン１０に沿って分断することにより短絡が解除される。
【０００８】
このように短絡線８を設けて各信号配線２および各走査配線３と接続することにより、全ての信号配線２と走査配線３とが常に同電位に保たれるため、液晶表示パネルの製造工程中に静電気が印加されてもＴＦＴの特性劣化や配線間の絶縁破壊が生じるのを防ぐことができる。
【０００９】
しかしながら、図７および図８に示した構成では、アクティブマトリクス基板の分断後には各信号配線２および各走査配線３が電気的に独立した状態となるので、分断後の工程で発生する静電気によるＴＦＴの特性劣化や配線間の絶縁破壊を防ぐことができない。また、ＴＦＴは１００Ｖ程度の電圧印加でも特性が劣化してしまうが、液晶表示パネルの完成後でも、液晶表示装置を製造すべく駆動用ドライバーの接続や偏光板の貼り付けやシールドケースへの組み込み等が行われ、シールドケースに組み込まれるまでは常に静電気の影響を受けるので、この程度の静電気を全く生じないようにすることは実際には非常に困難である。
【００１０】
また、図７に示した構成では全ての基板端に信号配線２の分断面と走査配線３の分断面とができ、図８に示した構成では信号入力用端子６、７の形成されていない側の基板端に信号配線２の分断面および走査配線３の分断面が残るため、この分断面から侵入する静電気による不良発生が多く、良品率を低下させる重大な欠陥となっている。
【００１１】
さらに、図７および図８に示した構成では、アクティブマトリクス基板を分断して短絡線８との短絡を解除するまでは、全ての信号配線２と走査配線３とが短絡されているため、各信号配線２と各走査配線３との間の短絡や各配線の断線の有無の検査を行うことができない。
【００１２】
このため、従来、図９に示すような素子と内部短絡線とを形成したアクティブマトリクス基板が知られている。
【００１３】
図９は従来のアクティブマトリクス基板の等価回路を示す図である。この図９において同じ機能を有する部分には図７と同じ番号を付して説明を省略する。このアクティブマトリクス基板は、短絡線８の内側に内部短絡線１３が別に設けられ、各信号配線２および各走査配線３が素子１２を介して内部短絡線１３に接続されている。この素子１２としては、半導体薄膜などからなる高抵抗素子や、印加電圧に対して非線形な抵抗値を示す非線形素子などが使用される。
【００１４】
この構成によれば、分断ライン１０に沿ってアクティブマトリクス基板を分断して信号配線２および走査配線３と短絡線８との接続を解除した後でも、信号配線２および走査配線３と内部短絡線１３との接続が残される。このため、基板分断後の工程で静電気が印加されても、その電荷が素子１２と内部短絡線１３とを介して周囲の信号配線２や走査配線３に分散されるため、ＴＦＴの特性劣化や配線間の絶縁破壊を防ぐことができる。この場合、液晶表示パネルの製造工程の途中で各信号配線２と各走査配線３との間の短絡や各配線の断線の有無を検査するときや、液晶表示パネルの完成後に実駆動するときに問題とならないように、各信号配線２および各走査配線３と内部短絡線１３との接続抵抗値は十分高い値に設定される。
【００１５】
【発明が解決しようとする課題】
上記図７および図８に示した従来例では、アクティブマトリクス基板を分断して各信号配線２および各走査配線３と短絡線８との短絡を解除した後は、各信号配線２および各走査配線３が電気的に独立しているため、基板分断後に静電気が印加された場合に、スイッチング素子の特性劣化や配線間の絶縁破壊を防ぐことができない。また、基板端に信号配線２および走査配線３の分断面が残っているため、その分断面から侵入する静電気による不良発生が多い。さらに、アクティブマトリクス基板を分断して短絡線８との接続を解除するまでは全ての信号配線２と走査配線３とが短絡されているため、各信号配線２と各走査配線３との間の短絡や各配線の断線の有無を検査することができない。
【００１６】
上記図９に示した従来例では、静電気が印加されることにより素子１２の破壊や特性劣化が起こり、各信号配線２および各走査配線３の間にリークが生じたり、各配線と内部短絡線１３との接続抵抗のばらつきが生じたりして表示品位が低下することがある。また、素子１２の抵抗値は、実駆動の際に問題とならないように十分高い抵抗値に設定され、通常、信号配線２および走査配線３の抵抗値よりも一桁以上高い値に設定されるため、基板分断後に分断端（図９の図Ｃ部）から静電気が印加されると、この抵抗値の違いにより大部分の電荷は信号配線２または走査配線３に流れる。よって、素子１２を介して内部短絡線１３には電荷がほとんど分散されず、信号配線２または走査配線３に接続されたＴＦＴ４の特性劣化や配線間の絶縁破壊が発生することがある。
【００１７】
本発明は、このような従来技術の問題点を解決するためになされたものであり、基板の分断後も静電気によるスイッチング素子の特性劣化や配線間の絶縁破壊を防ぐことができる表示パネルを提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明の表示パネルは、表示媒体を挟んで対向配置された一対の基板のうちの一方の基板に、複数の信号配線と複数の走査配線とが互いに交差すると共に絶縁して設けられ、各信号配線と各走査配線との交差部近傍に、スイッチング素子を介して両配線に接続された画素電極が設けられ、該画素電極の存在する部分を表示領域としている表示パネルにおいて、該走査配線および該信号配線のうちの少なくとも一方の表示領域外におけるその途中または端部に高抵抗部を有してなり、該高抵抗部を該一方の基板端面より露出させ、または該端面より内側に配して該一方の基板が分断されており、そのことにより上記目的が達成される。
【００１９】
前記高抵抗部が半導体膜、金属膜または金属酸化膜からなっていてもよい。
【００２０】
前記高抵抗部が、該高抵抗部以外の配線部分を構成する膜の面抵抗よりも高い面抵抗を有する膜からなっていてもよい。
【００２１】
本発明の表示パネルは、表示媒体を挟んで対向配置された一対の基板のうちの一方の基板に、複数の信号配線と複数の走査配線とが互いに交差すると共に絶縁して設けられ、各信号配線と各走査配線との交差部近傍に、スイッチング素子を介して両配線に接続された画素電極が設けられ、該画素電極の存在する部分を表示領域としている表示パネルにおいて、該走査配線および該信号配線のうちの少なくとも一方の配線端部近傍であって表示領域の外側に、該当する配線と絶縁して放電誘導電極が設けられており、そのことにより上記目的が達成される。
【００２２】
前記放電誘導電極が、前記一対の基板のうちの他方の基板上の対向電極と電気的に接続されていてもよい。
【００２３】
前記放電誘導電極が、該当する配線と重畳すると共に絶縁して設けられていてもよい。
【００２４】
前記放電誘導電極が、少なくとも該当する配線の隣接するもの同士の間に両配線と絶縁して設けられていてもよい。
【００２５】
前記放電誘導電極が、基板端部において該当する配線よりも広幅にし、または基板端部において該当する配線よりも広面積にして設けられていてもよい。
【００２６】
以下、本発明の作用について説明する。
【００２７】
本発明にあっては、走査配線および信号配線のうちの少なくとも一方が、表示領域外におけるその途中または端部に高抵抗部を有している。基板分断までの工程で静電気が印加されても、各配線を高抵抗部で短絡線と接続させておくことにより、高抵抗部および短絡線を介して他の配線に電荷を分散させることができ、スイッチング素子の特性劣化や配線間の絶縁破壊が生じない。また、高抵抗部の抵抗値は他の信号配線部分や走査配線部分の配線抵抗値よりも十分に高いため、短絡線と接続したままでも、各配線の断線や配線間のリークなどの検査が可能である。
【００２８】
また、この基板を分断する際には、高抵抗部を基板端面より露出させ、または基板端面より内側に配して分断しているので、分断端と表示領域との間に高抵抗部の一部または全部が残る。よって、基板分断後の工程で静電気による電荷が印加されても、分断端から表示領域に達するまでに高抵抗部で電圧降下されるため、スイッチング素子の特性劣化や配線間の絶縁破壊が生じない。また、高抵抗部は信号入力用端子よりも基板端側にあるので、表示パネルの完成後に残されたままでも、実駆動のために印加される信号には影響を及ぼさない。
【００２９】
この高抵抗部は、それ以外の配線部分を構成する膜の面抵抗よりも高い面抵抗を有する膜を用いるのが望ましく、半導体膜、金属膜または金属酸化膜等のいずれを用いてもよい。特に、アクティブマトリクス基板を構成する材料で高抵抗部を形成すれば、製造工程を追加する必要が無いので望ましい。
【００３０】
他の本発明にあっては、走査配線および信号配線のうちの少なくとも一方の端部近傍であって表示領域の外側に、その配線と絶縁して放電誘導電極が設けられている。よって、表示パネルの製造工程中や表示パネルの完成後に表示パネルの周辺に静電気が発生しても、その静電気が放電誘導電極に放電されて、走査配線および信号配線への静電気の印加が抑制されるので、スイッチング素子の特性劣化や配線間の絶縁破壊が生じない。
【００３１】
この放電誘導電極を対向電極と接続すれば、印加された静電気が表示パネル全体に拡散されるので、静電気の影響を防ぐことができる。
【００３２】
この放電誘導電極は、走査配線または信号配線に対して重畳すると共に絶縁して設けてもよく、その配線の隣接するもの同士の間に両配線と絶縁して設けてもよく、さらに両端の配線の外側にその配線と絶縁して設けてもよい。いずれの場合にも、放電誘導電極と各配線とが電気的に絶縁されているので、放電誘導電極に印加された静電気が走査配線や信号配線に印加されることはない。
【００３３】
この放電誘導電極を、基板端部における走査配線や信号配線よりも広幅にし、または基板端部における走査配線や信号配線よりも広面積にすれば、表示パネルの周辺に放電される静電気が放電誘導電極に印加されやすくなるので望ましい。
【００３４】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しながら説明する。なお、以下の図において、従来技術と同じ機能を有する部分には同じ番号を付して説明する。
【００３５】
（実施形態１）
図１は、実施形態１の表示パネルにおけるアクティブマトリクス基板の等価回路を示す図である。
【００３６】
このアクティブマトリクス基板は、ガラス板などからなる透光性の基板１上に、複数の信号配線２および走査配線３が絶縁膜（図示せず）を介して互いに交差して設けられ、表示領域には各信号配線２と各走査配線３との交差部近傍にスイッチング素子としてのＴＦＴ４とそのＴＦＴ４に接続された画素電極５とが設けられている。各信号配線２および各走査配線３は、画素電極５がマトリクス状に設けられた表示領域の外まで延びており、信号配線２の片方の端部には信号入力用端子６が設けられ、走査配線３の片方の端部には信号入力用端子７が設けられている。各画素電極５には、対応する走査配線３の信号でスイッチングされるＴＦＴ４を介して対応する信号配線２の信号が与えられる。
【００３７】
表示領域の周辺には、その周囲を囲むように短絡線８が形成されている。その短絡線８は、各信号配線２の両端部および各走査配線３の両端部に設けられた高抵抗部９と接続されている。この高抵抗部９は、例えばＴＦＴ４を構成している半導体膜ｎ⁺ａ−Ｓｉを用いてＴＦＴ４と同時に形成することができる。ｎ⁺ａ−Ｓｉの抵抗率は通常、数１０Ωｃｍ程度であり、その膜厚は数１００オングストローム程度で使用する。ｎ⁺ａ−Ｓｉの面抵抗を１００ＭΩ／□とし、高抵抗部９の幅を１００μｍ、長さを１０μｍとすると、信号配線２と短絡線８との間または走査配線３と短絡線８との間の接続抵抗は１０ＭΩとなる。
【００３８】
このアクティブマトリクス基板は、図２に示すように、他の透光性基板上に平面状の対向電極が形成された対向基板（図示せず）と貼り合わせられた後、分断ライン１０に沿って基板１が分断されて短絡線８が切り離される。この際、各高抵抗部９の一部が、信号配線２の両端部（および走査配線３の両端部）に残っている。なお、この図２および以下の図３、４において、３１は分断前の基板１のエッジを示し、３２は対向基板のエッジを示す。この図２に示すように、対向基板のエッジ３２は対向基板が高抵抗部９以外の信号配線部分２ａ（および走査配線部分）をすべて覆うように配置するのが望ましい。その後、両基板間に液晶が充填されて表示パネルが完成する。
【００３９】
この表示パネルは、アクティブマトリクス基板が分断されるまでは、全ての信号配線２および走査配線３が高抵抗部９で短絡線８と接続されている。よって、基板分断前の工程で静電気が発生しても、印加された電荷は高抵抗部９および短絡線８を介して全配線に分散されるので、スイッチング素子の特性劣化や配線間の絶縁破壊が生じない。また、高抵抗部９以外の信号配線部分２ａや走査配線部分の配線抵抗値は通常１〜数１０ｋΩ程度で、高抵抗部９の抵抗値に比べて十分に低いため、短絡線８と接続された基板分断前の状態でも、各配線の断線や配線間リークなどの基板検査が行える。
【００４０】
また、基板分断後の工程では、アクティブマトリクス基板の表面は、信号入力用端子６、７上を除いて対向基板で覆われている。このため、発生した静電気が主として分断された基板端面（図１および図２のＡ部）から信号配線２や走査配線３に侵入する。ところが、信号配線２および走査配線３の部分と分断端との間には高抵抗部９があり、印加された静電気が表示領域に達するまでに高抵抗部９で電圧降下するので、スイッチング素子の特性劣化や配線間の絶縁破壊が生じない。また、高抵抗部９は信号入力用端子６、７より基板端側にあるため、表示パネル完成後、実駆動のために信号入力用端子６、７に印加される信号には影響を及ぼさない。さらに、各信号配線２および各走査配線３が電気的に接続されていないため、図９に示した従来例のように、配線間を接続する素子１２への静電気印加による配線間リークの発生や、微小なリークによる表示ムラ等の発生が生じない。
【００４１】
なお、この実施形態では、アクティブマトリクス基板の分断ライン１０を高抵抗部９の一部を分断するように配置したが、分断端と表示領域との間に高抵抗部の一部または全部が残るようにすれば他の位置に分断ライン１０を配置してもよい。また、高抵抗部９は基板端面より露出していてもよく、基板端面より内側に配されていてもよい。
【００４２】
（実施形態２）
図３に実施形態２の表示パネルの部分拡大図を示す。
【００４３】
この表示パネルは、信号配線２の高抵抗部９と接続された短絡線８の一部を分断するようにアクティブマトリクス基板の分断ライン１０が配置されている。基板分断後には、アクティブマトリクス基板の周辺領域に短絡線８の一部が残されている。
【００４４】
この表示パネルは、アクティブマトリクス基板が分断されるまでは、実施形態１と同様に、全ての信号配線２と走査配線３とが高抵抗部９で短絡線８に接続されているので、静電気が発生しても印加された電荷が高抵抗部９および短絡線８を介して全配線に分散され、スイッチング素子の特性劣化や配線間の絶縁破壊が生じない。
【００４５】
また、基板分断後の工程では、印加された静電気がアクティブマトリクス基板の周辺領域に残された短絡線８の一部を介して周辺の信号配線２や走査配線３に分散されると共に、表示領域に達するまでに高抵抗部９で電圧降下するため、さらに静電気によるスイッチング素子の特性劣化や配線間の絶縁破壊を防ぐのに有効である。ただし、この場合には、表示パネルの完成後においても配線間が高抵抗部９を介して接続された状態になるので、実駆動時に駆動用信号に影響を与えないように、隣接する配線間の接続抵抗値を設定しておく必要がある。
【００４６】
（実施形態３）
図４に実施形態３の表示パネルの部分拡大図を示す。
【００４７】
基板分断後にはアクティブマトリクス基板の周辺領域に短絡線８の一部が残され、高抵抗部９で信号配線２の端部２ａ（または走査配線３の端部）に接続されている。
【００４８】
この表示パネルは、短絡配線８のくびれ部が複数の信号配線２の端部２ａ（または複数の走査配線３の端部）の高抵抗部９と接続され、そのくびれ部を分断するようにアクティブマトリクス基板の分断ライン１０が配置されている。基板分断後には、アクティブマトリクス基板の周辺領域に短絡線８のくびれ部が残され、高抵抗部９で信号配線２の端部２ａ（および走査配線３の端部）に接続されている。この場合、図４に示すように、対向基板のエッジ３２は対向基板が短絡線８のくびれ部までを覆うようにするのが好ましい。
【００４９】
この表示パネルは、アクティブマトリクス基板が分断されるまでは、実施形態１と同様に、全ての信号配線２および走査配線３が高抵抗部９で短絡線８に接続されているので、静電気が発生しても印加された電荷が高抵抗部９および短絡線８を介して全配線に分散され、スイッチング素子の特性劣化や配線間の絶縁破壊が生じない。
【００５０】
また、基板を分断した後の工程では、対向基板１１が短絡線８のくびれ部までを覆っており、基板分断後に静電気が印加される部分がそのくびれ部（図４のＢ部）のみとなるので、静電気による不良の発生を実施形態１および実施形態２に比べて大幅に減らすことができる。上記実施形態２および実施形態３では、分断後にパネルに残る短絡線８を対向電極（図示せず）に接続する構造にすれば、更に、静電気の影響を小さくすることができる。
【００５１】
上記実施形態１〜３では、高抵抗部９として半導体膜を用いた例について説明したが、高抵抗部以外の信号配線部分２ａまたは走査配線部分よりも面抵抗が高い膜であればいずれも用いることができ、金属膜や金属酸化膜を用いてもよい。高抵抗部９として金属膜を用いる場合には、高抵抗部９の抵抗値を高くするために薄膜化したり、金属膜の長さ対幅の比を大きくしたりするのが好ましい。また高抵抗部９として金属酸化膜を用いてもよい。なお、高抵抗部９としてアクティブマトリクス基板を構成する半導体膜や金属膜、金属酸化膜を用いれば、特別な工程を追加する必要がないので、製造コストを低減することができる。
【００５２】
また、上記実施形態１〜３では、短絡線８を表示領域の周囲を取り囲むように配置して、信号配線２の両端および走査配線３の両端に設けた高抵抗部９と短絡線８とを接続したが、短絡線８をＬ字型に配置して、信号配線２の片端および走査配線３の片端に設けた高抵抗部９と短絡線８とを接続してもよい。この場合には、基板分断後に接触等により信号配線２および走査配線３に静電気が印加されないように、接続されていない側の端が対向基板で完全に覆われるように対向基板のエッジ３２を配置するのが好ましい。
【００５３】
（実施形態４）
図５は実施形態４の表示パネルにおけるアクティブマトリクス基板の平面図である。この図５においては、簡単のために表示領域２０の内側を省略して示し、表示領域２０の周辺に並設された配線や端子の一部を省略して示している。
【００５４】
このアクティブマトリクス基板は、短絡線８が信号配線２の信号入力用端子６が設けられていない側の端部および走査配線３の信号入力用端子７が設けられていない側の端部と接続されている。また、表示領域２０の周辺の信号入力用端子６、７が設けられていない側には、信号配線２および走査配線３を覆うように絶縁膜（図示せず）を介して放電誘導電極１５が重畳されている。
【００５５】
このアクティブマトリクス基板は、対向電極が形成された対向基板（図示せず）と貼り合わせられた後、両基板間に液晶が充填されて表示パネルが完成するが、その完成前に分断ライン１０に沿って基板１が分断されて短絡線８が切り離される。この際、信号入力用端子６、７が設けられていない側の信号配線２および走査配線３の端部を放電誘導電極１５が覆った状態となる。
【００５６】
このように放電誘導電極１５が信号配線２および走査配線３の端部を覆っているので、表示パネルの周辺に放電される静電気は、そのほとんどが放電誘導電極１５に印加される。この放電誘導電極１５は信号配線２および走査配線３とは電気的に絶縁されているので、信号配線２および走査配線３の重なり部分で形成されるＴＦＴ４に電圧が印加されず、静電気によりＴＦＴの特性劣化や配線間の絶縁破壊が生じることはない。
【００５７】
（実施形態５）
図６は実施形態５の表示パネルにおけるアクティブマトリクス基板の平面図である。この図６においては、簡単のために表示領域２０の内側を省略して示し、表示領域２０の周辺に並設された配線や端子の一部を省略して示している。
【００５８】
このアクティブマトリクス基板は、短絡線８が信号配線２の信号入力用端子６が設けられていない側の端部および走査配線３の信号入力用端子７が設けられていない側の端部と接続されている。また、表示領域２０の周辺の信号入力用端子６、７が設けられていない側には、各信号配線２の両側および各走査配線３の両側に各配線と離隔して放電誘導電極１５が設けられている。
【００５９】
このアクティブマトリクス基板は、対向電極が形成された対向基板（図示せず）と貼り合わせられた後、両基板間に液晶が充填されて表示パネルが完成するが、その完成前に分断ライン１０に沿って基板１が分断されて短絡線８が切り離される。この際、信号入力用端子６、７が設けられていない側の信号配線２および走査配線３の端部の両側を放電誘導電極１５が挟んだ状態となる。このとき、最も外側の信号配線２および走査配線の外側の放電誘導電極１５は省略することも可能である。
【００６０】
このように放電誘導電極１５が信号配線２および走査配線３の端部の両側を挟んでおり、しかも、放電誘導電極１５の幅を信号配線２および走査配線３の幅よりも広くしてあるので、表示パネルの周辺に放電される静電気は、そのほとんどが放電誘導電極１５に印加される。また、この放電誘導電極１５は信号配線２および走査配線３とは電気的に絶縁されているので、信号配線２および走査配線３の重なり部分で形成されるＴＦＴ４に電圧が印加されず、静電気によりＴＦＴの特性劣化や配線間の絶縁破壊が生じることはない。
【００６１】
また、この表示パネルは、放電誘導電極１５をコモンライン２５を介して対向電極（図示せず）に接続してあるので、静電気により印加された電荷を対向電極から液晶表示パネル全体に拡散することができ、さらに静電気の影響を小さくすることができる。
【００６２】
なお、放電誘導電極１５の形状は上記実施形態４および５に示したものに限らず、信号配線２および走査配線３の近傍に導電性材料を用いて形成すればよいので、信号配線２と短絡線８との接続パターンや走査配線３と短絡線８との接続パターンに応じて適宜変更することが可能である。とくに、放電誘導電極１５の基板端部での幅または面積を各配線２、３の基板端部での幅または面積よりも大きくしておくと、静電気が放電誘導電極１５に有効に導かれる。また、放電誘導電極１５を信号配線２、走査配線３またはコモンライン２５等と同じ材料を用いて形成すれば、特別な工程を追加する必要がないので製造コストを削減することができる。
【００６３】
【発明の効果】
以上詳述したように、本発明によれば、走査配線および信号配線のうちの少なくとも一方の配線が表示領域外におけるその途中または端部に高抵抗部を有しており、高抵抗部を一方の基板端面より露出させ、または基板端面より内側に配して一方の基板を分断しているので、基板分断後の工程でも、静電気に起因するスイッチング素子の特性劣化や配線間の絶縁膜の破壊を防ぐことができる。よって、基板分断前および基板分断後の全工程を通じて製造歩留りを向上させると共に、信頼性の高い表示パネルを製造することができる。
【００６４】
また、高抵抗部の抵抗値は他の配線部分に比べて十分に低いため、分断前の短絡線に接続されたままの状態でも各配線の断線や配線間のリークなどの検査が可能であり、さらに製造歩留りを向上させることができる。
【００６５】
さらに、高抵抗部は信号入力用端子よりも基板端側にあるので、表示パネルの完成後に残されたままでも、実駆動のために印加される信号には影響を及ぼさず、表示品位の良好な画像が得られる。
【００６６】
この高抵抗部はアクティブマトリクス基板を構成する半導体膜、金属膜または酸化膜等と同じ材料を用いて形成することができるので、特別な工程を追加する必要がなく、製造コストを削減することができる。
【００６７】
また、他の本発明によれば、走査配線および信号配線のうちの少なくとも一方の端部近傍であって表示領域の外側に放電誘導電極が設けられているので、表示パネルの完成後に表示パネル周辺に静電気が発生しても放電誘導電極に印加させることができ、静電気が信号配線や走査配線に印加されるのを防ぐことができる。よって、静電気に起因するスイッチング素子の特性劣化や配線間の絶縁破壊を防ぐことができる。
【００６８】
この放電誘導電極は信号配線や走査配線を形成する工程で形成可能であるので、特別な工程を追加する必要がなく、製造コストを削減することができる。
【図面の簡単な説明】
【図１】実施形態１の表示パネルにおけるアクティブマトリクス基板の等価回路図である。
【図２】実施形態１の表示パネルの部分拡大図である。
【図３】実施形態２の表示パネルの部分拡大図である。
【図４】実施形態３の表示パネルの部分拡大図である。
【図５】実施形態４の表示パネルにおけるアクティブマトリクス基板の平面図である。
【図６】実施形態５の表示パネルにおけるアクティブマトリクス基板の平面図である。
【図７】従来のアクティブマトリクス基板の等価回路図である。
【図８】他の従来のアクティブマトリクス基板の平面図である。
【図９】他の従来のアクティブマトリクス基板の等価回路図である。
【符号の説明】
１基板
２信号配線
２ａ高抵抗部以外の信号配線部分
３走査配線
４ＴＦＴ
５画素電極
６、７信号入力用端子
８短絡線
９高抵抗部
ｌ０分断ライン
１５放電誘導電極
２０表示領域
２５コモンライン
３１エッジ
３２エッジ

Claims

表示媒体を挟んで対向配置された第１基板と第２基板とが相互に貼り合わされた表示パネルであって、
前記第１基板には、複数の信号配線と複数の走査配線とが互いに絶縁状態で交差するように設けられ、前記各信号配線と前記各走査配線との交差部近傍に、スイッチング素子を介して該交差部を形成する両配線に接続された画素電極がそれぞれ設けられ、該画素電極が設けられた領域が表示領域となっており、
前記各走査配線および前記各信号配線のそれぞれの一方の端部は、前記第１基板の端面にそれぞれ位置しており、
前記第１基板の端面に沿って、静電気を誘導するための電極が、絶縁膜を介して前記各走査配線および前記各信号配線の前記一方の端部のそれぞれに絶縁状態で重畳されていることを特徴とする表示パネル。
表示媒体を挟んで対向配置された第１基板と第２基板とが相互に貼り合わされた表示パネルであって、
前記第１基板には、複数の信号配線と複数の走査配線とが互いに絶縁状態で交差するように設けられ、前記各信号配線と前記各走査配線との交差部近傍に、スイッチング素子を介して該交差部を形成する両配線に接続された画素電極がそれぞれ設けられ、該画素電極が設けられた領域が表示領域となっており、
前記各走査配線および前記各信号配線のそれぞれの一方の端部は、前記第１基板の端面にそれぞれ位置しており、
相互に隣接する前記各配線の端部間に、前記各配線と絶縁状態になった第１電極部分がそれぞれ配置されて、前記各第１電極部分の端部が前記第１基板の端面に位置しており、前記各第１電極部分同士が、前記各配線と絶縁状態で前記第１基板の端面に沿った第２電極部分に電気的に接続されており、前記各第１電極部分と前記第２電極部分とによって、静電気を誘導するための電極が形成されていることを特徴とする表示パネル。
前記電極が、前記第２基板に設けられた対向電極と電気的に接続されている請求項２に記載の表示パネル。
前記第１電極部分は、前記第１基板の端面において、前記各走査配線および前記各信号配線のそれぞれの幅または面積よりも広い幅または面積を有する、請求項２に記載の表示パネル。