JPH10213816A - アクティブマトリクス型液晶表示装置 - Google Patents

アクティブマトリクス型液晶表示装置

Info

Publication number
JPH10213816A
JPH10213816A JP1801497A JP1801497A JPH10213816A JP H10213816 A JPH10213816 A JP H10213816A JP 1801497 A JP1801497 A JP 1801497A JP 1801497 A JP1801497 A JP 1801497A JP H10213816 A JPH10213816 A JP H10213816A
Authority
JP
Japan
Prior art keywords
pixel electrode
signal line
liquid crystal
dummy pixel
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1801497A
Other languages
English (en)
Inventor
Mototaka Ikuro
Kazuhisa Kida
Ichiro Nakamura
Takaaki Taniyama
Sadahiko Yasukawa
Takashi Yokoyama
伊知郎 中村
元貴 伊黒
貞彦 安川
和寿 木田
崇 横山
隆昭 谷山
Original Assignee
Sharp Corp
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp, シャープ株式会社 filed Critical Sharp Corp
Priority to JP1801497A priority Critical patent/JPH10213816A/ja
Publication of JPH10213816A publication Critical patent/JPH10213816A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 有効表示領域内のスイッチング素子を静電気
による破壊から保護することができるアクティブマトリ
クス型液晶表示装置を提供する。 【解決手段】 有効表示領域内には表示に寄与する透光
性の表示用画素電極を形成し、非有効表示領域には表示
に寄与しない遮光性のダミー画素電極を形成し、これら
各画素電極に同一サイズのスイッチング素子を形成す
る。これによって、信号線から侵入した静電気によっ
て、ダミー画素電極に接続されたスイッチング素子が優
先的に破壊されることとなり、有効表示領域内のスイッ
チング素子を保護することが可能となる。

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、液晶表示装置に関
するもので、特に画素を駆動するスイッチング素子とし
て薄膜トランジスタを有する液晶表示装置に関する。

【0002】

【従来の技術】近年、液晶表示装置は、低消費電力、薄
型、軽量であるという特徴から、パーソナルコンピュー
タ、ワードプロセッサ、オフィスオートメーション用の
端末表示装置、テレビジョンなどの表示用途に使用され
ており、より大容量表示、高画質が求められている。

【0003】従来の液晶表示装置は、TN(Twist
ed Nematic)方式あるいはSTN(Supe
r Twisted Nematic)方式において、
電圧平均化法による単純マトリクス駆動が採用されてい
た。しかし、この方式では走査線数の増加によってコン
トラスト比が十分に得られなくなるため、大容量表示に
適していなかった。

【0004】そこで、表示画面を構成している個々の画
素にスイッチング素子を設け、アクティブ駆動により表
示を行う液晶表示装置が開発されている。前記スイッチ
ング素子としては、薄膜トランジスタ(Thin Fi
lm Transister、以下TFTという)や2
端子非線形素子が用いられているが、高画質化の点では
TFTを用いた方が優位であり、現在数多くの分野にお
いて実用化されている。

【0005】図7はTFTをスイッチング素子とする液
晶表示装置のTFTが形成される基板における平面図で
あり、101はゲート信号線、102はソース信号線、
103はTFT、104は画素電極である。前記ゲート
信号線101及びソース信号線102は、それぞれ図示
しないゲート信号線駆動回路及びソース信号線駆動回路
に接続され、これら駆動回路によって前記ゲート信号線
101及びソース信号線102の交差部近傍に設けられ
たTFT103を制御し、表示を行っている。

【0006】図8は前記TFT103の概略構造を示す
ものであり、105は基板、106はゲート信号線から
延出して形成されたゲート電極、107はゲート絶縁
膜、108はソース信号線から延出して形成されたソー
ス電極、109はドレイン電極、110は半導体層、1
11は絶縁膜である。

【0007】ところで、前記TFT103は、液晶表示
装置の製造工程中、特に液晶分子の配向特性を得るため
のラビング処理で生じる静電気が信号線から侵入し、ソ
ース−ドレイン間の耐圧を越えてゲート電圧に関わりな
くTFTがONした際に、本来逆耐圧となるべき接合が
熱的破壊を起こし、OFF耐圧を失うことによって、ソ
ース電極とドレイン電極とのリーク(以下SDリークと
いう)が生じやすいという問題点があった。このように
SDリークが生じたTFT103は、スイッチング素子
として機能しなくなるため点欠陥として現れ、液晶表示
装置を製造する上において製造歩留を悪化させていた。

【0008】このような静電破壊に対する対策として、
従来はゲート信号線及びソース信号線を入力端子部にお
いて複数本まとめて一括するようなパターン(以下ショ
ートリングという)を基板の周辺部に形成し、外部から
の静電気が有効表示領域に侵入することを防ぐことが行
われている。また、特開平3−45934号公報に開示
されるように、有効表示エリアの外にダミー画素電極と
これに接続されるスイッチング素子とを形成し、前記ダ
ミー画素電極に接続されるスイッチング素子を優先的に
静電破壊させる方法が知られている。

【0009】

【発明が解決しようとする課題】しかしながら、上述し
た従来の静電破壊対策には、以下に示すような問題点が
ある。

【0010】まず、TFTが形成される基板(以下TF
T基板という)には、ソース信号線の断線の発生を検査
するために、図9に示すようにショートリングと反対側
にソース信号線断線検出用パッド112を形成している
ため、このソース信号線断線検出用パッド112から静
電気が侵入した場合は、TFTの静電破壊を完全に防ぐ
ことはできないという問題点があった。なお、図9にお
いて102はソース信号線であり、ゲート信号線、画素
電極等は省略している。

【0011】更に、ショートリングを形成した入力端子
側から侵入した静電気も、これが有効表示領域に侵入す
ることを完全に防ぐことができなかったという問題点が
あった。

【0012】次に、特開平3−45934号公報に開示
された技術は、前記ダミー画素電極に接続されたスイッ
チング素子が駆動回路に電気的に接続されておらず、単
に有効表示領域内の画素電極の周りに形成しているだけ
である。したがって、このダミー画素電極を、TFTを
スイッチング素子とする液晶表示装置のTFT基板に適
用した場合、前記ダミー画素電極部の液晶層にかかる電
圧が不定となり、表示不良が発生してしまうという問題
点があった。

【0013】前記特開平3−45934号公報以外に、
特開平5−142578号公報、特開平5−19697
0号公報、特開平8−194235号公報にも、非有効
表示領域にダミー画素電極を設ける技術を開示している
が、これらはいずれもスイッチング素子として2端子非
線形素子を前提としており、TFT基板の特性を考慮し
たものではなかった。

【0014】本発明は上述した問題点に鑑みてなされた
ものであり、表示用の画素電極に接続されたTFTを、
液晶表示装置の製造工程中に生ずる静電気による静電破
壊から保護するためのダミー画素電極を設けた液晶表示
装置を提供することを目的としている。

【0015】

【課題を解決するための手段】本発明の請求項1記載の
アクティブマトリクス型液晶表示装置は、基板上にスト
ライプ状の第1の信号線と、これと直交するストライプ
状の第2の信号線と、これらの交差部近傍に設けられた
スイッチング素子と、前記スイッチング素子に接続さ
れ、マトリクス状に複数形成された画素電極とを有する
アクティブマトリクス型液晶表示装置において、前記画
素電極が、有効表示領域内に設けられ表示に寄与する表
示用画素電極と、非有効表示領域に設けられ表示に寄与
しないダミー画素電極とからなっていることを特徴とす
るものである。

【0016】したがって、液晶表示装置の製造工程中に
前記第1または第2の信号線を伝って静電気が侵入した
場合、非有効表示領域に設けられたダミー画素電極に接
続されたスイッチング素子が優先的に破壊されるので、
有効表示領域内の表示用画素電極に接続されたスイッチ
ング素子を保護することが可能となる。

【0017】本発明の請求項2記載のアクティブマトリ
クス型液晶表示装置は、請求項1記載のアクティブマト
リクス型液晶表示装置において、前記ダミー画素電極が
遮光性の電極であることを特徴とするものである。

【0018】したがって、非有効表示領域に設けられた
ダミー画素電極部の不要な点灯を防ぐことが可能とな
る。

【0019】本発明の請求項3記載のアクティブマトリ
クス型液晶表示装置は、請求項1、2記載のアクティブ
マトリクス型液晶表示装置において、前記ダミー画素電
極が、前記表示用画素電極よりも大きいことを特徴とす
るものである。

【0020】したがって、液晶表示装置の製造工程中に
発生した静電気が前記第1または第2の信号線から侵入
した場合、ダミー画素電極を表示用画素電極よりも大き
くすることによって、発生した静電気が有する電荷と逆
極性の電荷をダミー画素電極の方がより多く吸収するの
で、ダミー画素電極に接続されたスイッチング素子が優
先的に破壊され、表示用画素電極を保護することが可能
となる。

【0021】本発明の請求項4記載のアクティブマトリ
クス型液晶表示装置は、請求項1乃至3記載のアクティ
ブマトリクス型液晶表示装置において、前記第1または
第2の信号線が、有効表示領域の直前で細くくびれて形
成されていることを特徴とするものである。

【0022】したがって、信号線を伝って侵入する静電
気の伝搬遅延を大きくさせることができるので、ダミー
画素電極に接続されたスイッチング素子が優先的に破壊
され、表示用画素電極を保護することが可能となる。

【0023】本発明の請求項5記載のアクティブマトリ
クス型液晶表示装置は、請求項1乃至4記載のアクティ
ブマトリクス型液晶表示装置において、前記ダミー画素
電極に接続されたスイッチング素子に印加される信号線
が、前記表示用画素電極に印加される信号線から基板上
で分配接続されていることを特徴とするものである。

【0024】したがって、ダミー画素電極に接続された
スイッチング素子を有効表示領域内のスイッチング素子
と同様に駆動することができるので、破壊されていない
ダミー画素電極に接続されたスイッチング素子を駆動
し、非有効表示領域に存在する液晶層に不定の電圧が印
加されたままの状態により生ずる有効表示領域周辺の表
示ムラの発生を防ぐことが可能となる。

【0025】また、前記ダミー画素電極に接続されたス
イッチング素子に印加される信号線が、前記表示用画素
電極に印加される信号線から基板上で分配接続されてい
るので、基板への信号入力端子数を増やす必要が無くな
る。

【0026】

【発明の実施の形態】

(実施の形態1)以下に、本発明の実施の形態について
図1、図2を用いて説明する。なお、本実施の形態にお
いては、スイッチング素子としてゲート電極が最下部に
位置する逆スタガ型TFTを用いた場合について説明す
る。

【0027】図1は本実施の形態におけるTFT基板の
平面図である。図1において、1は有効表示領域、つま
り実際に映像が表示される領域であり、図示しないゲー
ト信号線やソース信号線、TFT、画素電極等が形成さ
れている。また、2は有効表示領域1に形成されたゲー
ト信号線へ走査信号を入力する端子部であり、図示しな
いゲート信号線駆動用ドライバに接続されている。ま
た、3は有効表示領域1に形成されたソース信号線へ映
像信号を入力する端子部であり、図示しないソース信号
線駆動用ドライバに接続されている。

【0028】さらに、図1における4は非有効表示領
域、つまり実際の表示には寄与しない領域であり、ここ
にはダミー画素電極及びこれに接続されるTFTが形成
されている。この様子を図2を用いて説明する。

【0029】図2は図1におけるA部の拡大図であり、
7はゲート信号線であり、8はソース信号線である。ま
た、5はTFT、6は画素電極であり、これらは非有効
表示領域4内にも形成されている。なお、図2において
最上列の画素電極が形成されている領域が非有効表示領
域であり、これより下の領域が有効表示領域である。ま
た、以下の説明において、非有効表示領域4内に設けら
れた画素電極をダミー画素電極10とする。また、9は
ゲート信号線7から分岐して設けられたゲート信号線で
あり、非有効表示領域4内のTFT5に接続されてい
る。以下、ゲート信号線7を表示用ゲート信号線、ゲー
ト信号線9をダミー画素電極用ゲート信号線という。

【0030】前記ダミー画素電極10は、有効表示領域
内の画素電極6と略同一の大きさのものであるが、有効
表示領域の画素電極6がITO等の透光性の導電材料で
形成されているのに対し、ダミー画素電極10は不透光
性の導電材料で形成されている。これは、前記ダミー画
素電極10に接続されたTFTが静電破壊を起こした場
合に、これが点欠陥として表示されることを防ぐためで
ある。

【0031】前記ダミー画素電極10は、例えばゲート
信号線またはソース信号線の形成時にこれと同一材料で
形成するようにすれば、特に工程数を増やすことなく形
成することができる。

【0032】本実施形態においては、前記ダミー画素電
極10は、有効表示領域1のゲート信号線と平行な2辺
の外側にそれぞれ1列ずつ設けた。このような構成にし
たのは、以下に示す理由によるものである。

【0033】まず、ダミー画素電極10を有効表示領域
1のゲート信号線と平行な2辺の外側に設けたのは、ソ
ース信号線3側から侵入した静電気の方が、ゲート信号
線2側から侵入した静電気よりも静電破壊を引き起こし
易すいためである。これは、ゲート信号線3の上層には
ゲート絶縁膜が設けられているので、ゲート信号線のも
つ負荷容量がソース信号線のもつ負荷容量よりも大きい
ためと考えられる。

【0034】次に、ダミー画素電極10を1列ずつ設け
たのは、非有効表示領域をできるだけ小さくするためで
ある。有効表示領域内の画素電極6を静電気から確実に
保護するためには、前記ダミー画素電極10を複数列設
けた方が望ましいが、ダミー画素電極10及びこれに接
続されるTFTのサイズを有効表示領域内のものと同一
にして、実際に静電破壊の発生の様子を調べた結果、静
電破壊が発生した画素は最外部の画素のみであることが
分かった。これは、以下の理由によるものと考えられ
る。

【0035】図3の(a)はあるソース信号線の信号入
力端子部及び画素電極形成部における等価回路図であ
り、図中Q0 はラビング布によりもたらされる静電気を
示し、R1〜R4は配線抵抗を示している。更に、Q1
入力端子部から最初の画素電極までの配線容量を示して
おり、Q2 〜Q4 はTFT素子の容量を示している。シ
ョートリングに接続されていない信号入力端子部に転写
された電荷Qのチャージシェアは、図3の(a)に示し
たV1 〜V5 において図3の(b)に示すように進行す
る。

【0036】従って、転写源に近いほどピーク電圧は大
きくなり、静電破壊が発生し易くなり、転写源に最も近
いTFT素子が静電破壊された場合は、破壊された素子
以降のTFT素子の容量にかかるチャージは極端に小さ
くなり、静電破壊は起こらないと考えられる。

【0037】非有効表示領域に1列ずつ設けられた前記
ダミー画素電極用ゲート信号線9への走査信号の入力
は、図2に示すように、これに隣接する表示用ゲート信
号線7から基板内で分配している。このように基板内で
ダミー画素電極用ゲート信号線9と表示用ゲート信号線
7とを接続することによって、ダミー画素電極10を駆
動するための信号入力端子部を新たに形成する必要がな
くなると共に、従来の外部接続回路を用いることが可能
となる。

【0038】このような構成による本実施の形態の液晶
表示装置は、ラビング工程中に発生した静電気が外部か
ら侵入した場合、ダミー画素電極10に接続されたTF
Tが優先的に破壊され、有効表示領域内の画素電極6に
接続されたTFTを保護することができる。また、実際
にダミー画素電極10に接続されたTFTにも走査信号
を入力して駆動することにより、非有効表示領域全域に
存在する液晶層に不定の電圧が印加されたままの状態に
なって有効表示領域の周辺部に生ずる表示ムラの発生を
抑えることが可能となる。

【0039】なお、上述した実施の形態において、ダミ
ー画素電極及びこれに接続されるTFTは1列のみ形成
したが、有効表示領域を確実に保護するために複数列形
成しても良い。このとき、各列のダミー画素電極用ゲー
ト信号線を表示用ゲート信号線から分配するときに、駆
動回路にかかる負荷を最小に抑えるために、1つの表示
用ゲート信号線から複数のダミー画素電極用ゲート信号
線を分配するのではなく、1つの表示用ゲート信号線に
対して1つのダミー画素電極用ゲート信号線を分配する
ことが好ましい。

【0040】また、図4に示すように、ダミー画素電極
8を省略して該領域にソース信号線8を延出して形成し
て該領域の遮光を行うことによっても、有効表示領域内
の画素電極6を静電気から保護することができる。

【0041】(実施の形態2)本発明の別の実施の形態
について、図5を用いて以下に説明する。図5は本実施
の形態におけるTFT基板の平面図である。本実施の形
態においては、図中Bで示すように、有効表示領域の直
前でソース信号線が細くなっている点が実施の形態1と
異なる。これは、ラビング工程で発生する静電気がソー
ス信号線から侵入した場合、有効表示領域における静電
気の伝搬速度を遅くさせるさせるためである。これによ
って、非有効表示領域のTFTが優先的に静電破壊さ
れ、有効表示領域内のTFTを確実に保護することが可
能となる。

【0042】有効表示領域の直前のソース信号線は、細
くし過ぎると抵抗値が大きくなり、画像信号を適正に書
き込むことができなくなるため、この部分の抵抗値は画
像信号を画素電極に書き込むことができる程度に大きく
する。

【0043】前記ダミー画素電極10は、実施の形態1
と同様に例えばゲート信号線またはソース信号線の形成
時にこれと同一材料を用いて形成すれば良い。

【0044】また、前記ダミー画素電極10に接続され
たTFTは、非有効表示領域全域に存在する液晶層に不
定の電圧が印加されたままの状態になって有効表示領域
の周辺部に生ずる表示ムラの発生を抑えるため、実施の
形態1と同様に駆動する。なお、ダミー画素電極用ゲー
ト信号線9と表示用ゲート信号線7との接続は実施の形
態1に示したとおりである。更に、実施の形態1と同様
に、有効表示領域を確実に保護するために、前記ダミー
画素電極10およびこれに接続されるTFTは複数列形
成しても良い。

【0045】(実施の形態3)以下、図6を用いて本発
明のさらに別の実施の形態について説明する。図6は本
実施の形態におけるTFT基板の平面図である。本実施
の形態においては、ダミー画素電極10の大きさを、表
示部のものよりも大きくした点が実施の形態1乃至3と
異なっている。これは、ラビング工程を含む全ての製造
工程で発生する静電気がTFT基板のソース信号線から
侵入した場合、発生した電荷密度が均一であれば電極面
積が大きい程多量の電荷が吸収されるので、これに接続
されたTFTを破壊され易くするためである。

【0046】前記ダミー画素電極10は、実施の形態1
と同様にゲート信号線の形成時にこれと同一材料を用い
て形成すれば良い。

【0047】また、前記ダミー画素電極10に接続され
たTFTは、非有効表示領域全域に存在する液晶層に不
定の電圧が印加されたままの状態になって有効表示領域
の周辺部に生ずる表示ムラの発生を抑えるため、実施の
形態1と同様に駆動する。なお、ダミー画素電極用ゲー
ト信号線と表示用ゲート信号線との接続は実施の形態1
に示したとおりである。

【0048】また、有効表示領域を確実に保護するため
に、前記ダミー画素電極及びこれに接続されるTFTを
複数列形成しても良い。このとき、有効表示領域から遠
くなるに従ってダミー画素電極の面積を大きくすれば、
有効表示領域から遠いダミー画素電極をより優先的に破
壊させることができるため好ましい。

【0049】

【発明の効果】以上説明したように、本発明の請求項1
記載のアクティブマトリクス型液晶表示装置によれば、
前記画素電極が、有効表示領域内に設けられ表示に寄与
する表示用画素電極と、非有効表示領域に設けられ表示
に寄与しないダミー画素電極とからなっていることによ
って、液晶表示装置の製造工程中に前記第1または第2
の信号線を伝って静電気が侵入した場合、非有効表示領
域に設けられたダミー画素電極に接続されたスイッチン
グ素子が優先的に破壊されるので、有効表示領域内の表
示用画素電極に接続されたスイッチング素子を保護する
ことができるという効果を奏する。

【0050】本発明の請求項2記載のアクティブマトリ
クス型液晶表示装置によれば、前記ダミー画素電極が遮
光性の電極であるので、非有効表示領域に設けられたダ
ミー画素電極部の不要な点灯を防ぐことができるという
効果を奏する。

【0051】本発明の請求項3記載のアクティブマトリ
クス型液晶表示装置によれば、前記ダミー画素電極が、
前記表示用画素電極よりも大きいことによって、液晶表
示装置の製造工程中に発生した静電気が前記第1または
第2の信号線から侵入した場合、ダミー画素電極を表示
用画素電極よりも大きくすることによって、発生した静
電気が有する電荷と逆極性の電荷をダミー画素電極の方
がより多く吸収するので、ダミー画素電極に接続された
スイッチング素子が優先的に破壊され、表示用画素電極
を保護することができるという効果を奏する。

【0052】本発明の請求項4記載のアクティブマトリ
クス型液晶表示装置によれば、前記第1または第2の信
号線が、有効表示領域の直前で細くくびれて形成されて
いることによって、信号線を伝って侵入する静電気の伝
搬遅延を大きくさせることができるので、ダミー画素電
極に接続されたスイッチング素子が優先的に破壊され、
表示用画素電極を保護することができるという効果を奏
する。

【0053】本発明の請求項5記載のアクティブマトリ
クス型液晶表示装置によれば、前記ダミー画素電極に接
続されたスイッチング素子に印加される信号線が、前記
表示用画素電極に印加される信号線から基板上で分配接
続されていることによって、ダミー画素電極に接続され
たスイッチング素子を有効表示領域内のスイッチング素
子と同様に駆動することができるので、破壊されていな
いダミー画素電極に接続されたスイッチング素子を駆動
し、非有効表示領域に存在する液晶層に不定の電圧が印
加されたままの状態により生ずる有効表示領域周辺の表
示ムラの発生を防ぐことができるという効果を奏する。
また、前記ダミー画素電極に接続されたスイッチング素
子に印加される信号線が、前記表示用画素電極に印加さ
れる信号線から基板上で分配接続されているので、基板
への信号入力端子数を増やす必要が無くなるという効果
を奏する。

【図面の簡単な説明】

【図1】本発明の実施形態1におけるアクティブマトリ
クス型液晶表示装置の該略図である。

【図2】図1に示すA部の拡大図である。

【図3】静電気の伝搬の様子を示す図である。

【図4】ソース信号線を延出して画素電極部を遮光した
場合の要部拡大図である。

【図5】本発明の実施形態2におけるアクティブマトリ
クス型液晶表示装置の要部拡大図である。

【図6】本発明の実施形態3におけるアクティブマトリ
クス型液晶表示装置の要部拡大図である。

【図7】従来の液晶表示装置のTFT基板の平面図であ
る。

【図8】TFTの概略構成を示す図である。

【図9】ソース信号線断線検出用パッドが設けられたT
FT基板の平面図である。

【符号の説明】

1 有効表示領域 2 走査信号入力端子部 3 映像信号入力端子部 4 非有効表示領域 5 TFT 6 画素電極 7 表示用ゲート信号線 8 ソース信号線 9 ダミー画素電極用ゲート信号線 10 ダミー画素電極

フロントページの続き (72)発明者 中村 伊知郎 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 谷山 隆昭 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 木田 和寿 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板上にストライプ状の第1の信号線
    と、これと直交するストライプ状の第2の信号線と、こ
    れらの交差部近傍に設けられたスイッチング素子と、前
    記スイッチング素子に接続され、マトリクス状に複数形
    成された画素電極とを有するアクティブマトリクス型液
    晶表示装置において、 前記画素電極は、有効表示領域に設けられ表示に寄与す
    る表示用画素電極と、非有効表示領域に設けられ表示に
    寄与しないダミー画素電極とからなっていることを特徴
    とするアクティブマトリクス型液晶表示装置。
  2. 【請求項2】 前記ダミー画素電極が遮光性の電極であ
    ることを特徴とする請求項1記載のアクティブマトリク
    ス型液晶表示装置。
  3. 【請求項3】 前記ダミー画素電極は、前記表示用画素
    電極よりも大きいことを特徴とする請求項1、2記載の
    アクティブマトリクス型液晶表示装置。
  4. 【請求項4】 前記第1または第2の信号線が、有効表
    示領域の直前で細くくびれて形成されていることを特徴
    とする請求項1乃至3記載のアクティブマトリクス型液
    晶表示装置。
  5. 【請求項5】 前記ダミー画素電極に印加される信号線
    は、前記表示用画素電極に印加される信号線から基板上
    で分配接続されていることを特徴とする請求項1乃至4
    記載のアクティブマトリクス型液晶表示装置。
JP1801497A 1997-01-31 1997-01-31 アクティブマトリクス型液晶表示装置 Pending JPH10213816A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1801497A JPH10213816A (ja) 1997-01-31 1997-01-31 アクティブマトリクス型液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1801497A JPH10213816A (ja) 1997-01-31 1997-01-31 アクティブマトリクス型液晶表示装置

Publications (1)

Publication Number Publication Date
JPH10213816A true JPH10213816A (ja) 1998-08-11

Family

ID=11959827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1801497A Pending JPH10213816A (ja) 1997-01-31 1997-01-31 アクティブマトリクス型液晶表示装置

Country Status (1)

Country Link
JP (1) JPH10213816A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001242484A (ja) * 2000-02-25 2001-09-07 Fujitsu Ltd 液晶表示パネルおよびその製造方法
JP2006276590A (ja) * 2005-03-30 2006-10-12 Sanyo Epson Imaging Devices Corp アクティブマトリクス型液晶表示装置
JP2006317960A (ja) * 2006-06-02 2006-11-24 Sharp Corp 表示装置
JP2007188076A (ja) * 2006-01-10 2007-07-26 Toppoly Optoelectronics Corp 表示画素と非表示画素を含む画像を表示するディスプレイ装置
JP2008033221A (ja) * 2006-07-26 2008-02-14 Genta Kagi Kogyo Kofun Yugenkoshi 電子インク表示パネル
JPWO2007135893A1 (ja) * 2006-05-19 2009-10-01 シャープ株式会社 表示装置
US7612750B2 (en) 2001-11-28 2009-11-03 Sharp Kabushiki Kaisha Liquid crystal display device
JP2010097024A (ja) * 2008-10-17 2010-04-30 Epson Imaging Devices Corp 液晶表示装置
US8493543B2 (en) 2008-10-17 2013-07-23 Sony Corporation Liquid crystal display device

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001242484A (ja) * 2000-02-25 2001-09-07 Fujitsu Ltd 液晶表示パネルおよびその製造方法
US7612750B2 (en) 2001-11-28 2009-11-03 Sharp Kabushiki Kaisha Liquid crystal display device
US8421724B2 (en) 2001-11-28 2013-04-16 Sharp Kabushiki Kaisha Liquid crystal display device
JP2006276590A (ja) * 2005-03-30 2006-10-12 Sanyo Epson Imaging Devices Corp アクティブマトリクス型液晶表示装置
US7701522B2 (en) 2005-03-30 2010-04-20 Epson Imaging Devices Corporation Active matrix liquid crystal display device
JP4697524B2 (ja) * 2005-03-30 2011-06-08 ソニー株式会社 アクティブマトリクス型液晶表示装置
JP4674325B2 (ja) * 2006-01-10 2011-04-20 奇美電子股▲ふん▼有限公司Chimei Innolux Corporation 表示画素と非表示画素を含む画像を表示するディスプレイ装置
JP2007188076A (ja) * 2006-01-10 2007-07-26 Toppoly Optoelectronics Corp 表示画素と非表示画素を含む画像を表示するディスプレイ装置
US8395744B2 (en) 2006-05-19 2013-03-12 Sharp Kabushiki Kaisha Display device including dummy pixel region
JP4724749B2 (ja) * 2006-05-19 2011-07-13 シャープ株式会社 表示装置
JP2011059720A (ja) * 2006-05-19 2011-03-24 Sharp Corp 表示装置
JP2011070223A (ja) * 2006-05-19 2011-04-07 Sharp Corp 表示装置
JPWO2007135893A1 (ja) * 2006-05-19 2009-10-01 シャープ株式会社 表示装置
JP4639167B2 (ja) * 2006-06-02 2011-02-23 シャープ株式会社 表示装置
JP2006317960A (ja) * 2006-06-02 2006-11-24 Sharp Corp 表示装置
JP4705050B2 (ja) * 2006-07-26 2011-06-22 元太科技工業股▲分▼有限公司Prime View International Co.,Ltd. 電子インク表示パネル
JP2008033221A (ja) * 2006-07-26 2008-02-14 Genta Kagi Kogyo Kofun Yugenkoshi 電子インク表示パネル
JP2010097024A (ja) * 2008-10-17 2010-04-30 Epson Imaging Devices Corp 液晶表示装置
US8493543B2 (en) 2008-10-17 2013-07-23 Sony Corporation Liquid crystal display device

Similar Documents

Publication Publication Date Title
US8743330B2 (en) Liquid crystal display device
KR0152375B1 (ko) 액정표시장치
JP4554656B2 (ja) 広視野角液晶表示装置
KR100474194B1 (ko) 액정장치및이를이용한전자기기
US6646706B2 (en) Fringe field switching mode liquid crystal display having structure for preventing shorts between two electrodes
JP4720970B2 (ja) 液晶表示装置
KR100867307B1 (ko) 액정표시장치
JP4326307B2 (ja) 液晶表示装置
KR100361626B1 (ko) 액티브 매트릭스형 액정표시장치
US6100948A (en) Matrix-type display capable of being repaired by pixel unit and a repair method therefor
CN100578326C (zh) 液晶装置及电子设备
KR100884118B1 (ko) 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법
US7679693B2 (en) Liquid crystal display device and manufacturing method thereof
JP4419603B2 (ja) 液晶表示装置の駆動方法
JP4643738B2 (ja) 画素領域外郭部の光漏れを防止するcot構造液晶表示装置及びその製造方法
KR0145280B1 (ko) 액티브매트릭스 액정표시장치
DE10228517B4 (de) Schutzschaltung und -verfahren gegen elektrostatische Entladung in einem TFT-LCD
EP0668526B1 (en) A liquid crystal display device
US6787829B2 (en) LCD panel
DE10117874B4 (de) Flüssigkristallanzeige
JP3418653B2 (ja) アクティブマトリクス型液晶表示装置
JP2764139B2 (ja) アクティブマトリックス液晶表示素子
US8395744B2 (en) Display device including dummy pixel region
US5684555A (en) Liquid crystal display panel
JP4858820B2 (ja) アクティブマトリクス基板及び液晶表示装置並びにその製造方法