JP2006276590A - アクティブマトリクス型液晶表示装置 - Google Patents

アクティブマトリクス型液晶表示装置 Download PDF

Info

Publication number
JP2006276590A
JP2006276590A JP2005097204A JP2005097204A JP2006276590A JP 2006276590 A JP2006276590 A JP 2006276590A JP 2005097204 A JP2005097204 A JP 2005097204A JP 2005097204 A JP2005097204 A JP 2005097204A JP 2006276590 A JP2006276590 A JP 2006276590A
Authority
JP
Japan
Prior art keywords
pixel electrode
liquid crystal
crystal display
area
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005097204A
Other languages
English (en)
Other versions
JP4697524B2 (ja
Inventor
Akio Ota
昭雄 太田
Satoshi Morita
聡 森田
Makoto Murakami
誠 村上
Osamu Kobayashi
修 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Sanyo Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Epson Imaging Devices Corp filed Critical Sanyo Epson Imaging Devices Corp
Priority to JP2005097204A priority Critical patent/JP4697524B2/ja
Priority to US11/374,137 priority patent/US7701522B2/en
Publication of JP2006276590A publication Critical patent/JP2006276590A/ja
Application granted granted Critical
Publication of JP4697524B2 publication Critical patent/JP4697524B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 非有効表示領域の面積を増加させることなく多数個のダミー画素電極を設け、端子側からの多数回の静電気浸入に対処できる液晶表示装置を提供すること。
【解決手段】 基板上にマトリクス状に配置された複数の信号線Y1・・・Ym及び走査線X1・・・Xn、Xn+1、Xn+2と、前記各信号線及び走査線の交点近傍に配置されたスイッチングトランジスタ14と、前記各信号線及び走査線で囲まれた位置にそれぞれ配置されているとともに前記スイッチングトランジスタに接続された画素電極とを備えたアクティブマトリクス型液晶表示装置10において、前記画素電極は有効表示領域に設けられた表示に寄与する表示用画素電極12(25)と非有効表示領域に設けられた表示に寄与しないダミー画素電極27とからなり、前記ダミー画素電極は、前記表示用画素電極の面積よりも小さく、各信号線毎に複数個のダミー画素電極を並列に接続したことを特徴とする。
【選択図】 図1

Description

本発明は、アクティブマトリクス型液晶表示装置に関し、特に半導体スイッチング素子として薄膜トランジスタ(Thin Film Transistor.以下「TFT」という。)を使用したアクティブマトリクス型液晶表示装置において、静電気によるTFTの破壊防止手段を設けたアクティブマトリクス型液晶表示装置に関する。
一般に液晶表示装置には薄型軽量、低消費電力という特徴があり、特に、薄膜トランジスタ方式のアクティブマトリクス型液晶表示装置は携帯電話機、携帯端末から大型テレビに至るまで幅広く利用されている。
まず、従来のアクティブマトリクス型液晶表示装置の一般的な構成を、数画素部分の平面図である図4、その数画素分の模式的な等価回路図である図5及び図4のZ−Z断面図である図6を参照して簡単に説明する。従来の液晶表示装置10Aは、第1の透光性基板11上にマトリクス状に設けられた走査線X1、X2・・・Xnと信号線Y1、Y2・・・Ymで囲まれた領域毎に画素電極12が設けられており、この画素電極12は図5においては等価的に液晶容量CLCで表わされている。通常液晶容量CLCには補助容量電極13により形成された補助容量Csが並列に接続されている。液晶容量CLCの一端は駆動用のスイッチングトランジスタ14に接続されているとともに、他端は第2の透光性基板15にカラーフィルタ層CFを介して設けられた共通電極16に接続されて所定のコモン電位Vcが印加されている。
スイッチングトランジスタ14は絶縁ゲート電界効果型の薄膜トランジスタTFT(Thin Film Transistor)からなり、そのソース電極Sは信号線Y1、Y2・・・Ymに接続されて画像信号Vsの供給を受け、また、ドレイン電極Dは液晶容量CLCの一端、すなわち画素電極12に接続されている。さらに、スイッチングトランジスタ14のゲート電極Gは走査線X1、X2・・・Xnに接続されて所定の電圧を有するゲートパルスVgが印加されるようになされている。
また、画素電極12及び共通電極16の表面にはそれぞれ配向膜(図示せず)が設けられているとともに、第1の透光性基板11と第2の透光性基板15との間には液晶17が封入されている。なお、符号18及び19はそれぞれSiOもしくはSiNからなる絶縁膜を示し、符号20はa−Si層を示す。そして複数本の走査線X1、X2・・・Xn及び信号線Y1、Y2・・・Ymは、基板の額縁部(基板の周縁部)の2方向ないしは1方向に引き出され、それぞれの終端部に走査線用入力端子21及び信号線用入力端子22が設けられている。
このような構成のアクティブマトリクス型液晶表示装置は、携帯電話機用の小型のものから対角40インチ(約102cm)ないし50インチ(約127cm)サイズ程度の大型のものまで製造されるようになってきている。しかしながら、液晶表示装置は、製造工程において表示領域内に静電気が浸入すると、液晶表示装置としてでき上がった段階で表示欠陥が生じる。特に中小型機種においては高精細化が進むにつれて今まで以上に静電気不良が発生しやすくなっている。静電気は、製造工程においても、パネルを搬送する際にも、他のものと接触するだけで発生してしまう。また、配向膜のラビング時には摩擦により最も静電気が発生しやすい。したがって、液晶表示装置の製造技術分野では、静電気による表示欠陥が生じないようにすることは特に急務である。
このような静電気による画素欠陥の発生を防止する技術も幾つか知られている。たとえば、下記特許文献1に開示されているアクティブマトリクス型液晶表示装置30の発明は、図7に示すように、基板上にストライプ状のゲート信号線31と、これと直交するストライプ状のソース信号線32と、これらの交差部近傍に設けられたスイッチング素子TFTと、前記スイッチング素子TFTに接続され、マトリクス状に複数形成された画素電極とを有し、前記画素電極が、有効表示領域内に設けられ表示に寄与する表示用画素電極33Aと、非有効表示領域に設けられ表示に寄与しないダミー画素電極33Bとからなっており、このダミー画素電極33B駆動用のゲート信号線34を有効表示領域のゲート信号線31から分岐させることにより形成している。さらに、下記特許文献1には、有効表示領域を確実に保護するため、ダミー画素電極33Bを複数列設けることも示唆されている。
すなわち、この液晶表示装置30は、液晶表示装置の製造工程中に前記第1又は第2の信号線31、32を伝って静電気が侵入した場合、非有効表示領域に設けられたダミー画素電極33Bに接続されたスイッチング素子が優先的に破壊されるので、有効表示領域内の表示用画素電極に接続されたスイッチング素子を保護することが可能となるというものである。
一方、下記特許文献2に開示されている液晶表示装置40は、図8に示すように、互いに直交するように形成される走査線41及び信号線42と、上記走査線41及び信号線42の交差部に形成されるスイッチング素子TFTと、上記スイッチング素子TFTに接続され、上記走査線41及び信号線42から供給される信号により駆動制御される表示用画素電極43Aを有効表示領域に複数形成する一方、上記有効表示領域の周辺部に上記走査線41及び信号線42から切り離されたダミー画素電極43Bを複数形成し、このダミー画素電極43Bに対向するように追加補助容量電極44を形成したものである。
すなわち、この液晶表示装置40は、液晶表示装置の製造工程中に前記第1又は第2の信号線41、42を伝って静電気が侵入した場合、非有効表示領域に設けられたダミー画素電極43Bにチャージされた状態となり、このチャージされた静電気は付加補助容量電極44ないしは他の補助容量電極45を介して放電するために、有効表示領域内の表示用画素電極43Aに接続されたスイッチング素子TFTを保護することが可能となるというものである。
特開平10−213816号公報(特許請求の範囲、段落[0029]〜[0034]、[0039]、[0048]、図2) 特開平11−052427号公報(特許請求の範囲、図1)
しかしながら、上記特許文献1に開示されている液晶表示装置30では、ゲート信号線31ないしはソース信号線32に対して一つのダミー画素電極33Bしか設けられていないため、一度静電気によりダミー画素電極33Bのスイッチング素子TFTが破壊された場合には、そのダミー画素電極33Bはその能力を失ってしまうため、再度静電気が浸入した場合には、表示領域の画素電極33Aのスイッチング素子TFTが破壊されてしまう虞がある。すなわち、液晶表示装置の製造時においては、配向膜のラビング時だけではなく、パネルの搬送時においても他のものと接触するだけで静電気が発生してしまうために、完成品が得られるまでに何度も静電気が浸入する可能性があるが、上記特許文献1に開示されている液晶表示装置30はこのような多数回の静電気浸入に対処できない可能性がある。
なお、上位特許文献1には、有効表示領域を確実に保護するため、ダミー画素電極33Bを複数列設けることも示唆されている(段落[0039]参照)が、この場合、ダミー画素電極33Bは有効表示領域の画素電極33Aと同じ大きさないしはそれよりも大きく(請求項3、段落[0048]参照)しているため、非有効表示領域が大きくなってしまうという問題点が存在する。
また、上記特許文献2に開示されている液晶表示装置40では、液晶表示装置の製造工程中に走査線41、信号線42を伝って静電気が侵入した場合、非有効表示領域に設けられたダミー画素電極43Bにチャージされた状態となるが、ダミー画素電極43Bは走査線41、信号線42とは切り離されているのでコンデンサとして機能するものであるから、この静電気が付加補助容量電極44ないしは他の補助容量電極45を介して放電する前に有効表示領域の画素電極43Aにまで浸入し、この有効表示領域内の画素電極43Aに接続されたスイッチング素子TFTが静電破壊を受ける可能性が存在する。
本願の発明者は、上述のような従来例の静電気による有効表示領域の画素電極に接続されているスイッチング素子の静電破壊を防止する技術の問題点を解決すべく種々検討を重ねた結果、外部から侵入した静電気を有効に放電させるには、非有効表示領域に設けるダミー画素として有効表示領域の画素電極に接続されているスイッチング素子TFTと同様の構成のみを設ければ、ダミー画素電極の面積が極めて小さくても、このダミー画素のスイッチング素子が優先的に静電破壊を起こすために静電気が有効表示領域にまで浸入する虞がなくなり、画素電極に接続されているスイッチング素子を有効に保護することができること、しかも、従来の有効表示領域の画素電極と同じ面積内に約10倍もの数のダミー画素を設けることができるため、非有効表示領域の面積を増加させることなく、多数回の静電気浸入にも対処することができることを見出し、本発明を完成するに至ったのである。
すなわち、本発明は、非有効表示領域の面積を増加させることなく多数個のダミー画素電極を設け、端子側からの多数回の静電気浸入に対処できる液晶表示装置を提供することを目的とする。
本発明の上記目的は以下の構成により達成し得る。すなわち、請求項1のアクティブマトリクス型液晶表示装置の発明は、基板上にマトリクス状に配置された複数の信号線及び走査線と、前記各信号線及び走査線の交点近傍に配置されたスイッチングトランジスタと、前記各信号線及び走査線で囲まれた位置にそれぞれ配置されているとともに前記スイッチングトランジスタに接続された画素電極とを備えたアクティブマトリクス型液晶表示装置において、
前記画素電極は有効表示領域に設けられた表示に寄与する表示用画素電極と非有効表示領域に設けられた表示に寄与しないダミー画素電極とからなり、
前記ダミー画素電極は、前記表示用画素電極の面積よりも小さく、各信号線毎に複数個が並列に設けられていることを特徴とする。
また、請求項2に記載の発明は、請求項1に記載のアクティブマトリクス型液晶表示装置において、前記ダミー画素電極の面積は前記表示用画素電極の面積の1/2以下1/20以上であることを特徴とする。
また、請求項3に記載の発明は、請求項1又は2に記載のアクティブマトリクス型液晶表示装置において、前記ダミー画素電極に接続されているスイッチングトランジスタは、それぞれソース電極が並列に前記信号線に接続され、ゲート電極が並列に走査線に接続されていることを特徴とする。
また、請求項4に記載の発明は、請求項1〜3のいずれかに記載のクアティブマトリクス型液晶表示装置において、前記ダミー画素電極に接続されているスイッチングトランジスタは、前記表示用画素電極に接続されているスイッチングトランジスタのチャネル幅及びチャネル長よりも小さくなっていることを特徴とする。
本発明は上記の構成を備えることにより以下に述べるような優れた効果を奏する。すなわち、請求項1の発明によれば、非有効表示領域に極めて小さなスイッチングトランジスタを有するダミー画素を複数個並列に設けたので、端子側から静電気が浸入してもそのダミー画素のスイッチングトランジスタが優先的に犠牲となってスパークし、静電気を逃がすことができるために、静電気が表示領域にまで達する虞が少なく、表示欠陥が少ない液晶表示装置が得られる。加えて、ダミー画素電極を複数個並列に設けてあるので、複数回の静電気浸入に対処することができるため、製造工程中に表示領域の表示用画素が静電破壊される虞が非常に少なくなる。
また、請求項2の発明によれば、電気的にはダミー画素電極の一つは表示用画素電極一つ分にあたるから、ダミー画素電極一つの大きさが表示用画素電極の1/2以下1/20以上であるため、面積的に見ると表示用画素の一つ分の面積にダミー画素を2個〜15個を配置することができるため、非有効表示領域(額縁部)が広くなることがない。また、犠牲となるダミー画素が入力端子から多く連なっているので、端部から順番に静電気でスパークしても、表示領域に到達するまでの回数を稼げるため、有効表示領域にまで到達することを少なくすることができる。
なお、ダミー画素電極の面積が表示用画素電極の面積の1/2を超えると非有効表示領域を広くしないと並列に設けるダミー画素の数を増やすことができなくなるので好ましくはなく、また、1/20未満であると1個あたりのダミー画素電極に流すことができる静電気量が少なくなるので却って好ましくない。より好ましいダミー画素電極の面積は表示用画素電極の面積の1/5以下1/15以上である。
また、請求項3の発明によれば、小さな面積に多くのダミー画素電極に接続されているスイッチングトランジスタを配置することができるため、ダミー画素の大きさを小さくできるので、非有効表示領域(額縁部)が広くなることがない。
さらに、請求項4の発明によれば、ダミー画素に接続されているスイッチングトランジスタは前記表示用画素電極に接続されているスイッチングトランジスタよりも静電破壊され易いため、外部から静電気が浸入しても確実にダミー画素電極に接続されているスイッチングトランジスタが静電破壊されるので、静電気が有効表示領域に親友する虞が少なくなる。
以下、本発明に係るアクティブマトリクス型液晶表示装置の実施例を図面を参照して詳細に説明する。ただし、以下に示す実施例は、本発明の技術思想を具体化するためのアクティブマトリクス型液晶表示装置としての半透過型液晶表示装置を例示するものであって、本発明をこの半透過型液晶表示装置に特定することを意図するものではなく、本発明は特許請求の範囲に示した技術思想を逸脱することなく種々の変更を行ったものにも均しく適用し得るものである。なお、図1は実施例に係る半透過型液晶表示装置の有効表示領域及び非有効表示領域近傍の拡大平面図であり、図2は図1のA領域の拡大平面図であり、図3は図2のB−B断面図である。なお、図1〜図3においては図4〜図6に示した従来例の液晶表示装置と同一の構成部分には同一の参照符号を付与して説明する。
実施例に係る半透過型液晶表示装置10は、第1の透光性基板11上にマトリクス状に設けられた走査線X1、X2・・・Xn、Xn+1、Xn+2と信号線Y1、Y2・・・Ymが設けられている。このうち、走査線X1、X2・・・Xn及び信号線Y1、Y2・・・Ymで囲まれた領域が有効表示領域であり、走査線Xn、Xn+1、Xn+2及び信号線Y1、Y2・・・Ymで囲まれた領域が非有効表示領域となっている。
この有効表示領域においては、各走査線及び信号線で囲まれた領域毎に表示に寄与する画素電極12及び反射電極25からなる画素電極が設けられている。また、スイッチングトランジスタ14はTFTからなり、そのソース電極Sは信号線Y1、Y2・・・Ymに接続され、ゲート電極Gは走査線X1、X2・・・Xnに接続され、さらに、ドレイン電極Dは画素電極12に接続されているとともにコンタクトホール(図示せず)を介して反射電極25にも接続されている。また、ドレイン電極Dの下部には補助容量電極13が設けられている。これらの半透過型液晶表示装置10の動作原理は、既に周知のものであるので、その詳細な説明は省略する。
一方、実施例に係る半透過型液晶表示装置10は、走査線Xn、Xn+1、Xn+2及び信号線Y1、Y2・・・Ymで囲まれた非有効表示領域において、表示に寄与しないTFTよりなるスイッチングトランジスタ26及びダミー画素電極27を有するダミー画素がそれぞれの信号線Y1、Y2・・・Ym毎に複数個設けられている。
このダミー画素のスイッチングトランジスタ26のソース電極Sは、各信号線Y1、Y2・・・Ym毎に並列に接続され、ゲート電極Gは各走査線Xn+1、Xn+2毎に並列に接続され、更にドレイン電極Dは、図3に示すように、コンタクトホール28を介して層間膜29上に設けられたダミー画素電極27に接続されている。そして、このダミー画素のスイッチングトランジスタ26は、表示用画素電極に接続されているスイッチングトランジスタ14のチャネル幅及びチャネル長よりも小さくなっており、それによって表示用画素電極に接続されているスイッチングトランジスタ14よりも優先的に静電破壊されるようになっている。
ダミー画素電極27の面積は、有効表示領域における1画素分の表示に寄与する電極の面積、すなわち画素電極12の面積と反射電極25の面積を合わせたものよりも小さくされている。このダミー画素電極27の面積は、広すぎると非有効表示領域を広くしないと並列に設けるダミー画素の数を増やすことができなくなり、また、狭すぎると1個あたりのダミー画素に流すことができる静電気量が少なくなるため、有効表示領域における画素電極12と反射電極25とからなる表示用画素電極の面積の1/2以下1/20以上とするとよい。より好ましいダミー画素電極27の面積は、有効表示領域における表示用画素電極の面積の1/5以下1/15以上である。なお、図1においては、ダミー画素電極27のそれぞれの面積を有効表示領域における表示用画素電極の面積の1/10とし、走査線XnとXn+1の間及びXn+1及びXn+2の間にそれぞれ10個づつ、計20個設けたものを示してある。
このような構成のダミー画素を備えた本実施例に係る半透過型液晶表示装置10においては、信号線用入力端子22から静電気が浸入すると、信号線用入力端子22にも最も近いダミー画素のスイッチングトランジスタ26が静電破壊を起こすことにより静電気を放電する。その後、再度信号線用入力端子22から静電気が浸入すると、最初に静電破壊を起こしたダミー画素のスイッチングトランジスタ26の隣りのスイッチングトランジスタ26が静電破壊することにより静電気を放電する。そのため、この半透過型液晶表示装置10の製造工程時においては、有効表示領域のスイッチングトランジスタ14が破壊されるような静電気浸入は20回まで許容できることになるから、実質的に表示欠陥が生じることがない半透過型液晶表示装置10が得られる。
なお、この実施例においては半透過型液晶表示装置を例にとり説明したが、本発明はこれに限らず透過型液晶表示装置に対しても、さらには反射型液晶表示装置に対しても適用することができる。
実施例に係る半透過型液晶表示装置の有効表示領域及び非有効表示領域近傍の拡大平面図である。 図1のA領域の拡大平面図である。 図2のB−B断面図である。 従来のアクティブマトリクス型液晶表示装置の数画素部分の構成を示す平面図である。 従来のアクティブマトリクス型液晶表示装置の数画素分の模式的な等価回路図である 図4のZ−Z断面図である。 従来のダミー画素電極を有するアクティブマトリクス型液晶表示装置の数画素分の平面図である。 従来の別のダミー画素電極を有するアクティブマトリクス型液晶表示装置の数画素分の平面図である。
符号の説明
10 半透過型液晶表示装置
10A 液晶表示装置
11 第1の透光性基板
12 画素電極
13 補助容量電極
14 スイッチングトランジスタ
15 第2の透光性基板
16 共通電極
17 液晶
18、19 絶縁膜
20 a−Si層
21、22 入力端子
25 反射電極
26 ダミー画素のスイッチングトランジスタ
27 ダミー画素電極
28 コンタクトホール
29 層間膜

Claims (5)

  1. 基板上にマトリクス状に配置された複数の信号線及び走査線と、前記各信号線及び走査線の交点近傍に配置されたスイッチングトランジスタと、前記各信号線及び走査線で囲まれた位置にそれぞれ配置されているとともに前記スイッチングトランジスタに接続された画素電極とを備えたアクティブマトリクス型液晶表示装置において、
    前記画素電極は有効表示領域に設けられた表示に寄与する表示用画素電極と非有効表示領域に設けられた表示に寄与しないダミー画素電極とからなり、
    前記ダミー画素電極は、前記表示用画素電極の面積よりも小さく、各信号線毎に複数個が並列に設けられていることを特徴とするアクティブマトリクス型液晶表示装置。
  2. 前記ダミー画素電極の面積は前記表示用画素電極の面積の1/2以下であることを特徴とする請求項1に記載のアクティブマトリクス型液晶表示装置。
  3. 前記ダミー画素電極の面積は前記表示用画素電極の面積の1/20以上であることを特徴とする請求項1に記載のアクティブマトリクス型液晶表示装置。
  4. 前記ダミー画素電極に接続されているスイッチングトランジスタは、それぞれソース電極が並列に前記信号線に接続され、ゲート電極が並列に走査線に接続されていることを特徴とする請求項1〜3のいずれかに記載のアクティブマトリクス型液晶表示装置。
  5. 前記ダミー画素電極に接続されているスイッチングトランジスタは、前記表示用画素電極に接続されているスイッチングトランジスタのチャネル幅及びチャネル長よりも小さくなっていることを特徴とする請求項1〜4のいずれかに記載のクアティブマトリクス型液晶表示装置。
JP2005097204A 2005-03-30 2005-03-30 アクティブマトリクス型液晶表示装置 Active JP4697524B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005097204A JP4697524B2 (ja) 2005-03-30 2005-03-30 アクティブマトリクス型液晶表示装置
US11/374,137 US7701522B2 (en) 2005-03-30 2006-03-14 Active matrix liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005097204A JP4697524B2 (ja) 2005-03-30 2005-03-30 アクティブマトリクス型液晶表示装置

Publications (2)

Publication Number Publication Date
JP2006276590A true JP2006276590A (ja) 2006-10-12
JP4697524B2 JP4697524B2 (ja) 2011-06-08

Family

ID=37069955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005097204A Active JP4697524B2 (ja) 2005-03-30 2005-03-30 アクティブマトリクス型液晶表示装置

Country Status (2)

Country Link
US (1) US7701522B2 (ja)
JP (1) JP4697524B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008225473A (ja) * 2007-03-08 2008-09-25 Samsung Electronics Co Ltd アレイ基板及びこれを有する表示パネル
JP2010097024A (ja) * 2008-10-17 2010-04-30 Epson Imaging Devices Corp 液晶表示装置
JP2010097114A (ja) * 2008-10-20 2010-04-30 Epson Imaging Devices Corp 液晶表示装置
JP2010231178A (ja) * 2009-03-05 2010-10-14 Seiko Epson Corp 電気光学装置用基板、電気光学装置及び電子機器
US8493543B2 (en) 2008-10-17 2013-07-23 Sony Corporation Liquid crystal display device
KR101369863B1 (ko) 2006-12-27 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 전자기기
JP2014092726A (ja) * 2012-11-06 2014-05-19 Seiko Epson Corp 電気光学装置及び電子機器
JP2015075720A (ja) * 2013-10-11 2015-04-20 セイコーエプソン株式会社 電気光学装置および電子機器
JP2015148722A (ja) * 2014-02-06 2015-08-20 株式会社ジャパンディスプレイ アレイ基板及びその製造方法
JP2021033081A (ja) * 2019-08-26 2021-03-01 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658276B1 (ko) * 2005-11-23 2006-12-14 삼성에스디아이 주식회사 액정 표시장치 및 그의 구동방법
KR20090032812A (ko) * 2007-09-28 2009-04-01 삼성전자주식회사 디스플레이장치 및 그 제어방법
TW201007672A (en) * 2008-08-07 2010-02-16 Chunghwa Picture Tubes Ltd Liquid crystal display with column inversion driving method
TWI453517B (zh) * 2008-08-26 2014-09-21 Chunghwa Picture Tubes Ltd 液晶顯示裝置之畫素陣列基板
EP2821845B1 (en) * 2012-02-27 2020-04-01 Kyocera Corporation Liquid crystal display device
CN103105685A (zh) * 2013-01-30 2013-05-15 江苏亿成光电科技有限公司 一种防静电宽温液晶显示模组
CN103928459B (zh) * 2014-03-10 2017-02-08 上海天马微电子有限公司 一种像素阵列基板以及包括其的平板传感器
KR102423443B1 (ko) * 2016-01-15 2022-07-21 삼성디스플레이 주식회사 액정표시장치 및 액정표시장치의 제조 방법
JP6747068B2 (ja) * 2016-06-07 2020-08-26 三菱電機株式会社 液晶表示パネルおよび当該液晶表示パネルを備えた液晶表示装置
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR20220092211A (ko) * 2020-12-24 2022-07-01 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08194235A (ja) * 1995-01-19 1996-07-30 Sharp Corp 液晶表示装置
JPH095780A (ja) * 1995-06-14 1997-01-10 Matsushita Electric Ind Co Ltd アクティブマトリクス方式液晶表示装置
JPH09288284A (ja) * 1996-04-23 1997-11-04 Seiko Epson Corp 液晶表示パネル
JPH10213816A (ja) * 1997-01-31 1998-08-11 Sharp Corp アクティブマトリクス型液晶表示装置
JP2001021912A (ja) * 1999-07-06 2001-01-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタ回路基板及び液晶表示装置の製造方法
JP2003157025A (ja) * 2001-11-21 2003-05-30 Fujitsu Display Technologies Corp アクティブマトリクス表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW373094B (en) * 1994-11-14 1999-11-01 Hitachi Device Engineering Corp Liquid crystal display device having a uniform liquid crystal layer thickness
JP3302625B2 (ja) 1997-08-07 2002-07-15 シャープ株式会社 液晶表示装置
JP3504614B2 (ja) * 1998-03-03 2004-03-08 積水化学工業株式会社 液晶表示装置の製造方法及び液晶表示装置
CN1172213C (zh) * 1998-03-03 2004-10-20 夏普株式会社 散射细小微粒的方法、制造液晶显示器的方法、用于散射细小微粒的设备、以及液晶显示器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08194235A (ja) * 1995-01-19 1996-07-30 Sharp Corp 液晶表示装置
JPH095780A (ja) * 1995-06-14 1997-01-10 Matsushita Electric Ind Co Ltd アクティブマトリクス方式液晶表示装置
JPH09288284A (ja) * 1996-04-23 1997-11-04 Seiko Epson Corp 液晶表示パネル
JPH10213816A (ja) * 1997-01-31 1998-08-11 Sharp Corp アクティブマトリクス型液晶表示装置
JP2001021912A (ja) * 1999-07-06 2001-01-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタ回路基板及び液晶表示装置の製造方法
JP2003157025A (ja) * 2001-11-21 2003-05-30 Fujitsu Display Technologies Corp アクティブマトリクス表示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101369863B1 (ko) 2006-12-27 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 전자기기
JP2008225473A (ja) * 2007-03-08 2008-09-25 Samsung Electronics Co Ltd アレイ基板及びこれを有する表示パネル
JP2010097024A (ja) * 2008-10-17 2010-04-30 Epson Imaging Devices Corp 液晶表示装置
US8493543B2 (en) 2008-10-17 2013-07-23 Sony Corporation Liquid crystal display device
JP2010097114A (ja) * 2008-10-20 2010-04-30 Epson Imaging Devices Corp 液晶表示装置
JP2010231178A (ja) * 2009-03-05 2010-10-14 Seiko Epson Corp 電気光学装置用基板、電気光学装置及び電子機器
JP2014092726A (ja) * 2012-11-06 2014-05-19 Seiko Epson Corp 電気光学装置及び電子機器
JP2015075720A (ja) * 2013-10-11 2015-04-20 セイコーエプソン株式会社 電気光学装置および電子機器
JP2015148722A (ja) * 2014-02-06 2015-08-20 株式会社ジャパンディスプレイ アレイ基板及びその製造方法
JP2021033081A (ja) * 2019-08-26 2021-03-01 株式会社ジャパンディスプレイ 表示装置
WO2021039173A1 (ja) * 2019-08-26 2021-03-04 株式会社ジャパンディスプレイ 表示装置
JP7320407B2 (ja) 2019-08-26 2023-08-03 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US7701522B2 (en) 2010-04-20
JP4697524B2 (ja) 2011-06-08
US20060221288A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
JP4697524B2 (ja) アクティブマトリクス型液晶表示装置
KR101306860B1 (ko) 표시 장치 및 이의 제조 방법
KR100884118B1 (ko) 전기 광학 장치, 전자 기기, 및 전기 광학 장치의 제조방법
JP4473235B2 (ja) 漏洩電流を減少させる液晶表示素子及びその製造方法
JP2009069768A (ja) 液晶表示装置
JP2007316110A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP2006317516A (ja) 液晶表示装置及びその製造方法
JP2007041096A (ja) 電気光学装置およびその製造方法、電子機器
JP2007251100A (ja) 電気光学装置、電子機器および半導体装置
JP3302625B2 (ja) 液晶表示装置
US20200310575A1 (en) Display panel and display device
JP3054491B2 (ja) 液晶表示装置
JP2008116770A (ja) 表示装置
JP5271661B2 (ja) 液晶表示装置
JPH10293324A (ja) 液晶表示素子
JP2006154080A (ja) 液晶表示装置
JP2000267137A (ja) 液晶表示装置
JP2003043523A (ja) 薄膜トランジスタパネル
JPH09270514A (ja) 半導体装置及び液晶表示装置
KR102476899B1 (ko) 표시패널 및 이를 포함하는 표시장치
JP4517916B2 (ja) 液晶表示装置の製造方法
JP4517916B6 (ja) 液晶表示装置の製造方法
KR101677282B1 (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
JP2006293046A (ja) アクティブマトリクス型液晶表示装置及びその製造方法
JP2006267545A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110216

R150 Certificate of patent or registration of utility model

Ref document number: 4697524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140311

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140311

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250