JP2001021912A - 薄膜トランジスタ回路基板及び液晶表示装置の製造方法 - Google Patents
薄膜トランジスタ回路基板及び液晶表示装置の製造方法Info
- Publication number
- JP2001021912A JP2001021912A JP19191399A JP19191399A JP2001021912A JP 2001021912 A JP2001021912 A JP 2001021912A JP 19191399 A JP19191399 A JP 19191399A JP 19191399 A JP19191399 A JP 19191399A JP 2001021912 A JP2001021912 A JP 2001021912A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- thin film
- film transistor
- static electricity
- product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 周辺駆動回路内蔵型の液晶表示装置を生産す
るときに静電気によるダメージを受けた素子の通電経時
変化による市場不良、工程における静電気発生状況の把
握を早期に行い対処する。 【解決手段】 製品となる回路本体の他に、静電気ダメ
ージをうけやすい構成のダミー回路１４，１５または、
静電気ダメージを検出しやすいダミー回路を設置した構
成の薄膜トランジスタ回路基板１１ａを備え、前記ダミ
ー回路１４，１５を検査し静電気の影響を調べ、製造工
程にフィードバックする。
るときに静電気によるダメージを受けた素子の通電経時
変化による市場不良、工程における静電気発生状況の把
握を早期に行い対処する。 【解決手段】 製品となる回路本体の他に、静電気ダメ
ージをうけやすい構成のダミー回路１４，１５または、
静電気ダメージを検出しやすいダミー回路を設置した構
成の薄膜トランジスタ回路基板１１ａを備え、前記ダミ
ー回路１４，１５を検査し静電気の影響を調べ、製造工
程にフィードバックする。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ回
路基板、とりわけポリシリコン薄膜トランジスタを用い
た周辺駆動回路を内蔵した液晶表示装置用の薄膜トラン
ジスタ回路基板と、これを用いた液晶表示装置の製造方
法に関するものである。
路基板、とりわけポリシリコン薄膜トランジスタを用い
た周辺駆動回路を内蔵した液晶表示装置用の薄膜トラン
ジスタ回路基板と、これを用いた液晶表示装置の製造方
法に関するものである。
【０００２】
【従来の技術】図４は従来の周辺駆動回路を内蔵した液
晶表示装置用のポリシリコン薄膜トランジスタ回路基板
の構成図を示す。図４において液晶表示装置１台分の薄
膜トランジスタ回路基板１１を図４（ａ）に示す。この
薄膜トランジスタ回路基板１１には走査線１、画像信号
線２、マトリクス状に画素トランジスタ３と画素電極４
（図示していないがこの他に蓄積容量など）が配置され
ている。
晶表示装置用のポリシリコン薄膜トランジスタ回路基板
の構成図を示す。図４において液晶表示装置１台分の薄
膜トランジスタ回路基板１１を図４（ａ）に示す。この
薄膜トランジスタ回路基板１１には走査線１、画像信号
線２、マトリクス状に画素トランジスタ３と画素電極４
（図示していないがこの他に蓄積容量など）が配置され
ている。
【０００３】走査線１は回路の内部構成、回路図は図示
していない走査信号回路８に接続されており、画像信号
線２は信号書き込みトランジスタ５に接続されている。
回路の内部構成、回路図は図示していない画像信号回路
７からの制御信号により信号書き込みトランジスタ５が
トランスファ−ゲ−トトランジスタとして動作し、信号
配線６からの画像信号が画像信号線２に書き込まれる構
成になっている。図では信号配線６が１本の白黒表示パ
ネルのものを示したが、カラ−表示の場合にはＲＧＢ３
色に対応して信号配線６を３本並列に用いる。
していない走査信号回路８に接続されており、画像信号
線２は信号書き込みトランジスタ５に接続されている。
回路の内部構成、回路図は図示していない画像信号回路
７からの制御信号により信号書き込みトランジスタ５が
トランスファ−ゲ−トトランジスタとして動作し、信号
配線６からの画像信号が画像信号線２に書き込まれる構
成になっている。図では信号配線６が１本の白黒表示パ
ネルのものを示したが、カラ−表示の場合にはＲＧＢ３
色に対応して信号配線６を３本並列に用いる。
【０００４】上記において画素トランジスタ３と走査信
号回路８と画像信号回路７と信号書き込みトランジスタ
５はポリシリコン薄膜トランジスタを使って構成してい
る。実際の生産ではこの薄膜トランジスタ回路基板１１
を図４（ｂ）のように１枚の絶縁性基板１２に複数並べ
て製造する場合が殆どである。以下、本発明ではこの集
合体を含めて薄膜トランジスタ回路基板と定義する。
号回路８と画像信号回路７と信号書き込みトランジスタ
５はポリシリコン薄膜トランジスタを使って構成してい
る。実際の生産ではこの薄膜トランジスタ回路基板１１
を図４（ｂ）のように１枚の絶縁性基板１２に複数並べ
て製造する場合が殆どである。以下、本発明ではこの集
合体を含めて薄膜トランジスタ回路基板と定義する。
【０００５】液晶表示装置は、この薄膜トランジスタ回
路基板と対向電極を有する対向基板との間に配向処理を
した液晶を封じ込めた液晶パネルと、バックライトや偏
光板といった周辺部材と入力信号を整形する外部回路部
及びその結線部材等で製造される。なお破線９で囲った
部分が画面となる部分であり、また、１０は実装用電極
である。
路基板と対向電極を有する対向基板との間に配向処理を
した液晶を封じ込めた液晶パネルと、バックライトや偏
光板といった周辺部材と入力信号を整形する外部回路部
及びその結線部材等で製造される。なお破線９で囲った
部分が画面となる部分であり、また、１０は実装用電極
である。
【０００６】以上の構成と同種のものとしてたとえば、
雑誌「フラットパネルディスプレイ１９９４」（日経Ｂ
Ｐ社刊１９９３年１２月１０日発行）１９０ページから
１９３ページ等に記載されている。また最近では図４の
ような液晶を駆動する画像信号電圧を外部から入力する
タイプの他に、デジタル画像データ情報を入力し画像信
号回路内部でデジタルアナログ変換を行い画像信号を発
生するものもある。
雑誌「フラットパネルディスプレイ１９９４」（日経Ｂ
Ｐ社刊１９９３年１２月１０日発行）１９０ページから
１９３ページ等に記載されている。また最近では図４の
ような液晶を駆動する画像信号電圧を外部から入力する
タイプの他に、デジタル画像データ情報を入力し画像信
号回路内部でデジタルアナログ変換を行い画像信号を発
生するものもある。
【０００７】
【発明が解決しようとする課題】前述のような薄膜トラ
ンジスタ回路基板においては、通常は絶縁体であるガラ
ス基板上に作製される、そのため半導体基板を用いたＬ
ＳＩとは異なり、帯電がおきやすく静電気起因のダメー
ジが発生しやすい構成となっている。とりわけ薄膜トラ
ンジスタ回路基板を用いて液晶表示装置を製造する場合
は、大版基板の移載時における帯電や、液晶を配向させ
るためのラビング処理等、静電気発生を避けられない工
程が多く存在する。
ンジスタ回路基板においては、通常は絶縁体であるガラ
ス基板上に作製される、そのため半導体基板を用いたＬ
ＳＩとは異なり、帯電がおきやすく静電気起因のダメー
ジが発生しやすい構成となっている。とりわけ薄膜トラ
ンジスタ回路基板を用いて液晶表示装置を製造する場合
は、大版基板の移載時における帯電や、液晶を配向させ
るためのラビング処理等、静電気発生を避けられない工
程が多く存在する。
【０００８】また回路そのものに保護ダイオード等を設
置しても絶縁体である基板側に電荷を逃がすことができ
ないため、ＬＳＩの保護ダイオード程の十分な効果を期
待できない。そのため静電気によるダメージによる不良
品の発生が、薄膜トランジスタ回路基板さらにはそれを
用いた液晶表示装置の製造では重大な課題となってい
る。
置しても絶縁体である基板側に電荷を逃がすことができ
ないため、ＬＳＩの保護ダイオード程の十分な効果を期
待できない。そのため静電気によるダメージによる不良
品の発生が、薄膜トランジスタ回路基板さらにはそれを
用いた液晶表示装置の製造では重大な課題となってい
る。
【０００９】薄膜トランジスタ回路基板に静電気による
ダメージが入った場合、検査工程により製品となる回路
本体を直接調べるだけでは不良を見逃す場合がある。つ
まり回路内に静電気ダメージの入った素子が含まれてい
てもその程度によっては初期的には回路動作上は検査を
合格する場合がある。こういったものは回路動作を続け
るうちに静電気によるダメージを受けた素子の特性変化
（劣化）が他の部分より早く起こり、市場に出てからユ
ーザーの使用中に不良となる場合がある。こういった不
良（信頼性不良）をできるだけ予見し排除しなければな
らない。
ダメージが入った場合、検査工程により製品となる回路
本体を直接調べるだけでは不良を見逃す場合がある。つ
まり回路内に静電気ダメージの入った素子が含まれてい
てもその程度によっては初期的には回路動作上は検査を
合格する場合がある。こういったものは回路動作を続け
るうちに静電気によるダメージを受けた素子の特性変化
（劣化）が他の部分より早く起こり、市場に出てからユ
ーザーの使用中に不良となる場合がある。こういった不
良（信頼性不良）をできるだけ予見し排除しなければな
らない。
【００１０】しかしながら検査端子に直接繋がる素子以
外に静電気によるダメージが入った場合は、電気的な端
子検査のみではその検出は極めて困難である。そこでや
むなく長時間のエージング選別工程（加速環境下での通
電動作とその後の検査工程）を実施し信頼性不良を排除
することも可能であるが、通電動作時間が長いほど信頼
性不良検出確率が高くなる反面、その分処理できる製品
数量が減るという問題が発生する。
外に静電気によるダメージが入った場合は、電気的な端
子検査のみではその検出は極めて困難である。そこでや
むなく長時間のエージング選別工程（加速環境下での通
電動作とその後の検査工程）を実施し信頼性不良を排除
することも可能であるが、通電動作時間が長いほど信頼
性不良検出確率が高くなる反面、その分処理できる製品
数量が減るという問題が発生する。
【００１１】したがって、（ａ）静電気ダメージを受け
た製品を検出し除外すること。（ｂ）静電気の発生原因
を取り除くこと。これに加えて（ｃ）静電気発生の有無
とそのレベルを常時監視し問題発生時にすみやかに改善
対処できるようにする、あるいは問題発生を予見し予防
措置をとることが生産上非常に重要である。
た製品を検出し除外すること。（ｂ）静電気の発生原因
を取り除くこと。これに加えて（ｃ）静電気発生の有無
とそのレベルを常時監視し問題発生時にすみやかに改善
対処できるようにする、あるいは問題発生を予見し予防
措置をとることが生産上非常に重要である。
【００１２】本発明では製品となる回路そのものの静電
気ダメージを検出するものではないが、特に（ｃ）の観
点に着目し、薄膜トランジスタ回路基板及びこれを用い
た液晶表示装置の製造において、その薄膜トランジスタ
回路基板が静電気によるダメージを受けたか否かの検出
を効率良く実施する事を目的とする。
気ダメージを検出するものではないが、特に（ｃ）の観
点に着目し、薄膜トランジスタ回路基板及びこれを用い
た液晶表示装置の製造において、その薄膜トランジスタ
回路基板が静電気によるダメージを受けたか否かの検出
を効率良く実施する事を目的とする。
【００１３】
【課題を解決するための手段】本発明は、上記課題を解
決し目的を達成するために、薄膜トランジスタ回路基板
に関しては、製品で使用する回路本体の近傍に静電気ダ
メージ検出用のダミー回路を設置した構成の薄膜トラン
ジスタ回路基板とする事である。特に、製品で使用する
回路本体と比べてダミー回路の方が静電気によるダメー
ジを受けやすい構成とすること、あるいは静電気ダメー
ジが検出しやすい構成にすることである。これにより静
電気によるダメージの発生の判定が容易になる。そこで
静電気によるダメージを受けやすい構成としては、 （１）ダミー回路の薄膜トランジスタのチャンネル長を
製品で使用する回路本体のチャンネル長より短するこ
と。 （２）ダミー回路の薄膜トランジスタの絶縁膜厚を製品
で使用する回路本体の絶縁膜厚より薄くすること。 （３）ダミー回路の薄膜トランジスタのゲート電極に繋
がる容量が、製品で使用する回路本体の薄膜トランジス
タのゲート電極に繋がる容量より大きくすること。 （４）製品で使用する回路本体を取り囲むようにダミー
回路を配置し、製品となる回路本体よりも静電気による
ダメージを受けやすい構成とすること等がある。
決し目的を達成するために、薄膜トランジスタ回路基板
に関しては、製品で使用する回路本体の近傍に静電気ダ
メージ検出用のダミー回路を設置した構成の薄膜トラン
ジスタ回路基板とする事である。特に、製品で使用する
回路本体と比べてダミー回路の方が静電気によるダメー
ジを受けやすい構成とすること、あるいは静電気ダメー
ジが検出しやすい構成にすることである。これにより静
電気によるダメージの発生の判定が容易になる。そこで
静電気によるダメージを受けやすい構成としては、 （１）ダミー回路の薄膜トランジスタのチャンネル長を
製品で使用する回路本体のチャンネル長より短するこ
と。 （２）ダミー回路の薄膜トランジスタの絶縁膜厚を製品
で使用する回路本体の絶縁膜厚より薄くすること。 （３）ダミー回路の薄膜トランジスタのゲート電極に繋
がる容量が、製品で使用する回路本体の薄膜トランジス
タのゲート電極に繋がる容量より大きくすること。 （４）製品で使用する回路本体を取り囲むようにダミー
回路を配置し、製品となる回路本体よりも静電気による
ダメージを受けやすい構成とすること等がある。
【００１４】また、静電気によるダメージを検出しやす
いダミー回路構成としては、 （５）ダミー回路の検査用端子に直接繋がる薄膜トラン
ジスタの数を製品で使用する回路本体の検査用端子に直
接繋がる薄膜トランジスタの数より大きくすることであ
る（総チャンネル幅を大きくすることも含む）。
いダミー回路構成としては、 （５）ダミー回路の検査用端子に直接繋がる薄膜トラン
ジスタの数を製品で使用する回路本体の検査用端子に直
接繋がる薄膜トランジスタの数より大きくすることであ
る（総チャンネル幅を大きくすることも含む）。
【００１５】さらに、薄膜トランジスタ回路基板を用い
た液晶表示装置の製造においては、薄膜トランジスタ回
路基板の製品で使用する回路本体の近傍に静電気による
ダメージ検出用のダミー回路を設置し、静電気によるダ
メージの検査を実施し、検出結果により静電気によるダ
メージの入った可能性のある製品群のみに特別な選別工
程（長時間エージング選別工程等）を行うことである。
た液晶表示装置の製造においては、薄膜トランジスタ回
路基板の製品で使用する回路本体の近傍に静電気による
ダメージ検出用のダミー回路を設置し、静電気によるダ
メージの検査を実施し、検出結果により静電気によるダ
メージの入った可能性のある製品群のみに特別な選別工
程（長時間エージング選別工程等）を行うことである。
【００１６】本発明は上記構成により、先にも述べたよ
うに、薄膜トランジスタ回路基板及びこれを用いた液晶
表示装置の製造方法において、工程中の静電気によるダ
メージの有無を効率よく検知する方法を提供する。これ
により工程での静電気発生の有無とそのレベルを常時監
視することが容易となり、問題発生時にはすみやかに改
善対処できるようにする、あるいは問題発生を予見し予
防措置をとることが容易になる。
うに、薄膜トランジスタ回路基板及びこれを用いた液晶
表示装置の製造方法において、工程中の静電気によるダ
メージの有無を効率よく検知する方法を提供する。これ
により工程での静電気発生の有無とそのレベルを常時監
視することが容易となり、問題発生時にはすみやかに改
善対処できるようにする、あるいは問題発生を予見し予
防措置をとることが容易になる。
【００１７】
【発明の実施の形態】以下、図面を用いて本発明の各実
施の形態について説明する。
施の形態について説明する。
【００１８】（実施の形態１）図１は本発明の実施の形
態における液晶表示装置用の薄膜トランジスタ回路基板
の構成を示す。この場合も従来例と同様に図１（ａ）に
示すように、絶縁体であるガラス基板上にレーザー結晶
化で作製したポリシリコン薄膜トランジスタによる製品
となる１台分の薄膜トランジスタ回路基板１１ａを複数
個マトリクス状に配置することで薄膜トランジスタ回路
基板１２ａを構成している。このとき製品で使用する回
路本体の近傍に静電気によるダメージ検出用の２種類の
ダミー回路１４，１５を設置している。ここで画像信号
回路７と走査信号回路８などとは従来の構成で示した図
４のものと同様構成のものは同じ番号を用いている。
態における液晶表示装置用の薄膜トランジスタ回路基板
の構成を示す。この場合も従来例と同様に図１（ａ）に
示すように、絶縁体であるガラス基板上にレーザー結晶
化で作製したポリシリコン薄膜トランジスタによる製品
となる１台分の薄膜トランジスタ回路基板１１ａを複数
個マトリクス状に配置することで薄膜トランジスタ回路
基板１２ａを構成している。このとき製品で使用する回
路本体の近傍に静電気によるダメージ検出用の２種類の
ダミー回路１４，１５を設置している。ここで画像信号
回路７と走査信号回路８などとは従来の構成で示した図
４のものと同様構成のものは同じ番号を用いている。
【００１９】また、ダミー回路１４，１５の薄膜トラン
ジスタのチャンネル長は静電気に対する耐性が低い構成
になっている。またダミー回路１４の回路構成としては
製品となる本体回路と同じ回路図のものとした、また図
１（ｂ）に示すようにダミー回路１５は薄膜トランジス
タ１６を並列に並べたものである。すなわち、通常の製
品の場合、本体回路の検査端子１７に直接繋がる素子は
保護ダイオード、トランスファーゲート、レベルシフタ
やインバータ等の回路要素の入力部となるため数として
はせいぜい１０個程度のものである。この数に比べて検
査端子１７に直接繋がるトランジスタの数をこの場合１
〜２桁以上多いものとしたものである。
ジスタのチャンネル長は静電気に対する耐性が低い構成
になっている。またダミー回路１４の回路構成としては
製品となる本体回路と同じ回路図のものとした、また図
１（ｂ）に示すようにダミー回路１５は薄膜トランジス
タ１６を並列に並べたものである。すなわち、通常の製
品の場合、本体回路の検査端子１７に直接繋がる素子は
保護ダイオード、トランスファーゲート、レベルシフタ
やインバータ等の回路要素の入力部となるため数として
はせいぜい１０個程度のものである。この数に比べて検
査端子１７に直接繋がるトランジスタの数をこの場合１
〜２桁以上多いものとしたものである。
【００２０】薄膜トランジスタ回路基板の製品で用いる
本体回路の検査を行う際に、併せてこれらダミー回路の
検査を実施した。並列した薄膜トランジスタ１６による
ダミー回路１５の動作電流及び出力が正常時のレベルと
異なる場合、あるいは製品本体回路と同じ回路図でチャ
ンネル長を変えたダミー回路１４と本体回路の歩留まり
が大きく異なる場合、工程途中で静電気が発生した可能
性が高い。この方法の利点は静電気によるダメージを受
けやすいダミー回路を使うことで、本体のみの検査では
見落とす可能性がある静電気による弱いダメージでも検
出しやすくなるところにある。
本体回路の検査を行う際に、併せてこれらダミー回路の
検査を実施した。並列した薄膜トランジスタ１６による
ダミー回路１５の動作電流及び出力が正常時のレベルと
異なる場合、あるいは製品本体回路と同じ回路図でチャ
ンネル長を変えたダミー回路１４と本体回路の歩留まり
が大きく異なる場合、工程途中で静電気が発生した可能
性が高い。この方法の利点は静電気によるダメージを受
けやすいダミー回路を使うことで、本体のみの検査では
見落とす可能性がある静電気による弱いダメージでも検
出しやすくなるところにある。
【００２１】また、本体回路の歩留まりが同じでも、ダ
ミー回路の静電気によるダメージによる不良が増加した
場合に、製造工程に対しては静電気発生の異常を知らせ
不良の発生拡大を防止し、製品に対しては液晶表示装置
として完成した後に長時間エージング選別を実施し、市
場に信頼性不良品を出すことを抑止できるようになる。
ミー回路の静電気によるダメージによる不良が増加した
場合に、製造工程に対しては静電気発生の異常を知らせ
不良の発生拡大を防止し、製品に対しては液晶表示装置
として完成した後に長時間エージング選別を実施し、市
場に信頼性不良品を出すことを抑止できるようになる。
【００２２】（実施の形態２）図２は本発明の実施の形
態２における液晶表示装置用の薄膜トランジスタ回路基
板の構成を示す。この場合も従来例と同様に、図２（a)
に示すように、絶縁体であるガラス基板上にレーザー結
晶化で作製したポリシリコン薄膜トランジスタによる製
品となる１台分の薄膜トランジスタ回路基板１１ｂを複
数個マトリクス状に配置することで薄膜トランジスタ回
路基板１２ｂを構成している。このとき製品で使用する
回路本体（画像信号回路７と走査信号回路８）の近傍に
静電気によるダメージ検出用の２種類のダミー回路２
４，２５を設置している。このダミー回路２４，２５の
薄膜トランジスタのゲート絶縁膜の膜厚は製品で使用す
る回路本体のゲート絶縁膜の膜厚より薄くしている。つ
まり静電気耐性が低い構成になっている。
態２における液晶表示装置用の薄膜トランジスタ回路基
板の構成を示す。この場合も従来例と同様に、図２（a)
に示すように、絶縁体であるガラス基板上にレーザー結
晶化で作製したポリシリコン薄膜トランジスタによる製
品となる１台分の薄膜トランジスタ回路基板１１ｂを複
数個マトリクス状に配置することで薄膜トランジスタ回
路基板１２ｂを構成している。このとき製品で使用する
回路本体（画像信号回路７と走査信号回路８）の近傍に
静電気によるダメージ検出用の２種類のダミー回路２
４，２５を設置している。このダミー回路２４，２５の
薄膜トランジスタのゲート絶縁膜の膜厚は製品で使用す
る回路本体のゲート絶縁膜の膜厚より薄くしている。つ
まり静電気耐性が低い構成になっている。
【００２３】またダミー回路２４の回路構成としては製
品となる本体回路と同じ回路図のものとし、また、ダミ
ー回路２５は図２（ｂ）に示す破線で囲まれたインバー
タ２６を並列に並べたものである。
品となる本体回路と同じ回路図のものとし、また、ダミ
ー回路２５は図２（ｂ）に示す破線で囲まれたインバー
タ２６を並列に並べたものである。
【００２４】薄膜トランジスタ回路基板の製品で用いる
本体回路の検査を行う際に、併せてこれらダミー回路の
検査を実施した。並列したインバータ２６によるダミー
回路２５の動作電流及び出力が正常時のレベルと異なる
場合、あるいは製品本体回路と同じ回路図でゲート絶縁
膜膜厚を薄くしたダミー回路２４と本体回路の歩留まり
が大きく異なる場合、工程途中で静電気が発生した可能
性が高い。この場合も実施の形態１と同様の処置が可能
となる。
本体回路の検査を行う際に、併せてこれらダミー回路の
検査を実施した。並列したインバータ２６によるダミー
回路２５の動作電流及び出力が正常時のレベルと異なる
場合、あるいは製品本体回路と同じ回路図でゲート絶縁
膜膜厚を薄くしたダミー回路２４と本体回路の歩留まり
が大きく異なる場合、工程途中で静電気が発生した可能
性が高い。この場合も実施の形態１と同様の処置が可能
となる。
【００２５】（実施の形態３）図３は本発明の実施の形
態３における液晶表示装置用の薄膜トランジスタ回路基
板の構成を示す。この場合も従来例と同様に、絶縁体で
あるガラス基板上にレーザー結晶化で作製したポリシリ
コン薄膜トランジスタによる製品となる１台分の薄膜ト
ランジスタ回路基板１１ｃを複数個マトリクス状に配置
することで薄膜トランジスタ回路基板１２ｃを構成して
いる。このとき製品で使用する回路本体（画像信号回路
７と走査信号回路８）を取り囲む形で静電気によるダメ
ージ検出用のダミー回路３４を設置している。
態３における液晶表示装置用の薄膜トランジスタ回路基
板の構成を示す。この場合も従来例と同様に、絶縁体で
あるガラス基板上にレーザー結晶化で作製したポリシリ
コン薄膜トランジスタによる製品となる１台分の薄膜ト
ランジスタ回路基板１１ｃを複数個マトリクス状に配置
することで薄膜トランジスタ回路基板１２ｃを構成して
いる。このとき製品で使用する回路本体（画像信号回路
７と走査信号回路８）を取り囲む形で静電気によるダメ
ージ検出用のダミー回路３４を設置している。
【００２６】このダミー回路３４は薄膜トランジスタを
並列に接続したものであるが、ゲート電極から伸びた長
い配線で製品の回路本体を取り囲む構成とした。そのた
めダミー回路３４のゲート電極に繋がる容量が、製品で
使用する回路本体の薄膜トランジスタのゲート電極に繋
がる最大の容量より１桁以上大きくしたものとなってい
る。すなわち回路を取り囲むことによりレイアウト的に
外部からの静電気流入が検出しやすくなるだけでなく、
ゲート電極に繋がる配線を長く伸ばし総面積大きくする
ことで、静電気が起こりやすい構成とした。
並列に接続したものであるが、ゲート電極から伸びた長
い配線で製品の回路本体を取り囲む構成とした。そのた
めダミー回路３４のゲート電極に繋がる容量が、製品で
使用する回路本体の薄膜トランジスタのゲート電極に繋
がる最大の容量より１桁以上大きくしたものとなってい
る。すなわち回路を取り囲むことによりレイアウト的に
外部からの静電気流入が検出しやすくなるだけでなく、
ゲート電極に繋がる配線を長く伸ばし総面積大きくする
ことで、静電気が起こりやすい構成とした。
【００２７】また、帯電した基板を基板保持するステー
ジに基板を接近そして接触させるとき、ゲート電極に静
電気が誘起され、ゲート電極に高電圧が発生する。ある
いは、基板をステージから引き離すときにも静電気が誘
起される場合がある。
ジに基板を接近そして接触させるとき、ゲート電極に静
電気が誘起され、ゲート電極に高電圧が発生する。ある
いは、基板をステージから引き離すときにも静電気が誘
起される場合がある。
【００２８】薄膜トランジスタ回路基板の製品で用いる
本体回路の検査を行う際に、併せてこれらダミー回路の
検査を実施した。並列インバータによるダミー回路３４
の動作電流及び出力が正常時のレベルと異なる場合、工
程途中で静電気が発生した可能性が高い。この場合も実
施の形態１と同様の処置が可能となる。
本体回路の検査を行う際に、併せてこれらダミー回路の
検査を実施した。並列インバータによるダミー回路３４
の動作電流及び出力が正常時のレベルと異なる場合、工
程途中で静電気が発生した可能性が高い。この場合も実
施の形態１と同様の処置が可能となる。
【００２９】また、上記各実施の形態１〜３のすべてで
言えることであるが、ダミー回路の場合、製品本体回路
では実施できない破壊的検査、例えば高電圧ストレスに
より出力変動を調べ、これから信頼性不良の推定をする
ことも実施できるという利点がある。さらに、製品とな
る部分にスペースがあれば、その部分に静電気破壊検出
用のダミー回路を設けておけば、製品の完成後いつでも
静電気によるダメージの測定が可能になり、製品の保管
状態まで含めて、静電気の発生影響を確認できるように
なる。
言えることであるが、ダミー回路の場合、製品本体回路
では実施できない破壊的検査、例えば高電圧ストレスに
より出力変動を調べ、これから信頼性不良の推定をする
ことも実施できるという利点がある。さらに、製品とな
る部分にスペースがあれば、その部分に静電気破壊検出
用のダミー回路を設けておけば、製品の完成後いつでも
静電気によるダメージの測定が可能になり、製品の保管
状態まで含めて、静電気の発生影響を確認できるように
なる。
【００３０】
【発明の効果】以上説明したように本発明は、薄膜トラ
ンジスタ回路基板及びこれを用いた液晶表示装置の製造
方法において、製造工程中の静電気によるダメージの有
無を効率よく検知することができる。これにより製造工
程中での静電気発生の有無とそのレベルを常時監視する
ことが容易となり、問題発生時にはすみやかに改善対処
できるようになる、あるいは問題発生を予見し予防措置
をとることが容易になる。あるいは静電気によるダメー
ジを受けたと考えられる生産ロットのみに長時間エージ
ング選別を実施し、市場への不良の流出を抑止すること
ができる。
ンジスタ回路基板及びこれを用いた液晶表示装置の製造
方法において、製造工程中の静電気によるダメージの有
無を効率よく検知することができる。これにより製造工
程中での静電気発生の有無とそのレベルを常時監視する
ことが容易となり、問題発生時にはすみやかに改善対処
できるようになる、あるいは問題発生を予見し予防措置
をとることが容易になる。あるいは静電気によるダメー
ジを受けたと考えられる生産ロットのみに長時間エージ
ング選別を実施し、市場への不良の流出を抑止すること
ができる。
【図１】本発明の実施の形態１における薄膜トランジス
タ回路基板の構成図
タ回路基板の構成図
【図２】本発明の実施の形態２における薄膜トランジス
タ回路基板の構成図
タ回路基板の構成図
【図３】本発明の実施の形態３における薄膜トランジス
タ回路基板の構成図
タ回路基板の構成図
【図４】従来の薄膜トランジスタ回路基板の構成図
１ 走査線 ２ 画像信号線 ３ 画素トランジスタ ４ 画素電極 ５ 信号書き込みトランジスタ ６ 信号配線 ７ 画像信号回路 ８ 走査信号回路 ９ 画面部 １０ 実装用電極 １１，１１ａ，１１ｂ，１１ｃ，１２，１２ａ，１２
ｂ，１２ｃ 薄膜トランジスタ回路基板 １４，１５，２４，２５，３４ 静電気によるダメージ
検出用のダミー回路 １６ 薄膜トランジスタ １７ 検査端子 ２６ インバータ
ｂ，１２ｃ 薄膜トランジスタ回路基板 １４，１５，２４，２５，３４ 静電気によるダメージ
検出用のダミー回路 １６ 薄膜トランジスタ １７ 検査端子 ２６ インバータ
フロントページの続き Ｆターム(参考） 2H092 JA24 JA37 JB67 KA04 NA14 NA30 PA01 PA11 5C094 AA42 AA43 AA48 AA60 BA03 BA43 CA19 DA09 DA13 EA03 EA10 EB02 FA01 FB12 FB15 GB10 5F110 AA22 BB02 BB03 DD02 GG02 GG13 PP03
Claims (8)
- 【請求項１】 液晶表示装置を用いた製品に適用する回
路本体の近傍に静電気によるダメージ検出用のダミー回
路を設置したことを特徴とする薄膜トランジスタ回路基
板。 - 【請求項２】 前記製品で使用する回路本体と比べて前
記ダミー回路の方が静電気によるダメージを受けやすい
構成としたことを特徴とする請求項１記載の薄膜トラン
ジスタ回路基板。 - 【請求項３】 前記ダミー回路の薄膜トランジスタのチ
ャンネル長を前記製品で使用する回路本体のチャンネル
長より短くし前記静電気によるダメージを受けやすい構
成としたことを特徴とする請求項２記載の薄膜トランジ
スタ回路基板。 - 【請求項４】 前記ダミー回路の薄膜トランジスタの絶
縁膜厚を前記製品で使用する回路本体の絶縁膜厚より薄
くし前記静電気によるダメージを受けやすい構成とした
ことを特徴とする請求項２記載の薄膜トランジスタ回路
基板。 - 【請求項５】 前記ダミー回路の薄膜トランジスタのゲ
ート電極に繋がる容量が、前記製品で使用する回路本体
の薄膜トランジスタのゲート電極に繋がる容量より大き
くし前記静電気によるダメージを受けやすい構成とした
ことを特徴とする請求項２記載の薄膜トランジスタ回路
基板。 - 【請求項６】 前記製品で使用する回路本体を取り囲む
ように前記ダミー回路を配置し、前記静電気によるダメ
ージを受けやすい構成としたことを特徴とする請求項２
記載の薄膜トランジスタ回路基板。 - 【請求項７】 前記ダミー回路の検査用端子に直接繋が
る薄膜トランジスタの数を前記製品で使用する回路本体
の端子に直接繋がる薄膜トランジスタの数より大きくす
ることにより、前記ダミー回路の方が前記製品で使用す
る回路本体より静電気によるダメージを検出しやすい構
成としたことを特徴とする請求項１記載の薄膜トランジ
スタ回路基板。 - 【請求項８】 薄膜トランジスタ回路基板を用いた液晶
表示装置の製造方法において、前記薄膜トランジスタ回
路基板の製品で使用する回路本体の近傍に静電気による
ダメージ検出用のダミー回路を設置し、静電気ダメージ
の検査を実施し、検出結果により製品の選別工程を行う
ことを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19191399A JP2001021912A (ja) | 1999-07-06 | 1999-07-06 | 薄膜トランジスタ回路基板及び液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19191399A JP2001021912A (ja) | 1999-07-06 | 1999-07-06 | 薄膜トランジスタ回路基板及び液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001021912A true JP2001021912A (ja) | 2001-01-26 |
Family
ID=16282539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19191399A Pending JP2001021912A (ja) | 1999-07-06 | 1999-07-06 | 薄膜トランジスタ回路基板及び液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001021912A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005305361A (ja) * | 2004-04-23 | 2005-11-04 | Samson Co Ltd | 軟化装置 |
| JP2006276590A (ja) * | 2005-03-30 | 2006-10-12 | Sanyo Epson Imaging Devices Corp | アクティブマトリクス型液晶表示装置 |
| JP2006339251A (ja) * | 2005-05-31 | 2006-12-14 | Sharp Corp | 薄膜トランジスタ基板 |
| JP2007188076A (ja) * | 2006-01-10 | 2007-07-26 | Toppoly Optoelectronics Corp | 表示画素と非表示画素を含む画像を表示するディスプレイ装置 |
| US8553017B2 (en) | 2009-03-05 | 2013-10-08 | Samsung Display Co., Ltd. | Gate-driving apparatus and display device including the same |
| KR101433105B1 (ko) * | 2007-10-23 | 2014-08-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 모기판 및 그 제조방법 |
| WO2017124609A1 (zh) * | 2016-01-21 | 2017-07-27 | 武汉华星光电技术有限公司 | 检测液晶显示面板良率的方法 |
| US10861361B2 (en) | 2017-08-21 | 2020-12-08 | Samsung Display Co., Ltd. | Display device |
-
1999
- 1999-07-06 JP JP19191399A patent/JP2001021912A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005305361A (ja) * | 2004-04-23 | 2005-11-04 | Samson Co Ltd | 軟化装置 |
| JP2006276590A (ja) * | 2005-03-30 | 2006-10-12 | Sanyo Epson Imaging Devices Corp | アクティブマトリクス型液晶表示装置 |
| JP4697524B2 (ja) * | 2005-03-30 | 2011-06-08 | ソニー株式会社 | アクティブマトリクス型液晶表示装置 |
| US7701522B2 (en) | 2005-03-30 | 2010-04-20 | Epson Imaging Devices Corporation | Active matrix liquid crystal display device |
| JP2006339251A (ja) * | 2005-05-31 | 2006-12-14 | Sharp Corp | 薄膜トランジスタ基板 |
| JP4557806B2 (ja) * | 2005-05-31 | 2010-10-06 | シャープ株式会社 | 薄膜トランジスタ基板 |
| JP4674325B2 (ja) * | 2006-01-10 | 2011-04-20 | 奇美電子股▲ふん▼有限公司 | 表示画素と非表示画素を含む画像を表示するディスプレイ装置 |
| JP2007188076A (ja) * | 2006-01-10 | 2007-07-26 | Toppoly Optoelectronics Corp | 表示画素と非表示画素を含む画像を表示するディスプレイ装置 |
| US8139174B2 (en) | 2006-01-10 | 2012-03-20 | Chimei Innolux Corporation | Display device for displaying images involving display pixels and non-display pixels |
| KR101433105B1 (ko) * | 2007-10-23 | 2014-08-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 모기판 및 그 제조방법 |
| US8553017B2 (en) | 2009-03-05 | 2013-10-08 | Samsung Display Co., Ltd. | Gate-driving apparatus and display device including the same |
| US9293090B2 (en) | 2009-03-05 | 2016-03-22 | Samsung Display Co., Ltd. | Gate-driving apparatus and display device including the same |
| WO2017124609A1 (zh) * | 2016-01-21 | 2017-07-27 | 武汉华星光电技术有限公司 | 检测液晶显示面板良率的方法 |
| US10861361B2 (en) | 2017-08-21 | 2020-12-08 | Samsung Display Co., Ltd. | Display device |
| US11315454B2 (en) | 2017-08-21 | 2022-04-26 | Samsung Display Co., Ltd. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7298165B2 (en) | Active device array substrate, liquid crystal display panel and examining methods thereof | |
| US6924875B2 (en) | Array substrate having diodes connected to signal lines, method of inspecting array substrate, and liquid crystal display | |
| US7532265B2 (en) | Integrated circuit with the cell test function for the electrostatic discharge protection | |
| US7342579B2 (en) | Thin film transistor array plate, liquid crystal display panel and method of preventing electrostatic discharge | |
| US7738223B2 (en) | Active device array substrate having electrostatic discharge protection capability | |
| KR20020050037A (ko) | 신호라인 검사를 위한 액정표시장치 | |
| JP4394660B2 (ja) | 能動素子配列基板、液晶表示パネル及びその検査方法 | |
| CN111540294B (zh) | 一种显示面板及其裂纹检测方法、显示装置 | |
| US7317325B2 (en) | Line short localization in LCD pixel arrays | |
| US20060284643A1 (en) | Method for inspecting array substrates | |
| US10672675B2 (en) | Circuit and method for testing gate lines of array substrate | |
| JPH01101646A (ja) | アクティブマトリクス液晶表示装置の製造方法 | |
| EP4152084A1 (en) | Display substrate and display device | |
| JP2001021912A (ja) | 薄膜トランジスタ回路基板及び液晶表示装置の製造方法 | |
| WO2004109375A1 (ja) | 基板の検査方法 | |
| CN111292660B (zh) | Oled驱动背板、其检测方法及显示装置 | |
| US20050212782A1 (en) | Control device having improved testing properties | |
| KR20060125605A (ko) | 특성검사용 스위칭 소자 및 특성검사 방법 | |
| JPH08262485A (ja) | 液晶表示装置 | |
| KR100632680B1 (ko) | 액정표시장치의 어레이 기판 및 그 검사방법 | |
| KR20160043205A (ko) | 액정표시장치 | |
| JP2002229056A (ja) | 表示装置用電極基板及びその検査方法 | |
| US20240087492A1 (en) | Display substrate, test method for the same and display device | |
| CN219017223U (zh) | 防静电电路及显示设备 | |
| JPH07199220A (ja) | アレイ基板 |