KR20020050037A - 신호라인 검사를 위한 액정표시장치 - Google Patents

신호라인 검사를 위한 액정표시장치 Download PDF

Info

Publication number
KR20020050037A
KR20020050037A KR1020000079373A KR20000079373A KR20020050037A KR 20020050037 A KR20020050037 A KR 20020050037A KR 1020000079373 A KR1020000079373 A KR 1020000079373A KR 20000079373 A KR20000079373 A KR 20000079373A KR 20020050037 A KR20020050037 A KR 20020050037A
Authority
KR
South Korea
Prior art keywords
line
liquid crystal
lines
crystal display
data
Prior art date
Application number
KR1020000079373A
Other languages
English (en)
Other versions
KR100353955B1 (ko
Inventor
권극상
방용익
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1020000079373A priority Critical patent/KR100353955B1/ko
Priority to US09/893,993 priority patent/US6566902B2/en
Publication of KR20020050037A publication Critical patent/KR20020050037A/ko
Application granted granted Critical
Publication of KR100353955B1 publication Critical patent/KR100353955B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 박막트랜지스터 완성검사시 데이터라인의 쇼트단선불량에 대한 검출력을 향상시킬 수 있는 신호라인의 검사를 위한 액정표시장치에 관한 것이다.
본 발명의 신호라인 불량검출을 위한 액정표시장치는 액정표시패널의 홀수데이터라인들에 공통접속된 홀수데이터검사라인과, 상기 액정표시패널의 짝수데이터라인들에 공통접속된 짝수데이터검사라인과, 상기 데이터라인들에 각각 접속된 제1 정전기방지회로들과, 상기 홀수데이터라인들에 접속되어진 제1 정전기방지회로들에 공통 접속된 제1 공통전극라인과, 상기 짝수데이터라인들에 접속되어진 제2 정전기방지회로들에 공통 접속된 제2 공통전극라인과, 상기 제1 및 제2 공통전극라인 사이에 직렬로 접속된 저항수단을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 홀수데이터검사라인 및 짝수데이터검사라인과 정전기방지회로와 연결된 공통전극라인을 2개로 분리함과 아울러 2개로 분리된 공통전극을 적어도 2개 이상의 정전기방지회로를 통해 연결함으로써 두 검사라인 사이의 임계저항을 높여 쇼트불량에 대한 검출력을 향상시킬 수 있게 된다.

Description

신호라인 검사를 위한 액정표시장치{Liquid Crystal Display for Examination of Signal Line}
본 발명은 액정표시장치에 관한 것으로, 특히 박막트랜지스터 완성검사시 데이터라인의 쇼트불량에 대한 검출력을 향상시킬 수 있는 신호라인의 검사를 위한 액정표시장치에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비하게 된다. 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 기준전극, 즉 공통전극이 마련되게 된다. 화소전극은 하부기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성되게 된다. 화소전극들 각각은 스위치 소자로 사용되는 박막 트랜지스터(Thin Film Transistor; TFT)의 소오스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속되게 된다. 박막 트랜지스터들 각각의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게끔 하는 게이트라인들 중 어느 하나에 접속되게 된다. 이러한 구성을 가지는 액정표시장치가 완성되면 신호라인, 즉 게이트라인과 데이터라인의 쇼트, 단선 및 박막트랜지스터의 불량을 검출하기 위한 검사과정을 거치게 된다. 이를 위하여, 액정표시장치에는 게이트라인 및 데이터라인 각각에는 홀수번째와 짝수번째를 구분하여 서로 다른 구조를 가지게 한 검사용 패드를 통해 라인불량을 검출하게 된다.
도 1을 참조하면, 신호라인 불량검출을 위한 액정표시장치가 도시되어 있다. 액정표시장치는 액정셀이 매트릭스 형태로 배열된 화상표시부(10)와, 화상표시부(10)에 배치된 게이트라인들(GL)에 각각 접속된 게이트패드(6)와, 데이터라인들(DL)에 각각 접속된 데이터패드(2)와, 데이터패드(2)를 통해 홀수번째의데이터라인(DL)에 공통적으로 접속된 홀수데이터검사라인(ODDL)과, 데이터패드(2)를 통해 짝수번째의 데이터라인(DL)에 공통적으로 접속된 짝수데이터검사라인(EDDL)과, 공통전극라인(CL)과 데이터라인(DL) 사이 각각에 접속된 정전기방지회로(4)를 구비한다. 화상표시부(10)는 게이트라인들(GL) 및 데이터라인들(DL)과, 게이트라인들(GL) 및 데이터라인(DL)의 교차부에 각각 형성된 박막트랜지스터(TFT)와, 박막트랜지스터(TFT)에 연결된 액정용량 캐패시터(Clc)를 구비한다. 액정용량 캐패시터(Clc)는 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터 어레이 패널에 형성된 화소전극 사이에 형성되는 캐패시터로서 데이터라인을 통해 입력되는 데이터전압을 충전하여 액정을 구동시킴으로써 액정이 광투과율을 조절할 수 있게 한다. 공통전압(Vcom)이 공급되는 공통전극라인(CL)과 각각의 데이터라인들(DL) 사이에 접속되어진 정전기 방지회로(4)는 통상 다수개의 박막트랜지스터를 구성으로 한다. 이러한 정전기 방지회로(4)는 정전기 등에 의한 고전압영역에서는 낮은 임피던스를 가져 과전류가 방전되게 하고, 정상적인 구동환경에서는 높은 임피던스를 가져 신호라인을 통해 공급되는 구동신호에 영향을 주지 않게 한다. 홀수번째의 데이터라인들(DL)에 공통 접속되어진 홀수데이터검사라인(ODDL)과, 짝수번째의 데이터라인들(DL)에 공통 접속되어진 짝수데이터검사라인(EDDL)에 각각 접속된 검사용패드(도시하지 않음)를 통해 특정패턴의 신호를 공급하여 홀수데이터검사라인(ODDL)과 짝수데이터검사라인(EDDL) 사이의 저항차를 검출하여 데이터라인들의 쇼트, 단선 등과 같은 라인불량을 검사하게 된다.
이러한 종래의 액정표시장치에서는 도 1에 도시된 바와 같이 홀수데이터검사라인(ODDL)에 공통접속된 홀수번째 데이터라인들(DL)과 짝수데이터검사라인(EDDL)에 공통접속된 짝수번째의 데이터라인들(DL)은 정전기방지회로(4)를 통해 모두 한 개의 공통전극라인(CL)에 접속되어 있게 된다. 상세히 하면, 도 2에 도시된 등가회로도와 같이 홀수번째 데이터라인들(DL)은 각각 라인저항성분(Rodd1 내지 RoddN)을 가지고 홀수데이터검사라인(ODDL) 및 공통전극라인(CL) 사이에 병렬로 접속된다. 짝수번째 데이터인들(DL)도 동일하게 각각 라인저항성분(Reven1 내지 RevenN)을 가지고 짝수데이터검사라인(EDDL) 및 공통전극라인(CL) 사이에 병렬로 접속된다. 이렇게, 데이터라인들(DL)이 하나의 공통전극라인(CL)에 정전기방지회로를 통하여 병렬로 접속됨으로 인하여 홀수데이터검사라인(ODDL)과 짝수데이터검사라인(EDDL) 사이의 라인저항이 감소하여 검출임계저항이 낮아지게 된다. 이에 따라, 검출임계저항이 낮은 경우 그 임계저항 이상이 되는 데이터라인들(DL)의 쇼트불량 검출이 불가능하게 된다. 또한, 고해상도 화상을 표시하기 위하여 데이터라인수가 증가되는 경우에는 병렬로 연결된 라인저항의 개수가 증가하여 홀수데이터검사라인(ODDL)과 짝수데이터검사라인(EDDL) 사이의 임계저항은 더욱 감소하게 되어 그 임계저항 이상의 라인쇼트불량은 검출해낼 수 없게 된다.
따라서, 본 발명의 목적은 데이터신호라인의 쇼트불량 검출율을 향상시킬 수 있는 신호라인 검사를 위한 액정표시장치를 제공하는 것이다.
도 1은 종래의 신호라인 검사를 위한 액정표시장치를 개략적으로 나타낸 도면.
도 2는 도 1에 도시된 데이터라인들에 대한 등가회로도.
도 3은 본 발명의 실시 예에 따른 신호라인 검사를 위한 액정표시장치를 개략적으로 나타낸 도면.
도 4는 도 3에 도시된 데이터라인들에 대한 등가회로도.
<도면의 주요부분에 대한 부호의 간단한 설명>
2 : 데이터패드 4, 12: 정전기 방지회로
6 : 게이트패드 10 : 화상표시부
상기 목적을 달성하기 위하여, 본 발명에 따른 신호라인 불량검출을 위한 액정표시장치는 액정표시패널의 홀수데이터라인들에 공통접속된 홀수데이터검사라인과, 상기 액정표시패널의 짝수데이터라인들에 공통접속된 짝수데이터검사라인과, 상기 데이터라인들에 각각 접속된 제1 정전기방지회로들과, 상기 홀수데이터라인들에 접속되어진 제1 정전기방지회로들에 공통 접속된 제1 공통전극라인과, 상기 짝수데이터라인들에 접속되어진 제2 정전기방지회로들에 공통 접속된 제2 공통전극라인과, 상기 제1 및 제2 공통전극라인 사이에 직렬로 접속된 저항수단을 구비하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시예들을 도 3 및 도 4를 참조하여 상세하게 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 신호라인 검사를 위한 액정표시장치를 도시한 것이다. 도 3의 액정표시장치는 액정표시장치는 액정셀이 매트릭스 형태로 배열된 화상표시부(10)와, 화상표시부(10)에 배치된 게이트라인들(GL)에 각각 접속된 게이트패드(6)와, 데이터라인들(DL)에 각각 접속된 데이터패드(2)와, 데이터패드(2)를 통해 홀수번째의 데이터라인(DL)에 공통적으로 접속된 홀수데이터검사라인(ODDL)과, 데이터패드(2)를 통해 짝수번째의 데이터라인(DL)에 공통적으로 접속된 짝수데이터검사라인(EDDL)과, 분리된 2개의 공통전극라인(CLa,CLb)과 데이터라인(DL)의 교차부 각각에 접속됨과 아울러 그 분리된 2개의 공통전극라인(CLa, CLb) 사이에 직렬도 접속된 적어도 2개 이상의 정전기방지회로들(12)을 구비한다. 화상표시부(10)는 게이트라인들(GL) 및 데이터라인들(DL)과, 게이트라인들(GL) 및 데이터라인(DL)의 교차부에 각각 형성된 박막트랜지스터(TFT)와, 박막트랜지스터(TFT)에 연결된 액정용량 캐패시터(Clc)를 구비한다. 액정용량 캐패시터(Clc)는 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터 어래이 패널에 형성된 화소전극 사이에 형성되는 캐패시터로서 데이터라인을 통해 입력되는 데이터전압을 충전하여 액정을 구동시킴으로써 액정이 광투과율을 조절할 수 있게 한다. 공통전압(Vcom)이 공급되는 공통전극라인(CLa, CLb)과 각각의 데이터라인들(DL) 사이에 접속되어진 정전기 방지회로(12) 및 분리된 2개의 공통전극라인(CLa, CLb) 사이에 접속된 정전기 방지회로(12)는 통상 다수개의 박막트랜지스터를 구성으로 한다. 이러한 정전기 방지회로(12)는 정전기 등에 의한 고전압영역에서는 낮은 임피던스를 가져 과전류가 방전되게 하고, 정상적인 구동환경에서는 높은 임피던스를 가져 신호라인을 통해 공급되는 구동신호에 영향을 주지 않게 한다. 여기서, 분리된 2개의 공통전극라인(CLa, CLb) 사이에 직렬도 접속된 정전기 방지회로들(12)은 내부저항이 도 4에 도시된 바와 같이 공통전극라인(CL)에 직렬로 연결된 2개의 저항(Rd1, Rd2) 이상 값이 되도록 설계하게 된다. 홀수번째의 데이터라인들(DL)에 공통 접속되어진 홀수데이터검사라인(ODDL)은 정전기회로(12)를 통해 분리된 2개의 공통전극라인(CLa, CLb) 중 어느 하나의 공통전극라인(CLa)에 접속되고, 짝수번째의 데이터라인들(DL)에 공통 접속되어진짝수데이터검사라인(EDDL)은 정전기회로(12)를 통해 다른 공통전극라인(CLb)에 접속된다. 박막트랜지스터 어래이가 완성되면 홀수데이터검사라인(ODDL)과 짝수데이터검사라인(EDDL)에 각각 접속된 검사용패드(도시하지 않음)를 통해 특정패턴의 신호를 공급하여 패턴불량에 의한 저항차이를 검출하여 데이터라인들을 쇼트, 단선 등과 같은 라인불량을 검사하게 된다.
이 경우, 도 4에 도시된 등가회로도와 같이 홀수번째 데이터라인들(DL)은 각각 라인저항성분(Rodd1 내지 RoddN)을 가지고 홀수데이터검사라인(ODDL) 및 공통전극라인(CL) 사이에 병렬로 접속된다. 짝수번째 데이터라인들(DL)도 동일하게 각각 라인저항성분(Reven1 내지 RevenN)을 가지고 짝수데이터검사라인(EDDL) 및 공통전극라인(CL) 사이에 병렬로 접속된다. 아울러, 공통전극라인(CL)에는 도 3에 도시된 바와 같이 분리된 2개의 공통전극라인(CLa, CLb) 사이에 직렬로 접속된 적어도 2개 이상의 정전기방지회로(12)의 내부회로상 존재하는 내부저항(Rd1, Rd2)이 직렬로 접속된다. 이렇게, 공통전극라인(LC) 상에 직렬로 접속된 적어도 2개 이상의 정전기방진회로(12)의 내부저항(Rd1, Rd2)에 의해 홀수데이터검사라인(ODDL)과 짝수데이터검사라인(EDDL) 사이의 임계저항 값이 높아지게 된다. 이러한 임계저항값은 어래이 내부에서의 데이터라인간의 쇼트불량에 의해 홀수데이터검사라인(ODDL)과 짝수데이터검사라인(EDDL) 사이에서 발생하는 저항값보다 훨씬 높아지게 되므로 쇼트불량 검출력을 향상시킬 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 신호라인 검사를 위한 액정표시장치에서는 홀수데이터검사라인 및 짝수데이터검사라인과 정전기방지회로와 연결된 공통전극라인을 2개로 분리함과 아울러 2개로 분리된 공통전극을 적어도 2개 이상의 정전기방지회로를 통해 연결함으로써 두 검사라인 사이의 임계저항을 높여 쇼트불량에 대한 검출력을 향상시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (2)

  1. 신호라인 검사를 위한 액정표시장치에 있어서,
    액정표시패널의 홀수데이터라인들에 공통접속된 홀수데이터검사라인과,
    상기 액정표시패널의 짝수데이터라인들에 공통접속된 짝수데이터검사라인과,
    상기 데이터라인들에 각각 접속된 제1 정전기방지회로들과,
    상기 홀수데이터라인들에 접속되어진 제1 정전기방지회로들에 공통 접속된 제1 공통전극라인과,
    상기 짝수데이터라인들에 접속되어진 제2 정전기방지회로들에 공통 접속된 제2 공통전극라인과,
    상기 제1 및 제2 공통전극라인 사이에 직렬로 접속된 저항수단을 구비하는 것을 특징으로 하는 신호라인 검사를 위한 액정표시장치.
  2. 제 1 항에 있어서,
    상기 저항수단은 적어도 2개 이상의 상기 정전기방지회로인 것을 특징으로 하는 신호라인 검사를 위한 액정표시장치.
KR1020000079373A 2000-12-20 2000-12-20 신호라인 검사를 위한 액정표시장치 KR100353955B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000079373A KR100353955B1 (ko) 2000-12-20 2000-12-20 신호라인 검사를 위한 액정표시장치
US09/893,993 US6566902B2 (en) 2000-12-20 2001-06-29 Liquid crystal display device for testing signal line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000079373A KR100353955B1 (ko) 2000-12-20 2000-12-20 신호라인 검사를 위한 액정표시장치

Publications (2)

Publication Number Publication Date
KR20020050037A true KR20020050037A (ko) 2002-06-26
KR100353955B1 KR100353955B1 (ko) 2002-09-28

Family

ID=19703344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000079373A KR100353955B1 (ko) 2000-12-20 2000-12-20 신호라인 검사를 위한 액정표시장치

Country Status (2)

Country Link
US (1) US6566902B2 (ko)
KR (1) KR100353955B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040028390A (ko) * 2002-09-30 2004-04-03 삼성전자주식회사 액정표시장치
KR100555301B1 (ko) * 2002-08-13 2006-03-03 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 액정패널
KR100798520B1 (ko) * 2006-03-24 2008-01-28 비오이 하이디스 테크놀로지 주식회사 셀 테스트 기능을 갖는 액정 패널, 그를 구비한 액정 표시장치, 및 그 액정 패널의 제조 방법
KR100815912B1 (ko) * 2002-06-27 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치
KR100870663B1 (ko) * 2002-06-28 2008-11-26 엘지디스플레이 주식회사 Cog 방식 액정표시패널의 정전기 보호장치
KR100924228B1 (ko) * 2003-02-26 2009-11-02 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
KR20170002098A (ko) * 2015-06-29 2017-01-06 주식회사 실리콘웍스 감지 회로를 포함하는 소스 드라이버 및 디스플레이 장치
KR20170109733A (ko) * 2016-03-21 2017-10-10 삼성디스플레이 주식회사 표시 장치 및 쇼트 검사 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677171B1 (en) * 1998-07-14 2004-01-13 Sharp Kabushiki Kaisha Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates
KR100800330B1 (ko) * 2001-12-20 2008-02-01 엘지.필립스 엘시디 주식회사 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
KR100443835B1 (ko) * 2002-04-17 2004-08-11 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법
KR20040058585A (ko) * 2002-12-27 2004-07-05 엘지.필립스 엘시디 주식회사 액정표시패널과 그의 제조방법 및 장치
AU2004223493A1 (en) * 2003-02-28 2004-10-07 Brown University Nanopores, methods for using same, methods for making same and methods for characterizing biomolecules using same
KR100528696B1 (ko) * 2003-05-06 2005-11-16 엘지.필립스 엘시디 주식회사 평판표시장치의 검사방법 및 장치
TWI239403B (en) * 2003-08-26 2005-09-11 Chunghwa Picture Tubes Ltd A combining detection circuit for a display panel
TWI220696B (en) * 2003-09-12 2004-09-01 Toppoly Optoelectronics Corp Testing device and its operation method of the flat-panel display
JP4943152B2 (ja) * 2003-10-03 2012-05-30 アイファイアー・アイピー・コーポレーション エレクトロルミネセント・ディスプレイをテストする装置
TW200638143A (en) * 2004-10-29 2006-11-01 Toshiba Matsushita Display Tec Display device
TWI281569B (en) * 2005-06-13 2007-05-21 Au Optronics Corp Display panels
CN100361001C (zh) * 2005-06-23 2008-01-09 友达光电股份有限公司 显示面板
CN100389341C (zh) * 2005-08-08 2008-05-21 友达光电股份有限公司 有源元件阵列基板
US20070057977A1 (en) * 2005-09-14 2007-03-15 Po-Sheng Shih Flat panel electrostatic discharge protection device
TWI308248B (en) * 2005-11-09 2009-04-01 Au Optronics Corp Display device and configuration of common electrode thereof
US20090128469A1 (en) * 2005-11-10 2009-05-21 Sharp Kabushiki Kaisha Display Device and Electronic Device Provided with Same
TW200732742A (en) * 2006-02-24 2007-09-01 Novatek Microelectronics Corp Apparatus of display panel for improving electrostatic discharge immunity
TW200732808A (en) * 2006-02-24 2007-09-01 Prime View Int Co Ltd Thin film transistor array substrate and electronic ink display device
CN101295717B (zh) * 2007-04-25 2010-07-14 北京京东方光电科技有限公司 薄膜晶体管面板及其制造方法
TWI376513B (en) * 2008-06-24 2012-11-11 Au Optronics Corp Liquid crystal display device having test architecture and related test method
TWI385456B (zh) * 2009-11-02 2013-02-11 Wintek Corp 主動元件陣列基板以及顯示面板
US9583033B2 (en) 2011-11-25 2017-02-28 Lg Display Co., Ltd. Display panel for display device and method for detecting defects of signal lines for display devices
KR20150066365A (ko) 2013-12-06 2015-06-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN103728515B (zh) * 2013-12-31 2017-01-18 深圳市华星光电技术有限公司 一种针对密集布线的阵列基板的线路检测设备和检测方法
JP2017181574A (ja) * 2016-03-28 2017-10-05 株式会社ジャパンディスプレイ 表示装置
CN205845952U (zh) * 2016-07-28 2016-12-28 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN106935222A (zh) * 2017-05-22 2017-07-07 京东方科技集团股份有限公司 保护电路、阵列基板以及显示装置
CN107577071B (zh) * 2017-09-20 2020-06-05 京东方科技集团股份有限公司 一种显示面板和液晶显示设备
CN108877610B (zh) * 2018-07-10 2021-09-03 京东方科技集团股份有限公司 阵列基板及其检测方法和显示装置
CN113093446B (zh) * 2019-12-20 2024-03-26 京东方科技集团股份有限公司 检测电路、阵列基板及其检测方法、电子纸及检测工具

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057775A (en) * 1990-05-04 1991-10-15 Genrad, Inc. Method of testing control matrices for flat-panel displays
US6175394B1 (en) * 1996-12-03 2001-01-16 Chung-Cheng Wu Capacitively coupled field effect transistors for electrostatic discharge protection in flat panel displays

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815912B1 (ko) * 2002-06-27 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치
KR100870663B1 (ko) * 2002-06-28 2008-11-26 엘지디스플레이 주식회사 Cog 방식 액정표시패널의 정전기 보호장치
KR100555301B1 (ko) * 2002-08-13 2006-03-03 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 액정패널
KR20040028390A (ko) * 2002-09-30 2004-04-03 삼성전자주식회사 액정표시장치
KR100924228B1 (ko) * 2003-02-26 2009-11-02 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
KR100798520B1 (ko) * 2006-03-24 2008-01-28 비오이 하이디스 테크놀로지 주식회사 셀 테스트 기능을 갖는 액정 패널, 그를 구비한 액정 표시장치, 및 그 액정 패널의 제조 방법
KR20170002098A (ko) * 2015-06-29 2017-01-06 주식회사 실리콘웍스 감지 회로를 포함하는 소스 드라이버 및 디스플레이 장치
KR20170109733A (ko) * 2016-03-21 2017-10-10 삼성디스플레이 주식회사 표시 장치 및 쇼트 검사 방법

Also Published As

Publication number Publication date
KR100353955B1 (ko) 2002-09-28
US20020075419A1 (en) 2002-06-20
US6566902B2 (en) 2003-05-20

Similar Documents

Publication Publication Date Title
KR100353955B1 (ko) 신호라인 검사를 위한 액정표시장치
KR100281058B1 (ko) 액정표시장치
KR101148206B1 (ko) 표시 기판과, 이의 검사 방법
EP1944648A2 (en) Display panel, method of inspecting the display panel and method of manufacturing the display panel
US20060033852A1 (en) Array substrate, main substrate having the same and liquid crystal display device having the same
US8159443B2 (en) Display panels
JP2820233B2 (ja) 表示装置の検査装置および検査方法
KR100576629B1 (ko) 액정표시장치의 tft어레이 기판 및 그 검사방법
KR20040079823A (ko) 정전기로부터 내부 회로를 보호하는 보호 회로를 갖는반도체 장치
KR100303207B1 (ko) 검사회로를가지는박막트랜지스터매트릭스기판
KR100632680B1 (ko) 액정표시장치의 어레이 기판 및 그 검사방법
JPH1026750A (ja) 液晶表示パネル
KR100911313B1 (ko) 액정 표시 패널
KR100471782B1 (ko) 액정표시장치의불량검출방법
KR20040062051A (ko) 액정표시장치용 어레이 기판의 검사장치 및 검사방법
KR20030008407A (ko) 어레이 기판 및 그 검사 방법 및 액정 표시 장치
KR20080055248A (ko) 표시 패널
CN100390551C (zh) 平面显示器的测试装置及其操作方法
JP2002229056A (ja) 表示装置用電極基板及びその検査方法
KR100931185B1 (ko) 신호 라인 검사를 위한 액정표시장치
KR20070057325A (ko) 표시 기판 및 이의 검사 방법
KR20050053407A (ko) 액정표시장치용 어레이기판
KR101768483B1 (ko) 액정 표시 장치
CN115938252A (zh) 显示装置及检测其的检测方法
KR20050031278A (ko) 액정 표시 장치 패널의 검사 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 18