CN100361001C

CN100361001C - 显示面板

Info

Publication number: CN100361001C
Application number: CNB2005100795438A
Authority: CN
Inventors: 赖明升
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2005-06-23
Filing date: 2005-06-23
Publication date: 2008-01-09
Anticipated expiration: 2025-06-23
Also published as: CN1693956A

Abstract

一种显示面板，其包括第一信号线、第二信号线、第一测试线、第二测试线、静电放电保护电路、第一共通电极线、及第二共通电极线。第一测试线耦接第一信号线，且第二测试线耦接第二信号线。静电放电保护电路耦接第一信号线或第二信号线。第一共通电极线耦接第一电压输入端口，其中，第一信号线通过对应的静电放电保护电路耦接至第一共通电极线。第二共通电极线耦接第二电压输入端口，其中，每二信号线通过对应的静电放电保护电路耦接至第二共通电极线。

Description

显示面板

技术领域

本发明涉及一种液晶显示面板，特别是涉及一种具有测试电路的液晶显示面板。

背景技术

图1表示现有液晶显示(liquid crystal display，LCD)面板的显示阵列示意图。如图所示，显示阵列1是配置在玻璃基板上，且是由至少两两平行纵横交错的数据线D₁至D_m以及扫描线S₁至S_n所形成，每一交错的数据线和扫描线定义一个显示单元，例如数据线D₁和扫描线S₁定义显示单元100。如图所示，显示单元100(其它显示单元亦相同)的等效电路是包括开关晶体管TFT、存储电容Cs、及液晶电容Clc。开关晶体管TFT的栅极耦接扫描线S₁，其漏极耦接数据线D₁，且其源极耦接像素电极PE。

当显示阵列完成配置在玻璃基板上后，整个玻璃基板将需要经过通过测试程序，进而检测数据线及扫描线的是否短路或损坏。为达到此目的，美国专利第6,566,902揭露一种液晶显示装置，用以测试信号线，如图2所示，其具有多个数据线DL、奇数测试线ODDL及偶数测试线EDDL。奇数测试线ODDL通过数据端口2耦接奇数的数据线DL，且偶数测试线EDDL通过数据端口2耦接偶数的数据线DL。此液晶显示装置提供两共通电极线CLa及CLb，是跨越数据线DL而配置。此液晶显示装置更提供了多个静电放电(eletrostaticdischarge，ESD)保护电路12，每一ESD保护电路12耦接于奇数的数据线DL与共通电极线CLa之间，以及耦接于偶数的数据线DL与共通电极线CLb之间。此外，液晶显示装置更提供了至少两辅助ESD保护电路14，其串接在共通电极线CLa及CLb之间。在此现有技术中，是以一个共通电压源Vcom提供电压至共通电极线CLa及CLb。当执行测试程序时，测试信号提供至奇数测试线ODDL以及偶数测试线EDDL，并分别提供至奇数的及偶数的数据线DL，以测试数据线是否短路或损坏，例如两数据线DL间短路。同样地，相同的测试架构也适用于扫描线GL。

然而，在此现有技术中，由于数据线DL通过ESD保护电路12耦接至共通电极线CLa或CLb，且共通电极线CLa及CLb又通过辅助ESD保护电路14而共同耦接至同一共通电压源Vcom，使得在测试程序中，提供至奇数测试线ODDL及偶数测试线EDDL的测试信号会互相干扰。因此，根据此现有技术，信号线的测试则无法精确地执行。

发明内容

有鉴于此，为了解决上述问题，本发明主要目的在于提供一种显示面板，其包括多个第一信号线、多个第二信号线、第一测试线、第二测试线、多个静电放电保护电路、第一共通电极线、以及第二共通电极线。每一第二信号线与第一信号线交错配置。第一测试线耦接第一信号线，且第二测试线耦接第二信号线。每一静电放电保护电路耦接多个第一信号线之一者或多个第二信号线之一者。第一共通电极线耦接第一电压输入端口，其中，每一第一信号线通过对应的静电放电保护电路耦接至第一共通电极线。第二共通电极线耦接第二电压输入端口，其中，每一第二信号线通过对应的静电放电保护电路耦接至第二共通电极线。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。

附图说明

图1表示现有LCD面板的显示阵列示意图

图2表示现有用以测试信号线的液晶显示装置。

图3及4表示根据本发明第一实施例的显示面板。

图5表示根据本发明第二实施例的显示面板。

符号说明：

1～显示阵列；100～显示单元；Clc～液晶电容；Cs～存储电容；

D₁...D_m～数据线；S₁...S_n～扫描线；PE～像素电极；TFT～开关晶体管；

2～数据端口12～ESD保护电路；14～辅助ESD保护电路；

CLa、CLb～共通电极线；DL～数据线；EDDL～偶数测试线；

GL～扫描线；ODDL～奇数测试线；Vcom～共通电压源；

3～显示面板；30、32～测试电路；31～显示阵列；

301、303～ESD保护电路；302～数据端口；304～扫描端口；

CL₁、CL₂、CL₃、CL₄～共通电极线；D₁...D_2x～数据线；

EDDL₁、EDDL₂～偶数测试线；ODDL₁、ODDL₂～奇数测试线；

PV₁、PV₂、PV₃、PV₄～共通电压输入端口；R₁、R₂、R₃、R₄～高阻抗组件；

S₁...S_2y～扫描线；5～显示面板；50～测试电路；51～显示阵列；

501～ESD保护电路；502～数据端口；CL_R、CL_G、CL_B～共通电极线；

D₁...D_3x～数据线；RDDL～红色测试线；GDDL～绿色测试线；

BDDL～蓝色测试线；PV_R、PV_G、PV_B～共通电压输入端口；

S₁...S_2y～扫描线；

具体实施方式

第一实施例：

图3是表示根据本发明第一实施例的显示面板3，显示面板3包括测试电路30以及显示阵列31，其中，测试电路30以及显示阵列31配置在玻璃基板上。由于图3的显示阵列31与图1的显示阵列1相同，因此，为了方便说明，相同的组件以相同的编号来表示，且关于显示阵列31的说明在此予以省略。在此实施例中，假设显示阵列31是由纵横交错的多个数据线D₁至D_2x以及扫描线S₁至S_2y所形成。在第一实施例中，数据线D₁至D_2x区分为两组，一组为奇数的数据线D₁至D_2x-1，而另一组为偶数的数据线D₂至D_2x。测试电路30包括奇数测试线ODDL₁、偶数测试线EDDL₁、多个静电放电(eletrostaticdischarge，ESD)保护电路301、以及多个数据端口302。奇数的数据线D₁至D_2x-1通过对应的数据端口302耦接至奇数测试线ODDL₁，且偶数的数据线D₂至D_2x通过对应的数据端口302耦接至偶数测试线EDDL₁。

每一ESD保护电路301耦接于奇数的数据线D₁至D_2x-1与共通电极线CL₁之间或耦接于偶数的数据线D₂至D_2x与共通电极线CL₂之间。值得注意的是，共通电极线CL₁与CL₂是耦接至相异的共通电压输入端口，如图3所示，共通电极线CL₁是耦接于共通电压输入端口PV₁，且共通电极线CL₂是耦接于共通电压输入端口PV₂。

在本实施例中，共通电极线CL₁与共通电压输入端口PV₁间可具有高阻抗组件R₁，且共通电极线CL₂与共通电压输入端口PV₂间可具有高阻抗组件R₂。

由于在玻璃基板上，共通电压输入端口PV₁与PV₂为相异的两者，即在玻璃基板上，共通电压输入端口PV₁与PV₂彼此不耦接，因此，当执行测试程序时，提供至奇数的数据线D₁至D_2x-1及偶数的数据线D₂至D_2x的各自测试信号不会相互干扰。

参阅图4，显示面板3更包括测试电路32，用以测试扫描线S₁至S_2y。为了方便说明，图4仅表示测试电路32及显示阵列31，而测试电路30在图4中省略。参阅图4，在第一实施例中，扫描线S₁至S_2y区分为两组，一组为奇数的扫描线S₁至S_2y-1，而另一组为偶数的扫描线S₂至S_2y。测试电路32包括奇数测试线ODDL₂、偶数测试线EDDL₂、多个ESD保护电路303、以及多个扫描端口304。奇数的扫描线S₁至S_2y-1通过对应的扫描端口304耦接至奇数测试线ODDL₂，且偶数的扫描线S₂至S_2y通过对应的扫描端口304耦接至偶数测试线EDDL₂。

每一ESD保护电路303耦接于奇数的扫描线S₁至S_2y-1与共通电极线CL₃之间或耦接于偶数的扫描线S₂至S_2y与共通电极线CL₄之间。值得注意的是，共通电极线CL₃与CL₄是耦接至相异的共通电压输入端口，如图4所示，共通电极线CL₃是耦接于共通电压输入端口PV₃，且共通电极线CL₄是耦接于共通电压输入端口PV₄。

在本实施例中，共通电极线CL₃与共通电压输入端口PV₃间可具有高阻抗组件R₃，且共通电极线CL₄与共通电压输入端口PV₄间可具有高阻抗组件R₄。

由于在玻璃基板上，共通电压输入端口PV₃与PV₄为相异的两者，即在玻璃基板上，共通电压输入端口PV₃与PV₄彼此不耦接，因此，当执行测试程序时，提供至奇数的扫描线S₁至S_2y-1及偶数的扫描线S₂至S_2y的各自测试信号不会相互干扰。

第二实施例：

图5是表示根据本发明第二实施例的显示面板5，显示面板5包括测试电路50以及显示阵列51，其中，测试电路50以及显示阵列51配置在玻璃基板上。由于图5的显示阵列51与图1的显示阵列1相同，因此，为了方便说明，相同的组件以相同的编号来表示，且关于显示阵列51的说明在此予以省略。在此实施例中，假设显示阵列51是由纵横交错的多个数据线D₁至D_3x以及扫描线S₁至S_2y所形成。根据红(R)、绿(G)、蓝(B)三元色，数据线D₁至D_3x区分为三组，一组为红色数据线D₁至D_3x-2，一组为绿色数据线D₂至D_3x-1，而另一组为蓝色数据线D₃至D_3x。测试电路50包括红色测试线RDDL、绿色测试线GDDL、蓝色测试线BDDL、多个ESD保护电路501、以及多个数据端口502。红色数据线D₁至D_3x-2通过对应的数据端口502耦接至红色测试线RDDL，绿色数据线D₂至D_3x-1通过对应的数据端口502耦接至绿色测试线GDDL，且蓝色数据线D₃至D_3x通过对应的数据端口502耦接至蓝色测试线BDDL。

每一ESD保护电路501耦接于红色数据线D₁至D_3x-2与共通电极线CL_R之间、耦接于绿色数据线D₂至D_3x-1与共通电极线CL_G之间、或耦接于蓝色数据线D₃至D_3x与共通电极线CL_B之间。值得注意的是，共通电极线CL_R、CL_G、以及CL_B是耦接至相异的共通电压输入端口，如图5所示，共通电极线CL_R是耦接于共通电压输入端口PV_R，共通电极线CL_G是耦接于共通电压输入端口PV_G，且共通电极线CL_B是耦接于共通电压输入端口PV_B。

在本实施例中，每一共通电极线与其对应的共通电压输入端口之间可具有一个高阻抗组件R。

由于在玻璃基板上，共通电压输入端口PV_R、PV_G、及PV_B彼此相异，即在玻璃基板上，共通电压输入端口PV_R、PV_G、及PV_B彼此不耦接，因此，当执行测试程序时，提供至红色数据线D₁至D_3x-2、绿色数据线D₂至D_3x-1、及蓝色数据线D₃至D_3x的各自测试信号不会相互干扰。

在第二实施例中，适用于扫描线S₁至S_2y的测试电路与图4的测试电路32相同，因此，关于扫描线S₁至S_2y与其测试电路间的连接关系，请参阅第一实施例的图4说明，在此予以省略。

综上所述，根据系统的需求，可将信号线(数据线或扫描线)区分为多个组来分别测试，而每一组的信号线是耦接至一共通电极线。由于，在玻璃基板上，多个共通电极线是分别耦接至相异的共通电压输入端口，因此多个共通电极线彼此不耦接，使得在测试信号线时，信号线上的测试信号不会相互影响。此外，在本发明中，多个共通电压输入端口在玻璃基板上彼此不连接，而可在印刷电路板(print circuit board，PCB)或软式印刷电路板(flexible print circuit，FPC)上相连接。

本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims

1.一种显示面板，包括：

多个第一信号线；

多个第二信号线，与所述第一信号线交错配置，其中所述第一信号线和第二信号线分别为数据线和扫描线中的一个；

一第一测试线，耦接所述第一信号线；

一第二测试线，耦接所述第二信号线；

多个静电放电保护电路，每一该静电放电保护电路耦接所述第一信号线之一者或所述第二信号线之一者；

一第一共通电极线，耦接一第一电压输入端口，其中，每一该第一信号线通过对应的该静电放电保护电路耦接至该第一共通电极线；以及

一第二共通电极线，耦接一第二电压输入端口，其中，每一该第二信号线通过对应的该静电放电保护电路耦接至该第二共通电极线。

2.如权利要求1所述的显示面板，更包括：

一第一阻抗组件，耦接于该第一共通电极线与该第一电压输入端口之间；以及

一第二阻抗组件，耦接于该第二共通电极线与该第二电压输入端口之间。

3.一种显示面板，包括：

一第一、第二、及第三数据线，依序配置；

一第一测试线，耦接该第一数据线；

一第二测试线，耦接该第二数据线；

一第三测试线，耦接该第三数据线；

多个第一静电放电保护电路，每一该第一静电放电保护电路耦接该第一数据线，该第二数据线，或该第三数据线；

一第一共通电极线，耦接一第一电压输入端口，其中，该第一数据线通过对应的该第一静电放电保护电路耦接至该第一共通电极线；

一第二共通电极线，耦接一第二电压输入端口，其中，该第二数据线通过对应的该第一静电放电保护电路耦接至该第二共通电极线；

一第三共通电极线，耦接一第三电压输入端口，其中，该第三数据线通过对应的该第一静电放电保护电路耦接至该第三共通电极线。

4.如权利要求3所述的显示面板，更包括：

一第一阻抗组件，耦接于该第一共通电极线与该第一电压输入端口之间；

一第二阻抗组件，耦接于该第二共通电极线与该第二电压输入端口之间；以及

一第三阻抗组件，耦接于该第三共通电极线与该第三电压输入端口之间。

5.如权利要求3所述的显示面板，更包括：

一第一及第二扫描线；

一第四测试线，耦接该第一扫描线；

一第五测试线，耦接该第二扫描线；

多个第二静电放电保护电路，每一该第二静电放电保护电路耦接该第一扫描线或该第二扫描线；

一第四共通电极线，耦接一第四电压输入端口，其中，该第一扫描线通过对应的该第二静电放电保护电路耦接至该第四共通电极线；以及

一第五共通电极线，耦接一第五电压输入端口，其中，该第二扫描线通过对应的该第二静电放电保护电路耦接至该第五共通电极线。

6.如权利要求5所述的显示面板，更包括：

一第四阻抗组件，耦接于该第四共通电极线与该第四电压输入端口之间；以及

一第五阻抗组件，耦接于该第五共通电极线与该第五电压输入端口之间。