CN103928459B - 一种像素阵列基板以及包括其的平板传感器 - Google Patents

Abstract

本发明公开了一种像素阵列基板以及包括其的平板传感器，其中，像素阵列基板包括：像素阵列区以及包围所述像素阵列区的外围区域；多条数据线；与数据线交叉绝缘且位于所述外围区域的第一扫描线，其中，外围区域中还包括至少一个静电防护单元，每个静电防护单元位于数据线与第一扫描线的交叉处且电连接至一条数据线，每个静电防护单元包括：至少一个第一TFT晶体管和至少一个电容，其中，每个第一TFT晶体管的底栅极与第一扫描线电连接、其源极与数据线电连接和其漏极与电容的第一电极电连接，且每个第一TFT晶体管的顶栅极以及电容的第二电极均电连接至固定电位。本发明能够对像素阵列区中的像素单元起到较好的静电防护作用。

Description

一种像素阵列基板以及包括其的平板传感器

技术领域

本发明涉及传感器技术领域，尤其涉及一种像素阵列基板以及包括其的平板传感器。

背景技术

平板传感器是一种将入射光按照光强转换为电信号的装置。入射光照射物体后经物体反射或者透射后，会发生吸收、散射等作用，由于物体不同区域的结构不同，所以经过不同区域的光强不同，最后通过平板传感器对光强进行处理并形成一个与物体表面或者内部结构相应的灰阶图，以便于对物体进行分析。由于平板传感器可有效地对物体进行无损检测，所以在医疗、安检、工业无损探测等领域都得到了广泛的发展和应用。

在平板传感器的制程中，例如，将栅驱动芯片或者读出芯片绑定到平板传感器上等等操作，通常会产生静电，并且静电有可能会沿着数据线的信号输出端进入到像素阵列，也就是显示区域，从而损伤显示区域中的像素单元，造成图像缺陷。目前经大量数据表明，对于没有静电防护结构的平板传感器，若静电不太严重时，静电电流几乎都是将像素阵列中靠近外围区域的几行像素单元的TFT（Thin Film Transistor，薄膜晶体管）晶体管的源极和漏极金属以及位于其上面的公共电极击穿，使得TFT晶体管的源极或者数据线与公共电极短路，导致TFT晶体管不能正常工作。若静电比较严重时，在外围区域处会造成数据线金属与其上面的位于公共电极环中的公共电极短路，或者导致该公共电极被烧断，使得与该公共电极相连的部分TFT晶体管因没有公共电压而无法正常工作。而且，当有TFT晶体管被损坏时，需要用激光将TFT晶体管和数据线隔离开，像素阵列上的TFT晶体管和数据线的距离较近，激光很容易将数据线打断，造成相应数据线的损坏，影响像素阵列的正常工作。

现有技术中，为了防止静电损伤，在平板传感器中会设有静电防护结构。图1是现有技术的设有静电防护结构的平板传感器的结构示意图。如图1所示，平板传感器包括像素阵列区11和包围像素阵列区的外围区域12，为了防止像素阵列区11中的像素单元112受到静电损伤，在外围区域12中设有静电防护结构，该静电防护结构包括静电防护像素单元121、静电防护电容122、用于控制静电防护像素单元121的TFT晶体管123和外围扫描线124，其中，该TFT晶体管123的栅极与外围扫描线124电连接（外围扫描线124与像素阵列区11中的扫描线111相互独立）、源极与数据线13电连接和漏极与静电防护像素单元121电连接；静电防护电容122的一电极连接至数据线13并且另一电极连接至固定电位125。此种设计是将静电先传输至静电防护电容122，如仍有剩余的静电，则再通过数据线13传输到静电防护像素单元121上，从而避免显示区域的像素单元受到静电损伤。然而，这种静电防护结构对像素阵列区11中的像素单元112的静电防护作用较差。

发明内容

有鉴于此，本发明实施例提供一种像素阵列基板以及包括其的平板传感器，以解决现有技术中平板传感器的静电防护结构对像素阵列区中的像素单元的静电防护作用较差的技术问题。

第一方面，本发明实施例提供了一种像素阵列基板，包括：像素阵列区以及包围所述像素阵列区的外围区域；多条数据线；与所述数据线交叉绝缘且位于所述外围区域的第一扫描线，所述外围区域中还包括至少一个静电防护单元，其中，每个静电防护单元位于所述数据线与所述第一扫描线的交叉处，且每个静电防护单元电连接至一条数据线，每个静电防护单元包括：至少一个第一TFT晶体管和至少一个电容，其中每个所述第一TFT晶体管的底栅极与所述第一扫描线电连接，每个所述第一TFT晶体管的源极与所述数据线电连接，每个所述第一TFT晶体管的漏极与所述电容的第一电极电连接，每个所述第一TFT晶体管的顶栅极以及所述电容的第二电极均电连接至固定电位。

第二方面，本发明实施例还提供了一种平板传感器，包括如上述第一方面的像素阵列基板。

本发明实施例提供的像素阵列基板以及包括其的平板传感器，通过在像素阵列区的外围区域设置至少一个静电防护单元，每个静电防护单元位于数据线和第一扫描线的交叉处且电连接至一条数据线，并且每个静电防护单元包括至少一个第一TFT晶体管和至少一个电容，其中每个第一TFT晶体管的底栅极与第一扫描线电连接，每个第一TFT晶体管的源极与数据线电连接，每个第一TFT晶体管的漏极与电容的第一电极电连接，每个第一TFT晶体管的顶栅极以及电容的第二电极均电连接至固定电位，在产生的静电经数据线从外围区域向像素阵列区传输的过程中，静电电流会先造成静电防护单元中的第一TFT晶体管被击穿，这样可以避免或较大程度减小像素阵列区中的第二TFT晶体管被击穿的概率，从而能够较好地对像素阵列区中的像素单元起到静电防护作用。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是现有技术的设有静电防护结构的平板传感器的结构示意图；

图2是本发明实施例的一种像素阵列基板的结构示意图；

图3是本发明实施例的一种第二TFT晶体管沿图2中A1-A2方向的剖面结构示意图；

图4是本发明实施例的一种第一TFT晶体管沿图2中B1-B2方向的剖面结构示意图；

图5是本发明实施例中所述公共电极环沿图2中C1-C2方向的剖面结构示意图；

图6是本发明实施例的一种像素阵列区中的光电二极管的结构示意图；

图7是本发明实施例的一种所述外围区域中的电容沿图2中D1-D2方向的剖面结构示意图；

图8是本发明实施例的另一种所述外围区域中的电容沿图2中D1-D2方向的剖面结构示意图；

图9是本发明实施例的一种静电防护单元的俯视结构示意图；

图10是本发明实施例的另一种静电防护单元的俯视结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

本发明实施例提供一种像素阵列基板。图2是本发明实施例的一种像素阵列基板的结构示意图。参见图2，像素阵列基板包括：像素阵列区21以及包围所述像素阵列区21的外围区域22；多条数据线23；与所述数据线23交叉绝缘且位于所述外围区域22的第一扫描线31，并且所述外围区域22中还包括至少一个静电防护单元32，其中，每个静电防护单元32位于所述数据线23与所述第一扫描线31的交叉处，且每个静电防护单元32电连接至一条数据线23，每个静电防护单元32包括：至少一个第一TFT晶体管321和至少一个电容322，其中每个所述第一TFT晶体管321的底栅极与所述第一扫描线31电连接，用于接收扫描信号，每个所述第一TFT晶体管321的源极与所述数据线23电连接，每个所述第一TFT晶体管321的漏极与所述电容322的第一电极电连接，每个所述第一TFT晶体管321的顶栅极（图中未示出）以及所述电容322的第二电极均电连接至固定电位。

需要说明的是，图2中示意性地显示出静电防护单元32包括了两个第一TFT晶体管321，但这仅仅是所述像素阵列基板的一种结构，关于静电防护单元32的数目、静电防护单元32中的第一TFT晶体管321的数目和电容322的数目，在此并不限定。

还需要说明的是，位于外围区域22的第一扫描线31与位于像素阵列区21中的扫描线211是彼此独立设置的（这里的“独立”表示外围区域22的第一扫描线31上的开启信号不会使得像素阵列区21内的扫描线211控制的第二TFT晶体管212也打开，反之亦然），用于分别控制静电防护单元32的第一TFT晶体管321和位于像素阵列区21中的第二TFT晶体管212。然而，也可以通过相应的电路设置并通过施加控制信号，实现当扫描线211控制像素阵列区21中的第二TFT晶体管212开启或者关闭时，第一扫描线31也能够同步地控制静电防护单元32中的第一TFT晶体管321开启或者关闭，以能够使静电防护单元32较好地对像素阵列区21中的像素单元213起到静电防护作用。

在本实施例中，第一TFT晶体管321的顶栅极和电容322的第二电极均电连接至固定电位，该固定电位可以是同一固定电位，也可以是不同的固定电位，在此不做限定。由于第一TFT晶体管321的顶栅极不与数据线23电连接，而是电连接至与数据线23的电位不同的固定电位，即顶栅极上的电位与第一TFT晶体管321的源极和漏极上的电位不同，这样所述顶栅极和第一TFT晶体管321的源极和漏极间会形成电容，产生的静电会更容易造成顶栅极和第一TFT晶体管321的源极和漏极的击穿，从而使静电防护单元32能够较好地对像素阵列区21中的像素单元213起到静电防护作用。

另外，第一TFT晶体管321的漏极电连接至电容322的第一电极，并且电容322的第二电极电连接至固定电位，使得第一TFT晶体管321的漏极也保持比较稳定的电位，而不是使第一TFT晶体管321的漏极浮空或者与像素阵列区21中的光电二极管的下极板电连接，这样一方面可以避免第一TFT晶体管321的漏极浮空，另一方面还可以避免光电二极管产生的漏电流通过第一TFT晶体管321传输到数据线23上，产生噪音，从而影响像素阵列基板显示图像的质量。

在实际中，如果在外围区域中没有设置静电防护单元，产生的静电会经数据线传输到显示区域内的像素阵列区，击穿像素阵列区中靠近外围区域的前几行的TFT晶体管，因此，在本实施例中，虽然外围区域22中可以包括仅一个静电防护单元32，但是在实际设置静电防护单元32时，如果要使对像素阵列区21的像素单元213的静电防护效果好些，则在外围区域22的空间允许的情况下会设置较多行的静电防护单元32，特别是，当静电防护单元32包括的第一TFT晶体管321的数量较少时，会设置更多行的静电防护单元32。这样的话，通过在外围区域22中设置静电防护单元32，使得产生的静电经数据线23从外围区域22向像素阵列区21传输的过程中，静电先通过静电防护单元32，并先使静电防护单元32中的第一晶体管321被击穿，从而能够较好地对像素阵列区21中的像素单元213起到静电防护作用。

进一步地，参见图2，像素阵列区21还包括第二TFT晶体管212。图3是本发明实施例的一种第二TFT晶体管沿图2中A1-A2方向的剖面结构示意图。进一步地，参见图2和图3，所述第二TFT晶体管212的底栅极212a位于其源极212b和漏极212c下方且与其源极212b和漏极212c电绝缘（图3中示意性地以一绝缘层实现所述电绝缘）；所述第二TFT晶体管212的顶栅极212d（图2中未示出）位于其源极212b和漏极212c上方且与其源极212b和漏极212c电绝缘（图3中示意性地以两个绝缘层实现所述电绝缘，但实际中可以根据需要进行绝缘层结构和层数的设置）。需要说明的是，所述第二TFT晶体管212的底栅极212a用于连接扫描线（接收扫描信号），而第二TFT晶体管212的顶栅极212d是位于其源极212b和漏极212c上方的导电电极，可以用来遮挡来自第二TFT晶体管212上方的光，防止光对第二TFT晶体管212中的有源层的载流子的导电性能的影响，以使第二TFT晶体管212能够稳定地工作。由于该导电电极（顶栅极212d）与第二TFT晶体管212的源极212b和漏极212c形成的结构与第二TFT晶体管212的底栅极212a与其源极212b和漏极212c形成的结构相似，所以可以把该导电电极看成是第二TFT晶体管212的顶栅极212d；并且为了分析的方便，会把顶栅极212d看成第二TFT晶体管212的膜层结构的一部分。在本实施例中，对于第一TFT晶体管321的顶栅极，与所述第二TFT晶体管212的顶栅极212d结构上相似，在此不再赘述。

更进一步地，参见图3，所述第二TFT晶体管212的顶栅极212d可以包括第一透明电极212e和第四挡光金属212f，第一透明电极212e位于用于与源极212b和漏极212c电绝缘的绝缘层上，且位于第四挡光金属212f下方且优选的与其直接接触。如上所述，第二TFT晶体管212的顶栅极212d要阻挡来自第二TFT晶体管212上方的光，则优选地，顶栅极212d可以为金属材料，即顶栅极212d可以包括第四挡光金属212f。为了使第四挡光金属212f不影响光穿过第二TFT晶体管212以外的区域，因此第四挡光金属212f不能够整层设置，而是仅仅在像素阵列区21中，与每一个第二TFT晶体管212对应设置。因此，为了使包含第四挡光金属212f的顶栅极212d在工作时能够获得相应的工作电压，可以在第四挡光金属212f的下方设置第一透明电极212e，且优选的可以与第一透明电极212e直接接触，以保证良好的导电性。在另一种情况下，第四挡光金属212f与第一透明电极212e也可以不直接接触。由于光穿过第一透明电极212e几乎不受影响，因此第一透明电极212e可以整层设置，以为像素阵列区21中的每一个第二TFT晶体管212的顶栅极212f在工作时提供相应的工作电压。

实践中，第一透明电极212e可以延伸到像素阵列区21，可以是为各个像素单元213提供公共电压的偏置电压线，而其上方的第四挡光金属212f则可以是一种遮光电极。关于像素单元213的偏置电压线的详细内容，将在后文介绍。

需要说明的是，本实施例中，所述第二TFT晶体管212的顶栅极212d优选地包括第一透明电极212e和第四挡光金属212f。在另一个实施例中，可以仅包括一种用于导电的电极或者仅包括一种用于遮光的电极即可。

可选地，所述第一TFT晶体管321的顶栅极与其源极和漏极交叠的面积小于所述像素阵列区21的第二TFT晶体管212的顶栅极与其源极和漏极交叠的面积。需要说明的是，所述第一个“其”代表第一TFT晶体管321，所述第二个“其”代表第二TFT晶体管212。

具体地，电容的存储电荷的能力或者电容值的大小与电容的两个电极的正对面积成正比，即电容的两个电极的正对面积越大，电容的存储电荷的能力越强，反之，电容的存储电荷的能力越弱。静电防护单元32的第一TFT晶体管321的顶栅极与源极和漏极交叠的面积小于位于像素阵列区21的第二TFT晶体管212的顶栅极与源极和漏极交叠的面积，使得第一TFT晶体管321的顶栅极与源极和漏极间形成的电容的电荷存储能力小于位于像素阵列区21的第二TFT晶体管212的顶栅极与源极和漏极间形成的电容的电荷存储能力，当产生的静电沿着数据线23经过外围区域22时，静电会优先使位于外围区域22中的第一TFT晶体管321的顶栅极与源极和漏极间形成的电容达到并超过其电荷存储能力，从而造成第一TFT晶体管321先于像素阵列区21的第二TFT晶体管212被击穿，这样能够较好地对像素阵列区21的第二TFT晶体管212起到静电防护作用，也就是说，能够较好地对像素阵列区21中的像素单元213起到静电防护作用。

可选地，所述第一TFT晶体管321的开态电阻可以小于所述像素阵列区21的第二TFT晶体管212的开态电阻。当产生的静电沿着数据线23经过外围区域22时，静电电流会优先流入开态电阻小的第一TFT晶体管321并会使第一TFT晶体管321先于像素阵列区21的第二TFT晶体管212被击穿，这样能够较好地对像素阵列区21的第二TFT晶体管212起到静电防护作用，也就是说，能够较好地对像素阵列区21中的像素单元213起到静电防护作用。

进一步地，所述第一TFT晶体管321的沟道长度小于所述像素阵列区21的第二TFT晶体管212的沟道长度。TFT晶体管的开态电阻与沟道长度有关，如果TFT晶体管的沟道长度越长，则开态电阻越大，反之，则开态电阻越小。第一TFT晶体管321的沟道长度小于像素阵列区21的第二TFT晶体管212的沟道长度，表明第一TFT晶体管321的开态电阻小于像素阵列区21的第二TFT晶体管212的开态电阻，从而使第一TFT晶体管321能够较好地对像素阵列区21的第二TFT晶体管212起到静电防护作用，也就是说，能够较好地对像素阵列区21中的像素单元213起到静电防护作用。

图4是本发明实施例的一种第一TFT晶体管沿图2中B1-B2方向的剖面结构示意图。进一步地，参见图2和图4，所述第一TFT晶体管321的底栅极321a位于其源极321b和漏极321c的下方且与其源极321b和漏极321c电绝缘（图4中示意性地以一绝缘层实现所述电绝缘）；所述第一TFT晶体管321的顶栅极321d(图2中未示出)位于其源极321b和漏极321c的上方且与其源极321b和漏极321c电绝缘（图4中示意性地以两个绝缘层实现所述电绝缘，不应以图4中具体结构为限）。参见图3和图4，第一TFT晶体管321的底栅极321a可以与第二TFT晶体管212的底栅极212a位于同一层，第一TFT晶体管321的源极321b和漏极321c可以与第二TFT晶体管212的源极212b和漏极212c位于同一层，第一TFT晶体管321的顶栅极321d可以与第二TFT晶体管212的顶栅极212d位于同一层。由于第一TFT晶体管321的膜层结构与像素阵列区21的第二TFT晶体管212的膜层结构相似，因此，在制作过程中，第一TFT晶体管321的各膜层可以与像素阵列区21的第二TFT晶体管212相应的各膜层一同形成，从而可以简化工艺流程，降低成本。

可选地，所述第一TFT晶体管321的顶栅极321d的材料可以为第一挡光金属。比较图3和图4，与第二TFT晶体管212的顶栅极212d不同的是，第一TFT晶体管321的顶栅极321d不能够包含透明导电材料，这是由于如果产生的静电造成第一TFT晶体管321击穿，在用激光进行修复时，透明导电材料不易被切断，而且容易发生残留。此外，由于第一TFT晶体管321的膜层结构与像素阵列区21的第二TFT晶体管212的膜层结构相似，而像素阵列区21的第二TFT晶体管212的顶栅极212d优选地可以包括第四挡光金属212f，因此，相应地为了进一步简化工艺流程，第一TFT晶体管321的顶栅极321d可以采用第一挡光金属，并且可以与第二TFT晶体管212的顶栅极212d的第四挡光金属212f采用相同的金属材料，这样在制作过程中可以一同形成，从而可以简化工艺流程，降低成本。

参见图2，进一步地，所述外围区域22中还包括公共电极环24，公共电极环24包围像素阵列区21。优选地，所述第一TFT晶体管321的顶栅极与所述公共电极环24电连接（图2中未示出）。在外围区域22中的公共电极环24与外部电路电连接，通过外部电路给公共电极环24提供公共电压，这样公共电极环24就具有了固定电位，因此，将第一TFT晶体管321的顶栅极与公共电极环24电连接，可以实现所述顶栅极与固定电位电连接。

进一步地，参见图2，优选地，所述电容322的第一电极可以与所述第一TFT晶体管321的漏极同时形成，且位于同一层中。在本实施例中，为了使第一TFT晶体管321在工作时比较稳定，将第一TFT晶体管321的漏极电连接至电容322的第一电极，因此，电容322的第一电极可以与第一TFT晶体管321的漏极同时形成，且位于同一层中，这样不仅可以简化工艺流程，还可以降低成本。

图5是本发明实施例中所述公共电极环沿图2中C1-C2方向的剖面结构示意图。可选地，参见图2和图5，在所述公共电极环24与所述数据线23交叠区域以外的区域，所述公共电极环24包括第二挡光金属241，其中，所述第二挡光金属241位于所述第一电极（在图5中未示出）所在层的上方且与其电绝缘。需要说明的是，公共电极环24是可以有膜层结构的。参见图5，位于公共电极环24中的第二挡光金属241，其电位可以设定为公共电压，以使得为与其电连接的各种导电部件提供工作时所需的公共电压。

如上所述，第一电极可以与第一TFT晶体管321的漏极位于同一层，由于第二挡光金属241位于第一电极所在层的上方，因此，第二挡光金属241也位于第一TFT晶体管321的漏极所在层的上方。此外，参见图4和图5，对于第二挡光金属241，在制作过程中可以与第一TFT晶体管321的顶栅极321d一同形成，优选地，可以采用相同的材料，从而可以简化工艺流程，降低成本。

可选地，参见图5，在所述公共电极环24与所述数据线23交叠区域以外的区域，所述公共电极环24还可以包括第三电极242，其中，所述第三电极242位于所述第二挡光金属241下方并与其直接接触。需要说明的是，第三电极242的电位也可以设置为公共电压，以使得为与第三电极242电连接的各种导电部件提供工作时所需的公共电压，例如在实际使用中，第三电极242可以与所述像素阵列区中的偏置电压线电连接，并为其提供公共电压。

图6是本发明实施例的一种像素阵列区中的光电二极管的结构示意图。参见图6，在像素阵列基板的实际应用中，像素阵列区的像素单元中可以包含光电二极管214，其中，所述光电二极管214包括下电极214a、上电极214b以及位于下电极214a与上电极214b之间的光电导层214c，关于光电二极管214的相关工作原理，是本领域技术人员熟知的，在此不再赘述。当光电二极管214工作时，通常会使其上电极214b电连接至公共电压的电位，并通过位于上电极214b上方且与其直接接触的偏置电压线215为其提供该公共电压，因此，偏置电压线215可以与公共电极环24的第三电极242电连接，以获得公共电压。并且在制作过程中，为了简化工艺流程，第三电极242和所述偏置电压线215可以一同形成。由于为了不影响光电二极管214的正常工作，偏置电压线215需采用透明导电材料，优选地，第三电极242也采用透明导电材料，例如氧化铟锡（Indium Tin Oxide，简称ITO）、氧化铟锌（Indium ZincOxide，简称IZO）或者两者的组合等。

还需要说明的是，如果公共电极环24与数据线23交叠区域包括第二挡光金属241和位于其下方且与其直接接触的第三电极242，则产生的静电经过公共电极环24与数据线23的交叠区域时，会导致第二挡光金属241和第三电极242与数据线23短路，或者导致第二挡光金属241和第三电极242被烧断。由于第二挡光金属241和第三电极242的电位为公共电压，可以为与它们电连接的各种导电部件提供工作时所需的公共电压，因此，如果因静电使第二挡光金属241和第三电极242与数据线23短路或者被烧断，则会导致与它们电连接的各种导电部件因没有公共电压而无法正常工作，因此，在本实施例中，为了避免静电对公共电极环的破坏，第二挡光金属241和第三电极242仅位于公共电极环24与数据线23交叠区域以外的区域。

参见图5，在公共电极环24与数据线23交叠区域以外的区域中，公共电极环24除了第二挡光金属241和第三电极242外，还可以进一步包括一金属电极243，其中，所述金属电极243与像素阵列区21中的第二TFT晶体管212的底栅极212a同层或者与第一TFT晶体管321的底栅极321a同层。由于金属电极243不易被经过数据线23的静电损坏，因此，金属电极243也可以位于公共电极环24与数据线23的交叠区域。图2中在公共电极环24与数据线23的交叠区域，显示了金属电极243的膜层。上述图2和图5仅仅示意公共电极环24的一种结构，在此对公共电极环24的结构不作限定。

图7是本发明实施例的一种所述外围区域中的电容沿图2中D1-D2方向的剖面结构示意图。参见图2和图7，进一步地，所述第二电极可以由位于顶栅极321d（图2中未示出）所在层中的第三挡光金属322b形成；所述第一电极322a和所述第二电极322b电绝缘；优选的，所述第二电极322b也可以进一步与所述公共电极环24电连接。需要说明的是，图2中D1-D2方向的切割线的虚线部分与图7中波浪线代表的截断符对应，由于切割线的虚线部分对应的结构与本发明相应的电容的结构无关，所以通过图7中的截断符将切割线的虚线部分对应的结构省略掉。

由于顶栅极321d可以与公共电极环24电连接，因此可以将第二电极322b电连接至顶栅极321d，从而实现将第二电极322b电连接至一固定电位（公共电极环24具有固定电位）；或者第二电极322b也可以通过其他方式电连接至一固定电位，例如，第二电极322b可以进一步与位于公共电极环24中的第二挡光金属241电连接，从而实现第二电极322b电连接至固定电位。由于第一电极322a和第二电极322b是电容322的两个电极，所以两个电极之间存在绝缘层322c，以使两个电极之间互相电绝缘，其中，电绝缘材料可以为氮化硅。因此，在图7所示的电容结构中，优选地,第二电极322b还可以与第一TFT晶体管321的顶栅极321d一同形成，且更进一步的与顶栅极321d的材料相同（此时第一挡光金属与第三挡光金属材料相同），从而可以简化工艺流程，降低成本。

图8是本发明实施例的另一种所述外围区域中的电容沿图2中D1-D2方向的剖面结构示意图。可选地，参见图2和图8，第二电极也可以由位于第一TFT晶体管321的底栅极321a所在层中的金属形成，即另一金属电极322b’。结合图5，如上所述，公共电极环24可以包括与第一TFT晶体管321的底栅极321a位于同一层的金属电极243，如果在图8中的第二电极322b’可以进一步与金属电极243电连接，则可以实现第二电极322b’电连接至固定电位。当然，也可以采用其它方式实现第二电极322b’电连接至固定电位，在此不作限定。此外，电容322的第一电极322a和第二电极322b’之间存在绝缘层322c’，以使两个电极电绝缘，其中，电绝缘材料可以为氮化硅。优选的，在图8所示的电容的结构中，第二电极322b’可以与第一TFT晶体管321的底栅极321a一同形成，也即与底栅极321a的材料相同，从而可以简化工艺流程，降低成本。

图9是本发明实施例的一种静电防护单元的俯视结构示意图。可选地，参见图9，每个静电防护单元32包括两个第一TFT晶体管321以及与每个第一TFT晶体管321对应设置的电容322，其中，所述两个第一TFT晶体管321分别位于所述数据线23的两侧，并且两个电容322分别位于所述数据线23的两侧；所述两个第一TFT晶体管321中每一个的底栅极与所述第一扫描线31电连接，所述两个第一TFT晶体管321中每一个的源极与所述数据线23电连接，位于所述数据线23一侧的第一TFT晶体管321的漏极与位于所述数据线23该侧的电容322的第一电极电连接，位于所述数据线23另一侧的第一TFT晶体管321的漏极与位于所述数据线23该另一侧的电容322的第一电极电连接，所述两个第一TFT晶体管321中每一个的顶栅极（图9中未示出）以及每个电容322的所述第二电极均可以与所述公共电极环24电连接，以电连接至一固定电位。

图10是本发明实施例的另一种静电防护单元的俯视结构示意图。可选地，参见图10，每个静电防护单元32可以包括四个第一TFT晶体管321和两个电容322，其中，所述四个第一TFT晶体管321呈2行×2列排列，两列所述第一TFT晶体管321分别位于所述数据线23的两侧，也即其中一列第一TFT晶体管321位于数据线23的左侧，另一列第一TFT晶体管321位于数据线23的右侧，并且所述两个电容322分别位于所述数据线23的两侧，也即其中一个电容322位于数据线23的左侧，另一个电容322位于数据线23的右侧；所述四个第一TFT晶体管321中每一个的源极与所述数据线23电连接，第一行的两个第一TFT晶体管321中每一个的底栅极与一条第一扫描线31电连接，第二行的两个第一TFT晶体管321中每一个的底栅极与另一条第一扫描线31电连接。位于所述数据线23一侧（例如左侧）的一列的两个第一TFT晶体管321中每一个的漏极与位于所述数据线23该侧（例如左侧）的电容322的第一电极电连接，位于所述数据线23另一侧（例如右侧）的另一列的两个第一TFT晶体管321中每一个的漏极与位于所述数据线23该另一侧（例如右侧）的电容322的第一电极电连接，所述四个第一TFT晶体管321中每一个的顶栅极（图10中未示出）以及每个电容322的所述第二电极均与所述公共电极环24电连接。

需要说明的是，当静电电流输入到静电防护单元32中时，图10中包含四个第一TFT晶体管321的静电防护单元32承受静电电流能力是图9中包含两个第一TFT晶体管321的静电防护单元32承受静电电流能力的两倍，因此，图10中包含四个第一TFT晶体管321的静电防护单元32对像素阵列区中的第二TFT晶体管的静电防护效果要比图9中包含两个第一TFT晶体管321的静电防护单元32对像素阵列区中的第二TFT晶体管的静电防护效果好得多，从而图10中包含四个第一TFT晶体管321的静电防护单元32能够更好地对像素阵列区中的像素单元起到静电防护作用。此外，图10中显示的是一列第一TFT晶体管共用一个电容322的情况，但这只是一种可实现的结构，也可以是每个所述第一TFT晶体管各自配有一个所述电容，其相应的连接关系可以参照图9所示以及相应的实施例文字描述，在此不再赘述。总之，本实施例中对所述第一TFT晶体管和电容的数量、对应关系不做限定，不应以上文例举的实例为限。

本发明实施例还提供一种平板传感器，该平板传感器中可以包含像素阵列基板。其中，所述像素阵列基板包含上述任意一种实施例所述的像素阵列基板。

本发明实施例提供的像素阵列基板以及包括其的平板传感器，通过在像素阵列区的外围区域设置至少一个静电防护单元，每个静电防护单元位于数据线和第一扫描线的交叉处且电连接至一条数据线，并且每个静电防护单元包括至少一个第一TFT晶体管和至少一个电容，其中每个第一TFT晶体管的底栅极与第一扫描线电连接，每个第一TFT晶体管的源极与数据线电连接，每个第一TFT晶体管的漏极与电容的第一电极电连接，每个第一TFT晶体管的顶栅极以及电容的所述第二电极均电连接至固定电位，在产生的静电经数据线从外围区域向像素阵列区传输的过程中，静电电流会先造成静电防护单元中的第一TFT晶体管被击穿，这样可以避免或较大程度减小像素阵列区中的第二TFT晶体管被击穿的概率，从而能够较好地对像素阵列区中的像素单元起到静电防护作用。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (14)

1.一种像素阵列基板，包括：

像素阵列区以及包围所述像素阵列区的外围区域；

多条数据线，所述多条数据线位于所述外围区域和所述像素阵列区；

与所述数据线交叉绝缘且位于所述外围区域的第一扫描线，其特征在于，

所述外围区域中还包括至少一个静电防护单元，其中，每个静电防护单元位于所述数据线与所述第一扫描线的交叉处，且每个静电防护单元电连接至一条数据线，每个静电防护单元包括：至少一个第一TFT晶体管和至少一个电容，其中每个所述第一TFT晶体管的底栅极与所述第一扫描线电连接，每个所述第一TFT晶体管的源极与所述数据线电连接，每个所述第一TFT晶体管的漏极与所述电容的第一电极电连接，每个所述第一TFT晶体管的顶栅极以及所述电容的第二电极均电连接至固定电位。

2.根据权利要求1所述的像素阵列基板，其特征在于，所述像素阵列区包括第二TFT晶体管；所述第一TFT晶体管的顶栅极与其源极和漏极交叠的面积小于所述像素阵列区的第二TFT晶体管的顶栅极与其源极和漏极交叠的面积。

3.根据权利要求1所述的像素阵列基板，其特征在于，所述像素阵列区包括第二TFT晶体管；所述第一TFT晶体管的开态电阻小于所述像素阵列区的第二TFT晶体管的开态电阻。

4.根据权利要求3所述的像素阵列基板，其特征在于，所述第一TFT晶体管的沟道长度小于所述像素阵列区的第二TFT晶体管的沟道长度。

5.根据权利要求1-4中任一项所述的像素阵列基板，其特征在于，所述第一TFT晶体管的底栅极位于其源极和漏极的下方且与其源极和漏极电绝缘；

所述第一TFT晶体管的顶栅极位于其源极和漏极的上方且与其源极和漏极电绝缘。

6.根据权利要求5所述的像素阵列基板，其特征在于，所述第一TFT晶体管的顶栅极为第一挡光金属。

7.根据权利要求5所述的像素阵列基板，其特征在于，所述外围区域中还包括公共电极环，所述第一TFT晶体管的顶栅极与所述公共电极环电连接。

8.根据权利要求7所述的像素阵列基板，其特征在于，所述第一电极与所述第一TFT晶体管的漏极同时形成，且位于同一层中。

9.根据权利要求8所述的像素阵列基板，其特征在于，在所述公共电极环与所述数据线交叠区域以外的区域，所述公共电极环包括第二挡光金属；其中，所述第二挡光金属位于所述第一电极所在层的上方且与其电绝缘。

10.根据权利要求9所述的像素阵列基板，其特征在于，在所述公共电极环与所述数据线交叠区域以外的区域，所述公共电极环还包括第三电极，其中，所述第三电极位于所述第二挡光金属下方并与其直接接触。

11.根据权利要求7所述的像素阵列基板，其特征在于，所述第二电极由位于顶栅极所在层中的第三挡光金属或者位于所述第一TFT晶体管的底栅极所在层中的金属形成；

所述第一电极和所述第二电极电绝缘；

所述第二电极与所述公共电极环电连接。

12.根据权利要求7所述的像素阵列基板，其特征在于，所述每个静电防护单元包括两个第一TFT晶体管和与每个第一TFT晶体管对应设置的电容，其中，所述两个第一TFT晶体管分别位于所述数据线的两侧，并且两个电容分别位于所述数据线的两侧；

所述两个第一TFT晶体管中每一个的底栅极与所述第一扫描线电连接，所述两个第一TFT晶体管中每一个的源极与所述数据线电连接，位于所述数据线一侧的第一TFT晶体管的漏极与位于所述数据线该侧的电容的第一电极电连接，位于所述数据线另一侧的第一TFT晶体管的漏极与位于所述数据线该另一侧的电容的第一电极电连接，所述两个第一TFT晶体管中每一个的顶栅极以及每个电容的第二电极均与所述公共电极环电连接。

13.根据权利要求7所述的像素阵列基板，其特征在于，所述每个静电防护单元包括四个第一TFT晶体管和两个电容，其中，所述四个第一TFT晶体管呈2行×2列排列，两列所述第一TFT晶体管分别位于所述数据线的两侧，并且所述两个电容分别位于所述数据线的两侧；

所述四个第一TFT晶体管中每一个的源极与所述数据线电连接，第一行两个第一TFT晶体管中每一个的底栅极与一条第一扫描线电连接，第二行两个第一TFT晶体管中每一个的底栅极与另一条第一扫描线电连接，位于所述数据线一侧的一列两个第一TFT晶体管中每一个的漏极与位于所述数据线该侧的电容的第一电极电连接，位于所述数据线另一侧的另一列两个第一TFT晶体管中每一个的漏极与位于所述数据线该另一侧的电容的第一电极电连接，所述四个第一TFT晶体管中每一个的顶栅极以及每个电容的第二电极均与所述公共电极环电连接。

14.一种平板传感器，包括如权利要求1-13中任一项所述的像素阵列基板。