KR101051009B1 - 표시기판 및 이의 제조 방법 - Google Patents

표시기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101051009B1
KR101051009B1 KR1020040071295A KR20040071295A KR101051009B1 KR 101051009 B1 KR101051009 B1 KR 101051009B1 KR 1020040071295 A KR1020040071295 A KR 1020040071295A KR 20040071295 A KR20040071295 A KR 20040071295A KR 101051009 B1 KR101051009 B1 KR 101051009B1
Authority
KR
South Korea
Prior art keywords
test
lines
line
signal
signal lines
Prior art date
Application number
KR1020040071295A
Other languages
English (en)
Other versions
KR20060022463A (ko
Inventor
이건종
임찬향
원민영
이원희
송인철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040071295A priority Critical patent/KR101051009B1/ko
Priority to TW094129866A priority patent/TWI395994B/zh
Priority to US11/218,818 priority patent/US7995156B2/en
Priority to CNB2005100987688A priority patent/CN100492104C/zh
Publication of KR20060022463A publication Critical patent/KR20060022463A/ko
Application granted granted Critical
Publication of KR101051009B1 publication Critical patent/KR101051009B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Abstract

화소의 테스트 특성을 향상시킨 테스트선들을 포함하는 표시기판 및 이의 제조 방법이 개시되어 있다. 표시기판은 기판, 신호선들 및 테스트선들을 포함한다. 기판은 화소가 배치된 화소 영역, 화소 영역의 주변에 배치된 버퍼 영역 및 버퍼 영역의 주변에 형성된 그라인딩 영역을 포함한다. 신호선들은 그라인딩 영역으로부터 버퍼 영역을 통과해 화소에 구동신호를 제공한다. 테스트선들은 신호선들과 격자 형상으로 교차되도록 그라인딩 영역 및 버퍼 영역에 각각 배치되고, 각 테스트선에는 신호선들의 개수를 테스트선들의 개수로 나누어 산출된 개수의 신호선들이 연결된다. 이로써, 영상을 표시하는 화소의 특성을 보다 정밀하게 테스트할 수 있다.

Description

표시기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THEREOF}
도 1은 본 발명의 제 1 실시예에 의한 표시기판의 일부를 도시한 평면도이다.
도 2는 도 1의 화소영역에 형성된 화소를 개념적으로 도시한 평면도이다.
도 3은 도 1의 Ⅰ1-Ⅰ2 선을 따라 절단한 단면도이다.
도 4는 도 1에 도시된 신호선에 정전기 제거선이 형성된 것을 도시한 평면도이다.
도 5는 본 발명의 제 2 실시예에 의한 표시기판의 일부를 도시한 평면도이다.
도 6은 도 5에 도시된 신호선에 정전기 제거선이 형성된 것을 도시한 평면도이다.
도 7은 본 발명의 제 3 실시예에 의하여 표시기판에 신호선을 형성한 것을 도시한 평면도이다.
도 8은 도 7의 Ⅰ1-Ⅰ2 선을 따라 절단한 단면도이다.
도 9는 도 7의 Ⅱ1-Ⅱ2 선을 따라 절단한 단면도이다.
도 10은 본 발명의 제 3 실시예에 의하여 기판에 또 다른 신호선을 형성한 것을 도시한 평면도이다.
도 11은 도 10의 'A' 부분 확대도이다.
도 12는 본 발명의 제 3 실시예에 의해 그라인딩 영역 및 버퍼 영역에 테스트선을 형성하는 것을 도시한 평면도이다.
도 13은 도 12에 도시된 테스트선을 제거하는 것을 도시한 평면도이다.
본 발명은 표시기판 및 이의 제조 방법에 관한 것이다. 보다 구체적으로 본 발명은 영상을 표시하기 위한 화소의 불량을 식별할 수 있는 표시기판 및 이의 제조 방법에 관한 것이다.
일반적으로, 표시장치(display device)는 정보처리장치에서 처리된 전기적 포맷 형태의 데이터를 영상으로 컨버팅 하는 인터페이스 장치(interface device)이다.
표시장치는 음극선관 방식 표시장치(Cathode Ray Tube type display device, CRT), 액정표시장치(Liquid Crystal Display device, LCD), 유기전계발광 표시장치(organic ElectroLuminescence display device, EL) 및 플라즈마 표시패널(Plasma Display Panel device, PDP) 등이 대표적이다.
이들 표시장치는 영상을 표시하기 위해 수 ∼ 수십 ㎛에 불과한 크기의 화소 (pixel)들 및 화소들에 전기적으로 연결되어 화소들로 구동신호를 제공하는 신호선을 포함하며, 화소들 및 신호선은 투명한 기판, 예를 들면, 취성(brittleness)이 약한 유리 기판 등에 형성된다. 유리 기판은 에지 크랙(edge crack)이 발생하는 것을 방지하기 위해 유리 기판의 에지에는 에지 그라인딩(edge grinding)이 수행되기 위한 에지 그라인딩 영역(edge grinding region)이 형성된다.
표시장치에 형성된 각 화소는 크기가 매우 작기 때문에, 화소 및 신호선이 형성된 후 표시장치의 화소 또는 신호선의 불량은 테스트되고, 이를 구현하기 위해 에지 그라인딩 영역에는 각 신호선과 연결된 테스트선이 배치된다.
테스트선은 에지 그라인딩 영역에 배치되고, 테스트선은 화소 및 신호선을 테스트 한 후 에지 그라인딩 과정에서 제거된다.
그러나, 에지 그라인딩 영역의 폭이 매우 좁기 때문에 테스트선의 개수 및 테스트선의 폭은 큰 제약을 받고, 테스트선의 폭이 좁게 형성될 경우 테스트선의 전기적 저항이 증가하여 화소 및 신호선의 테스트가 정상적으로 이루어지지 않게 되는 문제점을 갖는다.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로써, 본 발명의 제 1 목적은 기판에 형성된 화소 또는 신호선의 테스트 불량을 방지한 표시기판을 제공한다.
또한, 본 발명의 제 2 목적은 기판에 형성된 화소 또는 신호선의 테스트 불량을 감소시킨 표시기판의 제조 방법을 제공한다.
본 발명의 제 1 목적을 구현하기 위해, 본 발명은 기판, 신호선들 및 테스트선을 포함한다. 기판은 화소가 배치된 화소 영역, 화소 영역의 주변에 배치된 버퍼 영역 및 버퍼 영역의 주변에 형성된 그라인딩 영역을 포함한다. 신호선들은 그라인딩 영역으로부터 버퍼 영역을 통과해 화소에 구동신호를 제공한다. 테스트선들은 신호선들과 격자 형상으로 교차되도록 그라인딩 영역 및 버퍼 영역에 각각 배치되며, 각 테스트선에는 신호선들의 개수를 상기 테스트선들의 개수로 나누어 산출된 개수의 신호선들이 연결되는 표시기판을 제공한다.
또한, 본 발명의 제 2 목적을 구현하기 위해, 본 발명은 먼저, 화소 영역, 화소 영역을 감싸는 버퍼 영역 및 버퍼 영역을 감싸는 그라인딩 영역을 포함하는 기판에 그라인딩 영역으로부터 버퍼 영역을 통과해 화소 영역으로 영상을 표시하기 위한 구동신호를 제공하는 신호선들을 형성한다. 이어서, 그라인딩 영역 및 버퍼 영역에 신호선들과 격자 형상을 갖도록 교차되고, 각 신호선에 테스트신호를 제공하는 테스트선들을 형성한다. 이어서, 테스트선에 테스트신호를 제공하고, 테스트선을 기판으로부터 제거하는 표시기판의 제조 방법을 제공한다.
본 발명에 의하면, 화소를 테스트하기 위한 테스트선들을 기판의 그라인딩 영역 및 상기 그라인딩 영역의 외부에 형성하고, 화소를 테스트한 후, 테스트선들을 모두 제거하여 기판에 형성된 화소를 보다 정밀하게 테스트한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
표시기판
제 1 실시예
도 1은 본 발명의 제 1 실시예에 의한 표시기판의 일부를 도시한 평면도이다. 도 2는 도 1의 화소영역에 형성된 화소를 개념적으로 도시한 평면도이다. 도 3은 도 1의 Ⅰ1-Ⅰ2 선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 표기기판(100)은 기판(110), 신호선(120)들 및 테스트선(130)들을 포함한다.
기판(110)은 화소영역(pixel region, PR), 버퍼 영역(buffer region, BR) 및 그라인딩 영역(grinding region, GR)을 포함한다.
기판(110)의 화소영역(PR)은 기판(110)의 중앙부에 배치되며, 바람직하게, 화소영역(PR)은 평면상에서 보았을 때, 사각형 형상을 갖는다.
화소영역(PR)에는 도 2에 도시된 화소(pixel, P)가 매트릭스 형태로 배치된다. 본 실시예에서, 표시기판(100)의 해상도가 1024 ×768일 경우, 화소(P)는 화소영역(PR)에 1024 ×768 ×3개가 배치된다.
화소(P)는 박막 트랜지스터(TR) 및 화소전극(pixel electrode, PE)을 포함한다.
박막 트랜지스터(TR)는 게이트 전극부(gate electrode part, G), 소오스 전극부(source electrode part, S), 채널층(channel electrode part, C) 및 드레인 전극부(drain electrode part, D)를 포함한다.
각 박막 트랜지스터(TR)에 연결된 화소전극(PE)은 드레인 전극부(D)에 전기적으로 연결되며, 투명하면서 도전성인 산화 주석 인듐(Indium Tin Oxide, ITO), 산화 아연 인듐(Indium Zinc Oxide, IZO) 및 아몰퍼스 산화 주석 인듐(amorphous Indium Tin Oxide, a-ITO) 등을 포함한다.
화소(P)들이 형성된 화소영역(PE)의 주변에는 버퍼 영역(BR)이 형성되고, 버퍼 영역(BR)의 주변에는 그라인딩 영역(GR)이 형성된다.
한편, 화소(P)들이 형성된 화소영역(PE)에는 유기막이 형성된다. 유기막은 화소(P)를 보호하는 보호막 역할을 한다. 본 실시예에서, 유기막은 화소영역(PE)에 선택적으로 형성된다. 한편, 버퍼 영역(BR) 및 그라인딩 영역(GR)에는 유기막이 일부 형성될 수 있으나, 이때, 유기막은 버퍼 영역(BR) 및 그라인딩 영역(GR)에 형성되는 후술될 테스트선(130)과 대응하는 부분에는 형성되지 않는 것이 바람직하다. 이는 후술될 테스트선(130)이 레이저빔에 의하여 제거되는 도중 유기막이 손상되거나, 유기막 손상에 의하여 기판이 손상되는 것을 방지하기 위함이다.
그라인딩 영역(GR)은 기판(110)의 에지(111)로부터 W1의 폭을 갖는다. 본 실시예에서, 그라인딩 영역(GR)의 폭은, 예를 들어, 약 225 ㎛이다.
신호선(120)들은 각 화소(P)의 화소전극(PE)으로 영상을 표시하기 위한 구동전압을 인가한다. 신호선(120)들로 인가되는 구동전압은 타이밍 신호 또는 데이터 신호일 수 있다.
타이밍 신호는 박막 트랜지스터(TR)의 게이트 전극부(G)로 인가되어 채널층 (C)을 부도체에서 도체로, 채널층(C)을 도체에서 부도체로 변경시킨다.
데이터 신호는 박막 트랜지스터(TR)의 소오스 전극부(S)로 인가된 후, 타이밍 신호에 의하여 화소전극(PE)으로 인가된다.
본 실시예에서, 도 1에 도시된 신호선(120)들은 화소(P)로 타이밍 신호를 제공하는 게이트 신호선이다.
본 발명에 의한 신호선(120)들은 도 1에 정의된 제 1 방향으로 연장되고, 제 1 방향과 실질적으로 직교하는 제 2 방향으로 병렬 배치된다. 본 실시예에 의한 신호선(120)들은 그라인딩 영역(GR)으로부터 버퍼 영역(BR)을 통과한 후 화소영역(PR)까지 연장된다.
참조부호 122는 신호선(120)들 중 버퍼 영역(BR)에 형성된 패드부로, 패드부에는 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 매개로 테이프 캐리어 패키지(Tape Carrier Package, TCP) 등이 배치된다.
테스트선(130)들은 신호선(120)들이 형성된 기판(110) 상에 배치된다. 바람직하게, 테스트선(130)들은 신호선(120)들과 교차되도록 기판(110) 상에 제 1 방향으로 연장되고, 제 2 방향으로 적어도 2 개가 병렬 배치된다. 바람직하게, 테스트선(130)들은 신호선(120)들과 직교하도록 배치되고, 이로 인해, 테스트선(130)들 및 신호선(120)들은 격자 형태로 교차된다.
본 실시예에서, 테스트선(130)들은 신호선(120)들의 개수에 대응하는 개수를 갖는다. 바람직하게, 테스트선(130)들은 약 2 ∼ 6개로 이루어질 수 있고, 신호선(120)들의 개수에 따라서 6 개 이상도 무방하다.
예를 들면, 신호선(120)들의 개수가 768개일 경우, 테스트선(130)들의 개수는 약 4 개 정도이다.
또한, 테스트선(130)들은 그라인딩 영역(GR)에 배치된 제 1 테스트선(131) 및 버퍼 영역(BR)에 배치된 제 2 테스트선(132)들로 이루어진다. 본 실시예에서, 제 1 테스트선(131)은 1 개이고, 제 2 테스트선(132)은 3 ∼ 5개로 이루어지며, 제 1 및 제 2 테스트선(131, 132)들의 간격은 모두 동일하다. 예를 들어, 테스트선(130)들 사이의 간격은 바람직하게 약 12∼60㎛ 정도인 것이 바람직하다.
또한, 테스트선(130)들의 폭은 기판(110)과의 접촉 저항을 감소시키기 위해 약 25∼60㎛ 사이의 범위를 갖는 것이 바람직하다. 바람직하게, 본 실시예에서 각 테스트선(130)의 폭은 약 60㎛이다.
이와 같은 테스트선(130)들은 신호선(120)들로 테스트 신호를 인가하여 화소영역(PR)에 위치한 화소(P)들의 성능을 테스트한다.
본 실시예에서 각 테스트선(130)에는 신호선(120)들의 개수를 테스트선(130)들의 개수로 나눈 개수의 신호선(120)들이 전기적으로 연결된다. 예를 들어, 신호선(120)들의 개수가 약 768개이고, 테스트선(130)들의 개수가 4 개일 경우, 각 테스트선(130)에는 약 192 개의 신호선(120)들이 전기적으로 연결된다.
이와 같이 각 테스트선(130)에 신호선(120)들을 분할하여 연결할 경우, 각 테스트선(130)들로부터 각 신호선(120)들에 인가되는 테스트 신호의 왜곡 및 변형을 방지하여 화소(P)의 성능을 정밀하게 측정할 수 있다.
이하, 테스트선(130)들 및 신호선(120)들의 연결을 설명하기로 한다. 본 실 시예에서는 4 개의 신호선(120)들과 4 개의 테스트선(130)들의 콘택 관계를 예를 들어 설명하기로 한다.
본 실시예에서, 각 테스트선(130)은 도 1에 각각 m1, m2, m3 및 m4로 표시되고, 각 신호선(120)은 n1, n2, m3 및 n4로 표시된다. 도 1에는 테스트선(130)들이 4 개이고, 신호선(120)들이 4 개이기 때문에 각 테스트선(130)에는 1 개의 신호선(120)들이 연결된다.
n1 신호선은, 예를 들어, m4 테스트선에 전기적으로 콘택 되고, n1 신호선은 나머지 m1 내지 m3 테스트선들과는 전기적으로 절연된다. n2 신호선은, 예를 들어 m3 테스트선에 전기적으로 콘택 되고, 나머지 m1, m2 및 m4 테스트선들과는 전기적으로 절연된다. n3 신호선은, 예를 들어, m2 테스트선에 전기적으로 콘택 되고, n3 신호선은 m1, m3, m4 테스트선들과는 전기적으로 절연된다. n4 신호선은, 예를 들어, m1 테스트선과 전기적으로 콘택 되고, m2 내지 m4 테스트선들과는 전기적으로 콘택 되지 않는다. 도시되지는 않았지만, n4 신호선에 인접한 신호선들은 앞서 설명한 방식대로 m1 내지 m4 신호선들과 순차적으로 연결된다.
이때, 신호선(120)들 및 테스트선(130)들은 절연막(135)에 의하여 절연되고, 신호선(120) 및 테스트선(130)들은 콘택홀(135a)을 통해 전기적으로 연결된다.
도 4는 도 1에 도시된 신호선에 정전기 제거선이 형성된 것을 도시한 평면도이다.
도 4를 참조하면, 기판(110)에는 기판(110)에서 발생된 고전압 정전기가 신호선(120)을 통해 화소(P)로 인가되는 것을 방지하기 위해 기판(110)의 그라인딩 영역(GR)의 바깥쪽에는 정전기를 제거하기 위한 정전기 제거선(150)이 형성된다.
정전기 제거선(150)은, 예를 들어, 2 개로 이루어지며, 홀수 번째 정전기 제거선(T1)은 홀수 번째 신호선들에 각각 전기적으로 연결되고, 짝수 번째 정전기 제거선(T2)은 짝수 번째 신호선들에 각각 전기적으로 연결된다.
실시예 2
도 5는 본 발명의 제 2 실시예에 의한 표시기판의 일부를 도시한 평면도이다. 본 발명의 제 2 실시예에 의한 표시기판은 테스트선들 및 신호선들을 제외하면, 제 1 실시예의 테스트 기판과 동일하다. 따라서, 제 1 실시예와 동일한 구성요소에 대해서는 동일한 참조부호 및 명칭을 부여하기로 한다.
도 2 및 도 5를 참조하면, 본 실시예에 의한 신호선(125)들은 각 화소(P)의 화소전극(PE)으로 영상을 표시하기 위한 구동전압을 인가한다. 신호선(120)들로 인가되는 구동전압은 데이터 신호이다.
데이터 신호는 박막 트랜지스터(TR)의 소오스 전극부(S)로 인가된 후, 타이밍 신호에 의하여 화소전극(PE)으로 인가된다.
본 실시예에서, 도 5에 도시된 신호선(125)들은 화소(P)로 데이터 신호를 제공하는 데이터 신호선이다.
본 발명에 의한 신호선(125)들은 도 5에 정의된 제 2 방향으로 연장되고, 제 2 방향과 실질적으로 직교하는 제 1 방향으로 병렬 배치된다. 본 실시예에 의한 신호선(125)들은 그라인딩 영역(GR)으로부터 버퍼 영역(BR)을 통과한 후 화소영역 (PR)까지 연장된다.
참조부호 127은 신호선(125)들 중 버퍼 영역(BR)에 형성된 패드부로, 패드부에는 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 매개로 테이프 캐리어 패키지(Tape Carrier Package, TCP) 등이 배치된다.
테스트선(135)들은 신호선(125)들이 형성된 기판(110) 상에 배치된다. 바람직하게, 테스트선(135)들은 신호선(125)들과 교차되도록 기판(110) 상에 제 2 방향으로 연장되고, 제 1 방향으로 적어도 2 개가 병렬 배치된다. 바람직하게, 테스트선(135)들은 신호선(125)들과 직교하도록 배치되고, 이로 인해, 테스트선(135)들 및 신호선(125)들은 격자 형태로 교차된다.
본 실시예에서, 테스트선(135)들은 신호선(125)들의 개수에 대응하는 개수를 갖는다. 바람직하게, 테스트선(135)들은 약 2 ∼ 6개로 이루어질 수 있고, 신호선(125)들의 개수에 따라서 6 개 이상도 무방하다.
예를 들면, 신호선(125)들의 개수가 1024×3개일 경우, 테스트선(135)들의 개수는 약 6 개 정도이다.
또한, 테스트선(135)들은 그라인딩 영역(GR)에 배치된 제 1 테스트선(137) 및 버퍼 영역(BR)에 배치된 제 2 테스트선(138)들로 이루어진다. 본 실시예에서, 제 1 테스트선(137) 및 제 2 테스트선(138)은 1 개이고, 제 2 테스트선(138)은 5개로 이루어지며, 제 1 및 제 2 테스트선(137, 138)들의 간격은 모두 동일하다. 예를 들어, 테스트선(135)들 사이의 간격은 바람직하게 약 12∼60㎛ 정도인 것이 바람직하다.
또한, 테스트선(135)들의 폭은 기판(110)과의 접촉 저항을 감소시키기 위해 약 25∼60㎛ 사이의 범위를 갖는 것이 바람직하다. 바람직하게, 각 테스트선(135)의 폭은 35㎛이다.
이와 같은 테스트선(135)들은 신호선(125)들로 테스트 신호를 인가하여 화소영역(PR)에 위치한 화소(P)들의 성능을 테스트한다.
본 실시예에서 각 테스트선(135)에는 신호선(125)들의 개수를 테스트선(135)들의 개수로 나눈 개수의 신호선(125)들이 전기적으로 연결된다. 예를 들어, 신호선(125)들의 개수가 약 768개이고, 테스트선(135)들의 개수가 4 개일 경우, 각 테스트선(135)에는 약 512 개의 신호선(125)들이 전기적으로 연결된다.
이와 같이 각 테스트선(135)에 신호선(125)들을 분할하여 연결할 경우, 각 테스트선(135)들로부터 각 신호선(125)들에 인가되는 테스트 신호의 왜곡 및 변형을 방지하여 화소(P)의 성능을 정밀하게 측정할 수 있다.
이하, 테스트선(135)들 및 신호선(125)들의 연결을 설명하기로 한다. 본 실시예에서는 6 개의 신호선(125)들과 6 개의 테스트선(135)들의 콘택 관계를 예를 들어 설명하기로 한다.
본 실시예에서, 각 테스트선(135)은 도 1에 각각 m1, m2, m3, m4, m5 및 m6으로 표시되고, 각 신호선(125)은 n1, n2, m3, n4, n5 및 n6으로 표시된다. 도 5에 도시된 테스트선(135)들이 6 개이고, 신호선(125)들이 6 개이기 때문에 각 테스트선(135)에는 1 개의 신호선(125)들이 연결된다.
n1 신호선은, 예를 들어, m1 테스트선에 전기적으로 콘택 되고, n1 신호선은 나머지 m2 내지 m6 테스트선들과는 전기적으로 절연된다. n2 신호선은, 예를 들어 m2 테스트선에 전기적으로 콘택 되고, 나머지 m1, m3, m4, m5 및 m6 테스트선들과는 전기적으로 절연된다. n3 신호선은, 예를 들어, m3 테스트선에 전기적으로 콘택 되고, n3 신호선은 m1, m2, m4, m5, m6 테스트선들과는 전기적으로 절연된다. n4 신호선은, 예를 들어, m4 테스트선과 전기적으로 콘택 되고, m1, m2, m3, m5 내지 m6 테스트선들과는 전기적으로 콘택 되지 않는다. n5 신호선은, 예를 들어, m5 테스트선에 전기적으로 콘택 되고, n5 신호선은 m1, ,m2, m3, m4, m6 테스트선들과는 전기적으로 절연된다. n6 신호선은, 예를 들어, m6 테스트선과 전기적으로 콘택 되고, m1 내지 m5 테스트선들과는 전기적으로 콘택 되지 않는다.
도시되지는 않았지만, n5 신호선에 인접한 신호선들은 앞서 설명한 방식대로 m1 내지 m6 신호선들과 순차적으로 연결된다.
이때, 신호선(125)들 및 테스트선(135)들은 절연막(135)에 의하여 절연되고, 신호선(125) 및 테스트선(135)들은 콘택홀을 통해 전기적으로 연결된다.
도 6은 도 5에 도시된 신호선에 정전기 제거선이 형성된 것을 도시한 평면도이다.
도 6을 참조하면, 기판(110)에는 기판(110)에서 발생된 고전압 정전기가 신호선(125)을 통해 화소(P)로 인가되는 것을 방지하기 위해 기판(110)의 그라인딩 영역(GR)의 바깥쪽에는 정전기를 제거하기 위한 정전기 제거선(155)이 형성된다.
정전기 제거선(155)은, 예를 들어, 3 개로 이루어지며, 각 정전기 제거선(155)에는 신호선(125)들의 개수를 테스트선(135)들로 나눈 개수의 신호선(125)들 이 각각 전기적으로 연결된다.
표시기판의 제조 방법
실시예 3
도 7은 본 발명의 제 3 실시예에 의하여 표시기판에 신호선을 형성한 것을 도시한 평면도이다. 도 8은 도 7의 Ⅰ1-Ⅰ2 선을 따라 절단한 단면도이다. 도 9는 도 7의 Ⅱ1-Ⅱ2 선을 따라 절단한 단면도이다.
도 7 및 도 8을 참조하면, 기판(110)에는 그라인딩 영역(GR), 버퍼 영역(BR) 및 화소영역(PR)이 형성된다. 기판(110)상에는 도 7에 정의된 제 1 방향과 직교하는 제 2 방향으로 제 1 신호선(120)들이 형성된다. 본 실시예에 의한 제 1 신호선(120)들은 타이밍 신호가 제공되는 게이트 라인이다.
제 1 신호선(120)들은 기판(110) 상에 알루미늄 또는 알루미늄 합금으로 이루어진 게이트 박막을 사진-식각 공정으로 패터닝 하여 형성된다. 제 1 신호선(120)들은 제 2 방향으로 연장되고, 제 1 방향으로, 예를 들어, 약 768개가 병렬 배치되고, 각 제 1 신호선(120)에는 약 1024 ×3개의 게이트 전극(G)들이 제 1 방향으로 돌출 된다.
도 9를 참조하면, 이어서, 기판(110)에는 제 1 신호선(120)들이 덮이도록 전면적에 걸쳐 절연막(135)이 형성된다. 절연막(135)의 상면에는 다시 전면적에 걸쳐 채널층(C)이 형성된다. 채널층(C)은 아몰퍼스 실리콘 박막(amorphous silicon film) 및 고농도 이온 도핑 아몰퍼스 실리콘 박막(n+ amorphous silicon film)이 순차적으로 형성된다. 아몰퍼스 실리콘 박막 및 고농도 이온 도핑 아몰퍼스 실리콘 박막들은 사진-식각 공정에 의하여 패터닝 되어, 이 결과 게이트 전극(G)의 상면에는 아몰퍼스 실리콘 패턴(C1) 및 고농도 이온 도핑 아몰퍼스 실리콘 패턴(C2)이 형성된다. 고농도 이온 도핑 아몰퍼스 실리콘 패턴(C2)은 아몰퍼스 실리콘 패턴(C1)의 상면에 한 쌍이 상호 이격 되어 배치된다.
도 10은 본 발명의 제 3 실시예에 의하여 기판에 또 다른 신호선을 형성한 것을 도시한 평면도이다. 도 11은 도 10의 'A' 부분 확대도이다.
도 10 및 도 11을 참조하면, 기판(110)에 제 1 신호선(120) 및 채널층(C)이 형성된 후, 기판(110)에는 제 2 신호선(125)들이 형성된다. 제 2 신호선(125)들은 제 1 방향과 직교하는 제 2 방향으로 연장된다. 본 실시예에 의한 제 2 신호선(125)들은 데이터 신호가 제공되는 데이터 라인이다.
제 2 신호선(125)들은 기판(110) 상에 알루미늄 또는 알루미늄 합금으로 이루어진 소오스/드레인 박막을 사진-식각 공정으로 패터닝 하여 형성되고, 이 과정에서 드레인 전극(D)도 함께 형성된다. 제 2 신호선(125)들은 제 1 방향으로 연장되고, 제 2 방향으로, 예를 들어, 약 1024 ×3개가 병렬 배치되고, 각 제 2 신호선(125)에는 약 768개의 소오스 전극(S)들이 제 2 방향으로 돌출 된다.
소오스 전극(S)들은 채널층(C)의 고농도 이온 도핑 아몰퍼스 실리콘 패턴(C1)들 중 어느 하나에 전기적으로 콘택 되고, 드레인 전극(D)은 고농도 이온 도핑 아몰퍼스 실리콘 패턴(C1)들 중 나머지 하나에는 전기적으로 콘택 된다.
이어서, 격자 형상으로 배치된 제 1 신호선(120) 및 제 2 신호선(125)에 의하여 형성된 영역에는 투명하면서 도전성인 화소전극(PE)이 형성된다. 화소전극(PE)은 산화 주석 인듐(Indium Tin Oxide, ITO), 산화 아연 인듐(Indium Zinc Oxide, IZO) 및 아몰퍼스 산화 주석 인듐(amorphous Indium Tin Oxide, a-ITO) 등을 포함한다.
화소전극(PE)이 형성된 후, 기판(110)에는 전면적에 걸쳐 절연막이 형성된다.
도 12는 본 발명의 제 3 실시예에 의해 그라인딩 영역 및 버퍼 영역에 테스트선을 형성하는 것을 도시한 평면도이다.
도 12를 참조하면, 기판(110)에는 전면적에 걸쳐 알루미늄 또는 알루미늄 합금으로 이루어진 금속박막이 형성되고, 금속 박막은 사진-식각 공정에 의하여 패터닝 되어 그라인딩 영역(GR) 및 버퍼 영역(BR)에는 제 1 테스트선(130)들 및 제 2 테스트선(135)들이 형성된다.
제 1 테스트선(130)들은 외부로부터 제 1 신호선(120)들로 제 1 테스트 신호를 전달한다.
이를 구현하기 위해 제 1 테스트선(130)들은 제 1 신호선(120)들과 교차되도록 기판(110) 상에 제 1 방향으로 연장되고, 제 2 방향으로 적어도 2 개가 병렬 방식으로 형성된다. 바람직하게, 테스트선(130)들은 제 1 신호선(120)들과 직교하도록 기판(110)상에 형성되고, 이로 인해, 테스트선(130)들 및 제 1 신호선(120)들은 격자 형태로 교차된다.
본 실시예에서, 제 1 테스트선(130)들은 제 1 신호선(120)들의 개수에 대응하는 개수를 갖는다. 바람직하게, 제 1 테스트선(130)들은 약 2 ∼ 6개로 이루어질 수 있고, 신호선(120)들의 개수에 따라서 6 개 이상도 무방하다.
예를 들면, 본 실시예에서 제 1 신호선(120)들의 개수가 768개임으로, 테스트선(130)들의 개수는 약 4 개 정도이다.
또한, 제 1 테스트선(130)들은 그라인딩 영역(GR) 및 버퍼 영역(BR)에 배치된다. 본 실시예에서, 제 1 테스트선(130)들 중 1 개는 그라인딩 영역(GR)에 배치되고, 나머지는 버퍼 영역(BR)에 형성된다. 또한, 제 1 테스트선(130)들 사이의 간격은 바람직하게 약 20㎛ 정도인 것이 바람직하다.
또한, 각 제 1 테스트선(130)의 폭은 기판(110)과의 접촉 저항을 감소시키기 위해 약 25∼60㎛ 사이의 범위를 갖는 것이 바람직하다. 바람직하게, 각 제 1 테스트선(130)의 폭은 60㎛이다.
이와 같은 제 1 테스트선(130)들은 외부로부터 제 1 신호선(120)들로 제 1 테스트 신호를 전달한다.
본 실시예에서 각 제 1 테스트선(130)에는 제 1 신호선(120)들의 개수를 제 1 테스트선(130)들의 개수로 나눈 개수의 제 1 신호선(120)들이 전기적으로 연결된다. 예를 들어, 제 1 신호선(120)들의 개수가 약 768개이고, 제 1 테스트선(130)들의 개수가 4 개일 경우, 각 제 1 테스트선(130)에는 약 192 개의 제 1 신호선(120)들이 전기적으로 연결된다.
이와 같이 각 제 1 테스트선(130)에 제 1 신호선(120)들을 분할하여 연결할 경우, 각 제 1 테스트선(130)들로부터 각 제 1 신호선(120)들에 인가되는 테스트 신호의 왜곡 및 변형을 방지하여 화소(P)의 특성을 정밀하게 측정할 수 있다.
이하, 제 1 테스트선(130)들 및 제 1 신호선(120)들의 연결을 설명하기로 한다. 본 실시예에서는 4 개의 제 1 신호선(120)들과 4 개의 제 1 테스트선(130)들의 콘택 관계를 예를 들어 설명하기로 한다.
본 실시예에서, 각 제 1 테스트선(130)은 도 12에 각각 m1, m2, m3 및 m4로 표시되고, 각 제 1 신호선(120)은 n1, n2, m3 및 n4로 표시된다. 제 1 테스트선(130)들이 4 개이고, 제 1 신호선(120)들이 4 개이기 때문에 각 제 1 테스트선(130)에는 1 개의 제 1 신호선(120)들이 연결된다.
n1 신호선은, 예를 들어, m4 테스트선에 전기적으로 콘택 되고, n1 신호선은 나머지 m1 내지 m3 테스트선들과는 전기적으로 절연된다. n2 신호선은, 예를 들어 m3 테스트선에 전기적으로 콘택 되고, 나머지 m1, m2 및 m4 테스트선들과는 전기적으로 절연된다. n3 신호선은, 예를 들어, m2 테스트선에 전기적으로 콘택 되고, n3 신호선은 m1, m3, m4 테스트선들과는 전기적으로 절연된다. n4 신호선은, 예를 들어, m1 테스트선과 전기적으로 콘택 되고, m2 내지 m4 테스트선들과는 전기적으로 콘택 되지 않는다. 도시되지는 않았지만, n4 신호선에 인접한 신호선들은 앞서 설명한 방식대로 m1 내지 m4 신호선들과 순차적으로 연결된다.
이때, 제 1 신호선(120)들 및 제 1 테스트선(130)들은 절연막에 의하여 절연되고, 제 1 신호선(120) 및 제 1 테스트선(130)들은 콘택홀을 통해 전기적으로 연결된다.
도 12를 다시 참조하면, 제 2 테스트선(135)들은 외부로부터 제 2 신호선(120)들로 제 2 테스트 신호를 전달한다.
제 2 테스트선(135)들은 제 2 신호선(125)들이 형성된 기판(110) 상에 배치된다. 바람직하게, 제 2 테스트선(135)들은 제 2 신호선(125)들과 교차되도록 기판(110) 상에 제 2 방향으로 연장되고, 제 1 방향으로 적어도 2 개가 병렬 배치된다. 바람직하게, 제 2 테스트선(135)들은 제 2 신호선(125)들과 직교하도록 배치되고, 이로 인해, 제 2 테스트선(135)들 및 제 2 신호선(125)들은 격자 형태로 교차된다.
본 실시예에서, 제 2 테스트선(135)들은 제 2 신호선(125)들의 개수에 대응하는 개수를 갖는다. 바람직하게, 제 2 테스트선(135)들은 약 2 ∼ 6개로 이루어질 수 있고, 제 2 신호선(125)들의 개수에 따라서 6 개 이상도 무방하다.
예를 들면, 제 2 신호선(125)들의 개수가 1024 ×3개일 경우, 제 2 테스트선(135)들의 개수는 약 6 개 정도이다.
또한, 제 2 테스트선(135)들은 그라인딩 영역(GR) 및 버퍼 영역(BR)에 배치된다. 본 실시예에서, 제 2 테스트선(135)은 6개로 이루어지며, 제 2 테스트선(135)들의 간격은 모두 동일하다. 예를 들어, 제 2 테스트선(135)들 사이의 간격은 바람직하게 약 20㎛ 정도인 것이 바람직하다.
또한, 제 2 테스트선(135)들의 폭은 기판(110)과의 접촉 저항을 감소시키기 위해 약 25∼60㎛ 사이의 범위를 갖는 것이 바람직하다. 바람직하게, 각 제 2 테스트선(135)의 폭은 35㎛이다.
이와 같은 제 2 테스트선(135)들은 제 2 신호선(125)들로 테스트 신호를 인 가하여 화소영역(PR)에 위치한 화소(P)들의 성능을 테스트한다.
본 실시예에서 각 제 2 테스트선(135)에는 제 2 신호선(125)들의 개수를 제 2 테스트선(135)들의 개수로 나눈 개수의 제 2 신호선(125)들이 전기적으로 연결된다. 예를 들어, 신호선(125)들의 개수가 약 1024 ×3개이고, 제 2 테스트선(135)들의 개수가 6 개일 경우, 각 테스트선(135)에는 약 512 개의 제 2 신호선(125)들이 전기적으로 연결된다.
이와 같이 각 제 2 테스트선(135)에 제 2 신호선(125)들을 분할하여 연결할 경우, 각 제 2 테스트선(135)으로부터 각 제 2 신호선(125)에 인가되는 테스트 신호의 왜곡 및 변형을 방지하여 화소(P)의 성능을 정밀하게 측정할 수 있다.
이하, 제 2 테스트선(135)들 및 제 2 신호선(125)들의 연결을 설명하기로 한다. 본 실시예에서는 6 개의 제 2 신호선(125)들과 6 개의 제 2 테스트선(135)들의 콘택 관계를 예를 들어 설명하기로 한다.
본 실시예에서, 각 제 2 테스트선(135)은 도 12에 각각 m1, m2, m3, m4, m5 및 m6으로 표시되고, 각 제 2 신호선(125)은 n1, n2, m3, n4, n5 및 n6으로 표시된다. 도 12에 도시된 제 2 테스트선(130)들이 6 개이고, 제 2 신호선(125)들이 6 개이기 때문에 각 제 2 테스트선(135)에는 1 개의 제 2 신호선(125)이 연결된다.
n1 신호선은, 예를 들어, m1 테스트선에 전기적으로 콘택 되고, n1 신호선은 나머지 m2 내지 m6 테스트선들과는 전기적으로 절연된다. n2 신호선은, 예를 들어 m2 테스트선에 전기적으로 콘택 되고, 나머지 m1, m3, m4, m5 및 m6 테스트선들과는 전기적으로 절연된다. n3 신호선은, 예를 들어, m3 테스트선에 전기적으로 콘택 되고, n3 신호선은 m1, m2, m4, m5, m6 테스트선들과는 전기적으로 절연된다. n4 신호선은, 예를 들어, m4 테스트선과 전기적으로 콘택 되고, m1, m2, m3, m5 내지 m6 테스트선들과는 전기적으로 콘택 되지 않는다. n5 신호선은, 예를 들어, m5 테스트선에 전기적으로 콘택 되고, n5 신호선은 m1, ,m2, m3, m4, m6 테스트선들과는 전기적으로 절연된다. n6 신호선은, 예를 들어, m6 테스트선과 전기적으로 콘택 되고, m1 내지 m5 테스트선들과는 전기적으로 콘택 되지 않는다.
도시되지는 않았지만, n5 신호선에 인접한 신호선들은 앞서 설명한 방식대로 m1 내지 m6 신호선들과 순차적으로 연결된다.
이때, 제 2 신호선(125)들 및 제 2 테스트선(135)들은 절연막에 의하여 절연되고, 제 2 신호선(125) 및 제 2 테스트선(135)들은 콘택홀을 통해 전기적으로 연결된다.
기판(110)에 제 1 테스트선(130)들 및 제 2 테스트선(135)들이 형성된 후, 기판(110)에 형성된 화소(P)는 테스트된다.
이때, 화소(P)를 테스트하기 위해, 외부로부터 제 2 테스트선(135)들로는 제 2 테스트 신호가 인가되어, 각 제 2 신호선(125)에는 제 2 테스트 신호가 모두 인가된다.
이어서, 외부로부터 제 1 테스트선(130)들로는 제 1 테스트 신호가 인가됨으로써, 채널층(C)은 부도체에서 도체로 전기적 특성이 변경되고, 이로 인해 각 제 2 신호선(125)에 인가되었던 제 2 테스트 신호는 채널층(C) 및 드레인 전극(D)을 통해 화소전극(PE)으로 인가되고, 이를 통해 표시기판의 특성이 테스트된다.
도 13은 도 12에 도시된 테스트선을 제거하는 것을 도시한 평면도이다.
도 13을 참조하면, 이와 같은 방식으로 표시기판의 테스트가 종료되면, 기판(110)에 형성된 제 1 테스트선(130) 및 제 2 테스트선(135)은 제거된다. 이때, 제 1 테스트선(130) 및 제 2 테스트선(135) 중 그라인딩 영역(GR)에 형성된 제 1 테스트선(130) 및 제 2 테스트선(135)은 제거되지 않아도 무방하다. 그라인딩 영역(GR)에 형성된 제 1 테스트선(130) 및 제 2 테스트선(135)은 에지 그라인딩 공정에 의하여 제거되기 때문이다.
기판(110)에 형성된 제 1 테스트선(130)들 및 제 2 테스트선(135)들에는 레이저 빔(170)이 주사되고, 이로 인해 기판(110)에 형성된 제 1 테스트선(130)들 및 제 2 테스트선(135)들은 기판(110)으로부터 제거된다. 이때, 제 1 및 제 2 테스트선(130, 135)들을 제거하는 레이저 빔(170)의 폭은 바람직하게 50 ∼ 500㎛인 것이 바람직하다.
이어서, 기판(110)으로부터 제 1 및 제 2 테스트선(130, 135)들이 모두 제거된 후, 기판(110)의 그라인딩 영역(GR)은 에지 그라인더(edge grinder) 또는 레이저 빔을 통해 라운딩 가공된다. 이때, 그라인딩 영역(GR)에 형성된 제 1 및 제 2 테스트선(130, 135)의 일부는 함께 제거된다.
또한, 기판(100)으로부터 제 1 및 제 2 테스트선(130, 135)들이 제거 및 기판(110)의 그라인딩 영역(GR)을 그라인딩 함으로써, 발생한 미세 파티클 등을 제거하기 위해 기판이 세정됨으로써, 표시기판이 제조된다.
이상에서 상세하게 설명한 바에 의하면, 표시기판에 형성된 화소의 특성을 정밀하게 테스트함으로써 불량이 발생한 화소를 보다 쉽고 정확하게 판별할 수 있는 장점을 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. 화소가 배치된 화소 영역, 상기 화소 영역의 주변에 배치된 버퍼 영역 및 상기 버퍼 영역의 주변에 형성된 그라인딩 영역을 포함하는 기판;
    상기 그라인딩 영역으로부터 상기 버퍼 영역을 통과해 상기 화소에 구동신호를 제공하는 신호선들; 및
    상기 신호선들과 격자 형상으로 교차되도록 상기 그라인딩 영역 및 상기 버퍼 영역에 각각 배치된 테스트선들을 포함하며, 상기 각 테스트선에는 상기 신호선들의 개수를 상기 테스트선들의 개수로 나누어 산출된 개수의 신호선들이 연결되고,
    상기 기판은 상기 테스트선과 대응하는 부분을 제외한 나머지 부분에 형성된 유기막을 포함하는 것을 특징으로 하는 표시기판.
  2. 제 1 항에 있어서, 상기 테스트선들은 상기 그라인딩 영역에 배치된 제 1 테스트선 및 상기 버퍼 영역에 배치된 제 2 테스트선을 포함하는 것을 특징으로 하는 표시기판.
  3. 제 2 항에 있어서, 상기 제 1 테스트선은 1 개이고, 상기 제 2 테스트선은 3 개 이상인 것을 특징으로 하는 표시기판.
  4. 제 1 항에 있어서, 상기 각 테스트선 및 상기 신호선들은 상기 테스트선 및 상기 신호선의 교차점에서 전기적으로 연결되는 것을 특징으로 하는 표시기판.
  5. 제 1 항에 있어서, 상기 테스트선들의 폭은 25∼60㎛ 사이의 범위를 갖는 것을 특징으로 하는 표시기판.
  6. 제 1 항에 있어서, 상기 테스트선들 사이의 간격은 12∼60㎛ 사이의 범위를 갖는 것을 특징으로 하는 표시기판.
  7. 제 1 항에 있어서, 상기 신호선들 및 상기 테스트선의 사이에는 상기 테스트선 및 상기 신호선들을 전기적으로 연결시키는 콘택홀이 형성된 절연막이 개재된 것을 특징으로 하는 표시기판.
  8. 제 1 항에 있어서, 상기 신호선들에는 정전기를 제거하기 위한 정전기 제거선이 연결된 것을 특징으로 하는 표시기판.
  9. 삭제
  10. 화소 영역, 상기 화소 영역을 감싸는 버퍼 영역 및 상기 버퍼 영역을 감싸는 그라인딩 영역을 포함하는 기판에 상기 그라인딩 영역으로부터 상기 버퍼 영역을 통과해 상기 화소 영역으로 영상을 표시하기 위한 구동신호를 제공하는 신호선들을 형성하는 단계;
    상기 그라인딩 영역 및 상기 버퍼 영역에 상기 신호선들과 격자 형상을 갖도록 교차되고, 상기 각 신호선에 테스트신호를 제공하는 테스트선들을 형성하는 단계;
    상기 테스트선에 상기 테스트신호를 제공하는 단계; 및
    상기 테스트선을 상기 기판으로부터 제거하는 단계를 포함하고,
    상기 기판은 상기 테스트선과 대응하는 부분을 제외한 나머지 부분에 형성된 유기막을 포함하는 것을 특징으로 하는 표시기판의 제조 방법.
  11. 제 10 항에 있어서, 상기 각 신호선 및 상기 각 테스트선은 절연막에 의하여 절연되고, 상기 테스트선은 상기 절연막에 형성된 콘택홀에 의하여 상기 신호선에 연결된 것을 특징으로 하는 표시기판의 제조 방법.
  12. 제 10 항에 있어서, 테스트선은 2 개 이상으로 이루어진 것을 특징으로 하는 표시기판의 제조 방법.
  13. 제 10 항에 있어서, 상기 테스트선들의 폭은 25∼60㎛ 사이의 범위를 갖는 것을 특징으로 하는 표시기판의 제조 방법.
  14. 제 10 항에 있어서, 상기 테스트선들 사이의 간격은 12∼60㎛ 사이의 범위를 갖는 것을 특징으로 하는 표시기판의 제조 방법.
  15. 제 10 항에 있어서, 상기 테스트선은 레이저빔에 의하여 제거되는 것을 특징으로 하는 표시기판의 제조 방법.
  16. 제 15 항에 있어서, 상기 레이저빔의 폭은 50∼500㎛인 것을 특징으로 하는 것을 특징으로 하는 표시기판의 제조 방법.
  17. 제 10 항에 있어서, 상기 테스트선이 제거된 후, 상기 기판의 그라인딩 영역은 그라인딩 되는 것을 특징으로 하는 표시기판의 제조 방법.
  18. 제 10 항에 있어서, 상기 테스트선이 제거된 후, 상기 기판은 세정되는 것을 특징으로 하는 표시기판의 제조 방법.
KR1020040071295A 2004-09-07 2004-09-07 표시기판 및 이의 제조 방법 KR101051009B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040071295A KR101051009B1 (ko) 2004-09-07 2004-09-07 표시기판 및 이의 제조 방법
TW094129866A TWI395994B (zh) 2004-09-07 2005-08-31 顯示器基板及其之製造方法
US11/218,818 US7995156B2 (en) 2004-09-07 2005-09-02 Method of manufacturing a display substrate using a laser to remove test lines from the substrate without cutting the substrate
CNB2005100987688A CN100492104C (zh) 2004-09-07 2005-09-07 显示基片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040071295A KR101051009B1 (ko) 2004-09-07 2004-09-07 표시기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060022463A KR20060022463A (ko) 2006-03-10
KR101051009B1 true KR101051009B1 (ko) 2011-07-21

Family

ID=36166332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040071295A KR101051009B1 (ko) 2004-09-07 2004-09-07 표시기판 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US7995156B2 (ko)
KR (1) KR101051009B1 (ko)
CN (1) CN100492104C (ko)
TW (1) TWI395994B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101232158B1 (ko) * 2006-06-09 2013-02-12 엘지디스플레이 주식회사 액정표시장치의 검사공정
TWI313754B (en) * 2007-01-03 2009-08-21 Au Optronics Corp A method for testing liquid crystal display panels
US20130083457A1 (en) * 2011-09-30 2013-04-04 Apple Inc. System and method for manufacturing a display panel or other patterned device
CN104133333A (zh) * 2014-07-22 2014-11-05 深圳市华星光电技术有限公司 阵列基板及制作方法
TWI566228B (zh) * 2015-01-23 2017-01-11 友達光電股份有限公司 主動元件陣列基板及其檢測方法
CN105243981B (zh) * 2015-11-06 2018-04-20 京东方科技集团股份有限公司 显示面板和显示装置
CN105974703A (zh) * 2016-07-13 2016-09-28 武汉华星光电技术有限公司 液晶显示面板
CN106771726B (zh) * 2016-12-02 2019-10-22 深圳市华星光电技术有限公司 测试组件及其监控显示面板电性特性的方法、显示面板
TWI667646B (zh) * 2018-06-22 2019-08-01 友達光電股份有限公司 顯示面板
EP4057266A4 (en) * 2019-11-08 2022-10-19 BOE Technology Group Co., Ltd. MATRIX SUBSTRATE AND DISPLAY DEVICE

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990047650A (ko) * 1997-12-05 1999-07-05 윤종용 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668032A (en) 1995-07-31 1997-09-16 Holmberg; Scott H. Active matrix ESD protection and testing scheme
JP3477301B2 (ja) * 1995-12-19 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置及びその製造方法
JPH10268794A (ja) * 1997-03-26 1998-10-09 Sharp Corp 表示パネル
US6734925B1 (en) * 1998-12-07 2004-05-11 Samsung Electronics Co., Ltd. Multiple testing bars for testing liquid crystal display and method thereof
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
US6297869B1 (en) * 1998-12-04 2001-10-02 Samsung Electronics Co., Ltd. Substrate and a liquid crystal display panel capable of being cut by using a laser and a method for manufacturing the same
US6714269B1 (en) * 1999-03-22 2004-03-30 Industrial Technology Research Institute Front-side repairable TFT-LCD and method for making
JP2000304796A (ja) * 1999-04-20 2000-11-02 Seiko Epson Corp 電気光学装置用基板の検査方法、電気光学装置用基板及び電気光学装置並びに電子機器
US6496234B1 (en) * 1999-09-16 2002-12-17 Lg Lcd, Inc. Liquid crystal panel having etched test electrodes
TW527513B (en) * 2000-03-06 2003-04-11 Hitachi Ltd Liquid crystal display device and manufacturing method thereof
KR100672622B1 (ko) * 2000-07-26 2007-01-23 엘지.필립스 엘시디 주식회사 액정표시장치의 패드 및 그 제조방법
JP5053479B2 (ja) * 2000-09-14 2012-10-17 株式会社ジャパンディスプレイセントラル マトリクスアレイ基板及びその製造方法
KR100900537B1 (ko) * 2002-08-23 2009-06-02 삼성전자주식회사 액정 표시 장치, 그 검사 방법 및 제조 방법
TWI229199B (en) * 2004-01-02 2005-03-11 Au Optronics Corp Testing apparatus of flat display
JP4202300B2 (ja) * 2004-06-24 2008-12-24 三菱電機株式会社 液晶表示装置及び液晶表示装置の検査方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990047650A (ko) * 1997-12-05 1999-07-05 윤종용 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US7995156B2 (en) 2011-08-09
TWI395994B (zh) 2013-05-11
US20060050194A1 (en) 2006-03-09
CN100492104C (zh) 2009-05-27
KR20060022463A (ko) 2006-03-10
CN1746729A (zh) 2006-03-15
TW200622377A (en) 2006-07-01

Similar Documents

Publication Publication Date Title
US7995156B2 (en) Method of manufacturing a display substrate using a laser to remove test lines from the substrate without cutting the substrate
CN101110443B (zh) 显示基板、其制造方法和具有显示基板的显示设备
CN100474043C (zh) 显示器基板、液晶显示器和制造该液晶显示器的方法
US5652632A (en) LCD apparatus having electrostatic breakdown preventing configuration capable of testing each pixel
JP4251799B2 (ja) 液晶表示装置
JPS61245136A (ja) 薄膜トランジスタ
KR20140032773A (ko) 폴더블 멀티 디스플레이 장치 및 제조 방법
JP2002090424A (ja) マトリクスアレイ基板
KR20140110137A (ko) 터치 표시 장치 및 이의 제조 방법
KR0151296B1 (ko) 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법
KR101107708B1 (ko) 액정 표시 장치의 박막 트랜지스터 어레이 기판
JP3021245B2 (ja) 特性専用測定トランジスタ，特性検査方法及び液晶表示パネル
KR101433105B1 (ko) 액정표시장치용 어레이 모기판 및 그 제조방법
KR100500105B1 (ko) 배선에 접속된 어드레스 마크를 갖는 액정 디스플레이 장치
KR100264236B1 (ko) 액정표시패널
JP2010175585A (ja) 電気光学装置の製造方法及び電気光学装置
KR101102020B1 (ko) 액정표시패널 및 그 제조방법
KR20090038775A (ko) 액정표시장치 및 이의 제조 방법
KR100436008B1 (ko) 정전기방지형액정표시장치및그제조방법
KR20070068235A (ko) 액정표시장치 및 그 제조방법
JPH0394223A (ja) アクティブマトリクス表示装置の製造方法
US20240038953A1 (en) Display device
JP3912856B2 (ja) 液晶表示装置の検査方法および液晶表示装置
KR100778847B1 (ko) 박막 어레이 기판 및 그 제조방법
KR0154794B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9