JP4251799B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP4251799B2 JP4251799B2 JP2001330937A JP2001330937A JP4251799B2 JP 4251799 B2 JP4251799 B2 JP 4251799B2 JP 2001330937 A JP2001330937 A JP 2001330937A JP 2001330937 A JP2001330937 A JP 2001330937A JP 4251799 B2 JP4251799 B2 JP 4251799B2
- Authority
- JP
- Japan
- Prior art keywords
- test pad
- common voltage
- liquid crystal
- voltage pattern
- gate line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 58
- 238000012360 testing method Methods 0.000 claims description 95
- 239000000758 substrate Substances 0.000 claims description 53
- 239000010408 film Substances 0.000 claims description 30
- 239000011159 matrix material Substances 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 30
- 230000005684 electric field Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 238000000926 separation method Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関わり、特に、水平電界（Coplanar Electrode, CE）方式の液晶表示装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
水平電界方式の液晶表示装置は画素電極と共通電極とを同一平面に形成し、画素電極と共通電極との間に発生する水平電界を利用して液晶を駆動することによって広視野角を具現する。
【０００３】
水平電界方式の液晶表示装置において、下部基板の表示領域には複数個のゲート線と複数個のデータ線とが交差して定義された複数個の画素セル領域がマトリックス形状に配列されている。画素セルはゲート線及びデータ線に電気的に連結されるスイッチング素子、スイッチング素子に電気的に連結される画素電極及び画素電極との間に水平電界を発生させる共通電極を含む。そして、下部基板には更に、ゲート線各々の一端に連結されるゲートパッド、データ線各々の一端に連結されるデータパッド及び画素セル領域各々の共通電極を共通に連結する共通電圧用パターンなどが形成されている。
【０００４】
水平電界方式の液晶表示装置において、上部基板には下部基板の画素セルに対応する赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルターセル及び下部基板の画素セル内部を除いた全領域を覆うブラックマトリックスが形成されている。
【０００５】
一方、液晶表示装置の配線欠陥を点検するために、液晶表示装置のパネルテストを実施する。パネルテストのために液晶表示装置の製作工程において、ゲート線の一端を共通に連結させ、ゲート線の他の一端にテストパッドを形成する。パネルテストの際には二つのゲート線を選択し、選択されたゲート線のテストパッドにテスト電圧を印加することによって、二つのゲート線に連結された画素セルの配線欠陥を点検する。このようなパネルテストはゲート線全てに対して実施する。
【０００６】
パネルテストの作業が終われば、液晶表示装置の作動のために共通に連結されていたゲート線を全て分離させる。
【０００７】
しかし、液晶表示装置のテスト過程で用いられたテストパッドはパネルテストが終わった後にもゲート線に連結された状態で存在しているので、液晶表示装置の作動時にゲート電圧の印加を受ける。特に、オフ作動時にテストパッドに印加されたゲートオフ電圧は最後のラインに位置する画素セル内の水平電界を歪曲させ、この部分での液晶配列を歪曲させて光の漏れ現象を誘発するという問題点があった。
【０００８】
【発明が解決しようとする課題】
本発明は光の漏れ現象を最小化して安定した画質を実現する液晶表示装置を提供することにその目的がある。
【０００９】
【課題を解決するための手段】
このために本発明では、テストパッドをゲート線から分離させて共通電圧用パターンに連結する、あるいは、共通電圧用パターンで遮蔽する手段を用いる。
【００１０】
詳細に見てみれば、本発明による液晶表示装置では、下部基板の上に複数個の画素領域が配列されている表示領域が定義されている。画素領域はゲート線、ゲート線と交差するデータ線、ゲート線とデータ線に電気的に連結される薄膜トランジスタ、薄膜トランジスタに電気的に連結される画素電極線及び画素電極線の間に形成される共通電極線を含んでいる。そして、共通電圧用パターンが複数個の画素領域の共通電極線を連結しており、表示領域の外側には共通電圧用パターンには連結されるが、ゲート線からは分離されているテストパッドが形成されている。
【００１１】
ここで、テストパッドが共通電圧用パターンに連結される構造は、基板の上にテストパッド及び共通電圧用パターンが形成され、絶縁膜がテストパッドと共通電圧用パターンを覆っており、導電性の連結パターンがテストパッドと共通電圧用パターンを各々露出する接触孔を通じてテストパッドと共通電圧用パターンとを連結している。
【００１２】
この時、下部基板に対向する上部基板と、上部基板に画素領域の内部領域を除いた下部基板の残り領域を覆うように形成されるブラックマトリックスとをさらに含むことができる。
【００１３】
本発明による液晶表示装置では、下部基板の上に複数個の画素領域が配列されている表示領域が定義されている。画素領域はゲート線、ゲート線と交差するデータ線、ゲート線とデータ線に電気的に連結される薄膜トランジスタ、薄膜トランジスタに電気的に連結される画素電極線及び画素電極線の間に形成される共通電極線を含んでいる。そして、共通電圧用パターンが共通電極線に連結されて表示領域の外部に形成されており、テストパッドがゲート線に連結されて表示領域の外側に形成されており、導電パターンが共通電圧用パターンに連結され、テストパッドに重なるが、テストパッドとは絶縁されている。
【００１４】
ここで、導電パターンがテストパッドと重なる構造は、基板の上にテストパッド及び共通電圧用パターンが形成され、絶縁膜がテストパッドと共通電圧用パターンを覆っており、導電パターンが絶縁膜に共通電圧用パターンを露出する接触孔を通じて共通電圧用パターンと連結されるが、テストパッドとは絶縁膜を隔てて重なっている。この時、下部基板に対向する上部基板と、上部基板に画素領域の内部領域を除いた下部基板の残り領域を覆うように形成されるブラックマトリックスとをさらに含むことができる。
【００１５】
また、本発明による液晶表示装置では、下部基板の上に複数個の画素領域が配列されている表示領域が定義されている。画素領域はゲート線、ゲート線と交差するデータ線、ゲート線とデータ線に電気的に連結される薄膜トランジスタ、薄膜トランジスタに電気的に連結される画素電極線及び画素電極線の間に形成される共通電極線を含んでいる。そして、共通電圧用パターンが共通電極線に連結されて表示領域の外部に形成されており、テストパッドがゲート線に連結されるが、表示領域の最後のラインに位置する画素領域とは画素領域幅の２倍以上の間隔をおいて形成されている。ここで、テストパッドと表示領域の最後のラインに位置する画素領域とは２００μｍ以上の間隔をおいて形成されることができる。
【００１６】
【発明の実施の形態】
以下では、図面を参照して本発明について説明する。
【００１７】
［第１実施形態例］
図１は本発明の第１実施形態例による液晶表示装置における下部基板の平面図であり、図２は図１の切断線II−II´による液晶表示装置の断面図である。
【００１８】
水平電界方式の液晶表示装置では、下部基板１００と上部基板２００とが合着されており、“表示領域”と“周辺領域”とが定義されている。図面は説明の便宜のために、“表示領域”の最後のラインに位置する画素セルとそれに隣接する“周辺領域”のテストパッド２６及び共通電圧用パターン２９を示したものである。
【００１９】
“表示領域”には、複数個のゲート線２２と複数個のデータ線６２とが互いに交差して複数個の画素領域を定義している。各々の画素領域にはゲート線２２とデータ線６２に電気的に連結される薄膜トランジスタ（ＴＦＴ）が形成されており、薄膜トランジスタには画素電極配線６７、６８が連結されている。そして、液晶表示装置を駆動する際に画素電極配線６７、６８と協動して水平電界を形成する共通電極配線２７、２８が形成されている。
【００２０】
“周辺領域”には各々の画素領域に形成されている共通電極配線２７、２８を共通に連結する共通電圧用パターン２９とゲート線２２の一端に連結される途中で切れた状態のテストパッド２６とが形成されている。図面には示していないが、ゲート線２２の他の一端には、ゲート線２２にゲート電圧を印加するための外部駆動回路に連結されるゲートパッドが形成されている。
【００２１】
このような液晶表示装置の構造の具体的な説明は次の通りである。
【００２２】
まず、下部基板１００の上にクロム系列またはモリブデン系列からなる下部金属層２０１とアルミニウム系列からなる上部金属層２０２の二重層構造のゲート配線２２、２４、２６及び共通電極配線２７、２８、２９が形成されている。
【００２３】
ゲート配線２２、２４、２６は横方向に延長されたゲート線２２、ゲート線２２の一端に形成されて外部駆動回路からゲート信号を受けるゲートパッド（図示せず）、ゲート線２２の一部であるゲート電極２４及びゲート線２２の他の一端付近に位置するが、ゲート線２２と分離されているテストパッド２６を含む。
【００２４】
ゲート線２２とテストパッド２６は製作工程では互いに連結されるように形成されるが、液晶表示装置のテストの後には後述される分離工程を通じて、図面に示したように互いに分離される。
【００２５】
共通電極配線２７、２８、２９は画素領域に形成される共通電極主線２７と、共通電極主線２７から延びる複数個の共通電極枝線２８と、各々の画素領域に形成された複数個の共通電極主線２７を共通に連結する共通電圧用パターン２９とを含む。
【００２６】
そして、ゲート配線２２、２４、２６及び共通電極配線２７、２８、２９を、窒化ケイ素のような絶縁物質からなるゲート絶縁膜３０が覆っている。
【００２７】
ゲート絶縁膜３０の上には非晶質シリコンのような半導体物質からなる半導体パターン４２が形成されており、半導体パターン４２の上には、不純物がドーピングされた非晶質シリコンのような半導体物質からなる抵抗性接触層５５、５６が形成されている。
【００２８】
そして、導電物質からなるデータ配線６２、６５、６６及び画素電極配線６７、６８が半導体パターン４２と電気的に連結されている。
【００２９】
データ配線６２、６５、６６は、ゲート線２２に交差して縦方向に延びるデータ線６２、データ線６２の一端に形成されて外部駆動回路からデータ信号の印加を受けるデータパッド（図示せず）、データ線６２の一部であって一つの抵抗性接触層５５に接触されるソース電極６５及び他の一つの抵抗性接触層５６に接触されるドレーン電極６６を含む。
【００３０】
画素電極配線６７、６８は、ドレーン電極６６に連結されて共通電極主線２７に平行に配列される画素電極主線６７及び画素電極主線６７から延びる複数個の画素電極枝線６８を含んでいる。
【００３１】
データ配線６２、６５、６６及び画素電極配線６７、６８を、窒化ケイ素のような絶縁物質からなる保護膜７０が覆っている。
【００３２】
そして、ゲート線２２とテストパッド２６を電気的に絶縁させる分離用孔（Ｃ）が形成されている。この分離用孔（Ｃ）は保護膜７０、ゲート絶縁膜３０及びゲート線２２に形成されて、一体に形成されていたゲート線２２とテストパッド２６とを分離させている。
【００３３】
そして、“周辺領域”にはテストパッド２６及び共通電圧用パターン２９を露出する第１及び第２接触孔７２、７４が形成されている。第１接触孔７２は保護膜７０、ゲート絶縁膜３０及びテストパッド２６の上部金属層であるアルミニウム層２０２に形成されており、第２接触孔７４は保護膜７０、ゲート絶縁膜３０及び共通電圧用パターン２９の上部金属層であるアルミニウム層２０２に形成されている。
【００３４】
そして、保護膜７０上に第１及び第２接触孔７２、７４を通じてテストパッド２６と共通電圧用パターン２９を電気的に連結する連結パターン８２が形成されている。
【００３５】
このような下部基板１００に対向する上部基板２００には、黒い有機物質からなるブラックマトリックス２１０とカラーフィルター２２０が形成されている。カラーフィルター２２０は下部基板２００の画素領域に対応して形成され、ブラックマトリックス２１０は画素セルの内部領域を除いた全領域を覆っている。
【００３６】
そして、上部基板１００と下部基板２００の間には液晶層３００が封入されている。
【００３７】
このような構造を有する液晶表示装置を駆動する過程で、オフ作動時にゲートパッド（図示せず）を通じてゲート線２２に−７Ｖのゲートオフ電圧を印加し、共通電圧用パターン２９を通じて共通電極配線２７、２８、２９に＋５Ｖの共通電圧を印加するとしよう。
【００３８】
テストパッド２６がゲート線２２から分離されて共通電圧用パターン２９に連結されているので、テストパッド２６及び共通電圧用パターン２９全てに＋５Ｖの電圧がかかる。従ってこれらパターン２６、２９に近接した上部基板２００のブラックマトリックス２１０全領域にテストパッド２６及び共通電圧用パターン２９各々にかかった電圧に影響を受け、＋５Ｖの電圧が均一にかかる。
【００３９】
ゲートオフ電圧がかかった状態で共通電圧と同一な大きさの電圧がかかるブラックマトリックス２１０の電圧は画素セル内の水平電界を歪曲させることができず、液晶駆動にも影響を与えられない。従って、本発明の第１実施形態例による液晶表示装置では、最後のラインに位置する画素セルで液晶駆動の歪曲によって引き起こされる光の漏れ現象を防止することができる。
【００４０】
しかし、テストパッド２６は液晶表示装置をテストする過程ではゲート線２２と連結されなければならない。つまり、テストパッド２６はゲート線２２と連結される状態で製作されてテストを終えた後、分離用孔（Ｃ）、第１及び第２接触孔７２、７４を形成した後に連結パターン８２を形成して、テストパッド２６をゲート線２２から分離し、共通電圧用パターン２９と連結しなければならない。
【００４１】
テストパッド２６をゲート線２２から分離する工程は次の通りである。
【００４２】
まず、液晶表示装置テストの前は、下部基板１０上にテストパッド２６がゲート線２２に連結されており、共通電圧用パターン２９からは分離されており、その上部にゲート絶縁膜３０及び保護膜７０が形成されている。
【００４３】
液晶表示装置テストの後には、分離用孔（Ｃ）、第１及び第２接触孔７２、７４を定義するマスクを使用する写真エッチング工程を通じて、保護膜７０とゲート絶縁膜３０をエッチングしてテストパッド２６の上部金属層であるアルミニウム層２０２と共通電圧用パターン２９の上部金属層であるアルミニウム層２０２を選択的に露出する。次に、アルミニウムエッチング液を使用してアルミニウム層２０２の露出された部分を除去してテストパッド２６と共通電圧用パターン２９の下部金属層２０１を露出する。これで第１及び第２接触孔７２、７４が完成される。この後、基板の全面に導電層を形成した後に写真エッチングして、第１及び第２接触孔７２、７４を通じてテストパッド２６と共通電圧用パターン２９とを連結する連結パターン８２を形成する。この過程でテストパッド２６の下部金属層２０１の露出された部分も共に除去され、ゲート線２２とテストパッド２６とを分離する分離孔（Ｃ）が完成される。
【００４４】
以後、後続工程を経て下部基板の製作を完了し、上部基板を製作した後、２枚の基板を合着して液晶表示装置を製作する。
【００４５】
テストパッド２６とゲート線２２の分離工程は、前述した方法以外に後続工程を通じて様々な方法で実施することができる。
【００４６】
［第２実施形態例］
図３は本発明の第２実施形態例による液晶表示装置の平面図であり、図４は図３の切断線IV−IV´による液晶表示装置の断面図である。
【００４７】
本発明の第２実施形態例による液晶表示装置では、ゲート線２２に連結されるテストパッド２６を共通電圧用パターン２９に連結された導電パターン８４で遮蔽させている。この場合、テストパッド２６にかかった電圧を導電パターン８４が遮蔽させているため、テストパッド２６にかかった電圧がテストパッド２６上部のブラックマトリックス２１０に影響を与えれない。
【００４８】
本発明の第１実施形態例による液晶表示装置と比較して、上部基板と下部基板の“表示領域”は同一であるのでこれに対する説明は省略し、下部基板の“周辺領域”に対してのみ説明する。
【００４９】
下部基板１００の上に“表示領域”のゲート線２２に連結されるテストパッド２６及び“表示領域”の共通電極主線２７に連結される共通電圧用パターン２９が形成されている。テストパッド２６及び共通電圧用パターン２９はゲート線２２及び共通電極主線２７のように、クロム系列またはモリブデン系列からなる下部金属層２０１とアルミニウム系列からなる上部金属層２０２の二重層構造からなっている。そして、ゲート絶縁膜３０と保護膜７０がテストパッド２６と共通電圧用パターン２９を覆っている。
【００５０】
ゲート絶縁膜３０、保護膜７０及び共通電圧用パターン２９の上部金属層であるアルミニウム層２０２には、共通電圧用パターン２９の下部金属層２０１を露出する接触孔７４が形成されている。そして、保護膜７０の上には接触孔７４を通じて共通電圧用パターン２９に連結される導電パターン８４が形成されているが、この導電パターン８４は保護膜７０とゲート絶縁膜３０を隔ててテストパッド２６を十分覆っているため、テストパッド２６を遮蔽させている。言い換えれば、導電パターン８４は、テストパッド２６への印加電圧がブラックマトリックス２１０に影響を与えないようにテストパッド２６を覆っている。
【００５１】
このような構造を有する液晶表示装置を駆動する過程で、オフ作動時にゲートパッド（図示せず）を通じてゲート線２２に−７Ｖのゲートオフ電圧を印加し、共通電圧用パターン２９を通じて共通電極配線２７、２８、２９に＋５Ｖの共通電圧を印加するとしよう。
【００５２】
ゲート線２２に連結されているテストパッド２６には−７Ｖのゲートオフ電圧がかかり、共通電圧用パターン２９には＋５Ｖの共通電圧がかかる。しかし、テストパッド２６は共通電圧用パターン２９に連結された導電パターン８４によって遮蔽されているので、テストパッド２６にかかった−７Ｖのゲートオフ電圧はその上部のブラックマトリックス２１０に影響を与えれない。テストパッド２６の上のブラックマトリックス２１０部分は導電パターン８４にかかった＋５Ｖの共通電圧に影響を受けるようになる。従ってブラックマトリックス２１０の全領域にはテストパッド２６及び共通電圧用パターン２９各々にかかった電圧に影響を受け、＋５Ｖの電圧が均一にかかる。ゲートオフ電圧がかかった状態で共通電圧と同一な大きさの電圧がかかるブラックマトリス２１０の電圧は画素セル内の水平電界を歪曲させることができず、液晶駆動にも影響を与えられない。従って、本発明の第１実施形態例による液晶表示装置では、最後のラインに位置する画素セルで液晶駆動の歪曲によって引き起こされる光の漏れ現象を防止することができる。
【００５３】
このような構造ではテストパッド２６がゲート線２２に連結されているため、液晶表示装置をテストすることが可能であるので、本発明の第１実施形態例のようにテストパッド２６をゲート線２２から分離させる必要がない。
【００５４】
［第３実施形態例］
一方、テストパッドにかかった電圧によってブラックマトリックスにかかる電圧が周囲の画素セルに影響を与えられないようにするために、テストパッドを画素セルと所定の間隔をおいて形成する方法がある。図５は、この方法を適用した、本発明の第３実施形態例による液晶表示装置の平面図である。この実施形態例においては、最後のラインに位置する画素セルから画素セル幅の２倍以上になる間隔、例えば２００μｍ以上の間隔をおいてテストパッド２６を形成することができる。この場合、テストパッド２６のゲートオフ電圧によってブラックマトリックスにかかる電圧が最後のラインの画素セルにまで影響を与えられない程度、テストパッド２６と最後のラインの画素セルとが遠く離れているため、最後のラインに位置する画素セル内の水平電界は歪曲されず、液晶駆動にも影響が及ばない。従って、最後のラインに位置する画素セルで液晶駆動の歪曲によって引き起こされる光の漏れ現象を防止することができる。
【００５５】
ここで、テストパッドと最後のラインに位置する画素セルの間隔は、製造工程の条件によって適切に設定できる。
【００５６】
【発明の効果】
本発明では液晶表示装置の駆動時、テストパッドにかかったゲート電圧によってブラックマトリックスにかかる電圧が最後のラインに位置する画素セル内に形成される水平電界を歪曲させることを防止するように液晶表示装置の構造を改善させることにより、水平電界の歪曲によって発生する光の漏れ現象を防止して安定した画質を具現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態例による液晶表示装置の平面図
【図２】図１に示した切断線II−II´による液晶表示装置の断面図
【図３】本発明の第２実施形態例による液晶表示装置の平面図
【図４】図３に示した切断線IV−IV´による液晶表示装置の断面図
【図５】本発明の第３実施形態例による液晶表示装置の平面図
【符号の説明】
２２ ゲート線
２６ テストパッド
２７ 共通電極主線
２８ 共通電極枝線
２９ 共通電圧用パターン
３０ ゲート絶縁膜
４２ 半導体パターン
５５、５６ 抵抗性接触層
６２ データ線
６５ ソース電極
６６ ドレーン電極
６７ 画素電極主線
６８ 画素電極枝線
７０ 保護膜
７２ 第１接触孔
７４ 第２接触孔
８２ 連結パターン
８４ 導電パターン（シールド用）
１００ 下部基板
２００ 上部基板
２０１ 下部金属層
２０２ 上部金属層（アルミニウム層）
２１０ ブラックマトリックス
２２０ カラーフィルター
３００ 液晶層
Ｃ 分離用孔
【発明の属する技術分野】
本発明は液晶表示装置に関わり、特に、水平電界（Coplanar Electrode, CE）方式の液晶表示装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
水平電界方式の液晶表示装置は画素電極と共通電極とを同一平面に形成し、画素電極と共通電極との間に発生する水平電界を利用して液晶を駆動することによって広視野角を具現する。
【０００３】
水平電界方式の液晶表示装置において、下部基板の表示領域には複数個のゲート線と複数個のデータ線とが交差して定義された複数個の画素セル領域がマトリックス形状に配列されている。画素セルはゲート線及びデータ線に電気的に連結されるスイッチング素子、スイッチング素子に電気的に連結される画素電極及び画素電極との間に水平電界を発生させる共通電極を含む。そして、下部基板には更に、ゲート線各々の一端に連結されるゲートパッド、データ線各々の一端に連結されるデータパッド及び画素セル領域各々の共通電極を共通に連結する共通電圧用パターンなどが形成されている。
【０００４】
水平電界方式の液晶表示装置において、上部基板には下部基板の画素セルに対応する赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルターセル及び下部基板の画素セル内部を除いた全領域を覆うブラックマトリックスが形成されている。
【０００５】
一方、液晶表示装置の配線欠陥を点検するために、液晶表示装置のパネルテストを実施する。パネルテストのために液晶表示装置の製作工程において、ゲート線の一端を共通に連結させ、ゲート線の他の一端にテストパッドを形成する。パネルテストの際には二つのゲート線を選択し、選択されたゲート線のテストパッドにテスト電圧を印加することによって、二つのゲート線に連結された画素セルの配線欠陥を点検する。このようなパネルテストはゲート線全てに対して実施する。
【０００６】
パネルテストの作業が終われば、液晶表示装置の作動のために共通に連結されていたゲート線を全て分離させる。
【０００７】
しかし、液晶表示装置のテスト過程で用いられたテストパッドはパネルテストが終わった後にもゲート線に連結された状態で存在しているので、液晶表示装置の作動時にゲート電圧の印加を受ける。特に、オフ作動時にテストパッドに印加されたゲートオフ電圧は最後のラインに位置する画素セル内の水平電界を歪曲させ、この部分での液晶配列を歪曲させて光の漏れ現象を誘発するという問題点があった。
【０００８】
【発明が解決しようとする課題】
本発明は光の漏れ現象を最小化して安定した画質を実現する液晶表示装置を提供することにその目的がある。
【０００９】
【課題を解決するための手段】
このために本発明では、テストパッドをゲート線から分離させて共通電圧用パターンに連結する、あるいは、共通電圧用パターンで遮蔽する手段を用いる。
【００１０】
詳細に見てみれば、本発明による液晶表示装置では、下部基板の上に複数個の画素領域が配列されている表示領域が定義されている。画素領域はゲート線、ゲート線と交差するデータ線、ゲート線とデータ線に電気的に連結される薄膜トランジスタ、薄膜トランジスタに電気的に連結される画素電極線及び画素電極線の間に形成される共通電極線を含んでいる。そして、共通電圧用パターンが複数個の画素領域の共通電極線を連結しており、表示領域の外側には共通電圧用パターンには連結されるが、ゲート線からは分離されているテストパッドが形成されている。
【００１１】
ここで、テストパッドが共通電圧用パターンに連結される構造は、基板の上にテストパッド及び共通電圧用パターンが形成され、絶縁膜がテストパッドと共通電圧用パターンを覆っており、導電性の連結パターンがテストパッドと共通電圧用パターンを各々露出する接触孔を通じてテストパッドと共通電圧用パターンとを連結している。
【００１２】
この時、下部基板に対向する上部基板と、上部基板に画素領域の内部領域を除いた下部基板の残り領域を覆うように形成されるブラックマトリックスとをさらに含むことができる。
【００１３】
本発明による液晶表示装置では、下部基板の上に複数個の画素領域が配列されている表示領域が定義されている。画素領域はゲート線、ゲート線と交差するデータ線、ゲート線とデータ線に電気的に連結される薄膜トランジスタ、薄膜トランジスタに電気的に連結される画素電極線及び画素電極線の間に形成される共通電極線を含んでいる。そして、共通電圧用パターンが共通電極線に連結されて表示領域の外部に形成されており、テストパッドがゲート線に連結されて表示領域の外側に形成されており、導電パターンが共通電圧用パターンに連結され、テストパッドに重なるが、テストパッドとは絶縁されている。
【００１４】
ここで、導電パターンがテストパッドと重なる構造は、基板の上にテストパッド及び共通電圧用パターンが形成され、絶縁膜がテストパッドと共通電圧用パターンを覆っており、導電パターンが絶縁膜に共通電圧用パターンを露出する接触孔を通じて共通電圧用パターンと連結されるが、テストパッドとは絶縁膜を隔てて重なっている。この時、下部基板に対向する上部基板と、上部基板に画素領域の内部領域を除いた下部基板の残り領域を覆うように形成されるブラックマトリックスとをさらに含むことができる。
【００１５】
また、本発明による液晶表示装置では、下部基板の上に複数個の画素領域が配列されている表示領域が定義されている。画素領域はゲート線、ゲート線と交差するデータ線、ゲート線とデータ線に電気的に連結される薄膜トランジスタ、薄膜トランジスタに電気的に連結される画素電極線及び画素電極線の間に形成される共通電極線を含んでいる。そして、共通電圧用パターンが共通電極線に連結されて表示領域の外部に形成されており、テストパッドがゲート線に連結されるが、表示領域の最後のラインに位置する画素領域とは画素領域幅の２倍以上の間隔をおいて形成されている。ここで、テストパッドと表示領域の最後のラインに位置する画素領域とは２００μｍ以上の間隔をおいて形成されることができる。
【００１６】
【発明の実施の形態】
以下では、図面を参照して本発明について説明する。
【００１７】
［第１実施形態例］
図１は本発明の第１実施形態例による液晶表示装置における下部基板の平面図であり、図２は図１の切断線II−II´による液晶表示装置の断面図である。
【００１８】
水平電界方式の液晶表示装置では、下部基板１００と上部基板２００とが合着されており、“表示領域”と“周辺領域”とが定義されている。図面は説明の便宜のために、“表示領域”の最後のラインに位置する画素セルとそれに隣接する“周辺領域”のテストパッド２６及び共通電圧用パターン２９を示したものである。
【００１９】
“表示領域”には、複数個のゲート線２２と複数個のデータ線６２とが互いに交差して複数個の画素領域を定義している。各々の画素領域にはゲート線２２とデータ線６２に電気的に連結される薄膜トランジスタ（ＴＦＴ）が形成されており、薄膜トランジスタには画素電極配線６７、６８が連結されている。そして、液晶表示装置を駆動する際に画素電極配線６７、６８と協動して水平電界を形成する共通電極配線２７、２８が形成されている。
【００２０】
“周辺領域”には各々の画素領域に形成されている共通電極配線２７、２８を共通に連結する共通電圧用パターン２９とゲート線２２の一端に連結される途中で切れた状態のテストパッド２６とが形成されている。図面には示していないが、ゲート線２２の他の一端には、ゲート線２２にゲート電圧を印加するための外部駆動回路に連結されるゲートパッドが形成されている。
【００２１】
このような液晶表示装置の構造の具体的な説明は次の通りである。
【００２２】
まず、下部基板１００の上にクロム系列またはモリブデン系列からなる下部金属層２０１とアルミニウム系列からなる上部金属層２０２の二重層構造のゲート配線２２、２４、２６及び共通電極配線２７、２８、２９が形成されている。
【００２３】
ゲート配線２２、２４、２６は横方向に延長されたゲート線２２、ゲート線２２の一端に形成されて外部駆動回路からゲート信号を受けるゲートパッド（図示せず）、ゲート線２２の一部であるゲート電極２４及びゲート線２２の他の一端付近に位置するが、ゲート線２２と分離されているテストパッド２６を含む。
【００２４】
ゲート線２２とテストパッド２６は製作工程では互いに連結されるように形成されるが、液晶表示装置のテストの後には後述される分離工程を通じて、図面に示したように互いに分離される。
【００２５】
共通電極配線２７、２８、２９は画素領域に形成される共通電極主線２７と、共通電極主線２７から延びる複数個の共通電極枝線２８と、各々の画素領域に形成された複数個の共通電極主線２７を共通に連結する共通電圧用パターン２９とを含む。
【００２６】
そして、ゲート配線２２、２４、２６及び共通電極配線２７、２８、２９を、窒化ケイ素のような絶縁物質からなるゲート絶縁膜３０が覆っている。
【００２７】
ゲート絶縁膜３０の上には非晶質シリコンのような半導体物質からなる半導体パターン４２が形成されており、半導体パターン４２の上には、不純物がドーピングされた非晶質シリコンのような半導体物質からなる抵抗性接触層５５、５６が形成されている。
【００２８】
そして、導電物質からなるデータ配線６２、６５、６６及び画素電極配線６７、６８が半導体パターン４２と電気的に連結されている。
【００２９】
データ配線６２、６５、６６は、ゲート線２２に交差して縦方向に延びるデータ線６２、データ線６２の一端に形成されて外部駆動回路からデータ信号の印加を受けるデータパッド（図示せず）、データ線６２の一部であって一つの抵抗性接触層５５に接触されるソース電極６５及び他の一つの抵抗性接触層５６に接触されるドレーン電極６６を含む。
【００３０】
画素電極配線６７、６８は、ドレーン電極６６に連結されて共通電極主線２７に平行に配列される画素電極主線６７及び画素電極主線６７から延びる複数個の画素電極枝線６８を含んでいる。
【００３１】
データ配線６２、６５、６６及び画素電極配線６７、６８を、窒化ケイ素のような絶縁物質からなる保護膜７０が覆っている。
【００３２】
そして、ゲート線２２とテストパッド２６を電気的に絶縁させる分離用孔（Ｃ）が形成されている。この分離用孔（Ｃ）は保護膜７０、ゲート絶縁膜３０及びゲート線２２に形成されて、一体に形成されていたゲート線２２とテストパッド２６とを分離させている。
【００３３】
そして、“周辺領域”にはテストパッド２６及び共通電圧用パターン２９を露出する第１及び第２接触孔７２、７４が形成されている。第１接触孔７２は保護膜７０、ゲート絶縁膜３０及びテストパッド２６の上部金属層であるアルミニウム層２０２に形成されており、第２接触孔７４は保護膜７０、ゲート絶縁膜３０及び共通電圧用パターン２９の上部金属層であるアルミニウム層２０２に形成されている。
【００３４】
そして、保護膜７０上に第１及び第２接触孔７２、７４を通じてテストパッド２６と共通電圧用パターン２９を電気的に連結する連結パターン８２が形成されている。
【００３５】
このような下部基板１００に対向する上部基板２００には、黒い有機物質からなるブラックマトリックス２１０とカラーフィルター２２０が形成されている。カラーフィルター２２０は下部基板２００の画素領域に対応して形成され、ブラックマトリックス２１０は画素セルの内部領域を除いた全領域を覆っている。
【００３６】
そして、上部基板１００と下部基板２００の間には液晶層３００が封入されている。
【００３７】
このような構造を有する液晶表示装置を駆動する過程で、オフ作動時にゲートパッド（図示せず）を通じてゲート線２２に−７Ｖのゲートオフ電圧を印加し、共通電圧用パターン２９を通じて共通電極配線２７、２８、２９に＋５Ｖの共通電圧を印加するとしよう。
【００３８】
テストパッド２６がゲート線２２から分離されて共通電圧用パターン２９に連結されているので、テストパッド２６及び共通電圧用パターン２９全てに＋５Ｖの電圧がかかる。従ってこれらパターン２６、２９に近接した上部基板２００のブラックマトリックス２１０全領域にテストパッド２６及び共通電圧用パターン２９各々にかかった電圧に影響を受け、＋５Ｖの電圧が均一にかかる。
【００３９】
ゲートオフ電圧がかかった状態で共通電圧と同一な大きさの電圧がかかるブラックマトリックス２１０の電圧は画素セル内の水平電界を歪曲させることができず、液晶駆動にも影響を与えられない。従って、本発明の第１実施形態例による液晶表示装置では、最後のラインに位置する画素セルで液晶駆動の歪曲によって引き起こされる光の漏れ現象を防止することができる。
【００４０】
しかし、テストパッド２６は液晶表示装置をテストする過程ではゲート線２２と連結されなければならない。つまり、テストパッド２６はゲート線２２と連結される状態で製作されてテストを終えた後、分離用孔（Ｃ）、第１及び第２接触孔７２、７４を形成した後に連結パターン８２を形成して、テストパッド２６をゲート線２２から分離し、共通電圧用パターン２９と連結しなければならない。
【００４１】
テストパッド２６をゲート線２２から分離する工程は次の通りである。
【００４２】
まず、液晶表示装置テストの前は、下部基板１０上にテストパッド２６がゲート線２２に連結されており、共通電圧用パターン２９からは分離されており、その上部にゲート絶縁膜３０及び保護膜７０が形成されている。
【００４３】
液晶表示装置テストの後には、分離用孔（Ｃ）、第１及び第２接触孔７２、７４を定義するマスクを使用する写真エッチング工程を通じて、保護膜７０とゲート絶縁膜３０をエッチングしてテストパッド２６の上部金属層であるアルミニウム層２０２と共通電圧用パターン２９の上部金属層であるアルミニウム層２０２を選択的に露出する。次に、アルミニウムエッチング液を使用してアルミニウム層２０２の露出された部分を除去してテストパッド２６と共通電圧用パターン２９の下部金属層２０１を露出する。これで第１及び第２接触孔７２、７４が完成される。この後、基板の全面に導電層を形成した後に写真エッチングして、第１及び第２接触孔７２、７４を通じてテストパッド２６と共通電圧用パターン２９とを連結する連結パターン８２を形成する。この過程でテストパッド２６の下部金属層２０１の露出された部分も共に除去され、ゲート線２２とテストパッド２６とを分離する分離孔（Ｃ）が完成される。
【００４４】
以後、後続工程を経て下部基板の製作を完了し、上部基板を製作した後、２枚の基板を合着して液晶表示装置を製作する。
【００４５】
テストパッド２６とゲート線２２の分離工程は、前述した方法以外に後続工程を通じて様々な方法で実施することができる。
【００４６】
［第２実施形態例］
図３は本発明の第２実施形態例による液晶表示装置の平面図であり、図４は図３の切断線IV−IV´による液晶表示装置の断面図である。
【００４７】
本発明の第２実施形態例による液晶表示装置では、ゲート線２２に連結されるテストパッド２６を共通電圧用パターン２９に連結された導電パターン８４で遮蔽させている。この場合、テストパッド２６にかかった電圧を導電パターン８４が遮蔽させているため、テストパッド２６にかかった電圧がテストパッド２６上部のブラックマトリックス２１０に影響を与えれない。
【００４８】
本発明の第１実施形態例による液晶表示装置と比較して、上部基板と下部基板の“表示領域”は同一であるのでこれに対する説明は省略し、下部基板の“周辺領域”に対してのみ説明する。
【００４９】
下部基板１００の上に“表示領域”のゲート線２２に連結されるテストパッド２６及び“表示領域”の共通電極主線２７に連結される共通電圧用パターン２９が形成されている。テストパッド２６及び共通電圧用パターン２９はゲート線２２及び共通電極主線２７のように、クロム系列またはモリブデン系列からなる下部金属層２０１とアルミニウム系列からなる上部金属層２０２の二重層構造からなっている。そして、ゲート絶縁膜３０と保護膜７０がテストパッド２６と共通電圧用パターン２９を覆っている。
【００５０】
ゲート絶縁膜３０、保護膜７０及び共通電圧用パターン２９の上部金属層であるアルミニウム層２０２には、共通電圧用パターン２９の下部金属層２０１を露出する接触孔７４が形成されている。そして、保護膜７０の上には接触孔７４を通じて共通電圧用パターン２９に連結される導電パターン８４が形成されているが、この導電パターン８４は保護膜７０とゲート絶縁膜３０を隔ててテストパッド２６を十分覆っているため、テストパッド２６を遮蔽させている。言い換えれば、導電パターン８４は、テストパッド２６への印加電圧がブラックマトリックス２１０に影響を与えないようにテストパッド２６を覆っている。
【００５１】
このような構造を有する液晶表示装置を駆動する過程で、オフ作動時にゲートパッド（図示せず）を通じてゲート線２２に−７Ｖのゲートオフ電圧を印加し、共通電圧用パターン２９を通じて共通電極配線２７、２８、２９に＋５Ｖの共通電圧を印加するとしよう。
【００５２】
ゲート線２２に連結されているテストパッド２６には−７Ｖのゲートオフ電圧がかかり、共通電圧用パターン２９には＋５Ｖの共通電圧がかかる。しかし、テストパッド２６は共通電圧用パターン２９に連結された導電パターン８４によって遮蔽されているので、テストパッド２６にかかった−７Ｖのゲートオフ電圧はその上部のブラックマトリックス２１０に影響を与えれない。テストパッド２６の上のブラックマトリックス２１０部分は導電パターン８４にかかった＋５Ｖの共通電圧に影響を受けるようになる。従ってブラックマトリックス２１０の全領域にはテストパッド２６及び共通電圧用パターン２９各々にかかった電圧に影響を受け、＋５Ｖの電圧が均一にかかる。ゲートオフ電圧がかかった状態で共通電圧と同一な大きさの電圧がかかるブラックマトリス２１０の電圧は画素セル内の水平電界を歪曲させることができず、液晶駆動にも影響を与えられない。従って、本発明の第１実施形態例による液晶表示装置では、最後のラインに位置する画素セルで液晶駆動の歪曲によって引き起こされる光の漏れ現象を防止することができる。
【００５３】
このような構造ではテストパッド２６がゲート線２２に連結されているため、液晶表示装置をテストすることが可能であるので、本発明の第１実施形態例のようにテストパッド２６をゲート線２２から分離させる必要がない。
【００５４】
［第３実施形態例］
一方、テストパッドにかかった電圧によってブラックマトリックスにかかる電圧が周囲の画素セルに影響を与えられないようにするために、テストパッドを画素セルと所定の間隔をおいて形成する方法がある。図５は、この方法を適用した、本発明の第３実施形態例による液晶表示装置の平面図である。この実施形態例においては、最後のラインに位置する画素セルから画素セル幅の２倍以上になる間隔、例えば２００μｍ以上の間隔をおいてテストパッド２６を形成することができる。この場合、テストパッド２６のゲートオフ電圧によってブラックマトリックスにかかる電圧が最後のラインの画素セルにまで影響を与えられない程度、テストパッド２６と最後のラインの画素セルとが遠く離れているため、最後のラインに位置する画素セル内の水平電界は歪曲されず、液晶駆動にも影響が及ばない。従って、最後のラインに位置する画素セルで液晶駆動の歪曲によって引き起こされる光の漏れ現象を防止することができる。
【００５５】
ここで、テストパッドと最後のラインに位置する画素セルの間隔は、製造工程の条件によって適切に設定できる。
【００５６】
【発明の効果】
本発明では液晶表示装置の駆動時、テストパッドにかかったゲート電圧によってブラックマトリックスにかかる電圧が最後のラインに位置する画素セル内に形成される水平電界を歪曲させることを防止するように液晶表示装置の構造を改善させることにより、水平電界の歪曲によって発生する光の漏れ現象を防止して安定した画質を具現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態例による液晶表示装置の平面図
【図２】図１に示した切断線II−II´による液晶表示装置の断面図
【図３】本発明の第２実施形態例による液晶表示装置の平面図
【図４】図３に示した切断線IV−IV´による液晶表示装置の断面図
【図５】本発明の第３実施形態例による液晶表示装置の平面図
【符号の説明】
２２ ゲート線
２６ テストパッド
２７ 共通電極主線
２８ 共通電極枝線
２９ 共通電圧用パターン
３０ ゲート絶縁膜
４２ 半導体パターン
５５、５６ 抵抗性接触層
６２ データ線
６５ ソース電極
６６ ドレーン電極
６７ 画素電極主線
６８ 画素電極枝線
７０ 保護膜
７２ 第１接触孔
７４ 第２接触孔
８２ 連結パターン
８４ 導電パターン（シールド用）
１００ 下部基板
２００ 上部基板
２０１ 下部金属層
２０２ 上部金属層（アルミニウム層）
２１０ ブラックマトリックス
２２０ カラーフィルター
３００ 液晶層
Ｃ 分離用孔
Claims (6)
- 下部基板と、
前記下部基板の上に形成されるゲート線、前記ゲート線と交差するデータ線、前記ゲート線と前記データ線とに電気的に連結される薄膜トランジスタ、前記薄膜トランジスタに電気的に連結される画素電極線及び前記画素電極線の間に形成される共通電極線を含む画素領域が複数個配列されている表示領域と、
前記複数個の画素領域の共通電極線が連結された共通電圧用パターンと、
前記表示領域の外側であって前記表示領域と隣接して形成され、前記共通電圧用パターンに連結され、前記ゲート線とは分離されているゲート線用のテストパッドと、
を含む液晶表示装置。 - 前記テストパッド及び前記共通電圧用パターンは前記下部基板上に形成され、
前記テストパッドと前記共通電圧用パターンとを覆い、前記テストパッドと前記共通電圧用パターンとを各々露出する接触孔が形成された絶縁膜と、
前記接触孔を通じて前記テストパッドと前記共通電圧用パターンとを連結する連結パターンと、
を含む請求項１に記載の液晶表時装置。 - 前記下部基板に対向する上部基板と、
前記上部基板に、画素領域の内部領域を除いた下部基板の残り領域を覆うように形成されるブラックマトリックスと、
をさらに含む請求項２に記載の液晶表示装置。 - 下部基板と、
前記下部基板の上に形成されるゲート線、前記ゲート線と交差するデータ線、前記ゲート線と前記データ線に電気的に連結される薄膜トランジスタ、前記薄膜トランジスタに電気的に連結される画素電極線及び前記画素電極線の間に形成される共通電極線を含む画素領域が複数個配列されている表示領域と、
前記共通電極線に連結されて前記表示領域の外側に形成される共通電圧用パターンと、
前記ゲート線に連結されて前記表示領域の外側であって前記表示領域に隣接して形成されるテストパッドと、
前記共通電圧用パターンに連結され、前記テストパッドに重なりかつ前記テストパッドとは絶縁されている導電パターンと、
を含む液晶表示装置。 - 前記テストパッド及び前記共通電圧用パターンは前記下部基板上に形成され、
前記テストパッドと前記共通電圧用パターンとを覆い、前記共通電圧用パターンを露出する接触孔が形成された絶縁膜を含み、
前記導電パターンは、前記接触孔を通じて前記共通電圧用パターンと連結され、前記絶縁膜を隔てて前記テストパッドと重なる、
請求項４に記載の液晶表示装置。 - 前記下部基板に対向する上部基板と、
前記上部基板に画素領域の内部領域を除いた下部基板の残り領域を覆うように形成されるブラックマトリックスと、
をさらに含む請求項４に記載の液晶表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2000-63451 | 2000-10-27 | ||
| KR1020000063451A KR100759965B1 (ko) | 2000-10-27 | 2000-10-27 | 액정 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002196356A JP2002196356A (ja) | 2002-07-12 |
| JP4251799B2 true JP4251799B2 (ja) | 2009-04-08 |
Family
ID=19695760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001330937A Expired - Fee Related JP4251799B2 (ja) | 2000-10-27 | 2001-10-29 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6977711B2 (ja) |
| JP (1) | JP4251799B2 (ja) |
| KR (1) | KR100759965B1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100864501B1 (ko) * | 2002-11-19 | 2008-10-20 | 삼성전자주식회사 | 액정 표시 장치 |
| JP3783707B2 (ja) * | 2003-03-19 | 2006-06-07 | セイコーエプソン株式会社 | 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器 |
| KR100671640B1 (ko) * | 2004-06-24 | 2007-01-18 | 삼성에스디아이 주식회사 | 박막 트랜지스터 어레이 기판과 이를 이용한 표시장치와그의 제조방법 |
| US8013816B2 (en) * | 2004-06-30 | 2011-09-06 | Samsung Mobile Display Co., Ltd. | Light emitting display |
| KR101163603B1 (ko) * | 2005-08-30 | 2012-07-06 | 엘지디스플레이 주식회사 | 액정표시장치용 박막 트랜지스터 기판 및 이를 구비하는액정표시장치 |
| KR20070040505A (ko) * | 2005-10-12 | 2007-04-17 | 삼성전자주식회사 | 표시 장치 및 이의 검사 방법 |
| KR20070043098A (ko) * | 2005-10-20 | 2007-04-25 | 삼성전자주식회사 | 어레이 기판 및 이의 제조방법 |
| KR20070070721A (ko) * | 2005-12-29 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
| JP4254851B2 (ja) * | 2006-12-06 | 2009-04-15 | セイコーエプソン株式会社 | 表示装置、集積回路装置及び電子機器 |
| JP4678031B2 (ja) * | 2008-01-11 | 2011-04-27 | ソニー株式会社 | 液晶装置および電子機器 |
| JP4829260B2 (ja) * | 2008-02-05 | 2011-12-07 | 三菱電機株式会社 | 液晶表示装置 |
| TWI387770B (zh) * | 2009-01-05 | 2013-03-01 | Chunghwa Picture Tubes Ltd | 檢測顯示面板之方法 |
| CN102790051B (zh) * | 2012-07-27 | 2014-12-10 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法、显示装置 |
| EP3410182A1 (en) * | 2013-12-02 | 2018-12-05 | LG Display Co., Ltd. | Display device and manufacturing and testing methods thereof |
| CN104035615B (zh) * | 2014-05-20 | 2016-03-02 | 京东方科技集团股份有限公司 | 一种触摸显示面板和显示装置 |
| JP6335652B2 (ja) * | 2014-05-27 | 2018-05-30 | 三菱電機株式会社 | 表示装置、薄膜トランジスタの製造方法 |
| CN203941365U (zh) * | 2014-07-09 | 2014-11-12 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| CN104238215A (zh) | 2014-08-28 | 2014-12-24 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| KR102296073B1 (ko) * | 2015-01-06 | 2021-08-31 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN106773393B (zh) * | 2016-12-14 | 2020-01-03 | 深圳市华星光电技术有限公司 | 阵列基板、显示面板、显示装置及阵列基板的制备方法 |
| CN108596908B (zh) * | 2018-05-10 | 2020-12-18 | 深圳清华大学研究院 | Led显示屏检测方法、装置及终端 |
| KR20210100795A (ko) * | 2020-02-06 | 2021-08-18 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN111427206B (zh) * | 2020-03-24 | 2022-07-26 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| CN112068338B (zh) | 2020-09-01 | 2021-11-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2852073B2 (ja) * | 1989-07-28 | 1999-01-27 | 株式会社日立製作所 | 液晶表示装置 |
| JPH07146481A (ja) * | 1993-11-25 | 1995-06-06 | Hitachi Ltd | 液晶表示基板 |
| JPH08110509A (ja) * | 1994-10-07 | 1996-04-30 | Casio Comput Co Ltd | 液晶表示装置およびその検査方法 |
| KR0182184B1 (en) * | 1996-04-24 | 1999-04-15 | Samsung Electronics Co Ltd | Disconnection/short test apparatus and its method of signal line using metrix |
| US5907379A (en) * | 1996-10-21 | 1999-05-25 | Samsung Electronics Co., Ltd. | In-plane switching liquid crystal display having high aperture ratio |
| KR100250796B1 (ko) * | 1996-11-29 | 2000-04-01 | 김영환 | 액정 표시 소자 및 그 제조방법 |
| JPH10197891A (ja) * | 1997-01-10 | 1998-07-31 | Toshiba Electron Eng Corp | 液晶表示素子 |
| US6433764B1 (en) * | 1997-01-23 | 2002-08-13 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display |
| US6256076B1 (en) * | 1997-03-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof |
| US6335770B1 (en) * | 1997-07-22 | 2002-01-01 | Lg. Philips Lcd Co., Ltd. | In-plane switching mode LCD with specific arrangement of common bus line, data electrode, and common electrode |
| KR100280874B1 (ko) * | 1997-09-12 | 2001-02-01 | 구본준 | 액정패널 |
| JP3634138B2 (ja) * | 1998-02-23 | 2005-03-30 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| TW569058B (en) * | 1998-02-24 | 2004-01-01 | Toshiba Corp | Array substrate for liquid crystal display element, array substrate for liquid crystal display element and method of manufacturing the same |
| JP3029426B2 (ja) * | 1998-02-24 | 2000-04-04 | 株式会社東芝 | 液晶表示素子のアレイ基板、アレイ基板を備えた液晶表示素子、およびアレイ基板の製造方法 |
| JPH11272189A (ja) * | 1998-03-20 | 1999-10-08 | Matsushita Electric Ind Co Ltd | 液晶パネルおよびその製造方法 |
| JP3099816B2 (ja) * | 1998-08-12 | 2000-10-16 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| KR20000027768A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 고개구율 및 고투과율 액정 표시 장치 |
| JP3718355B2 (ja) * | 1998-11-26 | 2005-11-24 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
| US6441401B1 (en) * | 1999-03-19 | 2002-08-27 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for repairing the same |
| JP2001051303A (ja) * | 1999-08-05 | 2001-02-23 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
| JP3379491B2 (ja) * | 1999-10-22 | 2003-02-24 | 日本電気株式会社 | 液晶表示装置 |
| JP2001194675A (ja) * | 2000-01-12 | 2001-07-19 | Hitachi Ltd | 液晶表示装置 |
| US6678018B2 (en) * | 2000-02-10 | 2004-01-13 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same |
| JP2001235725A (ja) * | 2000-02-24 | 2001-08-31 | Victor Co Of Japan Ltd | 液晶表示装置 |
| TW527513B (en) * | 2000-03-06 | 2003-04-11 | Hitachi Ltd | Liquid crystal display device and manufacturing method thereof |
| US6838696B2 (en) * | 2000-03-15 | 2005-01-04 | Advanced Display Inc. | Liquid crystal display |
| JP4357689B2 (ja) * | 2000-03-28 | 2009-11-04 | シャープ株式会社 | 液晶表示パネル及びその製造方法 |
| KR100414222B1 (ko) * | 2000-10-14 | 2004-01-07 | 삼성전자주식회사 | 횡전계형 액정표시장치 및 그 제조방법 |
| KR200495295Y1 (ko) * | 2017-10-12 | 2022-04-19 | 김태연 | 이탈방지구를 갖는 볼체인 |
-
2000
- 2000-10-27 KR KR1020000063451A patent/KR100759965B1/ko not_active IP Right Cessation
-
2001
- 2001-10-26 US US09/983,878 patent/US6977711B2/en not_active Expired - Fee Related
- 2001-10-29 JP JP2001330937A patent/JP4251799B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020032790A (ko) | 2002-05-04 |
| JP2002196356A (ja) | 2002-07-12 |
| KR100759965B1 (ko) | 2007-09-18 |
| US20020051114A1 (en) | 2002-05-02 |
| US6977711B2 (en) | 2005-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4251799B2 (ja) | 液晶表示装置 | |
| EP0708355B1 (en) | Display device | |
| US6078366A (en) | Array substrate comprising semiconductor contact layers having same outline as signal lines | |
| JP4831716B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US6525788B1 (en) | Liquid crystal display device | |
| JPH1020298A (ja) | 液晶表示装置 | |
| JPH09160076A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR980010531A (ko) | 액정 표시 장치의 쇼팅바 | |
| JPWO2011080879A1 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP2005346091A (ja) | 液晶表示装置およびその製造方法 | |
| KR20060001425A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR20100031049A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20150019593A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| WO2016165275A1 (zh) | 阵列基板及其制作方法和测试方法、显示装置 | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| US20110169004A1 (en) | Display device and manufacturing method therefor | |
| KR20010025862A (ko) | 액정표시장치 | |
| JP2004246284A (ja) | 表示装置用電極基板 | |
| JP3969510B2 (ja) | 薄膜トランジスタアレイ基板および液晶表示装置 | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| KR101006781B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100951840B1 (ko) | 액정표시장치 | |
| KR0154794B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100577777B1 (ko) | 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법 | |
| JPH1096913A (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040831 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041027 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080902 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081113 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |