CN111427206B - 阵列基板及显示装置 - Google Patents

阵列基板及显示装置 Download PDF

Info

Publication number
CN111427206B
CN111427206B CN202010213325.3A CN202010213325A CN111427206B CN 111427206 B CN111427206 B CN 111427206B CN 202010213325 A CN202010213325 A CN 202010213325A CN 111427206 B CN111427206 B CN 111427206B
Authority
CN
China
Prior art keywords
signal line
lead
substrate
base plate
substrate base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010213325.3A
Other languages
English (en)
Other versions
CN111427206A (zh
Inventor
黄建华
赵重阳
孙志华
缪应蒙
曲莹莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010213325.3A priority Critical patent/CN111427206B/zh
Publication of CN111427206A publication Critical patent/CN111427206A/zh
Priority to PCT/CN2021/074940 priority patent/WO2021190159A1/zh
Priority to EP21776160.0A priority patent/EP4095595B1/en
Priority to US17/441,304 priority patent/US20220317530A1/en
Application granted granted Critical
Publication of CN111427206B publication Critical patent/CN111427206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Abstract

本公开涉及显示技术领域，具体而言，涉及一种阵列基板及显示装置。该阵列基板，具有显示区和设置在显示区至少一侧的外围走线区，显示区包括形成在衬底基板上的薄膜晶体管及公共电极；外围走线区包括形成在衬底基板上的第一引线、栅极信号线及公共信号线；第一引线与薄膜晶体管的栅极同层设置并与栅极电连接；栅极信号线位于第一引线背离衬底基板的一侧，并通过第一转接结构与第一引线电连接；公共信号线位于第一引线背离衬底基板的一侧，以及位于栅极信号线靠近显示区的一侧，公共信号线与公共电极电连接；其中，第一转接结构位于公共信号线远离显示区的一侧。该方案提高了显示产品良率。

Description

阵列基板及显示装置
技术领域
本公开涉及显示技术领域，具体而言，涉及一种阵列基板及显示装 置。
背景技术
随着显示技术的不断发展，薄膜晶体管液晶显示器(Thin Film TransistorLiquid Crystal Display，简称：TFT-LCD)已在平板显示领域中 占据了主导地位。
但目前，发明人在研究过程中发现，TFT-LCD中显示区的周边在外围 走线区影响下，容易出现摩擦取向阴影和液晶扩散不均匀等情况，使得显 示区的周边不能正常显示，出现周边暗态漏光或者亮态暗区等不良情况， 降低了显示产品良率。
需要说明的是，在上述背景技术部分发明的信息仅用于加强对本公 开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现 有技术的信息。
发明内容
本公开的目的在于提供一种阵列基板及显示装置，提高显示产品良 率。
根据本公开的一个方面，提供了一种阵列基板，具有显示区和设置 在所述显示区至少一侧的外围走线区，其中，所述阵列基板包括衬底基 板，所述显示区包括形成在所述衬底基板上的薄膜晶体管及公共电极； 所述外围走线区包括形成在所述衬底基板上的第一引线、栅极信号线及 公共信号线；
所述薄膜晶体管包括栅极，所述第一引线与所述栅极同层设置并电 连接；
所述栅极信号线位于所述第一引线背离所述衬底基板的一侧，并通 过第一转接结构与所述第一引线电连接；
所述公共信号线位于所述第一引线背离所述衬底基板的一侧，以及 位于所述栅极信号线靠近所述显示区的一侧，所述公共信号线与所述公 共电极电连接；
其中，所述第一转接结构位于所述公共信号线远离所述显示区的一 侧。
在本公开的一种示例性实施例中，所述第一转接结构包括：
至少一个第一过孔，其在所述衬底基板上的正投影位于所述栅极信 号线在所述衬底基板上的正投影内，且所述第一过孔至少暴露出部分所 述栅极信号线；
至少一个第二过孔，其在所述衬底基板上的正投影位于所述第一引 线在所述衬底基板上的正投影内，且所述第二过孔至少暴露出部分所述 第一引线；
第一转接部，位于所述栅极信号线远离衬底基板的一侧，所述第一 转接部通过所述第一过孔与所述栅极信号线电连接，并通过所述第二过 孔与所述第一引线电连接。
在本公开的一种示例性实施例中，所述公共信号线和所述栅极信号 线在第一方向上延伸；
所述第一引线包括在所述第一方向上延伸的第一转接引线段及在第 二方向上延伸的第一主引线段，所述第一转接引线段在所述衬底基板的 正投影位于所述栅极信号线与所述公共信号线在所述衬底基板上的正投 影之间；所述第一主引线段分别与所述第一转接引线段及所述薄膜晶体 管的栅极电连接，且所述第一主引线段在所述衬底基板上的正投影与所 述公共信号线在所述衬底基板上的正投影存在交叠；
其中，所述第二过孔在所述衬底基板上的正投影位于所述第一转接 引线段在所述衬底基板上的正投影内；且所述第二方向与所述第一方向 相交。
在本公开的一种示例性实施例中，
所述第一过孔设置有多个并在所述第一方向上间隔排布；
所述第二过孔设置有多个并在所述第一方向上间隔排布。
在本公开的一种示例性实施例中，所述显示区还包括像素电极，所 述薄膜晶体管包括漏电极，所述像素电极位于所述漏电极远离所述衬底 基板的一侧，并与所述漏电极相连接；
所述第一转接部与所述像素电极同层设置。
在本公开的一种示例性实施例中，所述外围走线区还包括形成在所 述衬底基板上的第二引线，所述第二引线与所述栅极同层设置并与所述 公共电极电连接；
所述公共信号线通过第二转接结构与所述第二引线电连接；
其中，所述第二转接结构位于所述公共信号线远离所述显示区的一 侧。
在本公开的一种示例性实施例中，所述第二转接结构包括：
至少一个第三过孔，其在所述衬底基板上的正投影位于所述公共信 号线在所述衬底基板上的正投影内，且所述第三过孔至少暴露出部分所 述公共信号线；
至少一个第四过孔，其在所述衬底基板上的正投影位于所述第一引 线在所述衬底基板上的正投影内，且所述第四过孔至少暴露出部分所述 第二引线；
第二转接部，位于所述公共信号线远离衬底基板的一侧，所述第二 转接部通过所述第三过孔与所述公共信号线电连接，并通过所述第四过 孔与所述第二引线电连接。
在本公开的一种示例性实施例中，所述公共信号线和所述栅极信号 线在第一方向上延伸；
所述第二引线包括在所述第一方向上延伸的第二转接引线段及在第 二方向上延伸的第二主引线段，所述第二转接引线段在所述衬底基板的 正投影位于所述栅极信号线与所述公共信号线在所述衬底基板上的正投 影之间；所述第二主引线段分别与所述第二转接引线段及所述公共电极 电连接，且所述第二主引线段在所述衬底基板上的正投影与所述公共信 号线在所述衬底基板上的正投影存在交叠；
其中，所述第四过孔在所述衬底基板上的正投影位于所述第二转接 引线段在所述衬底基板上的正投影内；且所述第二方向与所述第一方向 相交。
在本公开的一种示例性实施例中，
所述第三过孔设置有多个并在所述第一方向上间隔排布；
所述第四过孔设置有多个并在所述第一方向上间隔排布。
在本公开的一种示例性实施例中，所述显示区还包括像素电极，所 述薄膜晶体管包括漏电极，所述像素电极位于所述漏电极远离所述衬底 基板的一侧，并与所述薄膜晶体管的漏电极相连接；
所述第二转接部与所述像素电极同层设置。
在本公开的一种示例性实施例中，所述薄膜晶体管包括源电极和漏 电极，所述栅极信号线、所述公共信号线、所述源电极和所述漏电极同 层设置。
根据本公开的一个方面，提供了一种显示装置，其包括上述任一项 所述的阵列基板。
本公开提供的技术方案可以达到以下有益效果：
本公开所提供的阵列基板及显示装置，通过将用于连接栅极信号线 和第一引线的第一转接结构设置在公共信号线远离显示区的一侧，可增 大第一转接结构距显示区的距离，从而可避免第一转接结构处产生的电 场对显示区造成较大影响，即：避免显示区周边出现液晶扩散不均问题， 且减少摩擦弱区，使得显示区的周边区域液晶能够正常取向，从而可提 高产品良率及显示效果。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解 释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合 本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见 地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技 术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得 其他的附图。
图1示出了相关技术中阵列基板的各层结构示意图；
图2示出了本公开实施例提供的阵列基板的各层结构示意图；
图3示出了图2所示的阵列基板在C-C方向上的截面示意图；
图4示出了图2所示的阵列基板在D-D方向上的截面示意图；
图5示出了本公开实施例提供的阵列基板的制作方法的流程图。
具体实施方式
下面通过实施例，并结合附图，对本公开的技术方案作进一步具 体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部 件。下述参照附图对本公开实施方式的说明旨在对本公开的总体发明 构思进行解释，而不应当理解为对本公开的一种限制。
另外，在下面的详细描述中，为便于解释，阐述了许多具体的细 节以提供对本披露实施例的全面理解。然而明显地，一个或多个实施 例在没有这些具体细节的情况下也可以被实施。
需要说明的是，本文中所述的“在……上”、“在……上形成”和 “设置在……上”可以表示一层直接形成或设置在另一层上，也可以 表示一层间接形成或设置在另一层上，即两层之间还存在其它的层。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一 个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的 包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在 另外的要素/组成部分/等。
需要说明的是，虽然术语“第一”、“第二”、“第三”、“第四”等 可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但 是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限 制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或 部分与另一个相区分。
在本公开中，除非另有说明，所采用的术语“同层设置”指的是 两个层、部件、构件、元件或部分可以通过同一构图工艺形成，并且， 这两个层、部件、构件、元件或部分一般由相同的材料形成。
在本公开中，除非另有说明，表述“构图工艺”一般包括光刻 胶的涂布、曝光、显影、刻蚀、光刻胶的剥离等步骤。表述“一次 构图工艺”意指使用一块掩模板形成图案化的层、部件、构件等的 工艺。
本公开的实施例提供了一种阵列基板，该阵列基板可应用于液晶显 示装置中，且该阵列基板可采用阵列基板行驱动(英文：Gate Driver On Array，简称：GOA)技术。
如图2所示，阵列基板可具有显示区A和设置在显示区A至少一侧 的外围走线区B，且阵列基板包括衬底基板11，其中：
显示区A可包括形成在衬底基板11上的薄膜晶体管12及公共电极 13。此薄膜晶体管12可包括栅极120、有源层121、源电极122、漏电 极123，需要说明的是，该栅极120与有源层121之间还可设置第一绝 缘层14，以使栅极120与有源层121之间相互绝缘；此第一绝缘层14 可采用无机材料制作而成，例如：氧化硅、氮化硅等无机材料。
需要说明的是，薄膜晶体管12可为顶栅型，也可为底栅型。在本公 开的实施例中主要以薄膜晶体管12为底栅型为例进行说明。如图2和图 3所示，在薄膜晶体管12为底栅型时，栅极120形成在衬底基板11上， 此栅极120可包括金属材料或者合金材料，例如包括钼、铝及钛等， 以保证其良好的导电性能；第一绝缘层14形成在衬底基板11上并覆盖 栅极120，此第一绝缘层14可采用无机材料制作而成，例如：氧化硅、 氮化硅等无机材料；有源层121形成在第一绝缘层14背离衬底基板11 的一侧，有源层121可包括氢化非晶硅(a-Si：H)层121a和形成在氢 化非晶硅层121a两端的高浓度掺杂的N型导电层121b；源电极122和 漏电极123分别与有源层121两端的高浓度掺杂的N型导电层121b连 接，该源电极122和漏电极123可包括金属材料或者合金材料，例如 由钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多 金属层叠层，例如钛、铝、钛三层金属叠层(Al/Ti/Al)等。
而为了保证显示区A的透光率，公共电极13可采用ITO(氧化铟 锡)、氧化铟锌(IZO)、氧化锌(ZnO)等透明材料制作而成；也就 是说，由于公共电极13采用的材料与薄膜晶体管12的栅极120和源、 漏极的材料不同，因此，该公共电极13与薄膜晶体管12的栅极120 和源、漏极可采用不同构图工艺制作而成。
举例而言，如图2和图3所示，本实施例的公共电极13可在形成 薄膜晶体管12的栅极120之前形成在衬底基板11上，也就是说，在 制作阵列基板时，可先采用一构图工艺在衬底基板11上形成公共电 极13，然后再采用另一构图工艺在衬底基板11上形成薄膜晶体管12 的栅极120。需要说明的是，公共电极13与栅极120虽然都形成在 衬底基板11上，但公共电极13与栅极120之间相互断开，即：公共 电极13与栅极120之间无电性连接。
但应当理解的是，在栅极120的材料与公共电极13的材料相同 时，也可采用一次构图工艺同时在衬底基板11上形成栅极120和公 共电极13。此外，公共电极13不仅可在形成薄膜晶体管12的栅极 120之前形成在衬底基板11上，也可在其之后形成，视具体情况而定。
另外，如图2和图3所示，显示区A还可包括像素电极15，为了保 证显示区A的透光率，像素电极15可采用ITO(氧化铟锡)、氧化铟 锌(IZO)、氧化锌(ZnO)等透明材料制作而成；此像素电极15可形 成在源电极122、漏电极123远离衬底基板11的一侧；且像素电极15可与漏电极123相连接，理应了解的是，在形成源电极122、漏电极123 之后，且形成像素电极15之前，还可形成一层第二绝缘层16，为了实 现像素电极15与漏电极123的连接，可在第二绝缘层16上开孔160， 此开孔160可至少露出部分漏电极123的表面，而像素电极15可通过此 开孔160与漏电极123电连接。
举例而言，此像素电极15可与公共电极13在垂直于衬底基板11的 方向(如图3所示的Z方向)相对设计，其中，像素电极15可为狭缝 150电极(即：电极上开设有狭缝150)，而公共电极13可为板状电极(即： 电极为一整块并未开设狭缝)；通过同一平面内像素电极15所产生的电 场和公共电极13间产生的电场形成多为电场，使在电极之间和电极正上 方的所有液晶分子发生偏转，可提高液晶的工作效率，且增加了透光效 率。但不限于此，像素电极15和公共电极13也可设置为其他结构，视 具体情况而定。
其中，像素电极15、公共电极13及薄膜晶体管12可组成一个像素 单元，该显示区A可具有阵列排布的多个像素单元。
如图2所示，显示区A还可包括数据线17，此数据线17可在第一 方向Y(即：列方向)上延伸，且数据线17可设置有多条，多条数据线 17在第二方向X上间隔排布，第二方向X可与第一方向Y相交，可选 地，第二方向X与第一方向Y正交。该数据线17可包括金属材料或者合金材料，例如包括钼、铝及钛等，以保证其良好的导电性能；在一 些实施例中，此数据线17可与薄膜晶体管12的源电极122、漏电极123 同层设置，并与源电极122电连接。
如图2和图4所示，外围走线区B可包括形成在衬底基板11上的 第一引线18、栅极信号线19及公共信号线20。具体地：
第一引线18与薄膜晶体管12的栅极120同层设置并与栅极120电 连接。
栅极信号线19可在第一方向Y上延伸。该栅极信号线19可位于第 一引线18背离衬底基板11的一侧，应当理解的是，第一引线18与栅极 信号线19之间需设置有绝缘材料层，也就是说，在形成第一引线18之 后及形成栅极信号线19之前，还需要形成绝缘材料层。其中，在栅极信 号线19与薄膜晶体管12的源电极122、漏电极123同层设置时，该第 一引线18与栅极信号线19之间的绝缘材料层可为第一绝缘层14。需要 说明的是，为了实现栅极信号线19向薄膜晶体管12的栅极120输送信 号，需使栅极信号线19与第一引线18电连接，由于第一引线18与栅极 信号线19之间设置有第一绝缘层14，因此，可在外围走线区B设置第 一转接结构21，栅极信号线19可通过第一转接结构21与第一引线18 电连接。
公共信号线20可在第一方向Y上延伸。该公共信号线20可包括 VDD电源线、VSS电源线等。公共信号线20可位于栅极信号线19靠近 显示区A的一侧，且公共信号线20可与公共电极13电连接。由于外围 走线区B设置了与薄膜晶体管12的栅极120同层设置的第一引线18， 为了避免公共信号线20与第一引线18交叉连接，可将公共信号线20 设置在第一引线18背离衬底基板11的一侧，应当理解的是，公共信号 线20与第一引线18之间需设置绝缘材料层，也就是说，在形成第一引 线18之后及形成公共信号线20之前，还需形成绝缘材料层。其中，在 公共信号线20与薄膜晶体管12的源电极122、漏电极123同层设置时， 该第一引线18与公共信号线20之间的绝缘材料层可为第一绝缘层14。
在本公开的实施例中，通过将第一引线18与薄膜晶体管12的栅极 120同层设置，以及将公共信号线20设置在第一引线18背离衬底基板 11的一侧，相比于相关技术中将公共信号线20与薄膜晶体管12的栅极 120同层设置、以及将第一引线18设置在公共信号线20背离衬底基板 11的一侧的方案(如图1所示)，一方面可避免公共信号线20与第一引 线18交叉连接，另一方面可使第一转接结构21设计在公共信号线20 远离显示区A的一侧。
其中，通过将用于连接栅极信号线19和第一引线18的第一转接结 构21设置在公共信号线20远离显示区A的一侧，在保证栅极信号线19 能够控制显示区A中薄膜晶体管12的开关同时，还可增大第一转接结 构21距显示区A的距离，相比于相关技术中将第一转接结构21设置在 公共信号线20靠近显示区A一侧的方案(如图1所示)，可降低第一转 接结构21处产生的电场对显示区A处液晶的影响，即：缓解显示区A 周边出现液晶扩散不均问题，且减少摩擦弱区，使得显示区A的周边区 域液晶能够正常取向，从而可提高产品良率及显示效果。
需要说明的是，前述提到公共信号线20、栅极信号线19也可不与 薄膜晶体管12的源电极122、漏电极123同层设置，视具体情况而定。 本公开的实施例中，通过将公共信号线20、栅极信号线19与薄膜晶体 管12的源电极122、漏电极123同层设置，可减少工艺步骤，降低成本。
在一些实施例中，如图2和图4所示，外围走线区B还可包括第二 引线22，此第二引线22与薄膜晶体管12的栅极120同层设置，并与公 共电极13电连接；由于公共信号线20在形成薄膜晶体管12的栅极120 之后形成，因此，为了使得公共信号线20能够通过第二引线22与公共 电极13电连接，该外围走线区B还可包括第二转接结构23，公共信号 线20可通过第二转接结构23与第二引线22电连接。
可选地，如图2所示，该第二转接结构23可位于公共信号线20远 离显示区A的一侧，在保证公共信号线20能够向显示区A的公共电极 13传输信号的同时，还可增大第二转接结构23距显示区A的距离，从 而可降低第二转接结构23处产生的电场对显示区A处液晶的影响，即： 缓解显示区A周边出现液晶扩散不均问题，且减少摩擦弱区，使得显示 区A的周边区域液晶能够正常取向，从而可提高产品良率及显示效果。
需要说明的是，为了实现第二引线22与显示区A内的公共电极13 的连接，该第二引线22的部分可延伸至显示区A，也就是说，第二引线 22中的一部分可位于外围走线区B以与公共信号线20电连接，另一部 分可位于显示区A，第二引线22中位于显示区A的部分可在第二方向X 上延伸，以与在第二方向X上排布的多个像素单元的公共电极13电连 接。
下面结合附图对本公开的阵列基板的结构进行详细说明。
如图2和图4所示，第一转接结构21可包括第一转接部210、至少 一个第一过孔211和至少一个第二过孔212；其中，第一过孔211在衬 底基板11上的正投影位于栅极信号线19在衬底基板11上的正投影内， 且第一过孔211至少暴露出部分栅极信号线19；第二过孔212在衬底基 板11上的正投影位于第一引线18在衬底基板11上的正投影内，且第二 过孔212至少暴露出部分第一引线18；第一转接部210位于栅极信号线 19远离衬底基板11的一侧，第一转接部210通过第一过孔211与栅极 信号线19电连接，并通过第二过孔212与第一引线18电连接。
可选地，该第一转接部210可采用ITO(氧化铟锡)、氧化铟锌 (IZO)、氧化锌(ZnO)等透明材料制作而成。该第一转接部210可 与像素电极15同层设置，以减少阵列基板的加工步骤，从而降低成本。
其中，在第一转接部210与像素电极15同层设置时，第一过孔211 可贯穿第二绝缘层16并露出栅极信号线19；而第二过孔212可贯穿第 一绝缘层14和第二绝缘层16并露出第一引线18。
在一些实施例中，第一引线18可包括在第一方向Y上延伸的第一 转接引线段181及在第二方向X上延伸的第一主引线段180，第一转接 引线段181在衬底基板11的正投影位于栅极信号线19与公共信号线20 在衬底基板11上的正投影之间；第一主引线段180分别与第一转接引线 段181及薄膜晶体管12的栅极120电连接，且第一主引线段180在衬底 基板11上的正投影与公共信号线20在衬底基板11上的正投影存在交 叠，也就是说，第一主引线段180跨过公共信号线20。
其中，第二过孔212在衬底基板11上的正投影位于第一转接引线段 181在衬底基板11上的正投影内；也就是说，第一转接部210可与第一 转接引线段181电连接，以实现栅极信号线19与第一引线18之间的电 连接，由于第一转接引线段181的延伸方向与栅极信号线19的延伸方向 相同，因此，可增大第一转接部210与第一转接引线段181和栅极信号 线19之间的连接面积，从而可保证第一引线18与栅极信号线19之间的 连接稳定性。
可选地，第一过孔211可设置有多个，并在第一方向Y上间隔排布； 且第二过孔212可设置有多个，并在第一方向Y上间隔排布，这样设计 可进一步提高栅极信号线19与第一引线18的连接稳定性。
如图2和图4所示，第二转接结构23可包括第二转接部230、至少 一个第三过孔231及至少一个第四过孔232；其中，第三过孔231在衬 底基板11上的正投影位于公共信号线20在衬底基板11上的正投影内， 且第三过孔231至少暴露出部分公共信号线20；第四过孔232在衬底基 板11上的正投影位于第一引线18在衬底基板11上的正投影内，且第四 过孔232至少暴露出部分第二引线22；第二转接部230位于公共信号线 20远离衬底基板11的一侧，第二转接部230通过第三过孔231与公共 信号线20电连接，并通过第四过孔232与第二引线22电连接。
可选地，该第二转接部230可采用ITO(氧化铟锡)、氧化铟锌 (IZO)、氧化锌(ZnO)等透明材料制作而成。该第二转接部230可 与像素电极15同层设置，以减少阵列基板的加工步骤，从而降低成本。
其中，在第二转接部230与像素电极15同层设置时，第三过孔231 可贯穿第二绝缘层16并露出公共信号线20；而第四过孔232可贯穿第 一绝缘层14和第二绝缘层16并露出第二引线22。
在一些实施例中，第二引线22可包括在第一方向Y上延伸的第二 转接引线段221及在第二方向X上延伸的第二主引线段220，第二转接 引线段221在衬底基板11的正投影位于栅极信号线19与公共信号线20 在衬底基板11上的正投影之间；第二主引线段220分别与第二转接引线 段221及公共电极13电连接，且第二主引线段220在衬底基板11上的 正投影与公共信号线20在衬底基板11上的正投影存在交叠，也就是说， 第二主引线段220跨过公共信号线20。
其中，第四过孔232在衬底基板11上的正投影位于第二转接引线段 221在衬底基板11上的正投影内；也就是说，第二转接部230可与第二 转接引线段221电连接，以实现公共信号线20与第二引线22之间的电 连接，由于第二转接引线段221的延伸方向与公共信号线20的延伸方向 相同，因此，可增大第二转接部230与第二转接引线段221和公共信号 线20之间的连接面积，从而可保证第二引线22与公共信号线20之间的 连接稳定性。
可选地，第三过孔231可设置有多个，并在第一方向Y上间隔排布； 且第四过孔232可设置有多个，并在第一方向Y上间隔排布，这样设计 可进一步提高公共信号线20与第二引线22的连接稳定性。
需要说明的是，本公开实施例的阵列基板中的衬底基板11可为单层 结构，也可为多层结构；且该衬底基板11可为玻璃等刚性基板，也可为 采用聚酰亚胺(PI)等材料制作而成的柔性基板，在本公开的实施例 中不作具体限定。
需要说明的是，本公开实施例中的阵列基板主要应用在液晶显示 产品中，为了保证产品透光率，该阵列基板中的衬底基板11、第一 绝缘层14、第二绝缘层16等绝缘层均可制作成透明状态，因此，虽 然本公开实施例中的图2未标示出图3和图4中所示的衬底基板11、 第一绝缘层14、第二绝缘层16，但不妨碍本领域技术人员想到衬底 基板11、第一绝缘层14、第二绝缘层16在图2中位置。
本公开的实施例还提供了一种显示装置，其包括上述任一实施例所 描述的阵列基板。此显示装置可为液晶显示装置。
根据本公开的实施例，该显示装置的具体类型不受特别的限制，本 领域常用的显示装置类型均可，具体例如液晶显示屏、手机、笔记本电 脑等移动装置、手表等可穿戴设备、VR装置等等，本领域技术人员可 根据该显示设备的具体用途进行相应地选择，在此不再赘述。
需要说明的是，该显示装置除了阵列基板以外，还包括其他必要的 部件和组成，以显示器为例，还可包括彩膜基板、位于显示区的液晶分 子、外壳、主电路板、电源线，等等，本领域善解人意可根据该显示装 置的具体使用要求进行相应地补充，在此不再赘述。
此外，本公开的实施例还提供了一种阵列基板的制作方法，该阵列 基板的结构可参考前述实施例所描述的阵列基板的结构，在此不再描述； 其中，如图5所示，该制作方法可包括：
步骤S100、提供一衬底基板；
步骤S101、采用一次构图工艺在衬底基板上形成位于显示区的公共 电极；
步骤S102、采用一次构图工艺在衬底基板上形成位于显示区的栅 极、位于外围走线区的第一引线和位于显示区和外围走线区的第二引线， 此第一引线与栅极电连接，第二引线与公共电极电连接；
步骤S103、在衬底基板上形成第二绝缘层，此第二绝缘层覆盖公共 电极、栅极、第一引线及第二引线；
步骤S104、在第二绝缘层背离衬底基板的一侧形成位于显示区的有 源层；
步骤S105、采用一次构图工艺形成位于显示区的源极、漏极和数据 线以及位于外围走线区的栅极信号线和公共信号线，此源极和漏极位于 有源层的两侧并与有源层电连接，且数据线与源极电连接；
步骤S106、形成覆盖源极、漏极、数据线、栅极信号线和公共信号 线的第二绝缘层；
步骤S107、对第一绝缘层和第二绝缘层进行图案化处理，以形成位 于显示区的开孔及位于外围走线区的第一过孔、第二过孔、第三过孔及 第四过孔；其中，开孔至少暴露出部分漏极，第一过孔至少暴露出部分 栅极信号线，第二过孔至少暴露出部分第一引线，第三过孔至少暴露出 部分公共信号线，第四过孔暴露出第二引线；
步骤S108、采用一次构图工艺形成位于显示区的像素电极和位于外 围走线区的第一转接部和第二转接部；此像素电极通过开孔与漏极电连 接；第一转接部通过第一过孔与第二过孔分别与栅极信号线及第一引线 电连接，第二转接部通过第三过孔与第四过孔分别与公共信号线与第二 引线电连接。
应当理解的是，本公开实施例的提供的上述制作方法应该具备与本 公开实施例提供的阵列基板具有相同的特点和优点，所以，本公开实施 例的提供的上述制作方法的特点和优点可以参照上文描述的阵列基板的 特点和优点，在此不再赘述。
应当注意，尽管在附图中以特定顺序描述了本公开中方法的各个步 骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤， 或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的， 可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个 步骤分解为多个步骤执行等。此外，上面的一些步骤可以并行执行或顺 序执行等等，并不局限于上文描述的具体操作顺序。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想 到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者 适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理 并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明 书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指 出。

Claims (12)

1.一种阵列基板，具有显示区和设置在所述显示区至少一侧的外围走线区，其特征在于，所述阵列基板包括衬底基板，所述显示区包括形成在所述衬底基板上的薄膜晶体管及公共电极；所述外围走线区包括形成在所述衬底基板上的第一引线、栅极信号线及公共信号线；
所述薄膜晶体管包括栅极，所述第一引线与所述栅极同层设置并电连接；
所述栅极信号线位于所述第一引线背离所述衬底基板的一侧，并通过第一转接结构与所述第一引线电连接；
所述公共信号线位于所述第一引线背离所述衬底基板的一侧，以及位于所述栅极信号线靠近所述显示区的一侧，所述公共信号线与所述公共电极电连接；
其中，所述第一转接结构位于所述公共信号线远离所述显示区的一侧。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一转接结构包括：
至少一个第一过孔，其在所述衬底基板上的正投影位于所述栅极信号线在所述衬底基板上的正投影内，且所述第一过孔至少暴露出部分所述栅极信号线；
至少一个第二过孔，其在所述衬底基板上的正投影位于所述第一引线在所述衬底基板上的正投影内，且所述第二过孔至少暴露出部分所述第一引线；
第一转接部，位于所述栅极信号线远离衬底基板的一侧，所述第一转接部通过所述第一过孔与所述栅极信号线电连接，并通过所述第二过孔与所述第一引线电连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述公共信号线和所述栅极信号线在第一方向上延伸；
所述第一引线包括在所述第一方向上延伸的第一转接引线段及在第二方向上延伸的第一主引线段，所述第一转接引线段在所述衬底基板的正投影位于所述栅极信号线与所述公共信号线在所述衬底基板上的正投影之间；所述第一主引线段分别与所述第一转接引线段及所述薄膜晶体管的栅极电连接，且所述第一主引线段在所述衬底基板上的正投影与所述公共信号线在所述衬底基板上的正投影存在交叠；
其中，所述第二过孔在所述衬底基板上的正投影位于所述第一转接引线段在所述衬底基板上的正投影内；且所述第二方向与所述第一方向相交。
4.根据权利要求3所述的阵列基板，其特征在于，
所述第一过孔设置有多个并在所述第一方向上间隔排布；
所述第二过孔设置有多个并在所述第一方向上间隔排布。
5.根据权利要求2所述的阵列基板，其特征在于，
所述显示区还包括像素电极，所述薄膜晶体管包括漏电极，所述像素电极位于所述漏电极远离所述衬底基板的一侧，并与所述漏电极相连接；
所述第一转接部与所述像素电极同层设置。
6.根据权利要求1所述的阵列基板，其特征在于，
所述外围走线区还包括形成在所述衬底基板上的第二引线，所述第二引线与所述栅极同层设置并与所述公共电极电连接；
所述公共信号线通过第二转接结构与所述第二引线电连接；
其中，所述第二转接结构位于所述公共信号线远离所述显示区的一侧。
7.根据权利要求6所述的阵列基板，其特征在于，所述第二转接结构包括：
至少一个第三过孔，其在所述衬底基板上的正投影位于所述公共信号线在所述衬底基板上的正投影内，且所述第三过孔至少暴露出部分所述公共信号线；
至少一个第四过孔，其在所述衬底基板上的正投影位于所述第一引线在所述衬底基板上的正投影内，且所述第四过孔至少暴露出部分所述第二引线；
第二转接部，位于所述公共信号线远离衬底基板的一侧，所述第二转接部通过所述第三过孔与所述公共信号线电连接，并通过所述第四过孔与所述第二引线电连接。
8.根据权利要求7所述的阵列基板，其特征在于，所述公共信号线和所述栅极信号线在第一方向上延伸；
所述第二引线包括在所述第一方向上延伸的第二转接引线段及在第二方向上延伸的第二主引线段，所述第二转接引线段在所述衬底基板的正投影位于所述栅极信号线与所述公共信号线在所述衬底基板上的正投影之间；所述第二主引线段分别与所述第二转接引线段及所述公共电极电连接，且所述第二主引线段在所述衬底基板上的正投影与所述公共信号线在所述衬底基板上的正投影存在交叠；
其中，所述第四过孔在所述衬底基板上的正投影位于所述第二转接引线段在所述衬底基板上的正投影内；且所述第二方向与所述第一方向相交。
9.根据权利要求8所述的阵列基板，其特征在于，
所述第三过孔设置有多个并在所述第一方向上间隔排布；
所述第四过孔设置有多个并在所述第一方向上间隔排布。
10.根据权利要求6所述的阵列基板，其特征在于，
所述显示区还包括像素电极，所述薄膜晶体管包括漏电极，所述像素电极位于所述漏电极远离所述衬底基板的一侧，并与所述薄膜晶体管的漏电极相连接；
所述第二转接部与所述像素电极同层设置。
11.根据权利要求1至10中任一项所述的阵列基板，其特征在于，
所述薄膜晶体管包括源电极和漏电极，所述栅极信号线、所述公共信号线、所述源电极和所述漏电极同层设置。
12.一种显示装置，其特征在于，包括权利要求1至11中任一项所述的阵列基板。
CN202010213325.3A 2020-03-24 2020-03-24 阵列基板及显示装置 Active CN111427206B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010213325.3A CN111427206B (zh) 2020-03-24 2020-03-24 阵列基板及显示装置
PCT/CN2021/074940 WO2021190159A1 (zh) 2020-03-24 2021-02-02 阵列基板及显示装置
EP21776160.0A EP4095595B1 (en) 2020-03-24 2021-02-02 Array substrate and display device
US17/441,304 US20220317530A1 (en) 2020-03-24 2021-02-02 Array substrate and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010213325.3A CN111427206B (zh) 2020-03-24 2020-03-24 阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN111427206A CN111427206A (zh) 2020-07-17
CN111427206B true CN111427206B (zh) 2022-07-26

Family

ID=71555457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010213325.3A Active CN111427206B (zh) 2020-03-24 2020-03-24 阵列基板及显示装置

Country Status (4)

Country Link
US (1) US20220317530A1 (zh)
EP (1) EP4095595B1 (zh)
CN (1) CN111427206B (zh)
WO (1) WO2021190159A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111427206B (zh) * 2020-03-24 2022-07-26 京东方科技集团股份有限公司 阵列基板及显示装置
CN111856825B (zh) * 2020-07-28 2023-10-20 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置
CN112462560B (zh) * 2020-10-29 2023-04-07 北京京东方光电科技有限公司 显示基板、显示面板和显示装置
CN112764282B (zh) * 2021-01-29 2022-01-04 惠科股份有限公司 阵列基板、液晶显示面板及液晶显示装置
CN114185214B (zh) * 2022-02-16 2022-05-03 北京京东方技术开发有限公司 阵列基板和显示器
CN117480446A (zh) * 2022-05-25 2024-01-30 京东方科技集团股份有限公司 阵列基板以及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011017821A (ja) * 2009-07-08 2011-01-27 Sony Corp 液晶表示パネル及びその製造方法
JP2011017822A (ja) * 2009-07-08 2011-01-27 Sony Corp 液晶表示パネル
CN106169482A (zh) * 2016-08-01 2016-11-30 京东方科技集团股份有限公司 一种基板及其制作方法、电子器件
CN107945726A (zh) * 2017-11-22 2018-04-20 深圳市华星光电技术有限公司 一种阵列基板和显示面板
CN109491161A (zh) * 2018-11-29 2019-03-19 惠科股份有限公司 阵列基板和显示面板
CN109782502A (zh) * 2019-01-17 2019-05-21 京东方科技集团股份有限公司 阵列基板和显示装置
CN110888278A (zh) * 2019-11-19 2020-03-17 深圳市华星光电半导体显示技术有限公司 显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4777500B2 (ja) * 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
KR100759965B1 (ko) * 2000-10-27 2007-09-18 삼성전자주식회사 액정 표시 장치
KR101051008B1 (ko) * 2004-08-24 2011-07-21 삼성전자주식회사 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판
KR20060079040A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
JP2009020199A (ja) * 2007-07-10 2009-01-29 Mitsubishi Electric Corp 表示パネル及びその製造方法
KR101346921B1 (ko) * 2008-02-19 2014-01-02 엘지디스플레이 주식회사 평판 표시 장치 및 그 제조방법
KR101298547B1 (ko) * 2008-08-07 2013-08-22 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR101782872B1 (ko) * 2010-12-15 2017-09-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101784445B1 (ko) * 2011-04-06 2017-10-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
KR102473647B1 (ko) * 2015-12-29 2022-12-01 엘지디스플레이 주식회사 액정표시장치
CN111427206B (zh) * 2020-03-24 2022-07-26 京东方科技集团股份有限公司 阵列基板及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011017821A (ja) * 2009-07-08 2011-01-27 Sony Corp 液晶表示パネル及びその製造方法
JP2011017822A (ja) * 2009-07-08 2011-01-27 Sony Corp 液晶表示パネル
CN106169482A (zh) * 2016-08-01 2016-11-30 京东方科技集团股份有限公司 一种基板及其制作方法、电子器件
CN107945726A (zh) * 2017-11-22 2018-04-20 深圳市华星光电技术有限公司 一种阵列基板和显示面板
CN109491161A (zh) * 2018-11-29 2019-03-19 惠科股份有限公司 阵列基板和显示面板
CN109782502A (zh) * 2019-01-17 2019-05-21 京东方科技集团股份有限公司 阵列基板和显示装置
CN110888278A (zh) * 2019-11-19 2020-03-17 深圳市华星光电半导体显示技术有限公司 显示面板

Also Published As

Publication number Publication date
CN111427206A (zh) 2020-07-17
WO2021190159A1 (zh) 2021-09-30
EP4095595B1 (en) 2024-01-31
US20220317530A1 (en) 2022-10-06
EP4095595A4 (en) 2023-01-18
EP4095595A1 (en) 2022-11-30

Similar Documents

Publication Publication Date Title
CN111427206B (zh) 阵列基板及显示装置
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US8848142B2 (en) Liquid crystal display device including black matrix and method of fabricating the same
US8289491B2 (en) Liquid crystal display device with shield lines on data lines and thin film transistor components
US20100053530A1 (en) Thin film transistor substrate and method for manufacturing same
US7777853B2 (en) Method for forming pad electrode, method for manufacturing liquid crystal display device using the same, and liquid crystal display device manufactured by the method
KR100475552B1 (ko) 액정표시장치 및 그 제조방법
KR101957972B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20100058976A (ko) 액정 표시 장치 및 이의 제조 방법
EP2818917B1 (en) Array substrate for liquid crystal display and method of fabricating the same
US9472582B2 (en) Thin film transistor array panel and manufacturing method thereof
US20190094598A1 (en) Display substrate and manufacturing method thereof, and display device
KR20040086926A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
JP2014134798A (ja) 薄膜トランジスタアレイ基板
KR100433209B1 (ko) 액정표시장치의 어래이 기판 및 그 제조방법
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20030056537A (ko) 액정표시장치의 제조방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
CN114787703B (zh) 阵列基板及其制作方法
KR20050055384A (ko) 액정표시패널 및 그 제조 방법
KR20050035645A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20060045269A (ko) 액정표시장치의 어레이 기판 제조시의 정전기 방지방법
CN117492302A (zh) 显示装置
KR20050035682A (ko) 액정표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant