CN114787703B - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN114787703B
CN114787703B CN202180004901.6A CN202180004901A CN114787703B CN 114787703 B CN114787703 B CN 114787703B CN 202180004901 A CN202180004901 A CN 202180004901A CN 114787703 B CN114787703 B CN 114787703B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
insulating layer
touch
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180004901.6A
Other languages
English (en)
Other versions
CN114787703A (zh
Inventor
钟德镇
郑会龙
王新刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Publication of CN114787703A publication Critical patent/CN114787703A/zh
Application granted granted Critical
Publication of CN114787703B publication Critical patent/CN114787703B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种阵列基板及其制作方法，阵列基板包括：基底；设于基底上的数据线和第一绝缘层，第一绝缘层覆盖数据线；设于第一绝缘层上的金属氧化物半导体层，金属氧化物半导体层包括呈导体的源极和漏极以及呈半导体的有源层；设于金属氧化物半导体层上的栅极绝缘层以及设于栅极绝缘层上的扫描线和栅极，有源层在基底上的投影与扫描线和数据线在基底上投影的交叠区域相重合，栅极在基底上的投影与有源层在基底上的投影相重合；设于第一绝缘层上的像素电极。通过栅极和数据线分别可以为有源层遮挡外界环境光和背光，无需额外设置遮光层，也可避免有源层因受到光照而导致的TFT器件特性退化的问题；而且栅极与源/漏极的交叠量较小，减小寄生电容。

Description

阵列基板及其制作方法
技术领域
本发明涉及显示器技术领域，特别是涉及一种阵列基板及其制作方法。
背景技术
随着显示技术的发展，轻薄化的显示面板倍受消费者的喜爱，尤其是轻薄化的显示面板(liquid crystal display，LCD)。
现有的一种显示装置包括薄膜晶体管阵列基板(简称阵列基板，Thin FilmTransistor Array Substrate，TFT Array Substrate)、彩膜基板(Color FilterSubstrate，CF Substrate)以及填充在薄膜晶体管阵列基板和彩膜基板之间的液晶分子，上述显示装置工作时，在薄膜晶体管阵列基板的像素电极与彩膜基板的公共电极分别施加驱动电压或者在薄膜晶体管阵列基板的公共电极和像素电极分别施加驱动电压，控制两个基板之间的液晶分子的旋转方向，以将显示装置的背光模组提供的背光折射出来，从而显示画面。
显示面板通常需要贴附一层触控面板才能实现触控操作，为了减少显示面板的盒厚，现有技术中通常将触控电极做在显示面板内面，从而形成内嵌式触控(Incell TP)显示面板。为了减少制成工艺，触控走线通常与数据线采用同一层金属制成且并排设置，但是并排设置会减少像素的开口率。
现有技术中的氧化物薄膜晶体管(TFT)具有优异的电学性能、大面积制造均匀性及低制造成本等优势，有望在各类平板显示产品中实现应用。但是现有阵列基板的栅极通常是做在有源层的下方，有源层容易受到外界环境光照的影响而导致的TFT器件特性退化，因此需要在有源层的上方设置遮光层，以避免氧化物有源层因受到光照而导致的TFT器件特性退化。有少量的栅极则是做在有源层的上方，但是有源层容易受到背光模组的影响而导致的TFT器件特性退化，因此需要在有源层的下方设置遮光层，以避免氧化物有源层因受到光照而导致的TFT器件特性退化。在现有技术中，不管栅极是做在有源层的上方还是下方，均需要设置遮光层来避免有源层因受到光照而导致的TFT器件特性退化的问题，遮光层需要单独的一道蚀刻工艺，具体包括成膜、光刻、刻蚀、去胶清洗后实现图形化，工艺步骤比较复杂。而且，现有阵列基板的栅极与源/漏电极的交叠量较大，TFT器件寄生电容也更大。栅极与源漏极区的交叠面积决定器件寄生电容，交叠面积由套刻对准决定，寄生电容难以做小。
发明内容
为了克服现有技术中存在的缺点和不足，本发明的目的在于提供一种阵列基板及其制作方法，以解决现有技术中制成工艺比较复杂以及栅极与源/漏极产生的寄生电容较大的问题。
本发明的目的通过下述技术方案实现：
本发明提供一种阵列基板，包括：
基底；
设于所述基底上表面的第一金属层，所述第一金属层包括数据线；
设于所述第一金属层上表面的第一绝缘层，所述第一绝缘层覆盖所述数据线；
设于所述第一绝缘层上方的金属氧化物半导体层，所述金属氧化物半导体层包括呈导体的源极和漏极以及呈半导体的有源层，所述漏极与所述源极通过所述有源层连接，所述源极与所述数据线导电连接；
设于所述金属氧化物半导体层上方的栅极绝缘层以及设于所述栅极绝缘层上方的第二金属层，所述第二金属层包括扫描线以及与所述扫描线导电连接的栅极，所述有源层在所述基底上的投影与所述扫描线和所述数据线在所述基底上投影的交叠区域相重合，所述栅极在所述基底上的投影与所述有源层在所述基底上的投影相重合；
设于所述第一绝缘层上方的像素电极，所述像素电极与所述漏极导电连接。
进一步地，所述阵列基板还包括设于所述第二金属层上方的第三绝缘层以及设于所述第三绝缘层上方的透明导电层，所述第三绝缘层覆盖所述扫描线和所述栅极，所述透明导电层包括多个公共电极块，所述公共电极块与所述像素电极相互绝缘设置。
进一步地，所述透明导电层还包括第二连接块，所述数据线通过所述第二连接块与所述源极导电连接。
进一步地，所述阵列基板还包括设于所述第一绝缘层上方的触控金属层，所述触控金属层包括触控走线，所述触控走线在所述基底上的投影与所述数据线在所述基底上的投影相重叠，所述触控走线的延伸方向与所述数据线的延伸方向相平行，每个所述公共电极块与对应的所述触控走线导电连接。
进一步地，所述触控金属层设于所述第一绝缘层和所述金属氧化物半导体层之间，所述触控金属层和所述金属氧化物半导体层之间设有第二绝缘层，所述触控金属层还包括第一连接块，所述数据线通过所述第一连接块与所述源极导电连接。
进一步地，所述触控金属层设于所述第一绝缘层和所述金属氧化物半导体层之间，所述触控金属层和所述金属氧化物半导体层之间设有第二绝缘层，所述触控金属层还包括第一连接块，所述透明导电层还包括第二连接块，所述数据线通过所述第二连接块以及所述第一连接块与所述源极导电连接。
进一步地，所述透明导电层还包括所述像素电极，所述公共电极块和所述像素电极均为相互配合的梳状结构；或所述金属氧化物半导体层采用透明金属氧化物半导体材料制成，所述金属氧化物半导体层还包括呈导体的所述像素电极，所述像素电极直接与所述漏极导电连接。
本发明还提供一种阵列基板的制作方法，所述制作方法用于制作如上所述的阵列基板，所述制作方法包括：
提供基底；
在所述基底上形成第一金属层，对所述第一金属层进行蚀刻，所述第一金属层被图案化形成数据线；
在所述第一金属层的上表面形成覆盖所述数据线的第一绝缘层；
在所述第一绝缘层的上方形成金属氧化物半导体层，对所述金属氧化物半导体层进行蚀刻，所述金属氧化物半导体层被图案化形成源极、漏极以及有源层，所述源极和所述漏极通过所述有源层导电连接，所述源极与所述数据线导电连接；
在所述金属氧化物半导体层的上方依次形成栅极绝缘层和第二金属层，在所述第二金属层的上表面形成光阻，对所述第二金属层进行蚀刻，所述第二金属层被图案化形成扫描线以及与所述扫描线导电连接的栅极；
以所述第二金属层或所述光阻为遮挡，对所述金属氧化物半导体层进行导体化处理，所述金属氧化物半导体层对应所述源极和所述漏极的区域被导体化，所述金属氧化物半导体层对应所述有源层的区域为半导体，所述有源层在所述基底上的投影与所述扫描线和所述数据线在所述基底上投影的交叠区域相重合，所述栅极在所述基底上的投影与所述有源层在所述基底上的投影相重合；
去除所述第二金属层上表面的光阻；
在所述第一绝缘层的上方形成像素电极，所述像素电极与所述漏极导电连接。
进一步地，所述制作方法还包括：
在所述第二金属层的上方依次形成第三绝缘层和透明导电层，对所述透明导电层进行蚀刻，所述透明导电层被图案化形成多个公共电极块，所述公共电极块与所述像素电极相互绝缘设置。
进一步地，所述透明导电层还包括第二连接块，所述数据线通过所述第二连接块与所述源极导电连接。
进一步地，在所述第一绝缘层的上方形成触控金属层，对所述触控金属层进行蚀刻，所述触控金属层被图案化形成触控走线，所述触控走线在所述基底上的投影与所述数据线在所述基底上的投影相重叠，所述触控走线的延伸方向与所述数据线的延伸方向相平行，每个所述公共电极块与对应的所述触控走线导电连接。
进一步地，所述触控金属层设于所述第一绝缘层和所述金属氧化物半导体层之间，所述触控金属层和所述金属氧化物半导体层之间设有第二绝缘层，所述触控金属层还包括第一连接块，所述数据线通过所述第一连接块与所述源极导电连接。
进一步地，所述触控金属层设于所述第一绝缘层和所述金属氧化物半导体层之间，所述触控金属层和所述金属氧化物半导体层之间设有第二绝缘层，所述触控金属层还包括第一连接块，所述透明导电层还包括第二连接块，所述数据线通过所述第二连接块以及所述第一连接块与所述源极导电连接。
进一步地，所述金属氧化物半导体层采用透明金属氧化物半导体材料制成，对所述金属氧化物半导体层进行蚀刻时，所述金属氧化物半导体层还形成所述像素电极，对所述金属氧化物半导体层进行导体化处理时，所述金属氧化物半导体层对应所述源极、所述漏极以及所述像素电极的区域被导体化；或对所述透明导电层进行蚀刻时，所述透明导电层还形成所述像素电极，所述公共电极块和所述像素电极均为相互配合的梳状结构。
本发明有益效果在于：通过将有源层设置于栅极和数据线之间，且有源层在基底上的投影与扫描线和数据线在基底上投影的交叠区域相重合，使得栅极和数据线分别可以为有源层遮挡外界环境光和背光，避免有源层因受到光照而导致的TFT器件特性退化的问题，而且无需额外设置遮光层，简化了制程工艺；而且源极、漏极以及有源层均由金属氧化物半导体层制成，使得栅极与源/漏极的交叠量较小，减小寄生电容。
附图说明
图1是本发明实施例一中阵列基板的平面示意图；
图2是本发明实施例一中阵列基板的局部平面示意图；
图3是本发明图2中阵列基板沿A-A处的截面示意图；
图4a-4l是本发明实施例一中阵列基板的制作方法的截面示意图；
图5a-5f是本发明实施例一中阵列基板的制作方法的平面示意图；
图6是本发明实施例二中阵列基板的截面示意图；
图7a-7c是本发明实施例二中阵列基板的制作方法的截面示意图；
图8是本发明实施例三中阵列基板的截面结构示意图；
图9是本发明实施例四中阵列基板的截面结构示意图；
图10是本发明实施例五中阵列基板的截面结构示意图；
图11是本发明实施例六中阵列基板的截面结构示意图；
图12是本发明实施例六中阵列基板的局部平面示意图；
图13是本发明中显示面板的截面结构示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的阵列基板及制作方法、显示面板的具体实施方式、结构、特征及其功效，详细说明如下：
[实施例一]
图1是本发明实施例一中阵列基板的平面示意图，图2是本发明实施例一中阵列基板的局部平面示意图，图3是本发明图2中阵列基板沿A-A处的截面示意图，图4a-4l是本发明实施例一中阵列基板的制作方法的截面示意图，图5a-5f是本发明实施例一中阵列基板的制作方法的平面示意图。
如图1至图5f所示，本发明实施例一提供的一种阵列基板，包括：
基底10，基底10可以由玻璃、石英、硅、丙烯酸或聚碳酸酯等材料制成，基底10也可为柔性基板，用于柔性基板的适当材料包括例如聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。
设于基底10上的第一金属层11，优选地，第一金属层11直接设于基底10的上表面。第一金属层11包括数据线111。其中，第一金属层11可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
设于第一金属层11上的第一绝缘层101，优选地，第一绝缘层101直接设于第一金属层11的上表面。第一绝缘层101覆盖数据线111。本实施例中，第一绝缘层101在对应数据线111位置设有第一接触孔105(图4b)，数据线111从第一接触孔105处露出。其中，第一绝缘层101的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。第一绝缘层101也可以由平坦层(OC)替代。优选地，第一金属层11与第一绝缘层101之间可设置制成透明金属氧化物层，例如铟锡氧化物(ITO)、铟锌氧化物(IZO)等，当第一绝缘层101采用平坦层(OC)制作时，以防止对第一金属层11造成腐蚀。
设于第一绝缘层101上的触控金属层12，优选地，触控金属层12直接设于第一绝缘层101的上表面。触控金属层12包括触控走线121，触控走线121在基底10上的投影与数据线111在基底10上的投影相重叠，触控走线121的延伸方向与数据线111的延伸方向相平行，即触控走线121位于数据线111的正上方，从而可以增加像素的开口率。本实施例中，触控金属层12还包括第一连接块122，第一连接块122与触控走线121相互绝缘并间隔开，第一连接块122通过第一接触孔105与数据线111的上表面相接触。具体地，第一连接块122在基底10上的投影与数据线111在基底10上的投影相重叠，为了避让第一连接块122，触控走线121在第一连接块122的一侧设有连接部1211(图5b)，连接部1211将触控走线121位于第一连接块122上下的两部分连通。其中，触控金属层12可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
设于触控金属层12上的第二绝缘层102，优选地，第二绝缘层102直接设于触控金属层12的上表面。第二绝缘层102覆盖第一连接块122与触控走线121。第二绝缘层102的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
设于第二绝缘层102上的金属氧化物半导体层13，优选地，金属氧化物半导体层13直接设于第二绝缘层102的上表面。金属氧化物半导体层13包括呈导体的源极131和漏极132以及呈半导体的有源层133，即金属氧化物半导体层13包括导体部分和半导体部分，导体部分包括源极131和漏极132，半导体部分包括有源层133。具体地，可以通过对金属氧化物半导体层13进行导体化处理的方式，例如采用等离子体进行处理，通过离子轰击、氢(H2)掺杂、氦(He)掺杂以及氩(Ar)掺杂等方式，使金属氧化物半导体层13的部分区域实现导体化，以形成导体化的源极131和漏极132，但有源层133未被导体化且仍保留为半导体。漏极132与源极131通过有源层133连接。本实施例中，源极131、漏极132以及有源层133在基底10上的投影与触控走线121在基底10上的投影相重叠。
进一步地，金属氧化物半导体层13还包括呈导体的像素电极134，即金属氧化物半导体层13的导体部分还包括像素电极134，也就是在对金属氧化物半导体层13进行导体化处理时，除了形成导体化的源极131和漏极132之外，还形成导体化的像素电极134。像素电极134与漏极132导电连接。金属氧化物半导体层13优选采用透明金属氧化物半导体材料制成，例如铟锌氧化物(InZnO)、铟镓氧化物(InGaO)、铟锡氧化物(InSnO)、锌锡氧化物(ZnSnO)、镓锡氧化物(GaSnO)、镓锌氧化物(GaZnO)、铟镓锌氧化物(IGZO)或铟镓锌锡氧化物(IGZTO)等制成。
设于金属氧化物半导体层13上的栅极绝缘层103以及设于栅极绝缘层103上的第二金属层14(图4e)，优选地，栅极绝缘层103直接设于金属氧化物半导体层13的上表面，第二金属层14直接设于栅极绝缘层103的上表面。第二金属层14包括扫描线141以及与扫描线141导电连接的栅极142(图5d)，扫描线141与数据线111的延伸方向相互垂直，栅极142为扫描线141的一部分，且栅极142位于扫描线141与数据线111的交叉位置处，即扫描线141与数据线111交叉重叠的部分作为栅极142。栅极142在基底10上的投影与有源层133在基底10上的投影相重合，即栅极142与有源层133上下重叠对齐。本实施例中，栅极绝缘层103与扫描线141、栅极142具有相同的图案，即扫描线141、栅极142与栅极绝缘层103上下重叠设置。栅极绝缘层103覆盖有源层133的上表面，但源极131、漏极132和像素电极134均未被栅极绝缘层103覆盖。其中，栅极绝缘层103的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。第二金属层14可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
设于第二金属层14上的第三绝缘层104以及设于第三绝缘层104上的透明导电层15，第三绝缘层104覆盖扫描线141、栅极142、漏极132以及像素电极134，但源极131未被第三绝缘层104覆盖。优选地，第三绝缘层104直接设于第二金属层14的上表面，透明导电层15直接设于第三绝缘层104的上表面。透明导电层15包括相互绝缘的多个公共电极块151，每个公共电极块151优选为狭缝结构，每个公共电极块151优选覆盖相邻的多个像素单元，公共电极块151与像素电极134之间通过第三绝缘层104相互绝缘设置。本实施例中，贯穿第二绝缘层102和第三绝缘层104设有对应触控走线121的第二接触孔106(图4k)以及对应第一连接块122的第三接触孔107(图4k)，触控走线121的上表面从第二接触孔106中露出，第一连接块122的上表面从第三接触孔107中露出。每个公共电极块151通过第二接触孔106与对应的触控走线121相接触，触控走线121的一端与触控驱动器50电性连接，使得公共电极块151复用做触控电极，如图1所示。透明导电层15还包括第二连接块152，公共电极块151与第二连接块152相互绝缘并间隔开，具体地，第二连接块152在基底10上的投影与数据线111在基底10上的投影相重叠。第二连接块152通过第三接触孔107与第一连接块122相接触，第二连接块152还同时覆盖源极131，使得源极131通过第二连接块152、第一连接块122与数据线111实现导电连接。其中，第三绝缘层104的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。透明导电层15的材料为铟锡氧化物(ITO)、铟锌氧化物(IZO)等。
本实施例中通过将有源层133设置于栅极142和数据线111之间，使得栅极142和数据线111分别可以为有源层133遮挡外界环境光和背光，避免有源层因受到光照而导致的TFT器件特性退化的问题，而且无需额外设置遮光层，简化了制程工艺；而且源极131、漏极132以及有源层133均由金属氧化物半导体层13制成，使得栅极142与源极131、漏极132的交叠量较小，减小寄生电容。
如图4a至图5f所示，本实施例还提供一种阵列基板的制作方法，该制作方法用于制作上述阵列基板，该制作方法包括：
如图4a和图5a所示，提供基底10，基底10可以由玻璃、石英、硅、丙烯酸或聚碳酸酯等材料制成，基底10也可为柔性基板，用于柔性基板的适当材料包括例如聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。
在基底10上形成第一金属层11，优选地，直接在基底10的上表面形成第一金属层11，使用第一掩模板对第一金属层11进行蚀刻，使第一金属层11被图案化形成数据线111。其中，第一金属层11可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
如图4b所示，在第一金属层11上形成覆盖数据线111的第一绝缘层101，优选地，直接在第一金属层11的上表面形成第一绝缘层101，使用第二掩模板对第一绝缘层101进行蚀刻，使第一绝缘层101在对应数据线111的位置形成第一接触孔105，数据线111从第一接触孔105处露出。第一绝缘层101的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。第一绝缘层101也可以由平坦层(OC)替代。优选地，第一金属层11与第一绝缘层101之间可设置制成透明金属氧化物层，例如铟锡氧化物(ITO)、铟锌氧化物(IZO)等，当第一绝缘层101采用平坦层(OC)制作时，以防止对第一金属层11造成腐蚀。
如图4c和图5b所示，在第一绝缘层101上形成触控金属层12，优选地，直接在第一绝缘层101的上表面形成触控金属层12，使用第三掩模板对触控金属层12进行蚀刻，使触控金属层12被图案化形成触控走线121，触控走线121在基底10上的投影与数据线111在基底10上的投影相重叠，触控走线121的延伸方向与数据线111的延伸方向相平行，即触控走线121位于数据线111的正上方，从而增加像素的开口率。本实施例中，触控金属层12被图案化还形成第一连接块122，第一连接块122与触控走线121相互绝缘并间隔开，第一连接块122覆盖第一接触孔105并与数据线111的上表面相接触。具体地，第一连接块122在基底10上的投影与数据线111在基底10上的投影相重叠，为了避让第一连接块122，触控走线121在第一连接块122的一侧设有连接部1211，连接部1211将触控走线121位于第一连接块122上下的两部分连通。其中，触控金属层12可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
如图4d和图5c所示，在触控金属层12上依次形成第二绝缘层102和金属氧化物半导体层13，第二绝缘层102覆盖第一连接块122与触控走线121，优选地，直接在触控金属层12的上表面形成第二绝缘层102，直接在第二绝缘层102的上表面形成金属氧化物半导体层13。使用第四掩模板对金属氧化物半导体层13进行蚀刻，使金属氧化物半导体层13被图案化形成源极131、漏极132以及有源层133，源极131和漏极132通过有源层133导电连接。本实施例中，源极131、漏极132以及有源层133在基底10上的投影与触控走线121在基底10上的投影相重叠。
进一步地，对金属氧化物半导体层13进行蚀刻时，金属氧化物半导体层13还被图案化形成像素电极134，像素电极134与漏极132导电连接。另外，第一连接块122的正上方未覆盖有金属氧化物半导体层13，以利于后面第三接触孔107的制作形成。第二绝缘层102的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。金属氧化物半导体层13优选采用透明金属氧化物半导体材料制成，例如铟锌氧化物(InZnO)、铟镓氧化物(InGaO)、铟锡氧化物(InSnO)、锌锡氧化物(ZnSnO)、镓锡氧化物(GaSnO)、镓锌氧化物(GaZnO)、铟镓锌氧化物(IGZO)或铟镓锌锡氧化物(IGZTO)等制成。
如图4e-4h以及图5d所示，在金属氧化物半导体层13上依次形成栅极绝缘层103和第二金属层14，优选地，直接在金属氧化物半导体层13的上表面形成栅极绝缘层103，直接在栅极绝缘层103的上表面形成第二金属层14。使用第五掩模板对第二金属层14进行蚀刻，使第二金属层14被图案化形成扫描线141以及与扫描线141导电连接的栅极142。扫描线141与数据线111的延伸方向相互垂直，栅极142为扫描线141的一部分，且栅极142位于扫描线141与数据线111的交叉位置处，即扫描线141与数据线111交叉重叠的部分作为栅极142。栅极142在基底10上的投影与有源层133在基底10上的投影相重合，即栅极142与有源层133上下重叠对齐。其中，栅极绝缘层103的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。第二金属层14可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。
本实施例中，蚀刻第二金属层14的具体步骤包括：
在第二金属层14的上表面涂布光阻108，如图4e所示；
采用掩模板对光阻108进行曝光和显影，如图4f所示；
以留下的光阻108为遮挡，对第二金属层14进行蚀刻，使第二金属层14被图案化形成扫描线141以及与扫描线141导电连接的栅极142，如图4g和5d所示，具体地，可以采用湿蚀刻的方式对第二金属层14进行蚀刻。
如图4h所示，继续以留下的光阻108为遮挡，对栅极绝缘层103进行蚀刻，使源极131、漏极132以及像素电极134露出，有源层133则被栅极绝缘层103覆盖，有源层133与栅极142之间通过栅极绝缘层103间隔开。具体地，可以采用干蚀刻的方式对栅极绝缘层103进行蚀刻。在栅极绝缘层103被蚀刻之后，栅极绝缘层103与扫描线141、栅极142具有相同的图案，即扫描线141、栅极142与栅极绝缘层103上下重叠设置。本实施例中，以第二金属层14蚀刻之后余留下的光阻108为遮挡，再对栅极绝缘层103进行蚀刻，从而在对栅极绝缘层103进行蚀刻时无需再额外使用一个掩模板，以简化制作工艺。在其他实施例中，也可以在对第二金属层14蚀刻之后即去除光阻108，然后以第二金属层14为遮挡，再对栅极绝缘层103进行蚀刻。
如图4i、图4j以及图5e所示，继续以留下的光阻108为遮挡，对金属氧化物半导体层13露出的区域进行导体化处理，使源极131、漏极132以及像素电极134被导体化，有源层133由于被光阻108遮盖而仍保留为半导体。具体地，对金属氧化物半导体层13露出的区域进行导体化处理的方式可以采用等离子体进行处理，通过离子轰击、氢(H2)掺杂、氦(He)掺杂以及氩(Ar)掺杂，使金属氧化物半导体层13露出的区域实现导体化，也就是使源极131、漏极132以及像素电极134实现导体化，如图4i所示。在对金属氧化物半导体层13进行导体化处理之后，再去除光阻108，如图4j所示。在其他实施例中，也可以在对第二金属层14蚀刻之后即去除光阻108，然后以第二金属层14为遮挡，对金属氧化物半导体层13露出的区域进行导体化处理，也就是使源极131、漏极132以及像素电极134实现导体化。
如图4k所示，在第二金属层14上形成第三绝缘层104，优选地，直接在第二金属层14的上表面形成第三绝缘层104。使用第六掩模板对第三绝缘层104和第二绝缘层102同时进行蚀刻，使得贯穿第二绝缘层102和第三绝缘层104形成与触控走线121位置对应的第二接触孔106以及与第一连接块122位置对应的第三接触孔107，触控走线121的上表面从第二接触孔106中露出，第一连接块122的上表面从第三接触孔107中露出。另外，在对第三绝缘层104进行蚀刻时，源极131上方的第三绝缘层104也被蚀刻掉，使源极131露出，而扫描线141、栅极142、漏极132以及像素电极134则被第三绝缘层104覆盖。其中，第三绝缘层104的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
如图4l以及图5e所示，在第三绝缘层104上形成透明导电层15，优选地，直接在第三绝缘层104的上表面形成透明导电层15。使用第七掩模板对透明导电层15进行蚀刻，使透明导电层15被图案化形成相互绝缘的多个公共电极块151以及与第一连接块122对应的第二连接块152，公共电极块151与第二连接块152相互绝缘并间隔开，具体地，第二连接块152在基底10上的投影与数据线111在基底10上的投影相重叠。公共电极块151与像素电极134之间通过第三绝缘层104相互绝缘设置。每个公共电极块151优选为狭缝结构，每个公共电极块151优选覆盖相邻的多个像素单元。每个公共电极块151通过第二接触孔106与对应的触控走线121相接触。触控走线121的一端与触控驱动器50电性连接，使得公共电极块151复用做触控电极，如图1所示。第二连接块152通过第三接触孔107与第一连接块122相接触，第二连接块152还同时覆盖源极131，使得源极131通过第二连接块152、第一连接块122与数据线111实现导电连接。其中，透明导电层15的材料为铟锡氧化物(ITO)、铟锌氧化物(IZO)等。
[实施例二]
图6是本发明实施例二中阵列基板的截面示意图，图7a-7c是本发明实施例二中阵列基板的制作方法的截面示意图。如图6至图7c所示，本发明实施例二提供的阵列基板与实施例一(图1至图5f)中的阵列基板及基本相同，不同之处在于，在本实施例中，触控金属层12包括触控走线121，但不包括第一连接块122，因此，源极131仅通过第二连接块152与数据线111实现导电连接。
本实施例还提供一种阵列基板的制作方法，该制作方法与实施例一(图1至图5f)中的制作方法基本相同，不同之处在于，在本实施例中，如图7a所示，在第一金属层11上形成覆盖数据线111的第一绝缘层101，此时先不对第一绝缘层101进行蚀刻，即此时第一绝缘层101对应数据线111位置不会形成第一接触孔105。
如图7a所示，在第一绝缘层101上形成触控金属层12，对触控金属层12进行蚀刻，使触控金属层12被图案化形成触控走线121，在本实施例中，触控金属层12不需要形成第一连接块122。
如图7b所示，在第二金属层14上形成第三绝缘层104，并对第三绝缘层104、第二绝缘层102以及第一绝缘层101同时进行蚀刻，使得贯穿第二绝缘层102和第三绝缘层104形成与触控走线121位置对应的第二接触孔106，贯穿第三绝缘层104、第二绝缘层102以及第一绝缘层101形成与数据线111位置对应的第三接触孔107，触控走线121的上表面从第二接触孔106中露出，数据线111的上表面从第三接触孔107中露出。另外，在对第三绝缘层104进行蚀刻时，源极131上方的第三绝缘层104也被蚀刻掉，使源极131露出。
如图7c所示，在第三绝缘层104上形成透明导电层15，对透明导电层15进行蚀刻，使透明导电层15被图案化形成相互绝缘的多个公共电极块151以及与数据线111对应的第二连接块152，第二连接块152填入第三接触孔107内，使源极131通过第二连接块152与数据线111实现导电连接。
相较于实施例一，本实施例在形成第一绝缘层101时，先不对第一绝缘层101进行蚀刻，而且触控金属层12不需要形成第一连接块122，而是在形成第三绝缘层104时，使用一次掩膜工艺同时对第三绝缘层104、第二绝缘层102以及第一绝缘层101进行蚀刻，使得触控走线121和数据线111分别露出，从而可以减少一次对第一绝缘层101进行蚀刻形成第一接触孔105的掩膜工艺，进一步简化制作工艺。
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。
[实施例三]
图8是本发明实施例三中阵列基板的截面结构示意图。如图8所示，本发明实施例三提供的阵列基板与实施例一(图1至图5f)或实施例二(图6至图7c)中的阵列基板基本相同，不同之处在于，在本实施例中，源极131直接与数据线111相接触以实现导电连接，即触控金属层12不需要形成第一连接块122，透明导电层15也不需要形成第二连接块152。
本实施例还提供一种阵列基板的制作方法，该制作方法与实施例一(图1至图5f)和实施例二(图6至图7c)中的制作方法基本相同，不同之处在于，在本实施例中，在第一金属层11上形成覆盖数据线111的第一绝缘层101，此时先不对第一绝缘层101进行蚀刻，即此时第一绝缘层101对应数据线111位置不会形成第一接触孔105。
在第一绝缘层101上形成触控金属层12，对触控金属层12进行蚀刻，使触控金属层12被图案化形成触控走线121，在本实施例中，触控金属层12不需要形成第一连接块122。
在触控金属层12上形成第二绝缘层102，对第二绝缘层102和第一绝缘层101同时进行蚀刻，形成贯穿第二绝缘层102和第一绝缘层101的第一接触孔105，使得数据线111从第一接触孔105中露出。
在第二绝缘层102上形成金属氧化物半导体层13，对金属氧化物半导体层13进行蚀刻，使金属氧化物半导体层13被图案化形成源极131、漏极132、有源层133以及像素电极134，源极131填入第一接触孔105内并直接与数据线111接触。
在第二金属层14上形成第三绝缘层104，对第三绝缘层104和第二绝缘层102同时进行蚀刻，使得贯穿第二绝缘层102和第三绝缘层104形成对应触控走线121的第二接触孔106，触控走线121的上表面从第二接触孔106中露出。
在第三绝缘层104上形成透明导电层15，对透明导电层15进行蚀刻，使透明导电层15被图案化形成相互绝缘的多个公共电极块151，每个公共电极块151通过第二接触孔106与对应的触控走线121相接触。在本实施例中，透明导电层15不需要形成第二连接块152。
本实施例在形成第一绝缘层101时，先不对第一绝缘层101进行蚀刻，而且触控金属层12不需要形成第一连接块122，透明导电层15也不需要形成第二连接块152，而是在形成第二绝缘层102时，使用一次掩膜工艺同时对第二绝缘层102和第一绝缘层101进行蚀刻，使得数据线111露出，从而在形成金属氧化物半导体层13时，源极131可以直接与数据线111接触，避免在源极131与数据线111之间设置第一连接块122和第二连接块152，以降低接触不良的几率。
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一或实施例二相同，这里不再赘述。
[实施例四]
图9本发明实施例四中阵列基板的截面结构示意图。如图9所示，本发明实施例四提供的阵列基板及制作方法与实施例三(图8)中的阵列基板及制作方法基本相同，不同之处在于，在本实施例中，阵列基板上不设置触控金属层12，即阵列基板上不设置触控走线121和第一连接块122。而且阵列基板上也不需要设置第二绝缘层102。此时，各个公共电极块151也不需要相互绝缘间隔设置，而是相互连接为一体形成公共电极，用于施加公共电压信号，即公共电极不需要复用作为触控电极使用。
本实施例中，阵列基板上没有集成触控功能，触控功能可以设置在其他基板上，例如彩膜基板20(图12)，或者采用外挂式触控面板。
本实施例中，在阵列基板上无需设置触控金属层12，从而可以大大减少阵列基板的制作工艺。
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例三相同，这里不再赘述。
另外，值得一提的是，上述实施例一(图1至图5f)或实施例二(图6至图7c)中的阵列基板，也可以参照此实施例，在阵列基板上不设置触控金属层12和第二绝缘层102，这里不再赘述。
[实施例五]
图10是本发明实施例五中阵列基板的截面结构示意图。如图10所示，本发明实施例五提供的阵列基板及制作方法与实施例一(图1至图5f)中的阵列基板及制作方法基本相同，不同之处在于，在本实施例中，透明导电层15包括多个公共电极块151，但不包括第二连接块152，因此，源极131仅通过第一连接块122与数据线111实现导电连接。
本实施例中在制作方法与实施例一中的制作方法基本相同，不同之处在于，在触控金属层12上覆盖第二绝缘层102后，对第二绝缘层102进行蚀刻并形成接触孔；在第二绝缘层102上形成金属氧化物半导体层13，金属氧化物半导体层13对应源极131的部分覆盖接触孔并与第一连接块122接触，数据线111通过第一连接块122与源极131导电连接。另外，在蚀刻透明导电层15时，无需形成第二连接块152。
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。
[实施例六]
图11本发明实施例六中阵列基板的截面结构示意图，图12是本发明实施例六中阵列基板的局部平面示意图。如图11至图12所示，本发明实施例六提供的阵列基板及制作方法与实施例一(图1至图5f)中的阵列基板及制作方法基本相同，不同之处在于，在本实施例中，在第二绝缘层102上形成金属氧化物半导体层13，对金属氧化物半导体层13进行蚀刻时，金属氧化物半导体层13被图案化形成源极131、漏极132和有源层133，但不需要形成像素电极134。
在第三绝缘层104上形成透明导电层15，对透明导电层15进行蚀刻时，透明导电层15被图案化形成相互绝缘的多个公共电极块151和相互绝缘的多个像素电极134，每个公共电极块151对应覆盖一个像素单元，每个公共电极块151通过第二接触孔106与对应的触控走线121相接触。第三绝缘层104内对应漏极132设有第四接触孔109，每个像素电极134通过第四接触孔109与对应的漏极132相接触。在本实施例中，公共电极块151和像素电极134均为相互插入配合的梳状结构，从而形成面内切换模式(In-Plane Switching，IPS)。
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。
图13是本发明中显示面板的截面结构示意图。如图13所示，本发明还提供一种显示面板，包括上述阵列基板、与阵列基板相对设置的对置基板20以及设于阵列基板和对置基板20之间的液晶层30。对置基板20上设有上偏光片41，阵列基板上设有下偏光片42，上偏光片41的透光轴与下偏光片42的透光轴相互垂直。其中，液晶层30中的液晶分子采用正性液晶分子(介电各向异性为正的液晶分子)，在初始状态时，正性液晶分子处于平躺姿态，靠近对置基板20的正性液晶分子的配向方向与靠近阵列基板的正性液晶分子131的配向方向相平行。可以理解地是，阵列基板和对置基板20在朝向液晶层30的一层还设有配向层，从而对液晶层30中的正性液晶分子进行配向。
本实施例中，对置基板20为彩膜基板，对置基板20上设有黑矩阵21和色阻层22，黑矩阵21与扫描线141、数据线111、薄膜晶体管以及外围非显示区相对应，黑矩阵21将多个色阻层22间隔开。色阻层22包括红(R)、绿(G)、蓝(B)三色的色阻材料，并对应形成红(R)、绿(G)、蓝(B)三色的子像素。
在本文中，所涉及的上、下、左、右、前、后等方位词是以附图中的结构位于图中的位置以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，所述方位词的使用不应限制本申请请求保护的范围。还应当理解，本文中使用的术语“第一”和“第二”等，仅用于名称上的区分，并不用于限制数量和顺序。
以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限定，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰，为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的保护范围之内。
工业实用性
通过将有源层设置于栅极和数据线之间，且有源层在基底上的投影与扫描线和数据线在基底上投影的交叠区域相重合，使得栅极和数据线分别可以为有源层遮挡外界环境光和背光，避免有源层因受到光照而导致的TFT器件特性退化的问题，而且无需额外设置遮光层，简化了制程工艺；而且源极、漏极以及有源层均由金属氧化物半导体层制成，使得栅极与源/漏极的交叠量较小，减小寄生电容。

Claims (6)

1.一种阵列基板，其特征在于，包括：
基底(10)；
设于所述基底(10)上表面的第一金属层(11)，所述第一金属层(11)包括数据线(111)；
设于所述第一金属层(11)上表面的第一绝缘层(101)，所述第一绝缘层(101)覆盖所述数据线(111)；
设于所述第一绝缘层(101)上方的金属氧化物半导体层(13)，所述金属氧化物半导体层(13)包括呈导体的源极(131)和漏极(132)以及呈半导体的有源层(133)，所述漏极(132)与所述源极(131)通过所述有源层(133)连接，所述源极(131)与所述数据线(111)导电连接；
设于所述金属氧化物半导体层(13)上方的栅极绝缘层(103)以及设于所述栅极绝缘层(103)上方的第二金属层(14)，所述第二金属层(14)包括扫描线(141)以及与所述扫描线(141)导电连接的栅极(142)，所述有源层(133)在所述基底(10)上的投影与所述扫描线(141)和所述数据线(111)在所述基底(10)上投影的交叠区域相重合，所述栅极(142)在所述基底(10)上的投影与所述有源层(133)在所述基底(10)上的投影相重合；
设于所述第一绝缘层(101)上方的像素电极(134)，所述像素电极(134)与所述漏极(132)导电连接；
所述阵列基板还包括设于所述第二金属层(14)上方的第三绝缘层(104)以及设于所述第三绝缘层(104)上方的透明导电层(15)，所述第三绝缘层(104)覆盖所述扫描线(141)和所述栅极(142)，所述透明导电层(15)包括多个公共电极块(151)，所述公共电极块(151)与所述像素电极(134)相互绝缘设置；
所述阵列基板还包括设于所述第一绝缘层(101)上方的触控金属层(12)，所述触控金属层(12)包括触控走线(121)，所述触控走线(121)在所述基底(10)上的投影与所述数据线(111)在所述基底(10)上的投影相重叠，所述触控走线(121)的延伸方向与所述数据线(111)的延伸方向相平行，每个所述公共电极块(151)与对应的所述触控走线(121)导电连接；
所述触控金属层(12)设于所述第一绝缘层(101)和所述金属氧化物半导体层(13)之间，所述触控金属层(12)和所述金属氧化物半导体层(13)之间设有第二绝缘层(102)，所述触控金属层(12)还包括第一连接块(122)，所述数据线(111)通过所述第一连接块(122)与所述源极(131)导电连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述触控金属层(12)设于所述第一绝缘层(101)和所述金属氧化物半导体层(13)之间，所述触控金属层(12)和所述金属氧化物半导体层(13)之间设有第二绝缘层(102)，所述触控金属层(12)还包括第一连接块(122)，所述透明导电层(15)还包括第二连接块(152)，所述数据线(111)通过所述第二连接块(152)以及所述第一连接块(122)与所述源极(131)导电连接。
3.根据权利要求1所述的阵列基板，其特征在于，所述透明导电层(15)还包括所述像素电极(134)，所述公共电极块(151)和所述像素电极(134)均为相互配合的梳状结构；或所述金属氧化物半导体层(13)采用透明金属氧化物半导体材料制成，所述金属氧化物半导体层(13)还包括呈导体的所述像素电极(134)，所述像素电极(134)直接与所述漏极(132)导电连接。
4.一种阵列基板的制作方法，其特征在于，所述制作方法用于制作如权利要求1-3任一项所述的阵列基板，所述制作方法包括：
提供基底(10)；
在所述基底(10)上形成第一金属层(11)，对所述第一金属层(11)进行蚀刻，所述第一金属层(11)被图案化形成数据线(111)；
在所述第一金属层(11)的上表面形成覆盖所述数据线(111)的第一绝缘层(101)；
在所述第一绝缘层(101)的上方形成金属氧化物半导体层(13)，对所述金属氧化物半导体层(13)进行蚀刻，所述金属氧化物半导体层(13)被图案化形成源极(131)、漏极(132)以及有源层(133)，所述源极(131)和所述漏极(132)通过所述有源层(133)导电连接，所述源极(131)与所述数据线(111)导电连接；
在所述金属氧化物半导体层(13)的上方依次形成栅极绝缘层(103)和第二金属层(14)，在所述第二金属层(14)的上表面形成光阻(108)，对所述第二金属层(14)进行蚀刻，所述第二金属层(14)被图案化形成扫描线(141)以及与所述扫描线(141)导电连接的栅极(142)；
以所述第二金属层(14)或所述光阻(108)为遮挡，对所述金属氧化物半导体层(13)进行导体化处理，所述金属氧化物半导体层(13)对应所述源极(131)和所述漏极(132)的区域被导体化，所述金属氧化物半导体层(13)对应所述有源层(133)的区域为半导体，所述有源层(133)在所述基底(10)上的投影与所述扫描线(141)和所述数据线(111)在所述基底(10)上投影的交叠区域相重合，所述栅极(142)在所述基底(10)上的投影与所述有源层(133)在所述基底(10)上的投影相重合；
去除所述第二金属层(14)上表面的光阻(108)；
在所述第一绝缘层(101)的上方形成像素电极(134)，所述像素电极(134)与所述漏极(132)导电连接；
在所述第二金属层(14)的上方依次形成第三绝缘层(104)和透明导电层(15)，对所述透明导电层(15)进行蚀刻，所述透明导电层(15)被图案化形成多个公共电极块(151)，所述公共电极块(151)与所述像素电极(134)相互绝缘设置；
在所述第一绝缘层(101)的上方形成触控金属层(12)，对所述触控金属层(12)进行蚀刻，所述触控金属层(12)被图案化形成触控走线(121)，所述触控走线(121)在所述基底(10)上的投影与所述数据线(111)在所述基底(10)上的投影相重叠，所述触控走线(121)的延伸方向与所述数据线(111)的延伸方向相平行，每个所述公共电极块(151)与对应的所述触控走线(121)导电连接；
所述触控金属层(12)设于所述第一绝缘层(101)和所述金属氧化物半导体层(13)之间，所述触控金属层(12)和所述金属氧化物半导体层(13)之间设有第二绝缘层(102)，所述触控金属层(12)还包括第一连接块(122)，所述数据线(111)通过所述第一连接块(122)与所述源极(131)导电连接。
5.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述触控金属层(12)设于所述第一绝缘层(101)和所述金属氧化物半导体层(13)之间，所述触控金属层(12)和所述金属氧化物半导体层(13)之间设有第二绝缘层(102)，所述触控金属层(12)还包括第一连接块(122)，所述透明导电层(15)还包括第二连接块(152)，所述数据线(111)通过所述第二连接块(152)以及所述第一连接块(122)与所述源极(131)导电连接。
6.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述金属氧化物半导体层(13)采用透明金属氧化物半导体材料制成，对所述金属氧化物半导体层(13)进行蚀刻时，所述金属氧化物半导体层(13)还形成所述像素电极(134)，对所述金属氧化物半导体层(13)进行导体化处理时，所述金属氧化物半导体层(13)对应所述源极(131)、所述漏极(132)以及所述像素电极(134)的区域被导体化；或对所述透明导电层(15)进行蚀刻时，所述透明导电层(15)还形成所述像素电极(134)，所述公共电极块(151)和所述像素电极(134)均为相互配合的梳状结构。
CN202180004901.6A 2021-12-23 2021-12-23 阵列基板及其制作方法 Active CN114787703B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/140924 WO2023115471A1 (zh) 2021-12-23 2021-12-23 阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN114787703A CN114787703A (zh) 2022-07-22
CN114787703B true CN114787703B (zh) 2023-08-29

Family

ID=82423873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180004901.6A Active CN114787703B (zh) 2021-12-23 2021-12-23 阵列基板及其制作方法

Country Status (2)

Country Link
CN (1) CN114787703B (zh)
WO (1) WO2023115471A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456742A (zh) * 2013-08-27 2013-12-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103715094A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN103984171A (zh) * 2013-02-22 2014-08-13 上海天马微电子有限公司 一种阵列基板及其制造方法、液晶显示器
CN107845644A (zh) * 2017-09-27 2018-03-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202924B1 (en) * 1999-03-17 2007-04-10 Lg.Philips Lcd Co., Ltd Liquid crystal display and a fabricating method thereof
CN109757118B (zh) * 2017-09-04 2021-09-03 京东方科技集团股份有限公司 显示基板和显示设备
CN110297369A (zh) * 2019-06-11 2019-10-01 惠科股份有限公司 阵列基板、阵列基板的制作方法和显示面板
CN112071882B (zh) * 2020-09-16 2023-07-28 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置
CN113568230B (zh) * 2021-07-27 2023-07-25 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103984171A (zh) * 2013-02-22 2014-08-13 上海天马微电子有限公司 一种阵列基板及其制造方法、液晶显示器
CN103456742A (zh) * 2013-08-27 2013-12-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103715094A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN107845644A (zh) * 2017-09-27 2018-03-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
WO2023115471A1 (zh) 2023-06-29
CN114787703A (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
US9356153B2 (en) Thin film transistor, display panel having the same and method of manufacturing the same
KR101957972B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US20070064179A1 (en) Liquid crystal display device and method of fabricating the same
KR100714819B1 (ko) 박막 반도체 장치, 전기 광학 장치 및 전자 기기
CN113467145B (zh) 阵列基板及制作方法、显示面板
CN114089571B (zh) 阵列基板及制作方法和显示面板
CN113568230B (zh) 阵列基板及制作方法、显示面板
CN114660862B (zh) 阵列基板及制作方法、显示面板
CN113540126B (zh) 阵列基板及制作方法
CN107436517B (zh) 液晶显示设备及其制造方法
CN114787703B (zh) 阵列基板及其制作方法
CN114402430A (zh) 阵列基板及制作方法、显示面板
CN114236931B (zh) 阵列基板及制作方法、显示面板
US20240222397A1 (en) Array substrate and manufacturing method thereof
CN114256159B (zh) 阵列基板及制作方法、显示面板
CN113589612B (zh) 阵列基板及制作方法、显示面板
CN105206616B (zh) 薄膜晶体管阵列基板及其制作方法、液晶显示装置
KR20140001634A (ko) 어레이 기판, 이를 포함하는 표시 패널 및 이의 제조 방법
CN114594639A (zh) 阵列基板及制作方法
CN116941028A (zh) 阵列基板的制作方法及阵列基板
KR101974609B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN117894805A (zh) 阵列基板及制作方法、显示装置
CN117631389A (zh) 显示面板及其制作方法
CN117991552A (zh) 阵列基板及其制作方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant