CN114185214B - 阵列基板和显示器 - Google Patents

阵列基板和显示器 Download PDF

Info

Publication number
CN114185214B
CN114185214B CN202210142848.2A CN202210142848A CN114185214B CN 114185214 B CN114185214 B CN 114185214B CN 202210142848 A CN202210142848 A CN 202210142848A CN 114185214 B CN114185214 B CN 114185214B
Authority
CN
China
Prior art keywords
drain
source
array substrate
electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210142848.2A
Other languages
English (en)
Other versions
CN114185214A (zh
Inventor
龙春平
先建波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210142848.2A priority Critical patent/CN114185214B/zh
Publication of CN114185214A publication Critical patent/CN114185214A/zh
Application granted granted Critical
Publication of CN114185214B publication Critical patent/CN114185214B/zh
Priority to PCT/CN2023/076166 priority patent/WO2023155803A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

提供一种阵列基板和显示器。该阵列基板的周边区包括数据选择器电路，数据选择器电路包括沿行方向和列方向排布的多个选择驱动晶体管，每个选择驱动晶体管包括半导体层、源电极和漏电极，半导体层的位于源电极和漏电极之间的部分形成沟道区，源电极通过多个源极过孔与半导体层相连，漏电极通过多个漏极过孔与半导体层相连，源极过孔的最远离沟道区的边缘与沟道区的最小距离大于源电极的外侧边缘的位于两个源极过孔之间的部分与沟道区的最小距离，漏极过孔的最远离沟道区的边缘与沟道区的最小距离大于漏电极的外侧边缘的位于两个漏极过孔之间的部分与沟道区的最小距离；任意一个源极过孔与任意一个漏极过孔的中心连线与行方向之间形成锐角夹角。

Description

阵列基板和显示器
技术领域
本公开至少一实施例涉及一种阵列基板和显示器。
背景技术
目前广泛使用的显示器件有薄膜晶体管液晶显示（TFT-LCD），有源矩阵有机发光二极管（AMOLED）等，而且越来越多的显示器朝高分辨率发展，以为用户提供更好的使用体验。
发明内容
本公开的至少一实施例涉及一种阵列基板和显示装置。
本公开的实施例提供一种阵列基板，包括显示区和围绕所述显示区的周边区，所述周边区包括被配置为给数据线提供数据信号的数据选择器电路，所述数据选择器电路包括沿行方向和列方向排布的多个选择驱动晶体管，每个所述选择驱动晶体管包括半导体层、源电极和漏电极，所述源电极和所述漏电极均呈条状，所述源电极和所述漏电极均沿所述列方向延伸，所述半导体层的位于所述源电极和所述漏电极之间的部分形成沟道区，所述源电极通过位于所述源电极的远离所述沟道区的一侧的多个源极过孔与所述半导体层相连，所述漏电极通过位于所述漏电极的远离所述沟道区的一侧的多个漏极过孔与所述半导体层相连，所述源极过孔的最远离所述沟道区的边缘与所述沟道区的最小距离大于所述源电极的外侧边缘的位于两个源极过孔之间的部分与所述沟道区的最小距离，所述漏极过孔的最远离所述沟道区的边缘与所述沟道区的最小距离大于所述漏电极的外侧边缘的位于两个漏极过孔之间的部分与所述沟道区的最小距离；任意一个所述源极过孔与任意一个所述漏极过孔的中心连线与所述行方向之间形成锐角夹角。
根据本公开的实施例提供的阵列基板，同一个所述选择驱动晶体管的任意一个源极过孔与其最邻近的同一个所述选择驱动晶体管的一个漏极过孔的中心连线与所述行方向之间的夹角在35度至55度之间。
根据本公开的实施例提供的阵列基板，同一个选择驱动晶体管的多个源极过孔的最远离所述沟道区的点位于第一直线上，所述同一个选择驱动晶体管的多个漏极过孔的最远离所述沟道区的点位于第二直线上，所述第一直线与所述第二直线大致平行，且大致平行于所述列方向；所述源电极的位于相邻源极过孔之间的部分和所述漏电极的位于相邻漏极过孔之间的部分位于所述第一直线和所述第二直线之间，且与所述第一直线和所述第二直线无交叠。
根据本公开的实施例提供的阵列基板，所述数据选择器电路还包括位于相邻的两个所述选择驱动晶体管之间的走线，所述走线沿所述列方向曲折延伸，相邻的两个所述选择驱动晶体管分别为第一选择驱动晶体管和第二选择驱动晶体管，所述走线包括在所述行方向上距离所述第一选择驱动晶体管的沟道区距离最近的多个第一部，所述走线包括在所述行方向上距离所述第二选择驱动晶体管的沟道区距离最近的多个第二部，在所述列方向上，所述多个第一部和所述多个第二部交替排列，所述第一选择驱动晶体管的多个漏极过孔和所述第二选择驱动晶体管的多个源极过孔位于所述第一选择驱动晶体管的沟道区和所述第二选择驱动晶体管的沟道区之间，所述第一选择驱动晶体管的多个漏极过孔与所述多个第二部一一对应，且每个所述漏极过孔与对应的所述第二部的中心连线与所述行方向大致平行，所述第二选择驱动晶体管的多个源极过孔与所述多个第一部一一对应，且每个所述源极过孔与对应的所述第一部的中心连线与所述行方向大致平行。
根据本公开的实施例提供的阵列基板，所述走线包括与所述列方向基本平行且沿所述列方向间隔排列的多个垂直直线段，以及连接相邻垂直直线段的与所述行方向呈锐角的倾斜直线段，每个所述垂直直线段的至少一部分为所述第一部或所述第二部。
根据本公开的实施例提供的阵列基板，所述走线的宽度、所述选择驱动晶体管的源电极的位于相邻源极过孔之间的部分的宽度、所述选择驱动晶体管的漏电极的位于相邻漏极过孔之间的部分的宽度、所述源极过孔的直径、以及所述漏极过孔的直径中的任一个大致等于尺寸d，1.5微米≤d≤4微米。
根据本公开的实施例提供的阵列基板，所述源极过孔和所述漏极过孔与所述走线的最小距离分别大致等于尺寸d。
根据本公开的实施例提供的阵列基板，所述垂直直线段与所述倾斜直线段的延伸方向之间的夹角在35度至55度之间，且小于或等于同一个所述选择驱动晶体管的任意一个源极过孔与其最邻近的同一个所述选择驱动晶体管的一个漏极过孔的中心连线与所述行方向之间的夹角。
根据本公开的实施例提供的阵列基板，所述走线包含的所述倾斜直线段的数量大于或等于与所述走线相邻的所述源极过孔的数量和所述漏极过孔的数量之和。
根据本公开的实施例提供的阵列基板，所述走线与所述选择驱动晶体管的源电极和漏电极由同层金属薄膜形成，所述金属薄膜为单层金属薄膜或包括多个金属子层。
根据本公开的实施例提供的阵列基板，所述走线包括与所述选择驱动晶体管的源电极或漏电极连接的数据线和与所述选择驱动晶体管的栅电极连接的控制信号连接线至少之一。
根据本公开的实施例提供的阵列基板，阵列基板还包括与所述源电极和所述漏电极位于不同层的公共电极，所述数据选择器电路包括多行所述选择驱动晶体管，不同行的所述选择驱动晶体管之间的走线通过与所述公共电极同层的金属形成的引线连接。
根据本公开的实施例提供的阵列基板，所述阵列基板包括设置封框胶的封装区域，所述数据选择器电路设置在封装区域的内侧。
根据本公开的实施例提供的阵列基板，所述阵列基板还包括多条输入信号线，每条输入信号线通过N个所述选择驱动晶体管分别与N条数据线相连，N为大于1的正整数。
根据本公开的实施例提供的阵列基板，位于同一行且相邻的两个选择驱动晶体管的沟道区之间的距离最近的一个源极过孔和一个漏极过孔的中心连线与所述行方向之间的夹角在35度至55度之间。
根据本公开的实施例提供的阵列基板，位于同一行且相邻的两个选择驱动晶体管的沟道区之间的距离最近的一个源极过孔和一个漏极过孔的中心连线与所述行方向之间的夹角等于同一个所述选择驱动晶体管的任意一个源极过孔与其最邻近的同一个所述选择驱动晶体管的一个漏极过孔的中心连线与所述行方向之间的夹角。
根据本公开的实施例提供的阵列基板，位于同一行且相邻的两个选择驱动晶体管的沟道区之间的距离最近的一个源极过孔和一个漏极过孔的中心连线所在的直线与所述倾斜直线段相交，且不与所述垂直直线段相交。
根据本公开的实施例提供的阵列基板，位于同一行且相邻的两个选择驱动晶体管的沟道区之间的距离最近的一个源极过孔和一个漏极过孔的中心连线所在的直线与相邻行的所述选择驱动晶体管的源极过孔和漏极过孔不相交，且位于相邻行的所述选择驱动晶体管的源极过孔和漏极过孔之间。
根据本公开的实施例提供的阵列基板，阵列基板还包括第一绝缘层和第二绝缘层，所述选择驱动晶体管还包括位于所述半导体层与所述源电极和所述漏电极相反的一侧的栅电极，所述栅电极和所述半导体层之间设有所述第一绝缘层，所述第二绝缘层位于所述半导体层、所述源电极和所述漏电极之间。
根据本公开的实施例提供的阵列基板，所述选择驱动晶体管的源电极的第一部分与所述半导体层的主表面的一部分接触，所述选择驱动晶体管的源电极的第二部分与所述半导体层的侧面接触；所述选择驱动晶体管的漏电极的第一部分与所述半导体层的主表面的一部分接触，所述选择驱动晶体管的漏电极的第二部分与所述半导体层的侧面接触，所述源电极的第二部分包括第一突出部，所述漏电极的第二部分包括第二突出部，所述源极过孔包括源极半过孔，所述源极半过孔贯穿所述第二绝缘层的一部分；所述漏极过孔包括漏极半过孔，所述漏极半过孔贯穿所述第二绝缘层的一部分；所述第一突出部比所述源电极的位于所述源极半过孔中的部分更靠近所述半导体层；所述第二突出部比所述漏电极的位于所述漏极半过孔中的部分更靠近所述半导体层；所述第一突出部和所述第二突出部与所述半导体层分别连接，所述第一突出部和所述第二突出部之间的间距小于所述源极半过孔和所述漏极半过孔之间的间距。
根据本公开的实施例提供的阵列基板，所述源电极的第一部分的在所述行方向上的尺寸大于所述选择驱动晶体管的源电极的第二部分的在垂直于所述行方向和所述列方向的方向上的尺寸；所述漏电极的第一部分的在所述行方向上的尺寸大于所述选择驱动晶体管的漏电极的第二部分的在垂直于所述行方向和所述列方向的方向上的尺寸。
根据本公开的实施例提供的阵列基板，所述第一绝缘层的图案形状与所述半导体层的图案形状相同。
根据本公开的实施例提供的阵列基板，所述半导体层的远离所述栅电极的一侧的表面具有凹凸结构，且后续至少部分结构在其上共形的设置。
根据本公开的实施例提供的阵列基板，所述栅电极分别与所述源电极和所述漏电极部分交叠，在所述行方向上，所述栅电极与所述源电极和所述漏电极的交叠尺寸均小于1微米。
根据本公开的实施例提供的阵列基板，所述栅电极边缘处包括斜坡部，在所述行方向上，所述交叠尺寸大于所述斜坡部的尺寸。
根据本公开的实施例提供的阵列基板，阵列基板还包括位于所述显示区的开关晶体管，所述开关晶体管包括遮挡所述开关晶体管的沟道区的遮光层，所述选择驱动晶体管的栅电极与所述显示区的遮光层位于同一层。
根据本公开的实施例提供的阵列基板，阵列基板还包括位于所述选择驱动晶体管的所述源电极和所述漏电极至少之一的远离所述半导体层的一侧的浮置金属条，所述浮置金属条与所述公共电极位于同一层。
根据本公开的实施例提供的阵列基板，所述数据选择器电路包括沿所述行方向上延伸的四条控制信号线，所述四条控制信号线分别与所述多个选择驱动晶体管中的对应的选择驱动晶体管的栅电极连接，所述输入信号线与所述多个选择驱动晶体管中的对应的选择驱动晶体管的源电极连接。
根据本公开的实施例提供的阵列基板，所述多个选择驱动晶体管包括第一选择驱动晶体管和第二选择驱动晶体管，第一选择驱动晶体管和第二选择驱动晶体管分别与不同的控制信号线相连，所述第一选择驱动晶体管的在所述行方向上的最大尺寸与所述第二选择驱动晶体管的在所述行方向上的最大尺寸不同。
根据本公开的实施例提供的阵列基板，所述半导体层的材料包括低温多晶硅，所述显示区包括开关晶体管，所述开关晶体管的半导体层的材料包括氧化物半导体材料。
根据本公开的实施例提供的阵列基板，所述选择驱动晶体管为底栅薄膜晶体管，所述选择驱动晶体管的源电极和漏电极与所述开关晶体管的栅电极位于同一层且由相同的材料形成。
根据本公开的实施例提供的阵列基板，所述数据选择器电路的选择驱动晶体管为底栅薄膜晶体管，所述开关晶体管为顶栅薄膜晶体管，所述选择驱动晶体管的源电极和漏电极与所述开关晶体管的栅电极位于同一层且由相同的材料形成。
根据本公开的实施例提供的阵列基板，所述开关晶体管的漏电极和所述开关晶体管的源电极的材料不同且位于不同的层。
根据本公开的实施例提供的阵列基板，所述开关晶体管的漏电极的材料包括铟锡氧化物，所述开关晶体管的源电极的材料包括Ti/Al/Ti叠层结构。
根据本公开的实施例提供的阵列基板，所述数据选择器电路的位于不同行且位于同一列的所述选择驱动晶体管的源电极与转接结构连接，所述转接结构包括第一导电部、第二导电部、第三导电部以及第四导电部，所述第一导电部与所述开关晶体管的遮光层位于同一层；所述第二导电部与所述开关晶体管的栅电极位于同一层；所述第三导电部与所述开关晶体管的源电极位于同一层；所述第四导电部与所述开关晶体管的漏电极位于同一层。
根据本公开的实施例提供的阵列基板，所述数据选择器电路的所述选择驱动晶体管在所述行方向上的节距等于8d。
本公开的实施例还提供一种显示器，包括上述任一阵列基板，所述显示器的每英寸像素数目大于500。
根据本公开的实施例提供的显示器，所述显示器的每英寸像素数目大于1000。
根据本公开的实施例提供的显示器，所述走线的宽度、所述选择驱动晶体管的源电极的宽度、所述选择驱动晶体管的漏电极的宽度、所述源极过孔的直径、所述漏极过孔的直径大致等于尺寸d，1.5微米≤d≤4微米。
根据本公开的实施例提供的显示器，所述数据选择器电路的所述选择驱动晶体管在所述行方向上的节距等于8d，PPI×8d＜K1，且0.3≤K1≤4。
根据本公开的实施例提供的显示器，所述显示器的边框高度为h，所述数据选择器电路的一个所述选择驱动晶体管的源极过孔或漏极过孔的数量为q，所述数据选择器电路的驱动晶体管的行数为r，同一个所述选择驱动晶体管的任意一个源极过孔与其最邻近的同一个所述选择驱动晶体管的一个漏极过孔的中心连线与所述行方向之间的夹角为α，其中，所述q、r、d和α满足：
h=k 2×r×(2q-1) ×4d×tanα，
其中，k2为比例系数，且0.9<k2<1.5，30<α<60。
根据本公开的实施例提供的显示器，所述选择驱动晶体管的电流损失比R I_loss满足：
Figure DEST_PATH_IMAGE001
，
其中，R I_loss为电流损失比。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种显示面板的整体布局图。
图2为一种显示面板的周边区的数据选择器电路的示意图。
图3为一种阵列基板上的阵列排布的多个选择驱动晶体管的示意图。
图4为本公开的实施例提供的一种阵列基板上的选择驱动晶体管的示意图。
图5A至图5D为图4中的选择驱动晶体管的单层的平面图。
图5E为有源层和导电图案层的叠层平面图。
图6为图4的沿线A1-A2的剖视图。
图7A为本公开一实施例提供的阵列基板的示意图。
图7B至图7E为图7A所示的阵列基板的单层的示意图。
图7F为图7A所示的阵列基板的叠层的示意图。
图8为本公开一实施例提供的阵列基板的示意图。
图9为本公开一实施例提供的阵列基板的示意图。
图10为本公开一实施例提供的阵列基板的示意图。
图11为本公开一实施例提供的阵列基板的示意图。
图12为本公开一实施例提供的阵列基板的示意图。
图13为本公开一实施例提供的阵列基板的示意图。
图14为本公开一实施例提供的阵列基板的示意图。
图15为本公开一实施例提供的阵列基板的示意图。
图16为本公开一实施例提供的阵列基板的示意图。
图17A为本公开一实施例提供的阵列基板的示意图。
图17B为本公开一实施例提供的阵列基板的示意图。
图18为本公开一实施例提供的阵列基板的示意图。
图19A为本公开一实施例提供的阵列基板的示意图。
图19B为本公开一实施例提供的阵列基板的示意图。
图19C为本公开一实施例提供的阵列基板的示意图。
图19D为本公开一实施例提供的阵列基板的示意图。
图19E为本公开一实施例提供的显示面板的示意图。
图19F为本公开至少一实施例提供的一种显示面板的截面结构示意图。
图20为本公开一实施例提供的阵列基板的示意图。
图21为本公开一实施例提供的阵列基板中的转接结构的示意图。
图22A为本公开一实施例提供的阵列基板中的数据选择器电路的示意图。
图22B为本公开一实施例提供的阵列基板中的数据选择器电路的示意图。
图22C为本公开一实施例提供的阵列基板中的数据选择器电路的示意图。
图23是本公开的实施例提供的阵列基板的示意图。
图24示出了源极过孔和漏极过孔的中心连线相对于行方向倾斜设置和平行设置的情况下，沟道的长度。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
图1为一种显示面板的整体布局图。如图1所示，显示面板包括显示区101和围绕显示区101的周边区102，周边区102包括被配置为给数据线DT提供数据信号的数据选择器电路20，数据选择器电路20位于数据选择器电路布置区112。
如图1所示，数据选择器电路20包括数据选择单元201。图1示出了两条数据线DT通过一个数据选择单元201与一条输入信号线400相连。在其他的实施例中，一条输入信号线400也可以与其他数量的数据线相连。
如图1所示，显示面板的周边区102还包括扇出线布置区103、测试线布置区104、外部电路接口区105、栅电极驱动设置在阵列上的（gate driver on array，GOA）电路区107、以及GOA电路区108。当然，显示面板也可以采用其他适合的结构。
图1还示出了子像素SP。显示面板包括发不同颜色光的多个子像素SP。例如，子像素SP包括发红光的子像素、发绿光的子像素和发蓝光的子像素，但不限于此，子像素SP的发光颜色可根据需要而定。
图2为一种显示面板的周边区的数据选择器电路的示意图。如图2所示，数据选择器电路20包括选择驱动晶体管21。图2示出了四个选择驱动晶体管21：选择驱动晶体管21a、选择驱动晶体管21b、选择驱动晶体管21c、以及选择驱动晶体管21d。如图2所示，选择驱动晶体管21包括栅电极210、源电极211、以及漏电极212。
图2示出了一行选择驱动晶体管21。输入信号线400包括输入信号线401和输入信号线402。控制信号线300包括控制信号线301、控制信号线302、控制信号线303、以及控制信号线304。数据线DT包括数据线DT1、数据线DT2、以及数据线DT3。
如图2所示，控制信号线300通过控制信号连接线31与选择驱动晶体管21的栅电极210相连。
如图2所示，输入信号线401通过选择驱动晶体管21a与数据线DT1相连，并通过选择驱动晶体管21c与数据线DT3相连；输入信号线402通过选择驱动晶体管21b与数据线DT2相连，并通过选择驱动晶体管21d与数据线DT1相连。
例如，与同一输入信号线400相连的选择驱动晶体管交替开启，以向与其相连的数据线传输数据信号。
如图2所示，当控制信号线301上为开启电压、控制信号线303上为关闭电压时，选择驱动晶体管21c关闭，选择驱动晶体管21a打开，输入信号线401上的信号传输给与选择驱动晶体管21a相连的数据线DT1；而当控制信号线301上为关闭电压、控制信号线303上为开启电压时，选择驱动晶体管21c打开，选择驱动晶体管21a关闭，输入信号线401上的信号传输给与选择驱动晶体管21c相连的数据线DT3。
如图2所示，当控制信号线302上为开启电压、控制信号线304上为关闭电压时，选择驱动晶体管21d关闭，选择驱动晶体管21b打开，输入信号线402上的信号传输给与选择驱动晶体管21b相连的数据线DT2；而当控制信号线302上为关闭电压、控制信号线304上为开启电压时，选择驱动晶体管21d打开，选择驱动晶体管21b关闭，输入信号线402上的信号传输给与选择驱动晶体管21d相连的数据线DT1。
图3为一种阵列基板上的阵列排布的多个选择驱动晶体管的示意图。如图3所示，数据选择器电路20包括沿行方向和列方向排布的多个选择驱动晶体管21。图3示出了方向X和方向Y。方向X和方向Y交叉。例如，方向X和方向Y垂直。例如，方向X为行方向，方向Y为列方向。本公开的实施例以方向X为行方向，方向Y为列方向，方向X和方向Y垂直为例进行说明。
图3示出了四行数据选择器电路20，需要说明的是，数据选择器电路20的行数和列数不限于图3所示，可以根据需要而定。
图4为本公开的实施例提供的一种阵列基板上的选择驱动晶体管的示意图。图5A至图5D为图4中的选择驱动晶体管的单层的平面图。图5E为有源层和导电图案层的叠层平面图。图6为图4的沿线A1-A2的剖视图。
图5A示出了导电图案层LY1，导电图案层LY1包括栅电极210。图5B示出了有源层SM，有源层SM包括半导体层213。图5C示出了过孔VH，过孔VH包括源极过孔501和漏极过孔502。图5D示出了导电图案层LY2，导电图案层LY2包括源电极211、漏电极212、以及走线215。如图5E所示，有源层SM的位于源电极211和漏电极212之间的部分为沟道区2130。
图4示出了位于阵列基板1001的周边区的两个选择驱动晶体管21，两个选择驱动晶体管21位于同一行。
如图4、图5A至图5D所示，每个选择驱动晶体管21包括半导体层213、源电极211和漏电极212，源电极211和漏电极212均呈条状，源电极211和漏电极212均沿列方向Y延伸，半导体层213的位于源电极211和漏电极212之间的部分形成沟道区2130，源电极211通过位于源电极211的远离沟道区2130的一侧的多个源极过孔501与半导体层213相连，漏电极212通过位于漏电极212的远离沟道区2130的一侧的多个漏极过孔502与半导体层213相连，源极过孔501的最远离沟道区2130的边缘与沟道区2130的最小距离W1大于源电极211的外侧边缘的位于两个源极过孔501之间的部分211a与沟道区2130的最小距离W2，漏极过孔502的最远离沟道区2130的边缘与沟道区2130的最小距离W3大于漏电极212的外侧边缘的位于两个漏极过孔502之间的部分212a与沟道区2130的最小距离W4。
例如，如图4所示，任意一个源极过孔501与任意一个漏极过孔502的中心连线L0与行方向X之间形成锐角夹角α。图4中直线X0为平行于行方向X的直线。
如图5D所示，源电极211包括主体部分2110和连接部分2111，主体部分2110呈条形，连接部分2111用于通过源极过孔501与半导体层213相连。
例如，如图4和图5D所示，源电极211的外侧边缘的位于两个源极过孔501之间的部分即为源电极211的主体部分2110的外侧边缘的一部分。
如图5D所示，漏电极212包括主体部分2120和连接部分2121，主体部分2120呈条形，连接部分2121用于通过漏极过孔502与半导体层213相连。
例如，如图4和图5D所示，漏电极212的外侧边缘的位于两个漏极过孔502之间的部分即为漏电极212的主体部分2120的外侧边缘的一部分。
根据本公开的实施例提供的阵列基板，半导体层213的材料包括低温多晶硅。
在半导体层213的材料采用低温多晶硅的情况下，漏电流较大，将任意一个源极过孔501与任意一个漏极过孔502的中心连线L0与行方向X之间形成锐角夹角，可以降低关态漏电流。
如图6所示，缓冲层601位于衬底基板600上，栅电极210位于缓冲层601上，栅绝缘层602位于栅电极210上，半导体层213位于栅绝缘层602上，层间绝缘层603位于半导体层213上，源电极211、漏电极212、走线215均位于层间绝缘层603上，导电图案层LY2上设有绝缘层604。图4中的衬底基板和各个绝缘层采用透明化处理。
本公开的实施例通过调整源极过孔501和漏极过孔502的位置分别至源电极211和漏电极212的外侧，与源极过孔和漏极过孔分别在源电极和漏电极的内侧的情况相比，利于提高晶体管的信赖性，更利于形成高分辨率的显示器。
例如，如图6所示，根据本公开的实施例提供的阵列基板，阵列基板还包括栅绝缘层602和层间绝缘层603，选择驱动晶体管21还包括位于半导体层213与源电极211和漏电极212相反的一侧的栅电极210，栅电极210和半导体层213之间设有栅绝缘层602，层间绝缘层603位于半导体层213、源电极211和漏电极212之间。在一些实施例中，栅绝缘层602可称作第一绝缘层，层间绝缘层603可称作第二绝缘层。
例如，如图4所示，根据本公开的实施例提供的阵列基板，同一个选择驱动晶体管21的任意一个源极过孔501与其最邻近的同一个选择驱动晶体管21的一个漏极过孔502的中心连线L0与行方向X之间的夹角α在35度至55度之间。例如，夹角α为45度。
例如，如图4所示，根据本公开的实施例提供的阵列基板，同一个选择驱动晶体管21的多个源极过孔501的最远离沟道区2130的点位于第一直线L1上，同一个选择驱动晶体管21的多个漏极过孔502的最远离沟道区2130的点位于第二直线L2上，第一直线L1与第二直线L2大致平行，且大致平行于列方向Y；源电极211的位于相邻源极过孔501之间的部分211a和漏电极212的位于相邻漏极过孔502之间的部分212a位于第一直线L1和第二直线L2之间，且与第一直线L1和第二直线L2无交叠。
例如，如图4所示，根据本公开的实施例提供的阵列基板，数据选择器电路20还包括位于相邻的两个选择驱动晶体管21之间的走线215，走线215沿列方向Y曲折延伸，相邻的两个选择驱动晶体管21分别为第一选择驱动晶体管2101和第二选择驱动晶体管2102，走线215包括在行方向X上距离第一选择驱动晶体管2101的沟道区2130距离最近的多个第一部51，走线215包括在行方向X上距离第二选择驱动晶体管2102的沟道区2130距离最近的多个第二部52，在列方向Y上，多个第一部51和多个第二部52交替排列，第一选择驱动晶体管2101的多个漏极过孔502和第二选择驱动晶体管2102的多个源极过孔501位于第一选择驱动晶体管2101的沟道区2130和第二选择驱动晶体管2102的沟道区2130之间，第一选择驱动晶体管2101的多个漏极过孔502与多个第二部52一一对应，且每个漏极过孔502与对应的第二部52的中心连线L3与行方向X大致平行，第二选择驱动晶体管2102的多个源极过孔501与多个第一部51一一对应，且每个源极过孔501与对应的第一部51的中心连线L4与行方向X大致平行。
例如，如图4所示，根据本公开的实施例提供的阵列基板，走线215包括与列方向Y基本平行且沿列方向Y间隔排列的多个垂直直线段5a，以及连接相邻垂直直线段5a的与行方向X呈锐角的倾斜直线段5b，每个垂直直线段5a的至少一部分为第一部51或第二部52。
例如，如图4所示，根据本公开的实施例提供的阵列基板，走线215的宽度、选择驱动晶体管21的源电极211的位于相邻源极过孔501之间的部分211a的宽度、选择驱动晶体管21的漏电极212的位于相邻漏极过孔502之间的部分212a的宽度、源极过孔501的直径、以及漏极过孔502的直径中的任一个大致等于尺寸d，1.5微米≤d≤4微米。例如，d 是显示屏的阵列基板上的最小关键尺寸，定义为工艺分辨率。
例如，如图4所示，根据本公开的实施例提供的阵列基板，源极过孔501和漏极过孔502与走线215的最小距离分别大致等于尺寸d。如图4所示，相邻两个选择驱动晶体管21之间的间距为3d。
例如，如图4所示，根据本公开的实施例提供的阵列基板，垂直直线段5a与倾斜直线段5b的延伸方向之间的夹角α1在35度至55度之间，且小于或等于同一个选择驱动晶体管21的任意一个源极过孔501与其最邻近的同一个选择驱动晶体管21的一个漏极过孔502的中心连线L0与行方向X之间的夹角α。
例如，如图4所示，根据本公开的实施例提供的阵列基板，走线215包含的倾斜直线段5b的数量大于或等于与走线215相邻的源极过孔501的数量和漏极过孔502的数量之和。
例如，如图4和图5D所示，根据本公开的实施例提供的阵列基板，走线215与选择驱动晶体管21的源电极211和漏电极212由同层金属薄膜形成。例如，金属薄膜为单层金属薄膜或包括多个金属子层。
例如，如图4所示，根据本公开的实施例提供的阵列基板，走线215包括与选择驱动晶体管21的源电极211或漏电极212连接的数据线DT和与选择驱动晶体管21的栅电极210连接的控制信号连接线21（参照图2）至少之一。
如图4所示，源极过孔501和漏极过孔502远离沟道2130，走线215呈锯齿形或弯折形（Zigzag）。因为高PPI，需要设置更多的选择驱动晶体管，更小的线宽和间距；故而调整源极过孔501和漏极过孔502的位置和走线215的形状。
例如，如图4所示，根据本公开的实施例提供的阵列基板，位于同一行且相邻的两个选择驱动晶体管的沟道区2130之间的距离最近的一个源极过孔501和一个漏极过孔502的中心连线CL1与行方向X之间的夹角α2在35度至55度之间。
例如，如图4所示，根据本公开的实施例提供的阵列基板，位于同一行且相邻的两个选择驱动晶体管的沟道区2130之间的距离最近的一个源极过孔501和一个漏极过孔502的中心连线CL1与行方向X之间的夹角α2等于同一个选择驱动晶体管21的任意一个源极过孔501与其最邻近的同一个选择驱动晶体管21的一个漏极过孔502的中心连线L0与行方向X之间的夹角α。
例如，如图4所示，根据本公开的实施例提供的阵列基板，位于同一行且相邻的两个选择驱动晶体管的沟道区2130之间的距离最近的一个源极过孔501和一个漏极过孔502的中心连线CL1所在的直线与倾斜直线段5b相交，且不与垂直直线段5a相交。
图7A为本公开一实施例提供的阵列基板的示意图。图7B至图7E为图7A所示的阵列基板的单层的示意图。图7F为图7A所示的阵列基板的叠层的示意图。如图7A所示，根据本公开的实施例提供的阵列基板1002，位于同一行且相邻的两个选择驱动晶体管的沟道区2130之间的距离最近的一个源极过孔501和一个漏极过孔502的中心连线CL1所在的直线与相邻行的选择驱动晶体管21的源极过孔501和漏极过孔502不相交，且位于相邻行的选择驱动晶体管21的源极过孔501和漏极过孔502之间。
如图7A所示，数据选择器电路20包括两行选择驱动晶体管21，r(x)行的选择驱动晶体管21以及r(x+1)行的选择驱动晶体管21。
如图7A所示，位于r(x)且相邻的两个选择驱动晶体管的沟道区2130之间的距离最近的一个源极过孔501和一个漏极过孔502的中心连线CL1所在的直线与r(x+1)行的选择驱动晶体管21的源极过孔501和漏极过孔502不相交，且位于r(x+1)行的选择驱动晶体管21的源极过孔501和漏极过孔502之间。
图7A未示出r(x-1)行的选择驱动晶体管21的全部结构，r(x-1)行的选择驱动晶体管21的结构可参照r(x+1)行的选择驱动晶体管21的结构。如图7A所示，在相邻两行数据选择器电路20中，位于不同行中的两个数据选择器电路20在行方向X上的最大尺寸不同。
如图7A所示，在r(x)行和r(x+1)行数据选择器电路20中，位于r(x)行和r(x+1)行中的两个数据选择器电路20在行方向X上的最大尺寸不同。
如图7A所示，在r(x)行和r(x+1)行数据选择器电路20中，位于r(x)行的数据选择器电路20在行方向X上的最大尺寸Da大于位于r(x+1)行的数据选择器电路20在行方向X上的最大尺寸Db。例如，图7A所示的最大尺寸Da为r(x)行的数据选择器电路20的通过源极过孔501的位置处的最大尺寸，图7A所示的最大尺寸Db为r(x+1)行的数据选择器电路20的通过源极过孔501的位置处的最大尺寸。当然，最大尺寸Da也可以为r(x)行的数据选择器电路20的通过漏极过孔502的位置处的最大尺寸，最大尺寸Db也可以为r(x+1)行的数据选择器电路20的通过漏极过孔502的位置处的最大尺寸。
如图7A所示，控制信号线300包括控制信号线301、控制信号线302、以及控制信号线303。
如图7A所示，走线215与控制信号线301相连，r(x)行的数据选择器电路20的栅电极210与控制信号线303相连，r(x+1)行的数据选择器电路20的栅电极210与控制信号线302相连。
因不同行的数据选择器电路20与不同的控制信号线300相连，可用以连接不同的数据线，不同的数据线可用以对应发不同颜色光的子像素，从而，不同行的数据选择器电路20可以设置不同的宽度。即，在相邻两行数据选择器电路20中，不同行的数据选择器电路20在行方向X上的最大尺寸不同。因数据选择器电路20在行方向X上的最大尺寸不同，则不同行的数据选择器电路20的沟道宽度不同。
图7A还示出了输入信号线401，输入信号线401与漏电极212相连。
例如，参考图2和图7A，根据本公开的实施例提供的阵列基板，数据选择器电路20包括沿行方向X上延伸的四条控制信号线300，四条控制信号线300分别与多个选择驱动晶体管21中的对应的选择驱动晶体管21的栅电极210连接，输入信号线400与多个选择驱动晶体管21中的对应的选择驱动晶体管21的源电极211或漏电极212连接。
例如，如图7A所示，根据本公开的实施例提供的阵列基板，多个选择驱动晶体管21包括第一选择驱动晶体管2101和第二选择驱动晶体管2102，第一选择驱动晶体管2101和第二选择驱动晶体管2102分别与不同的控制信号线300相连，第一选择驱动晶体管2101的在行方向X上的最大尺寸与第二选择驱动晶体管2102的在行方向X上的最大尺寸不同。例如，如图7A所示，第一选择驱动晶体管2101的在行方向X上的最大尺寸大于第二选择驱动晶体管2102的在行方向X上的最大尺寸。例如，如图7A所示，第一选择驱动晶体管2101比第二选择驱动晶体管2102更远离控制信号线300，即，第一选择驱动晶体管2101比第二选择驱动晶体管2102更靠近显示区。
图7B示出了导电图案层LY1，导电图案层LY1包括栅电极210和走线215。图7C示出了有源层SM，有源层SM包括半导体层213。图7D示出了过孔VH，过孔VH包括源极过孔501和漏极过孔502。图7E示出了导电图案层LY2，导电图案层LY2包括源电极211、漏电极212、以及走线215。图7F示出了导电图案层LY1、过孔VH以及导电图案层LY2的叠层示意图。
图8为本公开一实施例提供的阵列基板的示意图。如图8所示，根据本公开的实施例提供的阵列基板1003，相邻的选择驱动晶体管21之间未设置位于导电图案层LY2的走线215，走线215设置在其他的导电图案层中。如图8所示，p=5d。
如图8所示，位于同一行且相邻的两个选择驱动晶体管的沟道区2130之间的距离最近的一个源极过孔501和一个漏极过孔502的中心连线CL1与行方向X之间的夹角α2大于同一个选择驱动晶体管21的任意一个源极过孔501与其最邻近的同一个选择驱动晶体管21的一个漏极过孔502的中心连线L0与行方向X之间的夹角α。
图9为本公开一实施例提供的阵列基板的示意图。如图9所示，根据本公开的实施例提供的阵列基板1004，相邻的选择驱动晶体管21之间的走线215呈波浪形，走线215位于导电图案层LY2中。走线215中的第一部51和第二部52在方向X上所占据的最大尺寸之和为2d。如图9所示，p=7d。在其他的实施例中，走线215在行方向X上占据的尺寸为d，该情况下，p=6d，走线215可以设置在于源电极211和漏电极212不同的层中。
如图9所示，位于同一行且相邻的两个选择驱动晶体管的沟道区2130之间的距离最近的一个源极过孔501和一个漏极过孔502的中心连线CL1与行方向X之间的夹角α2大于同一个选择驱动晶体管21的任意一个源极过孔501与其最邻近的同一个选择驱动晶体管21的一个漏极过孔502的中心连线L0与行方向X之间的夹角α。
图10为本公开一实施例提供的阵列基板的示意图。如图10所示，根据本公开的实施例提供的阵列基板1005，相邻的选择驱动晶体管21之间的走线215呈折线形，走线215位于导电图案层LY2中，设置两条走线215。两走线215在方向X上所占据的最大尺寸之和为4d。如图10所示，p=9d。
如图10所示，位于同一行且相邻的两个选择驱动晶体管的沟道区2130之间的距离最近的一个源极过孔501和一个漏极过孔502的中心连线CL1与行方向X之间的夹角α2等于同一个选择驱动晶体管21的任意一个源极过孔501与其最邻近的同一个选择驱动晶体管21的一个漏极过孔502的中心连线L0与行方向X之间的夹角α。
图11为本公开一实施例提供的阵列基板的示意图。如图11所示，根据本公开的实施例提供的阵列基板1006，源电极211的连接部分2111的形状由圆形或椭圆形调整为梯形。源电极211的主体部分2110还是呈条形。漏电极212的连接部分2121的形状由圆形或椭圆形调整为梯形。漏电极212的主体部分2120还是呈条形。相应地，半导体层213的左右两侧用于分别与源电极和漏电极相连的部分的形状也调整为梯形，相应地，源极过孔和漏极过孔的形状也可以由圆形或椭圆形调整为梯形，利于保持部件之间的间距均匀性。
图12为本公开一实施例提供的阵列基板的示意图。例如，如图12所示，根据本公开的实施例提供的阵列基板1007，阵列基板还包括位于选择驱动晶体管21的源电极211或漏电极212的远离半导体层213的一侧的浮置金属条218。浮置金属条218起到屏蔽作用，设置浮置金属条218，以避免静电损坏阵列基板上的电路。
例如，如图12所示，浮置金属条218在衬底基板上的正投影覆盖漏电极212的主体部分2120在衬底基板上的正投影。
例如，如图12所示，浮置金属条218在衬底基板上的正投影不覆盖漏电极212的连接部分2121在衬底基板上的正投影。
图13为本公开一实施例提供的阵列基板的示意图。例如，如图13所示，根据本公开的实施例提供的阵列基板1008，浮置金属条218在衬底基板上的正投影覆盖靠近显示区101的两行选择驱动晶体管21的漏电极212在衬底基板上的正投影，而浮置金属条218在衬底基板上的正投影不覆盖远离显示区101的两行选择驱动晶体管21的漏电极212在衬底基板上的正投影。图13示出了四行选择驱动晶体管21，在其他的实施例中，也可以包括更多行的选择驱动晶体管21。在本公开的另一些实施例中，浮置金属条218在衬底基板上的正投影也可以仅覆盖靠近显示区101的一行选择驱动晶体管21的漏电极212在衬底基板上的正投影。即，在本公开的实施例中，浮置金属条218在衬底基板上的正投影覆盖数据选择器电路20中的靠近显示区101的至少一行选择驱动晶体管21的漏电极212在衬底基板上的正投影，而不覆盖数据选择器电路20中的远离显示区101的至少一行选择驱动晶体管21的漏电极212在衬底基板上的正投影。
例如，如图13所示，阵列基板1008包括r(m)行、r(m+1)行、r(m+2)、r(m+3)行共四行选择驱动晶体管21，m大于或等于1。例如，如图13所示，浮置金属条218在衬底基板上的正投影覆盖r(m)行和r(m+1)行选择驱动晶体管21的漏电极212在衬底基板上的正投影。而不覆盖r(m+2)行和r(m+3)行行选择驱动晶体管21的漏电极212在衬底基板上的正投影。
图14为本公开一实施例提供的阵列基板的示意图。例如，根据本公开的实施例提供的阵列基板1009，阵列基板1009还包括与源电极211和漏电极212位于不同层的公共电极CE，数据选择器电路20包括多行选择驱动晶体管21，不同行的选择驱动晶体管21之间的走线215通过与公共电极同层的金属形成的引线217连接。图14示出了两行驱动晶体管21，r(m+1)行的驱动晶体管21仅示出了位于相邻驱动晶体管21之间的走线215。对于r(m)行的驱动晶体管21，与r(m+1)行的驱动晶体管21之间的走线215相连的部分可以是驱动晶体管21的源电极、漏电极、或其他导电结构。例如，m大于或等于1。
例如，如图14所示，浮置金属条218与公共电极CE位于同一层。
在本公开的实施例中，位于同一层中的部件由同一膜层采用同一构图工艺形成。
图15为本公开一实施例提供的阵列基板的示意图。例如，根据本公开的实施例提供的阵列基板1010，源极过孔501设置在源电极211的远离漏电极212的一侧，漏极过孔502设置在漏电极212的远离源电极211的一侧。即，源极过孔501和漏极过孔502均设置在外侧，以利于提高显示面板的PPI。
图16为本公开一实施例提供的阵列基板的示意图。例如，根据本公开的实施例提供的阵列基板1011，选择驱动晶体管21的源电极211的第一部分1p1与半导体层213的主表面MS的一部分接触，选择驱动晶体管21的源电极211的第二部分1p2与半导体层213的侧面SS1接触，选择驱动晶体管21的漏电极212的第一部分2p1与半导体层213的主表面MS的一部分接触，选择驱动晶体管21的漏电极212的第二部分2p2与半导体层213的侧面SS2接触，源电极211的第二部分1p2包括第一突出部P1，漏电极212的第二部分2p2包括第二突出部P2，源极过孔501包括源极半过孔5010，源极半过孔5010贯穿层间绝缘层603的一部分；漏极过孔502包括漏极半过孔5020，漏极半过孔5020贯穿层间绝缘层603的一部分；第一突出部P1比源电极211的位于源极半过孔5010中的部分更靠近半导体层213；第二突出部P2比漏电极212的位于漏极半过孔5020中的部分更靠近半导体层213；第一突出部P1和第二突出部P2与半导体层213分别连接，第一突出部P1和第二突出部P2之间的间距D1小于源极半过孔5010和漏极半过孔5020之间的间距D2。
如图16所示，源极半过孔5010的设置，使得源电极211与半导体层213的接触面积增大。漏极半过孔5010的设置，使得漏电极211与半导体层213的接触面积增大。
例如，在形成层间绝缘层603的过孔的干刻工艺中，刻蚀到半导体层213后，不能再往下刻蚀，刻蚀气体向内侧刻蚀层间绝缘层603的靠近半导体层213的部分，进而在后续步骤中形成第一突出部P1和第二突出部P2，以增大源电极211与半导体层213的接触面积、以及漏电极211与半导体层213的接触面积。
如图16所示，层间绝缘层603位于半导体层213、源电极211和漏电极211之间。层间绝缘层603包括绝缘子层6031和绝缘子层6032，绝缘子层6031比绝缘子层6032更靠近衬底基板600，绝缘子层6031的材料和绝缘子层6032的材料不同。当然，层间绝缘层603也可以为一体结构，也可以形成半过孔。
例如，如图16所示，根据本公开的实施例提供的阵列基板，源电极211的第一部分1p1的在垂直于衬底基板600的方向（方向Z）上的尺寸H1大于选择驱动晶体管21的源电极211的第二部分1p2的在行方向X上的尺寸H2；漏电极212的第一部分1p1的垂直于衬底基板600的方向（方向Z）上的尺寸H3大于选择驱动晶体管21的漏电极212的第二部分1p2的在行方向X上的尺寸H4。
例如，如图16所示，根据本公开的实施例提供的阵列基板，栅绝缘层602的图案形状与半导体层213的图案形状相同。如图16所示，源电极211与栅绝缘层602的侧面接触，漏电极212与绝缘层602的侧面接触。
例如，如图16所示，源电极211与缓冲层601的远离衬底基板600的表面接触，漏电极212与缓冲层601的远离衬底基板600的表面接触。
图17A为本公开一实施例提供的阵列基板的示意图。例如，根据本公开的实施例提供的阵列基板1012，半导体层213的远离栅电极210的一侧的表面具有凹凸结构，且后续至少部分结构在其上共形的设置。半导体层213具有凹凸结构，利于提高晶体管的信赖性。半导体层213具有凹凸结构，使得半导体层213有更大的散热面积，可有效避免热致变导致电子迁移率降低，驱动力减弱，避免光致自热应力（Photo bias temperature stress,PBTPS）曲线（C-V曲线）正移，保持晶体管的特性稳定性，有效提高半导体层213的均一性。另一方面，因半导体层213具有凹凸不平的非平坦面，可使晶体管占据较小的面积，减小显示面板的边框。
如图17A所示，栅电极210的远离衬底基板600的表面具有凹凸结构，从而使得栅绝缘层602的远离衬底基板600的表面凹凸结构，进而，使得半导体层213的远离栅电极210的一侧的表面具有凹凸结构。
当然，在其他的实施例中，栅电极210的远离衬底基板600的表面也可以不具有凹凸结构，源电极211和漏电极212也可以不具有凹凸结构，仅仅半导体层213具有凹凸结构。
图17B为本公开一实施例提供的阵列基板的示意图。例如，与图17A所示的阵列基板1012相比，图17B所示的阵列基板1012a中的源电极211和漏电极212的最远离衬底基板600的表面不具有凹凸结构。
例如，如图4、图8至图11、图12、图15、图16所示，根据本公开的实施例提供的阵列基板，栅电极210分别与源电极211和漏电极212部分交叠，在行方向X上，栅电极210与源电极211和漏电极212的交叠尺寸均小于1微米。
图18为本公开一实施例提供的阵列基板的示意图。例如，根据本公开的实施例提供的阵列基板1013，栅电极210边缘处包括斜坡部21s，在行方向X上，交叠尺寸大于斜坡部21s的尺寸。即，源电极211在衬底基板上的正投影至少与栅电极210边缘处的斜坡部21s在衬底基板上的正投影交叠，漏电极212在衬底基板上的正投影至少与栅电极210边缘处的斜坡部21s在衬底基板上的正投影交叠。
如图15至图18所示，在导电图案层LY2上设有绝缘层604。
图19A为本公开一实施例提供的阵列基板的示意图。图19A示出了阵列基板1014a。图19B为本公开一实施例提供的阵列基板的示意图。图19B示出了阵列基板1014b。图19C为本公开一实施例提供的阵列基板的示意图。图19C示出了阵列基板1014c。图19D为本公开一实施例提供的阵列基板的示意图。图19D示出了阵列基板1014d。
例如，根据本公开的实施例提供的阵列基板1014a至1014d，阵列基板1014a还包括位于显示区101的开关晶体管333，开关晶体管333包括遮挡开关晶体管333的沟道区3130的遮光层LS。参考图6、图15至图19D，选择驱动晶体管21的栅电极210与显示区101的遮光层LS位于同一层。
例如，如图19A至图19D所示，显示区101包括开关晶体管333，开关晶体管333的半导体层313的材料包括氧化物半导体材料。例如，氧化物半导体材料包括氧化铟镓锌（IGZO），但不限于此。
例如，根据本公开的实施例提供的阵列基板，如图6、图15至图18、图19B至图19D所示，选择驱动晶体管21为底栅薄膜晶体管，如图6、图15至图19A、以及图19C所示，选择驱动晶体管21的源电极211和漏电极212与开关晶体管的栅电极310位于同一层且由相同的材料形成。
例如，根据本公开的实施例提供的阵列基板，如图6、图15至图19D所示，数据选择器电路20的选择驱动晶体管21为底栅薄膜晶体管，开关晶体管为顶栅薄膜晶体管，选择驱动晶体管21的源电极211和漏电极212与开关晶体管的栅电极310位于同一层且由相同的材料形成。
例如，如图19A至图19D所示，根据本公开的实施例提供的阵列基板，开关晶体管的漏电极312和开关晶体管的源电极311的材料不同且位于不同的层。
如图19A至图19D所示，开关晶体管的源电极311的材料包括金属，例如包括Ti和Al，可以为Ti-Al-Ti三层金属叠层的结构。如图19A至图19D所示，开关晶体管333的漏电极312可以采用导电的金属氧化物，例如，可采用氧化铟锡（ITO），但不限于此。
例如，如图19A所示，根据本公开的实施例提供的阵列基板，开关晶体管333的漏电极312的材料包括铟锡氧化物，开关晶体管的源电极211的材料包括Ti/Al/Ti叠层结构。
例如，如图19A至图19D所示，阵列极板还包括平坦化层PLN1和像素电极700，像素电极700通过贯穿平坦化层PLN1的过孔与漏电极312相连。
例如，如图19A至图19D所示，阵列极板还包括公共电极702、以及位于公共电极702和像素电极700之间的绝缘层701。例如，公共电极702可以为狭缝电极，公共电极702和像素电极700之间形成多维电场以驱动阵列极板和对置基板之间的液晶盒内的液晶旋转，进而进行显示。
例如，如图19B所示，选择驱动晶体管21的源电极211包括第一源电极部211c和第二源电极部211d，第一源电极部211c与开关晶体管333的栅电极310位于同一层，第二源电极部211d与开关晶体管的源电极311位于同一层。源电极211包括两个源电极部，利于减小源电极211的电阻。
例如，如图19B所示，选择驱动晶体管21的漏电极212包括第一漏电极部212c和第二漏电极部212d，第一漏电极部212c与开关晶体管333的栅电极310位于同一层，第二漏电极部212d与开关晶体管的源电极311位于同一层。漏电极212包括两个漏电极部，利于减小漏电极212的电阻。
例如，如图19D所示，选择驱动晶体管21的源电极211和漏电极212与开关晶体管333的源电极311位于同一层且由相同的材料形成。
例如，如图19B至图19D所示，公共电极702包括第一电极部分7021和第二电极部分7021。
例如，如图19B至图19D所示，在平行于衬底基板600的主表面的方向上，该公共电极702包括相互间隔的第一电极部分7021，以及在第一电极部分7021之间的第二电极部分7022。例如，该第二电极部分7022的材料包括导电金属，例如铜金属、钼金属等具有遮光性能和导电性能的材料，该第一电极部分7021的材料包括透明导电材料，例如，为导电的金属氧化物，例如，导电的金属氧化物包括氧化铟锡，该第二电极部分7022可以减少不同像素区域中光线的串扰，以提升光效。
例如，如图19B至图19D所示，开关晶体管333的漏电极312的材料可以为导电的金属氧化物，例如氧化铟锡，该公共电极702可以包括在平行于衬底基板600的主表面的方向上，相互间隔的第一电极部分7021，以及在第一电极部分7021之间的第二电极部分7022。
例如，该第二电极部分7022可以遮挡光线，从而可以减少沿着方向Z不同颜色光线的串色，且该第二电极部分7022还可以起到沿着方向X延伸的黑矩阵的作用，从而可以在形成对置基板时不用制作沿着方向X延伸的黑矩阵，仅需制作在平行于衬底基板600主表面的方向上与方向X交叉的沿着方向Y延伸的黑矩阵，由于在常规制作黑矩阵的过程中，方向X和方向Y延伸的黑矩阵是在不同的工序中制作的，从而可以减少在对置基板上形成沿方向X延伸的黑矩阵的工艺步骤。
例如，如图19A至图19D所示，阵列极板还包括平坦化层PLN2，平坦化层PLN2位于像素电极700形成的凹槽700g内，以填平该凹槽700g，以利于提高显示效果。
例如，如图19A至图19D所示，阵列极板还包括绝缘层703，绝缘层703覆盖公共电极702，绝缘层703可为配向层，以对液晶分子进行配向。
图19E为本公开一实施例提供的显示面板的示意图。显示面板DP1包括阵列基板10a和对置基板10b，阵列基板10a和对置基板10b相对设置，阵列基板10a和对置基板10b通过封框胶10c粘结在一起，并在其中形成液晶盒10d，液晶分子10e设置在液晶盒10d中。图19E以液晶显示面板为例进行说明。当然，本公开的实施例提供的显示面板也可以为其他类型的显示面板，例如，可以为有机发光二极管显示面板。
图19F为本公开至少一实施例提供的一种显示面板的截面结构示意图。如图19F所示，显示面板DP2包括阵列基板AS和对置基板SS，阵列基板AS和对置基板SS相对设置，液晶分子10e设置在阵列基板AS和对置基板SS之间。对置基板SS上设有隔垫物PS，以支撑盒厚。
如图19F所示，平坦化层PLN2位于像素电极700形成的凹槽700g内，以填平该凹槽700g，即，平坦化层PLN2在衬底基板600上的正投影与像素电极700在衬底基板600上的正投影交叠，以避免隔垫物PS在阵列基板AS和对置基板SS的对盒过程中划伤显示区域，造成漏光等显示缺陷，提高显示效果。
如图19F所示，平坦化层PLN2在衬底基板600上的正投影与像素电极700的凹槽700g在衬底基板600上的正投影交叠。如图19F所示，隔垫物PS在衬底基板600上的正投影与平坦化层PLN2在衬底基板600上的正投影交叠。如图19F所示，隔垫物PS在衬底基板600上的正投影与像素电极700的凹槽700g在衬底基板600上的正投影交叠。
例如，如图19F所示，隔垫物PS在衬底基板600上的正投影完全落入平坦化层PLN2在衬底基板600上的正投影内。
如图19B至图19D、图19F所示，选择驱动晶体管21包括栅电极210。
图20为本公开一实施例提供的阵列基板的示意图。例如，根据本公开的实施例提供的阵列基板1015，如图20所示，数据选择器电路20的位于不同行且位于同一列的选择驱动晶体管21的源电极211与转接结构800连接。图20示出了r(m)行选择驱动晶体管21和r(m+1)行选择驱动晶体管21。r(m)行选择驱动晶体管21和r(m+1)行选择驱动晶体管21为相邻的两行选择驱动晶体管21。例如，如图20所示，r(m)行和r(m+1)行选择驱动晶体管21的漏电极212相连，但不限于此。例如，m大于或等于1。
图21为本公开一实施例提供的阵列基板中的转接结构的示意图。如图21所示，转接结构800包括第一导电部801、第二导电部802、第三导电部803以及第四导电部804，第一导电部801与开关晶体管333的遮光层LS位于同一层，均位于导电图案层LY1；第二导电部802与开关晶体管333的栅电极310位于同一层，均位于导电图案层LY2；第三导电部803与开关晶体管的源电极311位于同一层，均位于导电图案层LY3；第四导电部804与开关晶体管333的漏电极312位于同一层，均位于导电图案层LY4。
图19A至图19D、以及图21示出了绝缘层901至绝缘层906。如图21所示，第二导电部802通过过孔V1与第一导电部801相连，第三导电部803通过过孔V2与第二导电部802相连，第四导电部804通过过孔V3与第三导电部803相连。
如图21所示，过孔V1贯穿绝缘层902至绝缘层904，过孔V2贯穿绝缘层905，过孔V3贯穿绝缘层906。
例如，如图4和图11所示，根据本公开的实施例提供的阵列基板，数据选择器电路20的选择驱动晶体管21在行方向X上的节距等于8d。
图22A为本公开一实施例提供的阵列基板中的数据选择器电路的示意图。如图22A所示，在数据选择器电路20中，一条输入信号线400对应两条数据线DT。一个选择驱动晶体管21与一条数据线相连。图中的R、G、B分别表示红色子像素、绿色子像素和蓝色子像素。
图22B为本公开一实施例提供的阵列基板中的数据选择器电路的示意图。如图22B所示，在数据选择器电路20中，一条输入信号线400对应三条数据线DT。一个选择驱动晶体管21与一条数据线相连。图中的R、G、B分别表示红色子像素、绿色子像素和蓝色子像素。
图22C为本公开一实施例提供的阵列基板中的数据选择器电路的示意图。如图22C所示，在数据选择器电路20中，一条输入信号线400对应四条数据线DT。一个选择驱动晶体管21与一条数据线相连。图中的R、G、B分别表示红色子像素、绿色子像素和蓝色子像素。
例如，图22A至图22C所示，根据本公开的实施例提供的阵列基板，阵列基板还包括多条输入信号线400，每条输入信号线400通过N个选择驱动晶体管21分别与N条数据线相连，N为大于1的正整数。
图23是本公开的实施例提供的阵列基板的示意图。例如，如图23所示，阵列基板包括设置封框胶的封装区域133，数据选择器电路20设置在封装区域133的内侧。封框胶设置在封装区域133。例如，封装区域133为阵列基板和对置基板的粘合区域。封装区域133内侧的区域为盛放液晶的液晶盒的区域。
需要说明的是，图19A和图23以阵列基板为液晶显示器的阵列基板为例进行说明。在其他的实施例中，阵列基板也可以为OLED显示器的阵列基板。
本公开的实施例提供一种显示器，包括上述任一阵列基板。
例如，根据本公开的实施例提供的显示器，显示器的每英寸像素数目大于500。
例如，根据本公开的实施例提供的显示器，显示器的每英寸像素数目大于1000。
例如，显示屏为2.1寸， 信号线包括2160条栅线以及2160 ×3条的数据线, 分辨率为1130PPI。相邻选择驱动晶体管的间距（Pitch）为p。
例如，对角线长度为2.1 英寸=5.334 厘米，边长=3.77厘米。
如图4所示，在相邻选择驱动晶体管之间设置与源电极和漏电极同层的走线215，走线215为一条折线形状的信号线。相邻选择驱动晶体管的间距p=8d，d 是显示屏的阵列基板上的最小关键尺寸，定义为工艺分辨率。例如，p =2.5 μm，但不限于此。
例如，显示屏的边长为l，数据线的总数为3n条。
①显示屏的分辨率为PPI，PPI=n/l。
②数据选择器电路的宽度小于显示屏的边长，即，
Figure DEST_PATH_IMAGE002
，
其中，
Figure DEST_PATH_IMAGE003
等于数据选择器电路的宽度，3n是数据线的总数，8d=沟道的宽度d+ 源电极的主体部分的宽度d+源极过孔的宽度d+源极过孔和走线的间距d+走线的宽度d+漏 极过孔和走线的间距d+漏极过孔d+漏电极的主体部分的宽度d；根据①和②可以推出以下 公式
Figure DEST_PATH_IMAGE004
，
其中，
Figure DEST_PATH_IMAGE005
，其中，
Figure DEST_PATH_IMAGE006
， 选择驱动晶体管的间距为p，p=4d+xd，屏幕分辨 率为PPI。
例如，在一些实施例中，实测值p =21.5μm，PPI=1130，
Figure DEST_PATH_IMAGE007
，1英尺（inch）=25400μm，
Figure DEST_PATH_IMAGE008
，
Figure DEST_PATH_IMAGE009
，根据设计人员经验，数据选择器电路的行数r满足1≤ r ≤8，
Figure DEST_PATH_IMAGE010
，实际设计值为0.78；则推出：
Figure DEST_PATH_IMAGE011
，进一步例如，
Figure DEST_PATH_IMAGE012
。
例如，显示面板的边框高度为h，过孔数量为q，q为源极过孔和漏极过孔的数量之 和，数据选择器电路的行数为r，同一个选择驱动晶体管21的任意一个源极过孔501与其最 邻近的同一个选择驱动晶体管21的一个漏极过孔502的中心连线L0与行方向X之间的夹角 为α，则
Figure DEST_PATH_IMAGE013
，4d=沟道d+源电极的主体部分的宽度d+漏电极的 主体部分的宽度d+过孔的宽度d；比例系数k 2的范围为：0.9<k 2<1.5；30<α<60。
例如，根据本公开的实施例提供的显示器，走线215的宽度、选择驱动晶体管21的源电极211的宽度、选择驱动晶体管21的漏电极212的宽度、源极过孔501的直径、漏极过孔502的直径大致等于尺寸d，1.5微米≤d≤4微米。
例如，根据本公开的实施例提供的显示器，数据选择器电路20的选择驱动晶体管21在行方向X上的节距等于8d，PPI×8d＜K1，且0.3≤K1≤4。
例如，根据本公开的实施例提供的显示器，显示器的边框高度为h，数据选择器电路20的一个选择驱动晶体管21的源极过孔501或漏极过孔502的数量为q，数据选择器电路20的驱动晶体管的行数为r，同一个选择驱动晶体管21的任意一个源极过孔501与其最邻近的同一个选择驱动晶体管21的一个漏极过孔502的中心连线与行方向X之间的夹角为α，其中，q、r、d和α满足：
h=k 2×r×(2q-1) ×4d×tanα，
其中，k 2为比例系数，且0.9<k 2<1.5，30<α<60。
例如，如图4、图8至图12 所示，同一个选择驱动晶体管21的任意一个源极过孔501与其最邻近的同一个选择驱动晶体管21的一个漏极过孔502的中心连线L0与行方向X之间的夹角α对选择驱动晶体管21的驱动电流的影响如下。
图24示出了源极过孔和漏极过孔的中心连线L0相对于行方向X倾斜设置的情况下，沟道的长度为lskew。而源极过孔和漏极过孔的中心连线L0平行于行方向X的情况下，沟道的长度为lparallel。
图24中的位置A1和位置A2可看成源极过孔和漏极过孔的位置，线A1-A2可看成源极过孔和漏极过孔的中心连线L0。位置A0可看成源极过孔和漏极过孔的中心连线L0平行于行方向X的情况下的源极过孔的位置。
夹角α对选择驱动晶体管的驱动电流的影响如下。
Figure DEST_PATH_IMAGE014
。
饱和区 ：
Figure DEST_PATH_IMAGE015
。
线性区 ：
Figure DEST_PATH_IMAGE016
。
沟道长度比
Figure DEST_PATH_IMAGE017
。
电流损失比
Figure DEST_PATH_IMAGE018
。
Figure DEST_PATH_IMAGE019
。
例如，选择驱动晶体管21的电流损失比R I_loss满足：
Figure DEST_PATH_IMAGE020
，
其中，R I_loss为电流损失比，
Figure DEST_PATH_IMAGE021
为选择驱动晶体管的沟道中的载流子迁移率，
Figure DEST_PATH_IMAGE022
为 选择驱动晶体管的单位面积的沟道电容，
Figure DEST_PATH_IMAGE023
为选择驱动晶体管的源极和栅极的电压差，
Figure DEST_PATH_IMAGE024
为选择驱动晶体管的阈值电压，
Figure DEST_PATH_IMAGE025
为选择驱动晶体管的源极和漏极的电压差，W为沟道 宽度，L为沟道长度，
Figure DEST_PATH_IMAGE026
为源极过孔和漏极过孔的中心连线L0相对于行方向X倾斜设置 的情况下的驱动电流，
Figure DEST_PATH_IMAGE027
为源极过孔和漏极过孔的中心连线L0平行于行方向X的情 况下的驱动电流。
从而，工艺分辨率d越小，选择驱动晶体管21的驱动电流损失越小。
例如，该显示器可为OLED显示装置也可以为液晶显示装置。
例如，显示装置可以为包括上述显示器件的电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件。
需要说明的是，为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件 “上”或“下”，或者可以存在中间元件。
在本公开的实施例中，晶体管的源电极和漏电极是指晶体管的除了栅电极之外的两极，源电极和漏电极是相对而言的，可以互换。
在本公开的实施例中，位于同一层的元件可由同一膜层经同一构图工艺形成。例如，位于同一层的元件可位于同一个元件的远离衬底基板的表面上，但不限于此。
在本公开的实施例中，构图或构图工艺可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，或者可以包括打印、喷墨等其他用于形成预定图形的工艺。光刻工艺是指包括成膜、曝光、显影等工艺过程，利用光刻胶、掩模板、曝光机等形成图形。可根据本公开的实施例中所形成的结构选择相应的构图工艺。
例如，在本公开的实施例中，方向Z为垂直于衬底基板的主表面的方向。衬底基板的主表面为制作各个部件的表面。方向X和方向Y为平行于衬底基板的主表面的方向。方向X和方向Y相交。本公开的实施例以方向X和方向Y垂直为例。
例如，缓冲层601、绝缘层601至绝缘层604，缓冲层701、绝缘层901至绝缘层906均采用绝缘材料制作，例如，绝缘材料包括无机绝缘层材料，无机绝缘层材料包括氧化硅、氮化硅、氮氧化硅至少之一。缓冲层703、平坦化层PLN1和平坦化层PLN2均采用绝缘材料制作，例如，绝缘材料包括有机绝缘材料，例如，有机绝缘材料包括树脂，但不限于此。衬底基板600可采用玻璃、聚酰亚胺等材料制作，但不限于此。
例如，在本公开的实施例中，导电图案层LY1、导电图案层LY2、导电图案层LY3、导电图案层LY4均采用导电材料制作。例如，导电图案层LY1、导电图案层LY2、以及导电图案层LY3均采用金属材料制作，导电图案层LY4采用导电的金属氧化物制作。例如，导电图案层LY1、导电图案层LY2、以及导电图案层LY3至少之一的材料包括钛（Ti）、铝（Al）至少之一，导电图案层LY1、导电图案层LY2、以及导电图案层LY3至少之一的材料包括钼（Mo）或镍（Ni）。例如，导电图案层LY1和导电图案层LY2至少之一的材料包括钼（Mo）或镍（Ni），导电图案层LY3的材料包括钛（Ti）、铝（Al）至少之一。当然，导电图案层LY1、导电图案层LY2、以及导电图案层LY3也可以采用其他适合的材料，本公开的实施例对此不作限定。
例如，在本公开的实施例中，像素电极700可采用透明导电材料制作，透明导电材料包括氧化铟锡，但不限于此。
例如，在本公开的实施例中，公共电极702可以采用金属材料制作，但不限于此。
在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (42)

1.一种阵列基板，包括显示区和围绕所述显示区的周边区，所述周边区包括被配置为给数据线提供数据信号的数据选择器电路，所述数据选择器电路包括沿行方向和列方向排布的多个选择驱动晶体管，其中
每个所述选择驱动晶体管包括半导体层、源电极和漏电极，所述源电极和所述漏电极均呈条状，所述源电极和所述漏电极均沿所述列方向延伸，所述半导体层的位于所述源电极和所述漏电极之间的部分形成沟道区，所述源电极通过位于所述源电极的远离所述沟道区的一侧的多个源极过孔与所述半导体层相连，所述漏电极通过位于所述漏电极的远离所述沟道区的一侧的多个漏极过孔与所述半导体层相连，
所述源极过孔的最远离所述沟道区的边缘与所述沟道区的最小距离大于所述源电极的外侧边缘的位于两个源极过孔之间的部分与所述沟道区的最小距离，所述漏极过孔的最远离所述沟道区的边缘与所述沟道区的最小距离大于所述漏电极的外侧边缘的位于两个漏极过孔之间的部分与所述沟道区的最小距离；任意一个所述源极过孔与任意一个所述漏极过孔的中心连线与所述行方向之间形成锐角夹角。
2.根据权利要求1所述的阵列基板，其中，同一个所述选择驱动晶体管的任意一个源极过孔与其最邻近的同一个所述选择驱动晶体管的一个漏极过孔的中心连线与所述行方向之间的夹角在35度至55度之间。
3.根据权利要求1所述的阵列基板，其中，同一个选择驱动晶体管的多个源极过孔的最远离所述沟道区的点位于第一直线上，所述同一个选择驱动晶体管的多个漏极过孔的最远离所述沟道区的点位于第二直线上，所述第一直线与所述第二直线大致平行，且大致平行于所述列方向；所述源电极的位于相邻源极过孔之间的部分和所述漏电极的位于相邻漏极过孔之间的部分位于所述第一直线和所述第二直线之间，且与所述第一直线和所述第二直线无交叠。
4.根据权利要求1所述的阵列基板，其中，所述数据选择器电路还包括位于相邻的两个所述选择驱动晶体管之间的走线，所述走线沿所述列方向曲折延伸，相邻的两个所述选择驱动晶体管分别为第一选择驱动晶体管和第二选择驱动晶体管，所述走线包括在所述行方向上距离所述第一选择驱动晶体管的沟道区距离最近的多个第一部，所述走线包括在所述行方向上距离所述第二选择驱动晶体管的沟道区距离最近的多个第二部，在所述列方向上，所述多个第一部和所述多个第二部交替排列，所述第一选择驱动晶体管的多个漏极过孔和所述第二选择驱动晶体管的多个源极过孔位于所述第一选择驱动晶体管的沟道区和所述第二选择驱动晶体管的沟道区之间，
所述第一选择驱动晶体管的多个漏极过孔与所述多个第二部一一对应，且每个所述漏极过孔与对应的所述第二部的中心连线与所述行方向大致平行，
所述第二选择驱动晶体管的多个源极过孔与所述多个第一部一一对应，且每个所述源极过孔与对应的所述第一部的中心连线与所述行方向大致平行。
5.根据权利要求4所述的阵列基板，其中，所述走线包括与所述列方向基本平行且沿所述列方向间隔排列的多个垂直直线段，以及连接相邻垂直直线段的与所述行方向呈锐角的倾斜直线段，每个所述垂直直线段的至少一部分为所述第一部或所述第二部。
6.根据权利要求4或5所述的阵列基板，其中，所述走线的宽度、所述选择驱动晶体管的源电极的位于相邻源极过孔之间的部分的宽度、所述选择驱动晶体管的漏电极的位于相邻漏极过孔之间的部分的宽度、所述源极过孔的直径、以及所述漏极过孔的直径中的任一个大致等于尺寸d，1.5微米≤d≤4微米。
7.根据权利要求6所述的阵列基板，其中，所述源极过孔和所述漏极过孔与所述走线的最小距离分别大致等于尺寸d。
8.根据权利要求5所述的阵列基板，其中，所述垂直直线段与所述倾斜直线段的延伸方向之间的夹角在35度至55度之间，且小于或等于同一个所述选择驱动晶体管的任意一个源极过孔与其最邻近的同一个所述选择驱动晶体管的一个漏极过孔的中心连线与所述行方向之间的夹角。
9.根据权利要求5所述的阵列基板，其中，所述走线包含的所述倾斜直线段的数量大于或等于与所述走线相邻的所述源极过孔的数量和所述漏极过孔的数量之和。
10.根据权利要求4所述的阵列基板，其中，所述走线与所述选择驱动晶体管的源电极和漏电极由同层金属薄膜形成，所述金属薄膜为单层金属薄膜或包括多个金属子层。
11.根据权利要求4所述的阵列基板，其中，所述走线包括与所述选择驱动晶体管的源电极或漏电极连接的数据线和与所述选择驱动晶体管的栅电极连接的控制信号连接线至少之一。
12.根据权利要求4所述的阵列基板，还包括与所述源电极和所述漏电极位于不同层的公共电极，所述数据选择器电路包括多行所述选择驱动晶体管，不同行的所述选择驱动晶体管之间的走线通过与所述公共电极同层的金属形成的引线连接。
13.根据权利要求1-5任一项所述的阵列基板，其中，所述阵列基板包括设置封框胶的封装区域，所述数据选择器电路设置在封装区域的内侧。
14.根据权利要求1-5任一项所述的阵列基板，其中，所述阵列基板还包括多条输入信号线，每条输入信号线通过N个所述选择驱动晶体管分别与N条数据线相连，N为大于1的正整数。
15.根据权利要求5所述的阵列基板，其中，位于同一行且相邻的两个选择驱动晶体管的沟道区之间的距离最近的一个源极过孔和一个漏极过孔的中心连线与所述行方向之间的夹角在35度至55度之间。
16.根据权利要求15所述的阵列基板，其中，位于同一行且相邻的两个选择驱动晶体管的沟道区之间的距离最近的一个源极过孔和一个漏极过孔的中心连线与所述行方向之间的夹角等于同一个所述选择驱动晶体管的任意一个源极过孔与其最邻近的同一个所述选择驱动晶体管的一个漏极过孔的中心连线与所述行方向之间的夹角。
17.根据权利要求16所述的阵列基板，其中，位于同一行且相邻的两个选择驱动晶体管的沟道区之间的距离最近的一个源极过孔和一个漏极过孔的中心连线所在的直线与所述倾斜直线段相交，且不与所述垂直直线段相交。
18.根据权利要求16所述的阵列基板，其中，位于同一行且相邻的两个选择驱动晶体管的沟道区之间的距离最近的一个源极过孔和一个漏极过孔的中心连线所在的直线与相邻行的所述选择驱动晶体管的源极过孔和漏极过孔不相交，且位于相邻行的所述选择驱动晶体管的源极过孔和漏极过孔之间。
19.根据权利要求1-5任一项所述的阵列基板，还包括第一绝缘层和第二绝缘层，其中，所述选择驱动晶体管还包括位于所述半导体层与所述源电极和所述漏电极相反的一侧的栅电极，所述栅电极和所述半导体层之间设有所述第一绝缘层，所述第二绝缘层位于所述半导体层、所述源电极和所述漏电极之间。
20.根据权利要求19所述的阵列基板，所述选择驱动晶体管的源电极的第一部分与所述半导体层的主表面的一部分接触，所述选择驱动晶体管的源电极的第二部分与所述半导体层的侧面接触；
所述选择驱动晶体管的漏电极的第一部分与所述半导体层的主表面的一部分接触，所述选择驱动晶体管的漏电极的第二部分与所述半导体层的侧面接触，
所述源电极的第二部分包括第一突出部，所述漏电极的第二部分包括第二突出部，
所述源极过孔包括源极半过孔，所述源极半过孔贯穿所述第二绝缘层的一部分；
所述漏极过孔包括漏极半过孔，所述漏极半过孔贯穿所述第二绝缘层的一部分；
所述第一突出部比所述源电极的位于所述源极半过孔中的部分更靠近所述半导体层；
所述第二突出部比所述漏电极的位于所述漏极半过孔中的部分更靠近所述半导体层；
所述第一突出部和所述第二突出部与所述半导体层分别连接，所述第一突出部和所述第二突出部之间的间距小于所述源极半过孔和所述漏极半过孔之间的间距。
21.根据权利要求20所述的阵列基板，其中，
所述源电极的第一部分的在所述行方向上的尺寸大于所述选择驱动晶体管的源电极的第二部分的在垂直于所述行方向和所述列方向的方向上的尺寸；
所述漏电极的第一部分的在所述行方向上的尺寸大于所述选择驱动晶体管的漏电极的第二部分的在垂直于所述行方向和所述列方向的方向上的尺寸。
22.根据权利要求19所述的阵列基板，其中，所述第一绝缘层的图案形状与所述半导体层的图案形状相同。
23.根据权利要求19所述的阵列基板，其中，所述半导体层的远离所述栅电极的一侧的表面具有凹凸结构，且至少部分结构在其上共形的设置。
24.根据权利要求19所述的阵列基板，其中，所述栅电极分别与所述源电极和所述漏电极部分交叠，在所述行方向上，所述栅电极与所述源电极和所述漏电极的交叠尺寸均小于1微米。
25.根据权利要求24所述的阵列基板，其中，所述栅电极边缘处包括斜坡部，在所述行方向上，所述交叠尺寸大于所述斜坡部的尺寸。
26.根据权利要求25所述的阵列基板，还包括位于所述显示区的开关晶体管，所述开关晶体管包括遮挡所述开关晶体管的沟道区的遮光层，所述选择驱动晶体管的栅电极与所述显示区的遮光层位于同一层。
27.根据权利要求12所述的阵列基板，还包括位于所述选择驱动晶体管的所述源电极和所述漏电极至少之一的远离所述半导体层的一侧的浮置金属条，所述浮置金属条与所述公共电极位于同一层。
28.根据权利要求14所述的阵列基板，其中，所述数据选择器电路包括沿所述行方向上延伸的四条控制信号线，所述四条控制信号线分别与所述多个选择驱动晶体管中的对应的选择驱动晶体管的栅电极连接，所述输入信号线与所述多个选择驱动晶体管中的对应的选择驱动晶体管的源电极连接。
29.根据权利要求28所述的阵列基板，其中，所述多个选择驱动晶体管包括第一选择驱动晶体管和第二选择驱动晶体管，第一选择驱动晶体管和第二选择驱动晶体管分别与不同的控制信号线相连，所述第一选择驱动晶体管的在所述行方向上的最大尺寸与所述第二选择驱动晶体管的在所述行方向上的最大尺寸不同。
30.根据权利要求1-5任一项所述的阵列基板，其中，所述半导体层的材料包括低温多晶硅，所述显示区包括开关晶体管，所述开关晶体管的半导体层的材料包括氧化物半导体材料。
31.根据权利要求30所述的阵列基板，其中，所述选择驱动晶体管为底栅薄膜晶体管，所述选择驱动晶体管的源电极和漏电极与所述开关晶体管的栅电极位于同一层且由相同的材料形成。
32.根据权利要求 31所述的阵列基板，其中，所述数据选择器电路的选择驱动晶体管为底栅薄膜晶体管，所述开关晶体管为顶栅薄膜晶体管，所述选择驱动晶体管的源电极和漏电极与所述开关晶体管的栅电极位于同一层且由相同的材料形成。
33.根据权利要求31所述的阵列基板，其中，所述开关晶体管的漏电极和所述开关晶体管的源电极的材料不同且位于不同的层。
34.根据权利要求31所述的阵列基板，其中，所述开关晶体管的漏电极的材料包括铟锡氧化物，所述开关晶体管的源电极的材料包括Ti/Al/Ti叠层结构。
35.根据权利要求34所述的阵列基板，其中，所述数据选择器电路的位于不同行且位于同一列的所述选择驱动晶体管的源电极与转接结构连接，所述转接结构包括第一导电部、第二导电部、第三导电部以及第四导电部，所述第一导电部与所述开关晶体管的遮光层位于同一层；所述第二导电部与所述开关晶体管的栅电极位于同一层；所述第三导电部与所述开关晶体管的源电极位于同一层；所述第四导电部与所述开关晶体管的漏电极位于同一层。
36.根据权利要求6所述的阵列基板，其中，所述数据选择器电路的所述选择驱动晶体管在所述行方向上的节距等于8d。
37.一种显示器，包括根据权利要求1-36任一项所述的阵列基板，其中，所述显示器的每英寸像素数目大于500。
38.根据权利要求37所述的显示器，其中，所述显示器的每英寸像素数目大于1000。
39.一种显示器，包括根据权利要求4-12任一项所述的阵列基板，其中，所述显示器的每英寸像素数目大于500，其中，所述走线的宽度、所述选择驱动晶体管的源电极的宽度、所述选择驱动晶体管的漏电极的宽度、所述源极过孔的直径、所述漏极过孔的直径大致等于尺寸d，1.5微米≤d≤4微米。
40.根据权利要求39所述的显示器，其中，所述数据选择器电路的所述选择驱动晶体管在所述行方向上的节距等于8d，PPI×8d＜K1，且0.3≤K1≤4。
41.根据权利要求39所述的显示器，其中，所述显示器的边框高度为h，所述数据选择器电路的一个所述选择驱动晶体管的源极过孔或漏极过孔的数量为q，所述数据选择器电路的驱动晶体管的行数为r，同一个所述选择驱动晶体管的任意一个源极过孔与其最邻近的同一个所述选择驱动晶体管的一个漏极过孔的中心连线与所述行方向之间的夹角为α，其中，所述q、r、d和α满足：
h=k 2×r×(2q-1) ×4d×tanα，
其中，k2为比例系数，且0.9<k2<1.5，30<α<60。
42.根据权利要求41所述的显示器，其中，所述选择驱动晶体管的电流损失比R I_loss满足：
Figure 273159DEST_PATH_IMAGE001
，
其中，R I_loss为电流损失比。
CN202210142848.2A 2022-02-16 2022-02-16 阵列基板和显示器 Active CN114185214B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210142848.2A CN114185214B (zh) 2022-02-16 2022-02-16 阵列基板和显示器
PCT/CN2023/076166 WO2023155803A1 (zh) 2022-02-16 2023-02-15 阵列基板和显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210142848.2A CN114185214B (zh) 2022-02-16 2022-02-16 阵列基板和显示器

Publications (2)

Publication Number Publication Date
CN114185214A CN114185214A (zh) 2022-03-15
CN114185214B true CN114185214B (zh) 2022-05-03

Family

ID=80607087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210142848.2A Active CN114185214B (zh) 2022-02-16 2022-02-16 阵列基板和显示器

Country Status (2)

Country Link
CN (1) CN114185214B (zh)
WO (1) WO2023155803A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114185214B (zh) * 2022-02-16 2022-05-03 北京京东方技术开发有限公司 阵列基板和显示器
CN114843327A (zh) * 2022-04-26 2022-08-02 武汉华星光电半导体显示技术有限公司 显示面板以及显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452174A (zh) * 2006-01-11 2009-06-10 爱普生映像元器件有限公司 显示装置
CN101834190A (zh) * 2009-03-13 2010-09-15 精工爱普生株式会社 薄膜半导体装置、电光装置和电子设备
CN102354066A (zh) * 2006-08-31 2012-02-15 株式会社半导体能源研究所 液晶显示装置
CN103247253A (zh) * 2012-02-03 2013-08-14 三星显示有限公司 像素以及使用该像素的有机发光显示器
CN103280197A (zh) * 2012-12-12 2013-09-04 厦门天马微电子有限公司 一种阵列基板和显示面板
CN104867945A (zh) * 2015-05-13 2015-08-26 京东方科技集团股份有限公司 阵列基板、阵列基板制造方法和显示装置
JP2016171102A (ja) * 2015-03-11 2016-09-23 株式会社ジャパンディスプレイ 薄膜トランジスタ
CN107577100A (zh) * 2017-10-10 2018-01-12 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN208622722U (zh) * 2018-08-30 2019-03-19 京东方科技集团股份有限公司 静电放电保护电路及显示装置
CN111427206A (zh) * 2020-03-24 2020-07-17 京东方科技集团股份有限公司 阵列基板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4427150B2 (ja) * 2000-02-22 2010-03-03 東芝モバイルディスプレイ株式会社 液晶表示装置
JP2002328620A (ja) * 2001-04-27 2002-11-15 Advanced Display Inc 液晶表示装置
CN104218094B (zh) * 2014-08-28 2016-11-23 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及显示装置
KR20170087574A (ko) * 2016-01-20 2017-07-31 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN108169935A (zh) * 2017-12-19 2018-06-15 武汉华星光电技术有限公司 拦截显示面板的漏电像素的方法及显示面板
CN109037346B (zh) * 2018-07-27 2020-06-02 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
CN109659326B (zh) * 2019-01-02 2021-05-18 京东方科技集团股份有限公司 一种阵列基板及微全分析装置
CN210805780U (zh) * 2020-01-06 2020-06-19 京东方科技集团股份有限公司 一种薄膜晶体管、数据选择器电路和显示装置
CN111710310B (zh) * 2020-06-30 2022-04-22 厦门天马微电子有限公司 多路分配电路、阵列基板、显示面板和装置及驱动方法
CN113363328A (zh) * 2021-06-04 2021-09-07 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法
CN114185214B (zh) * 2022-02-16 2022-05-03 北京京东方技术开发有限公司 阵列基板和显示器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452174A (zh) * 2006-01-11 2009-06-10 爱普生映像元器件有限公司 显示装置
CN102354066A (zh) * 2006-08-31 2012-02-15 株式会社半导体能源研究所 液晶显示装置
CN101834190A (zh) * 2009-03-13 2010-09-15 精工爱普生株式会社 薄膜半导体装置、电光装置和电子设备
CN103247253A (zh) * 2012-02-03 2013-08-14 三星显示有限公司 像素以及使用该像素的有机发光显示器
CN103280197A (zh) * 2012-12-12 2013-09-04 厦门天马微电子有限公司 一种阵列基板和显示面板
JP2016171102A (ja) * 2015-03-11 2016-09-23 株式会社ジャパンディスプレイ 薄膜トランジスタ
CN104867945A (zh) * 2015-05-13 2015-08-26 京东方科技集团股份有限公司 阵列基板、阵列基板制造方法和显示装置
CN107577100A (zh) * 2017-10-10 2018-01-12 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN208622722U (zh) * 2018-08-30 2019-03-19 京东方科技集团股份有限公司 静电放电保护电路及显示装置
CN111427206A (zh) * 2020-03-24 2020-07-17 京东方科技集团股份有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
WO2023155803A9 (zh) 2023-11-23
CN114185214A (zh) 2022-03-15
WO2023155803A1 (zh) 2023-08-24

Similar Documents

Publication Publication Date Title
EP3712692B1 (en) Array substrate, display panel and display device
WO2021239061A1 (zh) 显示面板及显示装置
CN114185214B (zh) 阵列基板和显示器
US20150262536A1 (en) Display device
US9638963B2 (en) Display device
CN110047898A (zh) 显示基板及其制造方法、显示装置
US20230345783A1 (en) Display substrate and display device
US11616116B2 (en) Display device including dummy lines overlapping connection lines
US11974473B2 (en) Display substrate, manufacturing method thereof and display device
US20240212597A1 (en) Display Substrate, Preparation Method Thereof, and Display Apparatus
US20220328600A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
KR20130057816A (ko) 표시장치 및 그 제조방법
KR102427516B1 (ko) 전계 발광 표시 장치
KR20130020068A (ko) 표시장치 및 그 제조방법
US20220310769A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
WO2022222404A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
US20220399433A1 (en) Display Substrate and Display Apparatus
KR20150113670A (ko) 액정 표시 장치
US11895878B2 (en) Display substrate and method for manufacturing the same and display device
US20220052133A1 (en) Display panel and display device
KR102593332B1 (ko) 유기발광표시장치 및 그의 제조방법
CN110890385A (zh) 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置
CN115220269B (zh) 显示面板及显示装置
KR20130018056A (ko) 액정표시장치
CN220326168U (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant