CN210805780U - 一种薄膜晶体管、数据选择器电路和显示装置 - Google Patents

Abstract

本实用新型提供一种薄膜晶体管，包括栅极、半导体有源层和遮光层，所述半导体有源层位于所述遮光层与所述栅极之间，所述栅极与所述遮光层电连接。在本实用新型提供的薄膜晶体管中，所述遮光层与所述栅极电连接，从而在薄膜晶体管工作时，遮光层上也具有与栅极相同的电位，遮光层栅极共同向半导体有源层加载电场，从而提高了薄膜晶体管对沟道区的控制能力，使薄膜晶体管的开启电流上升、亚阈值摆幅SS减小、驱动能力增强。在达到相同驱动能力要求时，本实用新型所提供的薄膜晶体管的沟道区宽长比可以更小，从而减小MUX电路的尺寸，进而减小显示装置的边框宽度。本实用新型还提供一种数据选择器电路和一种显示装置。

Description

一种薄膜晶体管、数据选择器电路和显示装置

技术领域

本实用新型涉及显示设备领域，具体地，涉及一种薄膜晶体管、一种包括上述薄膜晶体管的数据选择器电路以及一种包括上述数据选择器电路的显示装置。

背景技术

OLED显示屏通常包括位于显示屏中央的显示区和位于其周围的非显示区，所述非显示区中设置有用于向显示区提供显示信号的电路，例如，设置在显示区两侧的阵列基板行驱动(GOA，Gate Driver On Array)电路能够向显示区提供扫描信号，源极驱动电路IC能够向显示区提供数据信号，阵列基板行驱动电路与源极驱动电路IC可通过柔性电路板(FPC，Flexible Printed Circuit)连接。

其中，源极驱动电路IC通常通过密集布置在扇出区Fanout上的数据线连接显示区，为了减小减少数据线数量，降低扇出区Fanout的压力，通常通过数据选择器(MUX，multiplexer)电路对源极驱动电路IC侧的数据线进行分时复用。如图2所示为现有的MUX电路的结构示意图，在信号端MUX1、MUX2的控制下同一根数据线D可以先后向第一子数据线D0和第二子数据线D1分别传输数据信号，从而实现同一根数据线的分时复用。

然而，为满足MUX电路的使用要求，MUX电路中的薄膜晶体管(TFT，Thin FilmTransistor)需要具有较强的驱动能力，现有技术中通常采用具有较高沟道宽长比的薄膜晶体管来满足这一要求，致使显示屏边框较大。

因此，如何提供一种驱动能力强且宽长比较低的薄膜晶体管，成为本领域亟待解决的技术问题。

实用新型内容

本实用新型旨在提供一种薄膜晶体管、一种数据选择器电路和显示装置，所述薄膜晶体管的宽长比低，且驱动能力强。

为实现上述目的，作为本实用新型的第一个方面，提供一种薄膜晶体管，所述薄膜晶体管包括沿厚度方向间隔设置的栅极、半导体有源层和遮光层，其中，所述半导体有源层位于所述遮光层与所述栅极之间，所述栅极与所述遮光层电连接。

可选地，所述薄膜晶体管还包括第一栅绝缘层和第二栅绝缘层，所述第二栅绝缘层位于所述半导体有源层与所述栅极之间，所述第一栅绝缘层位于所述半导体有源层与所述遮光层之间。

可选地，所述第二栅绝缘层与所述第一栅绝缘层的厚度之比为在1:(1～3)之间。

可选地，所述第二栅极绝缘层的厚度小于所述第一栅绝缘层的厚度，所述薄膜晶体管的沟道宽长比为(60～80)/3.3。

可选地，所述第二栅绝缘层与所述第一栅绝缘层的厚度相等。

可选地，所述薄膜晶体管的沟道宽长比为(50～60)/3.3。

可选地，所述第二栅绝缘层和所述第一栅绝缘层中形成有沿厚度方向依次贯穿所述第二栅绝缘层和所述第一栅绝缘层的连接过孔，所述栅极与所述遮光层通过所述连接过孔电连接。

作为本实用新型的第二个方面，提供一种数据选择器电路，其中，所述数据选择器电路包括多个薄膜晶体管，所述薄膜晶体管为本实用新型所提供的上述薄膜晶体管，且多个所述薄膜晶体管的遮光层电连接，多个所述薄膜晶体管的栅极电连接。

可选地，所述数据选择器电路包括两个所述薄膜晶体管，两个所述薄膜晶体管的源极或漏极相互电连接。

作为本实用新型的第三个方面，提供一种显示装置，所述显示装置包括显示区和非显示区，所述非显示区位于所述显示区的至少一侧，其中，所述非显示区设置有本实用新型所提供的上述数据选择器电路。

附图说明

附图是用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本实用新型，但并不构成对本实用新型的限制。在附图中：

图1是本实用新型实施例提供的显示装置的结构示意图；

图2是MUX电路的一种结构示意图；

图3是现有技术中薄膜晶体管的一种结构的示意图；

图4是包含本实用新型实施例提供的薄膜晶体管的一种数据选择器电路的示意图；

图5是包含本实用新型实施例提供的薄膜晶体管的另一种数据选择器电路的示意图；

图6是图4中所示的薄膜晶体管的剖面图；

图7是本实用新型实施例提供的薄膜晶体管与现有技术中薄膜晶体管在一种预设条件下的电流-电压曲线相比较的示意图；

图8是本实用新型实施例提供的薄膜晶体管与现有技术中薄膜晶体管在另一种预设条件下的电流-电压曲线相比较的示意图；

附图标记说明

50：栅极 40：半导体有源层

LS：遮光层 GI1：第一栅绝缘层

GI2：第二栅绝缘层 GI3：第三栅绝缘层

ILD：层间绝缘层 PLN：平坦化层

10：基板 20：柔性膜

S/D：源漏电极 D：数据线

D0：第一子数据线 D1：第二子数据线

具体实施方式

以下结合附图对本实用新型的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本实用新型，并不用于限制本实用新型。

为解决上述技术问题，作为本实用新型的一个方面，提供一种薄膜晶体管，如图4至图6所示，所述薄膜晶体管包括沿厚度方向间隔设置的栅极50、半导体有源层40和遮光层LS。其中，半导体有源层40位于遮光层LS与栅极50之间，栅极50与遮光层LS电连接。

在现有技术中，为了改善阵列基板行驱动(GOA，Gate Driver On Array)电路在低频驱动下的漏电问题，通常在薄膜晶体管(如，低温多晶硅(LTPS，Low Temperature Poly-silicon)薄膜晶体管)上增加遮光层LS，该遮光层LS位于P-Si层(即半导体有源层)的下方(这里的上、下指附图中的上下关系)，用于阻挡照射在半导体有源层上的光线。

本实用新型所提供的薄膜晶体管可以用于数据选择器电路中，该数据选择器电路包括多个所述薄膜晶体管。

图4是包含本实用新型实施例提供的薄膜晶体管的一种数据选择器电路的示意图，图6中左半边为图4中沿a-b面的剖面视图，图6中右半边为图4中沿c-d面的剖面视图。需要说明的是，在本实用新型中，遮光层LS的图案形状(即由图4中俯视角度观察到的图案)与栅极50的图案形状相匹配。即，遮光层LS亦从沟道区延伸至栅极50与信号端MUX1或(信号端MUX2)连接的位置。

在本实用新型实施例中，薄膜晶体管中的遮光层LS与栅极50电连接，从而在薄膜晶体管工作时，遮光层LS上也具有与栅极50相同的电位，使得MUX电路中的薄膜晶体管成为双栅(double-gate)薄膜晶体管，在该双栅结构中，薄膜晶体管的底栅(即遮光层LS)和顶栅(即栅极50)共同向半导体有源层40加载电场，从而提高了薄膜晶体管对沟道区的控制能力，使薄膜晶体管的开启电流Ion上升，薄膜晶体管的亚阈值摆幅SS减小、驱动能力增强。并且，由于本实用新型提供的薄膜晶体管驱动能力更强，因此，在达到MUX电路对薄膜晶体管驱动能力要求的前提下，本实用新型所提供的薄膜晶体管的沟道区宽长比可以更小，从而减小薄膜晶体管尺寸，进而减小显示装置的边框宽度。

如图3、图4所示分别为现有技术中MUX电路的一种结构的示意图、以及在相同强度要求下应用有本实用新型所提供的薄膜晶体管的MUX电路的结构示意图。在本实用新型提供的薄膜晶体管中，半导体有源层40同时受底栅(即遮光层LS)和顶栅(即栅极50)产生的电场影响，薄膜晶体管的驱动能力更强，因此，在相同的强度要求下，本实用新型提供的薄膜晶体管的沟道区宽长比(W/L)可以更低。因此，应用有本实用新型所提供的薄膜晶体管的MUX电路的宽度可以更窄，进而允许设置有本实用新型所提供的薄膜晶体管的显示装置具有更窄的边框。

如图7所示为现有技术中薄膜晶体管的电流-电压(IV)曲线与本实用新型实施例提供的薄膜晶体管的电流-电压曲线在相同的沟道区宽长比条件下相比较的示意图。由曲线可知，在电压Vg的变化过程中，本实用新型实施例提供的薄膜晶体管的工作电流Id始终高于现有技术中薄膜晶体管的工作电流。

表1-1所示数据是沟道区宽长比(W/L)均为3/3.2的条件下，现有技术中薄膜晶体管的开启电流Ion和亚阈值摆幅S.S.与本实用新型实施例提供的薄膜晶体管的数据对比情况，由表格中数据可知，在相同条件下，本实用新型实施例提供的薄膜晶体管的开启电流Ion上升，且薄膜晶体管的亚阈值摆幅S.S.下降，薄膜晶体管驱动能力更强。

表1-1

W/L＝3/3.2	本实用新型	现有技术
			S.S.	0.4	0.49
Ion	8.03E-05	5.64E-05

为避免半导体有源层40与栅极50或遮光层LS短接，优选地，如图6所示，所述薄膜晶体管还包括第一栅绝缘层GI1和第二栅绝缘层GI2，第二栅绝缘层GI2位于半导体有源层40与栅极50之间，第一栅绝缘层GI1位于半导体有源层40与遮光层LS之间。第一栅绝缘层GI1与第二栅绝缘层GI2的材料均为绝缘材料。

本实用新型对栅极50与遮光层LS如何电连接不作具体限定，例如，如图6所示，可选地，第二栅绝缘层GI2和第一栅绝缘层GI1中形成有沿厚度方向依次贯穿第二栅绝缘层GI2和第一栅绝缘层GI1的连接过孔，栅极50与遮光层LS通过连接过孔电连接。

本实用新型对所述薄膜晶体管的其他功能膜层及结构不作具体限定，例如，如图4至图6所示，在本实用新型中，薄膜晶体管还可以包括源漏电极S/D，当半导体有源层40在底栅(即遮光层LS)和顶栅(即栅极50)产生的电场控制下开启时，能够将两个源漏电极S/D导通(即，使源极与漏极导通)。

为避免源漏电极S/D与栅极50短接，优选地，如图6所示，所述薄膜晶体管还可以包括第三栅绝缘层GI3和层间绝缘层ILD，第三栅绝缘层GI3设置在栅极50与源漏电极S/D所在膜层之间，层间绝缘层ILD设置在第三栅绝缘层GI3与源漏电极S/D所在膜层之间，以将源漏电极S/D与栅极50隔开。

为提高所述薄膜晶体管的表面平整度，优选地，如图6所示，所述薄膜晶体管还可以包括平坦化层PLN，平坦化层PLN形成在源漏电极S/D上。

可选地，如图6所示，所述薄膜晶体管还可以包括基板10和缓冲(Buffer)层30，基板10位于第一栅绝缘层GI1背离第二栅绝缘层GI2的一侧，缓冲层30位于第一栅绝缘层GI1与基板10之间。本实用新型对基板10的材料不作具体限定，例如，基板10的材料可以为玻璃。

当所述薄膜晶体管为柔性薄膜晶体管时，优选地，如图6所示，所述薄膜晶体管还可以包括柔性膜20。柔性膜20可作为柔性薄膜晶体管的基底，本实用新型对柔性膜20的材料不作具体限定，例如，可选地，柔性膜20可以为聚酰亚胺(PI，Polyimide)薄膜。

经过大量实验研究后，本实用新型的发明人发现，本实用新型所提供的薄膜晶体管的驱动能力与第一栅绝缘层GI1与第二栅绝缘层GI2的厚度比值相关，可通过调节第一栅绝缘层GI1与第二栅绝缘层GI2的厚度比，来改变本实用新型所提供的薄膜晶体管的驱动能力。

可选地，第二栅绝缘层GI2与第一栅绝缘层GI1的厚度之比为在1∶(1～3)之间。

也就是说，第二栅绝缘层GI2的厚度可以与第一栅绝缘层GI1的厚度相等，也可以小于第一栅绝缘层GI1的厚度。

当第二栅极绝缘层GI2的厚度小于第一栅绝缘层GI1的厚度时，所述薄膜晶体管的沟道宽长比为(60～80)/3.3。

当第二栅绝缘层GI2与第一栅绝缘层GI1的厚度相等时，所述薄膜晶体管的沟道宽长比为(50～60)/3.3。

为便于本领域技术人员直观地理解本实用新型提供的薄膜晶体管的优点，以下提供两种具体应用实施例：

实施例一：

第二栅绝缘层GI2与第一栅绝缘层GI1的厚度之比为1∶3，根据实验所得到的表格数据计算可知，在相同宽长比情况下，本实用新型所提供的双栅结构的薄膜晶体管的开启电流Ion的提升率为48％。

如图4所示，在一种MUX电路设计中薄膜晶体管的宽长比为W/L＝110/3.3。而在本实用新型实施例中，如图5所示，为实现相同的开启电流Ion，所需的沟道宽长比为W/L＝(110/3.3)/148％≈74/3.3。即，在实用新型中，第二栅绝缘层GI2与第一栅绝缘层GI1的厚度之比为1∶3时，为实现相同的开启电流Ion，所述薄膜晶体管的沟道宽长比可以为74/3.3，薄膜晶体管的长度可以减小36um。

实施例二：

第二栅绝缘层GI2与第一栅绝缘层GI1的厚度之比为1∶1(即第二栅绝缘层GI2与第一栅绝缘层G11的厚度相等)，根据实验所得到的表格数据计算可知，在相同宽长比情况下，本实用新型所提供的双栅结构的薄膜晶体管的开启电流Ion的提升率为100％。

如图4所示，在一种MUX电路设计中薄膜晶体管的宽长比为W/L＝110/3.3。而在本实用新型实施例中，如图6所示，为实现相同的开启电流Ion，所需的沟道宽长比为W/L＝(110/3.3)/2≈55/3.3。即，在本实用新型中，第二栅绝缘层GI2与第一栅绝缘层GI1的厚度之比为1:1时，为实现相同的开启电流Ion，所述薄膜晶体管的沟道宽长比可以为55/3.3，薄膜晶体管的长度可以减小55um。

如图8所示为本实用新型所提供的所述薄膜晶体管的沟道宽长比可以为55/3.3时的电流-电压曲线与现有技术中薄膜晶体管的沟道宽长比可以为55/3.3时的电流-电压曲线的比较示意图，由图中曲线可知，在各种开启电压下，本实用新型所提供的所述薄膜晶体管的开启电流Ion均为现有技术中薄膜晶体管的开启电流的两倍。

作为本实用新型的第二个方面，提供一种数据选择器电路(MUX，multiplexer)，如图4、图5所示，所述数据选择器电路包括多个薄膜晶体管，该薄膜晶体管为上述实施例中所述的薄膜晶体管。

在本实用新型提供的MUX电路中，薄膜晶体管中的遮光层LS与栅极50电连接，从而在薄膜晶体管工作时，遮光层LS上也具有与栅极50相同的电位，使得MUX电路中的薄膜晶体管成为双栅薄膜晶体管，薄膜晶体管的底栅(即遮光层LS)和顶栅(即栅极50)共同向半导体有源层40加载电场，从而提高了薄膜晶体管对沟道区的控制能力，使薄膜晶体管的开启电流Ion上升，薄膜晶体管的亚阈值摆幅S.S.减小、驱动能力增强。在达到MUX电路对薄膜晶体管驱动能力要求的前提下，本实用新型所提供的薄膜晶体管的沟道区宽长比可以更小，从而减小MUX电路的尺寸，进而能够减小显示装置的边框宽度。

本实用新型对所述数据选择器电路中薄膜晶体管如何布置不作具体限定，例如，可选地，如图4、图5所示，所述数据选择器电路包括两个薄膜晶体管，两个所述薄膜晶体管的源极或漏极相互连接，并且，两个所述薄膜晶体管均为前面实施例中所述的薄膜晶体管。当MUX电路工作时，两个所述薄膜晶体管的源极(或漏极)轮流与漏极(或源极)接通，从而使第一子数据线D0和第二子数据线D1轮流获取数据线D上传输的数据信号。

作为本实用新型的第三个方面，提供一种显示装置，如图1所示，所述显示装置包括显示区AA和非显示区，所述非显示区位于所述显示区AA的至少一侧，所述非显示区设置有前面实施例中所述的数据选择器电路。

在本实用新型提供的显示装置中，MUX电路中的薄膜晶体管内的遮光层LS与栅极50电连接，从而在薄膜晶体管工作时，遮光层LS上也具有与栅极50相同的电位，使得MUX电路中的薄膜晶体管成为双栅薄膜晶体管，薄膜晶体管的底栅(即遮光层LS)和顶栅(即栅极50)共同向半导体有源层40加载电场，从而提高了薄膜晶体管对沟道区的控制能力，使薄膜晶体管的开启电流Ion上升，薄膜晶体管的亚阈值摆幅SS减小、驱动能力增强。在达到MUX电路对薄膜晶体管驱动能力要求的前提下，本实用新型所提供的薄膜晶体管的沟道区宽长比可以更小，从而减小MUX电路的尺寸，进而能够减小显示装置的边框宽度。

可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。

Claims (10)

1.一种薄膜晶体管，所述薄膜晶体管包括沿厚度方向间隔设置的栅极、半导体有源层和遮光层，其特征在于，所述半导体有源层位于所述遮光层与所述栅极之间，所述栅极与所述遮光层电连接。

2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括第一栅绝缘层和第二栅绝缘层，所述第二栅绝缘层位于所述半导体有源层与所述栅极之间，所述第一栅绝缘层位于所述半导体有源层与所述遮光层之间。

3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第二栅绝缘层与所述第一栅绝缘层的厚度之比为在1:(1～3)之间。

4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第二栅绝缘层的厚度小于所述第一栅绝缘层的厚度，所述薄膜晶体管的沟道宽长比为(60～80)/3.3。

5.根据权利要求2所述的薄膜晶体管，其特征在于，所述第二栅绝缘层与所述第一栅绝缘层的厚度相等。

6.根据权利要求5所述的薄膜晶体管，其特征在于，所述薄膜晶体管的沟道宽长比为(50～60)/3.3。

7.根据权利要求2至6中任意一项所述的薄膜晶体管，其特征在于，所述第二栅绝缘层和所述第一栅绝缘层中形成有沿厚度方向依次贯穿所述第二栅绝缘层和所述第一栅绝缘层的连接过孔，所述栅极与所述遮光层通过所述连接过孔电连接。

8.一种数据选择器电路，其特征在于，所述数据选择器电路包括多个薄膜晶体管，所述薄膜晶体管为权利要求1至7中任意一项所述的薄膜晶体管，且多个所述薄膜晶体管的遮光层电连接，多个所述薄膜晶体管的栅极电连接。

9.根据权利要求8所述的数据选择器电路，其特征在于，所述数据选择器电路包括两个所述薄膜晶体管，两个所述薄膜晶体管的源极或漏极相互电连接。

10.一种显示装置，所述显示装置包括显示区和非显示区，所述非显示区位于所述显示区的至少一侧，其特征在于，所述非显示区设置有权利要求8或9所述的数据选择器电路。

Images