CN114023792A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114023792A
CN114023792A CN202111243099.4A CN202111243099A CN114023792A CN 114023792 A CN114023792 A CN 114023792A CN 202111243099 A CN202111243099 A CN 202111243099A CN 114023792 A CN114023792 A CN 114023792A
Authority
CN
China
Prior art keywords
layer
gate
thin film
film transistor
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111243099.4A
Other languages
English (en)
Inventor
张伟彬
刘红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202111243099.4A priority Critical patent/CN114023792A/zh
Priority to PCT/CN2021/128538 priority patent/WO2023070712A1/zh
Priority to US17/614,519 priority patent/US20230131235A1/en
Publication of CN114023792A publication Critical patent/CN114023792A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Abstract

一种显示装置。显示装置包括基板、遮蔽层、半导体层、以及第一栅极层。遮蔽层设置在基板的一侧。半导体层设置在遮蔽层远离基板的一侧，遮蔽层与半导体层至少部分重叠设置。第一栅极层设置在半导体层远离基板的一侧。第一栅极层与半导体层至少部分重叠设置，且与所述遮蔽层电连接。

Description

显示装置
技术领域
本申请涉及显示技术领域，特别是一种显示装置。
背景技术
有机发光晶体管屏幕，例如有源矩阵有机发光二极管(active-matrix organiclight-emitting diode,AMOLED)在中小尺寸显示器中已被广泛应用。AMOLED屏幕具有轻便，色域值高的优点。由于AMOLED屏幕是以薄膜晶体管(thin film transistor,TFT)控制的电流驱动，因此TFT的信赖性要求较高。一般来说，TFT下方设置有机柔性基板，例如聚酰亚胺柔性基板，受到有机柔性基板上电荷等影响，造成TFT信赖性较差，例如产生迟滞(hysteresis)现象。
而在习知的技术中，遮蔽层通常是以浮接(floating)方式设置的。此种设置方式屏蔽效果差，且寄生电容增加，功耗增加，容易使得TFT的电性偏移，造成AMOLED屏幕的问题较多，且透过率低。
另外，于习知技术中亦有将遮蔽层接入工作电压(Vdd)，例如接入4.6V的工作电压。此种方式容易影响TFT的阈值电压(threshold voltage,Vth)，使得寄生电容增加，造成AMOLED屏幕运行时的负载增加，透过率下降。
发明内容
为解决上述技术问题，本申请将遮蔽层设置于薄膜晶体管下方，并与薄膜晶体管的栅极相连接。此种方式可以有效屏蔽柔性基板电荷对薄膜晶体管的影响，改善薄膜晶体管的信赖性，并增大薄膜晶体管的导通电流。
基于上述目的，本申请提供一种显示装置，包括基板、遮蔽层、半导体层、以及第一栅极层。遮蔽层设置在基板的一侧。半导体层设置在遮蔽层远离基板的一侧，遮蔽层与半导体层至少部分重叠设置。第一栅极层设置在半导体层远离基板的一侧。第一栅极层与半导体层至少部分重叠设置，且与所述遮蔽层电连接。
在本申请的一实施例中，显示装置包括驱动电路，每个驱动电路包括多个薄膜晶体管。各薄膜晶体管包括在半导体层对应设置的半导体部。至少部分薄膜晶体管的半导体部与遮蔽层重叠设置。
在本申请的一实施例中，每个驱动电路包括第一薄膜晶体管和第二薄膜晶体管。第一薄膜晶体管的半导体部与遮蔽层重叠设置。第一薄膜晶体管与第二薄膜晶体管的晶体管类型不同。
在本申请的一实施例中，第一薄膜晶体管为低温多晶硅薄膜晶体管；第二薄膜晶体管为低温多晶氧化物薄膜晶体管，第二薄膜晶体管的半导体部与所述遮蔽层不重叠设置。
在本申请的一实施例中，半导体部包括与第一栅极层重叠设置的沟道区，至少部分薄膜晶体管的沟道区与遮蔽层重叠设置。
在本申请的一实施例中，遮蔽层与半导体层重叠的部分与第一栅极层与半导体层重叠的部分具有相同的形状。
在本申请的一实施例中，遮蔽层与第一栅极层具有相同的形状。
在本申请的一实施例中，显示装置更包括缓冲层以及多个功能层。缓冲层设置于基板上并覆盖遮蔽层。半导体层设置于缓冲层上。多个功能层设置于缓冲层上且覆盖半导体层。
在本申请的一实施例中，连接孔定义于至少一个多个功能层及缓冲层中，第一栅极层透过连接孔与所述遮蔽层连接。
在本申请的一实施例中，多个功能层包括：第一栅极绝缘层，设置于缓冲层上并覆盖半导体层；第一栅极层，设置于第一栅极绝缘层上，并与遮蔽层相连接；第二栅极绝缘层，设置于第一栅极绝缘层上并覆盖第一栅极层；第二栅极层，设置于第二栅极绝缘层上；层间绝缘层，设置于第二栅极绝缘层上并覆盖所述第二栅极层；电极层，设置于层间绝缘层上并与半导体层相连接；平坦层，设置于层间绝缘层上并覆盖电极层；阳极层，设置于平坦层上并与电极层相连接；像素定义层，设置于平坦层上，并覆盖部份阳极层；多个间隔柱，设置于像素定义层上。薄膜晶体管包括第一栅极层、第二栅极层及电极层。电极层包括源极及漏极。
半导体层
附图说明
图1为本申请的显示装置的制作过程的第一示意图。
图2为本申请的显示装置的制作过程的第二示意图。
图3为本申请的显示装置的制作过程的第三示意图。
图4为本申请的显示装置的制作过程的第四示意图。
图5为本申请的显示装置的制作过程的第五示意图。
图6为本申请的显示装置的制作过程的第六示意图。
图7为本申请的显示装置的制作过程的第七示意图。
图8为本申请的显示装置的制作过程的第八示意图。
图9为本申请的显示装置的制作过程的第九示意图。
图10为本申请的显示装置的制作过程的第十示意图。
图11为本申请的显示装置的制作过程的第十一示意图。
图12为本申请的显示装置的制作过程的第十二示意图。
图13为本申请的显示装置的制作过程的第十三示意图。
图14为本申请的显示装置的制作过程的第十四示意图。
图15为本申请的显示装置的示意图。
图16为本申请的显示装置的遮蔽层的示意图。
图17为本申请的显示装置的电路俯视图。
图18为本申请的显示装置的第十五示意图。
具体实施方式
为了让本申请的上述及其他目的、特征、优点能更明显易懂，下文将特举本申请优选实施例，并配合所附图式，作详细说明如下。再者，本申请所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧层、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。
在图中，结构相似的单元是以相同标号表示。
如图1所示，本申请的显示装置10可至少包括基板101、遮蔽层103、半导体层105及第一栅极层107。在图15中，遮蔽层103设置在基板101的一侧；半导体层105设置在遮蔽层103远离基板的一侧；遮蔽层103与半导体层105至少部分重叠设置；第一栅极层107设置在半导体层105远离基板101的一侧；第一栅极层107与半导体层105至少部分重叠设置，且与遮蔽层103电连接。
由于遮蔽层103设置在薄膜晶体管的半导体层105下方，并与薄膜晶体管的栅极相连接。因此可以有效屏蔽柔性基板电荷对薄膜晶体管的影响，改善薄膜晶体管的信赖性，并增大薄膜晶体管的导通电流。
进一步说明，如图1至图14所示，显示装置10可以以下方式制造。
S101：设置基板101。
S102：设置阻挡层102于基板101上。
S103：设置遮蔽层103于阻挡层102上。
S104：设置缓冲层104于阻挡层102上，并以缓冲层104覆盖遮蔽层103。
S105：设置半导体层105于缓冲层104上。
S106：设置第一栅极绝缘层106于缓冲层104上，并以第一栅极绝缘层106覆盖半导体层105。
S107：设置第一栅极层107于第一栅极绝缘层106上，并将第一栅极层107与遮蔽层103相连接。
S108：设置第二栅极绝缘层108于第一栅极绝缘层106上，并以第二栅极绝缘层108覆盖第一栅极层107。
S109：设置第二栅极层109于第二栅极绝缘层108上。
S110：设置层间绝缘层110于第二栅极绝缘层108上，并以层间绝缘层110覆盖第二栅极层109。
S111：设置电极层111于层间绝缘层110上，并将电极层111与半导体层105相连接。
S112：设置平坦层112于层间绝缘层110上，并以平坦层112覆盖电极层111。
S113：设置阳极层113于平坦层112上，并将阳极层113与电极层111相连接。
S114：设置像素定义层114于平坦层112上，并以像素定义层114覆盖部份阳极层113，以及设置多个间隔柱115于像素定义层114上。
于步骤S114完成后，可如图15所示，在显示结构100的上设置有机发光层200及阴极层300。另外，此处为了叙述方便，将设置在有机发光层200下的膜层统称为显示结构100。
如图15所示，本申请的显示装置10可包括显示结构100、有机发光层200、阴极层300以及驱动组件400。有机发光层200，设置于所述显示结构100上。阴极层300可设置于有机发光层200上。驱动组件400可与显示结构100及阴极层300电性连接。显示结构100包括多个膜层，例如基板101、阻挡层102等，驱动组件400可与阳极层113、阴极层300以及显示结构100中的薄膜晶体管相连接，以形成显示装置10。
本申请的显示装置10可为具有显示功能的电脑屏幕、手机屏幕等，并无限定。有机发光层200可包括有机发光晶体管。驱动组件400可包括驱动电路、驱动芯片元件。
进一步说明，如图1所示，显示装置10包括基板101、阻挡层102、遮蔽层103、缓冲层104以及多个功能层。
于步骤S101中，基板101可为柔性基板。具体地，基板101可以聚酰亚胺(polyimide,PI)制成。在其它实施例中，基板101可依据需求以其它材质制成。
于步骤S102中，如图3所示，阻挡层102设置于基板101上。在一实施例中，阻挡层102可包括金属氧化物，亦可包括其它材料，例如阻挡层102可包括氮化硅，并无限定。
于步骤S103中，如图4所示，遮蔽层103可经由沉积、涂布光阻、曝光、蚀刻等制程设置于阻挡层102上，且在一实施例中，遮蔽层103包括至少一金属膜层。具体地，遮蔽层103包括钼、钛、铝、硅、半导体材料、透明导电材料中的一种或多种。
如图16左侧所示，遮蔽层103可仅包括第一金属膜层1031，第一金属膜层1031可以钼、钛、铝、硅、半导体材料、透明导电材料中的一种所制成。如图16右侧所示，遮蔽层103可包括第一金属膜层1031、第二金属膜层1032及第三金属膜层1033，第一金属膜层1031、第二金属膜层1032及第三金属膜层1033可以钼、钛、铝、硅、半导体材料、透明导电材料中的一种或多种所制成，并无限定。举例来说，第一金属膜层1031可以钛所制成，第二金属膜层1032可以铝所制成，第三金属膜层1033可以钛所制成。
于步骤S104中，如图5所示，缓冲层104可设置于阻挡层102上并覆盖遮蔽层103。在一实施例中，缓冲层104可为氮化硅、氧化硅中的一种或多种所制成。
多个功能层设置于缓冲层104上且覆盖半导体层105。具体而言，如图15所示，多个功能层包括第一栅极绝缘层106、第一栅极层107、第二栅极绝缘层108、第二栅极层109、层间绝缘层110、电极层111、平坦层112、阳极层113、像素定义层114、多个间隔柱115。
进一步说明，薄膜晶体管形成于多个功能层中，且薄膜晶体管包括第一栅极层107、半导体层105、第二栅极层109及电极层111。其中，电极层111包括源极1111及漏极1112。另外，第一栅极层107与遮蔽层103相连接，且遮蔽层103及薄膜晶体管位于显示装置10之主动区域中。
于步骤S105中，如图6所示，半导体层105设置于缓冲层104上，作为薄膜晶体管的半导体通道。在一实施例中，半导体层105可以半导体材质制成，例如可以多晶硅制成。
于步骤S106中，如图7所示，第一栅极绝缘层106可以沉积、涂布光阻、曝光、蚀刻等制程设置于缓冲层104上并覆盖半导体层105。
于步骤S107中，如图8所示，第一栅极层107可以经由沉积、涂布光阻、曝光、蚀刻等制程设置于第一栅极绝缘层106上，并与遮蔽层103相连接。
在一实施例中，连接孔定义于至少一个功能层及缓冲层104中，第一栅极层107透过连接孔与遮蔽层103连接。
举例来说，当第一栅极绝缘层106设置完毕后，可于缓冲层104及第一栅极绝缘层106上以蚀刻方式定义第一连接孔116。第一栅极层107可通过第一连接孔116与遮蔽层103相连接，遮蔽层103与第一栅极层107具有相同的电位。因此，遮蔽层103可以作为薄膜晶体管的下电极。
于步骤S108中，如图9所示，第二栅极绝缘层108可以沉积方式设置于第一栅极绝缘层106上并覆盖第一栅极层107。
于步骤S109中，如图10所示，第二栅极层109可经由沉积、涂布光阻、曝光、蚀刻等制程设置于第二栅极绝缘层108上。
于步骤S110中，如图11所示，层间绝缘层110可以沉积方式设置于第二栅极绝缘层108上并覆盖第二栅极层109。在一实施例中，层间绝缘层110可以氧化硅及氮化硅中的一种或多种制成。
于步骤S111中，如图12所示，电极层111，设置于层间绝缘层110上并与半导体层105相连接。进一步说明，当步骤S110完成后，可于第一栅极绝缘层106、第二栅极绝缘层108及层间绝缘层110定义有多个第二连接孔117。源极1111及漏极1112可通过多个第二连接孔117与半导体层105相连接。
于步骤S112中，如图13所示，平坦层112，设置于层间绝缘层110上并覆盖电极层111。
于步骤S113中，如图14所示，阳极层113，设置于平坦层112上并与电极层111相连接。进一步说明，当步骤S112完成后，可于平坦层112定义第三连接孔118，阳极层113可通过第三连接孔118与电极层111相连接。进一步说明。
于步骤S114中，如图15所示，像素定义层114，设置于平坦层112上，并覆盖部份阳极层113。多个间隔柱115，设置于像素定义层114上。
在一实施例中，制作遮蔽层103与第一栅极层107时可以使用相同的第一光罩；制作半导体层105可使用第二光罩；定义第一连接孔116时可使用第三光罩；制作第二栅极层109可使用第四光罩。在其它实施例中，制作遮蔽层103与第一栅极层107也可以使用不同的光罩，也就是说，遮蔽层103与第一栅极层107的图形可为相同的亦可为不同。
在一实施例中，显示装置10包括驱动电路。如图17及图18所示，每个驱动电路可包括多个薄膜晶体管T1-T7，薄膜晶体管包括与半导体层105对应设置的半导体部1051。至少部分薄膜晶体管的半导体部1051与遮蔽层103重叠设置。也就是说，半导体部1051对应多个薄膜晶体管T1-T7的位置，为半导体层105的一部份。
在一实施例中，每个驱动电路包括第一薄膜晶体管和第二薄膜晶体管。第一薄膜晶体管的半导体部1051与遮蔽层103重叠设置，第一薄膜晶体管与第二薄膜晶体管的晶体管类型不同。
进一步说明，第一薄膜晶体管可为低温多晶硅薄膜晶体管；第二薄膜晶体管可为低温多晶氧化物薄膜晶体管。另外，如图18所示，第二薄膜晶体管的半导体部1051与遮蔽层103不重叠设置。
在一实施例中，如图17所示，在本申请的显示装置10中，可包括七个薄膜晶体管。图1至图14中的薄膜晶体管可为第一薄膜晶体管。
在另一实施例中，任一薄膜晶体管T1至T7的第一栅极层107也可皆与遮蔽层103相连接。也就是说，所有的薄膜晶体管也可皆与遮蔽层103重叠设置。
在一实施例中，如图1所示，薄膜晶体管的半导体部1051包括与第一栅极层107重叠设置的沟道区，至少部分薄膜晶体管的沟道区与遮蔽层103重叠设置。
在一实施例中，图17中的遮蔽层103的面积较第一栅极层107的面积大，制作时可以曝光量(photo dose)控制遮蔽层103及第一栅极层107的面积。
进一步说明，如图17所示，遮蔽层103与半导体层105重叠的部分与第一栅极层107与半导体层105重叠的部分具有相同的形状。另外，从图17亦可得知，遮蔽层103与第一栅极层107具有相同的形状。
综上所述，本申请将与第一栅极层107相似的遮蔽层103设置于薄膜晶体管下方，并与第一栅极层107搭接，遮蔽层103可以作为薄膜晶体管的底栅极(bottom gate)。此种设置方式可以增加薄膜晶体管的导通电流，也可提高面板的品质。另外，遮蔽层103可以屏蔽例如以聚酰亚胺制成的基板101等位于遮蔽层103下方的膜层。
更进一步，由于遮蔽层103与第一栅极层107相整合，制作遮蔽层与第一栅极层时可以使用相同的光罩，因此也可以降低遮蔽层103对透过率的影响。另外，需要说明的是，制作时可以曝光量(photo dose)控制遮蔽层103的面积。
本申请的遮蔽层103与第一栅极层107的电位相同，除了较习知的遮蔽层的屏蔽效果好之外，遮蔽层103与第一栅极层107之间不会寄生电容，使得薄膜晶体管的信赖性更稳定。
尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外，尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开，但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且，就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言，这样的术语旨在以与术语“包含”相似的方式包括。
以上仅是本申请的优选实施方式，应当指出，对于本领域普通技术人员，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种显示装置，其特征在于，包括：
基板，
遮蔽层，设置在所述基板的一侧；
半导体层，设置在所述遮蔽层远离所述基板的一侧，所述遮蔽层与所述半导体层至少部分重叠设置；
第一栅极层，设置在所述半导体层远离所述基板的一侧，所述第一栅极层与所述半导体层至少部分重叠设置，且与所述遮蔽层电连接。
2.如权利要求1所述的显示装置，其特征在于，所述显示装置包括驱动电路，每个所述驱动电路包括多个薄膜晶体管，各所述多个薄膜晶体管包括：在所述半导体层对应设置的半导体部，至少部分所述薄膜晶体管的半导体部与所述遮蔽层重叠设置。
3.如权利要求2所述的显示装置，其特征在于，每个所述驱动电路包括：第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的半导体部与所述遮蔽层重叠设置，所述第一薄膜晶体管与所述第二薄膜晶体管的晶体管类型不同。
4.如权利要求3所述的显示装置，其特征在于，所述第一薄膜晶体管为低温多晶硅薄膜晶体管；所述第二薄膜晶体管为低温多晶氧化物薄膜晶体管，所述第二薄膜晶体管的半导体部与所述遮蔽层不重叠设置。
5.如权利要求2所述的显示装置，其特征在于，所述半导体部包括与所述第一栅极层重叠设置的沟道区，至少部分所述薄膜晶体管的沟道区与所述遮蔽层重叠设置。
6.如权利要求1所述的显示装置，其特征在于，所述遮蔽层与所述半导体层重叠的部分与所述第一栅极层与所述半导体层重叠的部分具有相同的形状。
7.如权利要求1所述的显示装置，其特征在于，所述遮蔽层与所述第一栅极层具有相同的形状。
8.如权利要求2所述的显示装置，其特征在于，所述显示装置更包括缓冲层以及多个功能层，所述缓冲层设置于所述基板上并覆盖所述遮蔽层；所述半导体层设置于所述缓冲层上，多个功能层设置于所述缓冲层上且覆盖所述半导体层。
9.如权利要求8所述的显示装置，其特征在于，连接孔定义于至少一个所述多个功能层及所述缓冲层中，所述第一栅极层透过所述连接孔与所述遮蔽层连接。
10.如权利要求8所述的显示装置，其特征在于，所述多个功能层包括：
第一栅极绝缘层，设置于所述缓冲层上并覆盖所述半导体层；
所述第一栅极层，设置于所述第一栅极绝缘层上，并与遮蔽层相连接；
第二栅极绝缘层，设置于所述第一栅极绝缘层上并覆盖所述第一栅极层；
第二栅极层，设置于所述第二栅极绝缘层上；
层间绝缘层，设置于所述第二栅极绝缘层上并覆盖所述第二栅极层；
电极层，设置于所述层间绝缘层上并与所述半导体层相连接；
平坦层，设置于所述层间绝缘层上并覆盖所述电极层；
阳极层，设置于所述平坦层上并与所述电极层相连接；
像素定义层，设置于所述平坦层上，并覆盖部份所述阳极层；
多个间隔柱，设置于所述像素定义层上，
其中所述薄膜晶体管包括所述第一栅极层、所述第二栅极层及所述电极层，所述电极层包括源极及漏极。
CN202111243099.4A 2021-10-25 2021-10-25 显示装置 Pending CN114023792A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111243099.4A CN114023792A (zh) 2021-10-25 2021-10-25 显示装置
PCT/CN2021/128538 WO2023070712A1 (zh) 2021-10-25 2021-11-04 显示装置及其制造方法
US17/614,519 US20230131235A1 (en) 2021-10-25 2021-11-04 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111243099.4A CN114023792A (zh) 2021-10-25 2021-10-25 显示装置

Publications (1)

Publication Number Publication Date
CN114023792A true CN114023792A (zh) 2022-02-08

Family

ID=80057544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111243099.4A Pending CN114023792A (zh) 2021-10-25 2021-10-25 显示装置

Country Status (2)

Country Link
CN (1) CN114023792A (zh)
WO (1) WO2023070712A1 (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201438464U (zh) * 2009-06-11 2010-04-14 深圳莱宝高科技股份有限公司 一种顶栅结构薄膜晶体管
CN104977764A (zh) * 2015-06-18 2015-10-14 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器
CN107452809A (zh) * 2017-09-04 2017-12-08 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构及amoled驱动电路
CN107623042A (zh) * 2017-09-21 2018-01-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构及其制作方法
CN109585300A (zh) * 2018-12-17 2019-04-05 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、像素结构、阵列基板和显示面板
CN109801954A (zh) * 2019-02-26 2019-05-24 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板及显示装置
CN210805780U (zh) * 2020-01-06 2020-06-19 京东方科技集团股份有限公司 一种薄膜晶体管、数据选择器电路和显示装置
CN111725244A (zh) * 2020-07-27 2020-09-29 成都中电熊猫显示科技有限公司 低温多晶氧化物阵列基板及其制作方法
CN112086485A (zh) * 2019-06-12 2020-12-15 三星显示有限公司 显示设备
CN213150776U (zh) * 2020-07-17 2021-05-07 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4513361B2 (ja) * 2004-03-08 2010-07-28 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、電気光学装置
US10468434B2 (en) * 2016-04-08 2019-11-05 Innolux Corporation Hybrid thin film transistor structure, display device, and method of making the same
CN109801952B (zh) * 2019-02-14 2021-07-23 惠科股份有限公司 显示面板及其制作方法
CN110061034B (zh) * 2019-04-23 2021-12-03 深圳市华星光电半导体显示技术有限公司 Oled显示面板的制备方法及oled显示面板
CN111312722A (zh) * 2019-11-13 2020-06-19 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
CN111063692A (zh) * 2019-12-03 2020-04-24 深圳市华星光电半导体显示技术有限公司 显示装置及显示装置的制作方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201438464U (zh) * 2009-06-11 2010-04-14 深圳莱宝高科技股份有限公司 一种顶栅结构薄膜晶体管
CN104977764A (zh) * 2015-06-18 2015-10-14 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器
CN107452809A (zh) * 2017-09-04 2017-12-08 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构及amoled驱动电路
CN107623042A (zh) * 2017-09-21 2018-01-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构及其制作方法
CN109585300A (zh) * 2018-12-17 2019-04-05 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、像素结构、阵列基板和显示面板
CN109801954A (zh) * 2019-02-26 2019-05-24 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板及显示装置
CN112086485A (zh) * 2019-06-12 2020-12-15 三星显示有限公司 显示设备
CN210805780U (zh) * 2020-01-06 2020-06-19 京东方科技集团股份有限公司 一种薄膜晶体管、数据选择器电路和显示装置
CN213150776U (zh) * 2020-07-17 2021-05-07 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN111725244A (zh) * 2020-07-27 2020-09-29 成都中电熊猫显示科技有限公司 低温多晶氧化物阵列基板及其制作方法

Also Published As

Publication number Publication date
WO2023070712A1 (zh) 2023-05-04

Similar Documents

Publication Publication Date Title
US10985068B2 (en) Organic light emitting diode display device and method of fabricating the same
CN107293567B (zh) 显示装置和制造显示装置的方法
US9601556B2 (en) Organic light emitting display device and method of manufacturing the same
USRE48032E1 (en) Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
CN107731858B (zh) 一种阵列基板、其制作方法及显示面板
JP5532803B2 (ja) 半導体デバイスおよび表示装置
US10897026B2 (en) Display device and manufacturing method of display device
US9449998B2 (en) Manufacturing method of pixel structure with data line, scan line and gate electrode formed on the same layer
US20120292645A1 (en) Organic electroluminescence display and manufacturing method thereof
EP2953165B1 (en) Oxide thin film transistor array substrate, manufacturing method thereof, and display panel
KR101614398B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
US7402950B2 (en) Active matrix organic light emitting display device and method of fabricating the same
WO2014115810A1 (ja) 半導体装置
US20200135828A1 (en) Flexible semiconductor device and flexible display device
KR101484966B1 (ko) 어레이 기판 및 이의 제조방법
KR100590249B1 (ko) 유기전계 발광표시장치 및 그의 제조방법
CN114023792A (zh) 显示装置
JP7234380B2 (ja) アレイ基板及びその製造方法
US10090336B2 (en) TFT substrate, display device and manufacturing method
US20230131235A1 (en) Display device and manufacturing method thereof
US10396213B2 (en) Active device array substrate and manufacturing method thereof
KR101593395B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
WO2022160410A1 (zh) 显示面板及其制备方法
JP2005215646A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination