JP4513361B2 - 半導体装置、半導体装置の製造方法、電気光学装置 - Google Patents

Description

本発明は半導体装置、半導体装置の製造方法、及び電気光学装置に関する。

従来より、液晶表示装置等の電気光学装置において、スイッチング素子として半導体装置を具備したものが知られている。このような半導体装置としては、例えば基板上にソース領域及びドレイン領域を有する半導体膜を形成した構成の薄膜トランジスタが知られており、特に半導体膜と平面的に重なる位置に遮光層を配設した構成のものが例えば特許文献１に開示されている。
特開２００１−２７４１３８号公報

特許文献１では、遮光層としてチタンナイトライドを用いることで、エッチングガスとしてＣｌ_２ガスを用いずにテーパ形状の遮光層を容易に形成する技術が開示されており、エッチング装置への腐食防止処理の回避、設備コスト低減、ガスの取り扱い簡易化、遮光層上に形成される膜のステップカバレージの改善化を図っている。しかしながら、遮光層を単にテーパ形状にしたのみでは完全なステップカバレージの改善が成し遂げられず、更なる改善が望まれるところである。

本発明は上記課題に鑑みてなされたものであって、半導体層への光入射を防止するための遮光層を備えた半導体装置において、遮光層上に形成される配線等のステップカバレージの更なる改善化が可能な構成を提供することを目的としている。
また、遮光層をエッチングする際に、該遮光層よりも下層の基板へのオーバーエッチングを防止するとともに、上記カバレージの改善についても実現できる構成を提供することを目的としている。
また、上記のようにカバレージの改善に伴って、半導体層を結晶化する際の結晶の異常成長やアブレーションの不良等を低減可能な構成を提供することを目的としている。
また、本発明は上記のような半導体装置の好適な製造方法を提供することを目的としている。
さらに、上記半導体装置を備えた電気光学装置を提供することを目的としている。

上記課題を解決するために、本発明の半導体装置は、基板上に所定パターンにて形成された遮光層と、該遮光層上を覆う形にて形成された絶縁層と、該絶縁層上であって、少なくとも前記遮光層と平面的に重なる位置に配設された半導体層とを備える半導体装置であって、前記遮光層が、前記基板側に裾広がりとなる形の島状に形成されるとともに、前記基板面に対し複数段階の傾斜角を有した傾斜面を有し、前記基板側の傾斜面が前記絶縁層側の傾斜面よりも相対的に急峻に形成されてなることを特徴とする。

このような半導体装置によると、遮光層がテーパ形状にて、つまり遮光層が基板側に裾広がりとなる島状にて形成され、しかも基板面に対し複数段階の傾斜角を有した傾斜面を備え、その傾斜面が絶縁層側よりも基板側において相対的に急峻であるため、該遮光層上に形成される膜のステップカバレージを一層良好なものとすることができる。具体的には、テーパ形状を備える遮光層において、テーパ角度が段階的に異なる構成としたため、該遮光層上の絶縁層においても落差の小さい段差が形成されることとなり、しかも複数の傾斜面のうち基板側を相対的に急峻に構成しているため、傾斜面に窪みがなく、その結果、単一の傾斜面にて構成されるテーパ形状に比してカバレージが良好なものとなるのである。

本発明の半導体装置において、前記遮光層が、前記基板側から少なくとも第１遮光層と第２遮光層とを含む積層体からなり、該第１遮光層と第２遮光層とが異なる材料にて構成されてなるものとすることができる。このような積層体により遮光層を構成すると、該遮光層の形成時において、第１遮光層と第２遮光層とを積層した後、これらを一括してエッチングすることで、上述した複数段階の傾斜角を有する傾斜面を形成することができるようになる。つまり、材料の異なる第１遮光層と第２遮光層との積層体にて遮光層を構成することで、第１遮光層と第２遮光層とでエッチング時の反応性に違いが生じ、これにより上記傾斜面を好適に形成することができるようになるのである。

特に、絶縁層側の第２遮光層に難エッチング性の材料を用いることで、該第２遮光層が有する傾斜面の傾斜角が、第１遮光層が有する傾斜面の傾斜角よりも小さい構成を実現することができる。この場合、基板側の傾斜面を絶縁層側の傾斜面よりも相対的に急峻に構成することができ、上述したカバレージの改善効果を簡便に実現することができるようになり、ひいては当該半導体装置の製造コスト低減にも寄与することができるようになる。また、絶縁層側の第２遮光層に反応性が低い材料、具体的には耐酸化性を示す材料を用いることで、製造時に遮光層が自然酸化され難くなり、その結果、製造効率を向上させることができるようになる。

本発明の半導体装置において、前記積層体が、前記第１遮光層よりも基板側に形成された第３遮光層をさらに含み、該第３遮光層が有する傾斜面の傾斜角が、前記第１遮光層が有する傾斜面の傾斜角よりも小さい構成とすることができる。この場合、当該遮光層の傾斜面が一層落差の小さい段階状のものとなって、該遮光層上に形成される膜のカバレージを一層良好なものとすることができる。

また、前記基板と前記遮光層との間に、前記基板を保護するための保護用絶縁層を傾斜面を備えた形にて形成することができる。この場合、遮光層のエッチング時に基板がエッチングされる不具合を防止ないし抑制することができるようになる。また、遮光層のエッチング時に当該保護用絶縁層もある程度エッチングされるため、保護用絶縁層にも傾斜面が形成され、遮光層との境界部分においてもカバレージを良好なものとすることができる。

次に、上記課題を解決するために、本発明の半導体装置の製造方法は、基板上に所定パターンの遮光層を形成する工程と、該遮光層を覆う形にて絶縁層を形成する工程と、該絶縁層上であって、少なくとも前記遮光層と平面的に重なる位置に半導体層を形成する工程とを含み、前記遮光層を形成する工程において、該遮光層を、前記基板側に裾広がりとなる形の島状であって、前記基板面に対し複数段階の傾斜角を有した傾斜面を有する形にて形成するとともに、前記基板側の傾斜面を前記絶縁層側の傾斜面よりも相対的に急峻にて形成することを特徴とする。

このような製造方法によると、上記構成の半導体装置を好適に提供することができるようになる。つまり、遮光層を基板側に裾広がりとなる島状にて形成し、しかも基板面に対し複数段階の傾斜角を有した傾斜面を具備させ、その傾斜面を絶縁層側よりも基板側において相対的に急峻となるように形成しているため、該遮光層上に形成される膜のステップカバレージを良好なものとすることができる。

上記製造方法において、遮光層を形成する工程が、第１遮光層を形成する工程と、該第１遮光層上に第１遮光層とは異なる材料からなる第２遮光層を形成する工程とを含むものとすることができる。このように第１遮光層と第２遮光層との積層により遮光層を形成すると、該遮光層の形成時において、第１遮光層と第２遮光層とを積層した後、これらを一括してエッチングすることで、上述した複数段階の傾斜角を有する傾斜面を形成することができるようになる。つまり、第１遮光層と第２遮光層とが異なる材料であるためエッチング時の反応性に違いが生じ、これにより上記段階的な傾斜面を好適に形成することができるようになるのである。

また、遮光層を形成する工程において、前記第２遮光層の有する傾斜面の傾斜角が、前記第１遮光層が有する傾斜面の傾斜角よりも小さくなるように、当該遮光層を形成することができる。具体的には、前記第２遮光層を前記第１遮光層よりもエッチング耐性の高い材料にて形成すれば、上記段階的な傾斜面を備えた遮光層を好適に形成することができる。このように、第２遮光層を相対的に鈍角にて形成することで、第１遮光層のスパッタ性エッチングの進行を制御し、第１遮光層のテーパ角の形成を補助することが可能となる。

なお、前記基板上に、該基板を保護するための保護用絶縁層を形成した後、その保護用絶縁層上に所定パターンの遮光層を形成するものとし、前記遮光層は、マスクを用いたエッチングによりパターニングする一方、該エッチングの際に前記保護用絶縁層の表層をオーバーエッチングにより一部除去するものとすることができる。この場合、遮光層のエッチング時に基板がエッチングされる不具合を防止ないし抑制することができるようになる。また、遮光層のエッチング時に当該保護用絶縁層の一部をエッチングすることで、保護用絶縁層にも傾斜面を形成することができ、これにより遮光層との境界部分においてもカバレージを良好なものとすることができるようになる。

また、半導体層を形成する工程では、例えば遮光層上に形成した絶縁層上にアモルファスシリコン膜を全面形成し、これをレーザーアニール処理した後にパターニングする手法を採用することができる。そして、半導体層上に更に絶縁膜（ゲート絶縁膜）を形成する工程と、該絶縁膜上に所定パターンの導電膜（ゲート電極）を形成する工程と、該導電膜（ゲート電極）をマスクとして（或いは別途マスクを形成して）、前記半導体層に対して選択的に不純物イオンを注入する工程とを含むものとすることができる。さらに、前記導電膜（ゲート電極）を含む絶縁膜上に層間絶縁膜を形成する工程と、該層間絶縁膜に前記半導体層のソース領域及びドレイン領域に導通するコンタクトホールを形成する工程と、該コンタクトホールに導電材料を充填し、前記層間絶縁膜上に配線を形成する工程とを含むものとすることができる。

このように製造された半導体装置は、半導体層においてソース領域及びドレイン領域を含む薄膜トランジスタとして構成される。そして、特に低温ポリシリコンの形成工程においては、テーパ形状を備えた遮光層を具備させることにより、アモルファスシリコンの成膜時のカバレージの問題が解消され、結晶化工程でのシリコンの溶融・固化時に結晶の異常成長やアブレーションなどの不良が低減される。

次に、本発明の電気光学装置は、上記半導体装置を備えることを特徴とする。このような半導体装置を備える電気光学装置は製造歩留りが向上するとともに、信頼性の高いスイッチング特性を有するものとなる。このような電気光学装置としては液晶表示装置等を例示することができ、そして当該電気光学装置を備える携帯電話等の電子機器は非常に信頼性の高いものとなる。

以下、本発明の実施の形態を図面を用いて詳しく説明する。以下に示す本実施の形態の液晶装置（電気光学装置）は、スイッチング素子としてＴＦＴ（Thin Film Transistor）素子を用いたアクティブマトリクスタイプの透過型液晶装置である。ここで、本実施の形態の液晶装置に具備されたＴＦＴ素子は、本発明の半導体装置の構成を採用してなるものである。

図１は本実施形態の透過型液晶装置のマトリクス状に配置された複数の画素におけるスイッチング素子、信号線等の等価回路図である。図２はデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の構造を示す要部平面図で、図３は図２のＡ−Ａ’線断面図である。なお、図３においては、図示上側が光入射側、図示下側が視認側（観察者側）である場合について図示している。また、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。

本実施の形態の液晶装置において、図１に示すように、マトリクス状に配置された複数の画素には、画素電極９と当該画素電極９への通電制御を行うためのスイッチング素子であるＴＦＴ素子３０とがそれぞれ形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ素子３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給されるか、あるいは相隣接する複数のデータ線６ａに対してグループ毎に供給される。

また、走査線３ａがＴＦＴ素子３０のゲートに電気的に接続されており、複数の走査線３ａに対して走査信号Ｇ１、Ｇ２、…、Ｇｍが所定のタイミングでパルス的に線順次で印加される。また、画素電極９はＴＦＴ素子３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ素子３０を一定期間だけオンすることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。

画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する共通電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークすることを防止するために、画素電極９と共通電極との間に形成される液晶容量と並列に蓄積容量７０が付加されている。

次に、図２に基づいて、本実施形態の液晶装置の要部の平面構造について説明する。図２に示すように、ＴＦＴアレイ基板上に、インジウム錫酸化物（Indium Tin Oxide, 以下、ＩＴＯと略記する）等の透明導電性材料からなる矩形状の画素電極９（点線部９Ａにより輪郭を示す）が複数、マトリクス状に設けられており、画素電極９の縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。各画素電極９は、走査線３ａとデータ線６ａとの各交差部に対応して設けられたＴＦＴ素子３０に電気的に接続されおり、各画素毎に表示を行うことが可能な構造になっている。

データ線６ａは、ＴＦＴ素子３０を構成する半導体層１ａのうち、後述のソース領域にコンタクトホール５を介して電気的に接続されており、画素電極９は、半導体層１ａのうち、後述のドレイン領域にコンタクトホール８を介して電気的に接続されている。また、半導体層１ａのうち、後述のチャネル領域（図中左上がりの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはチャネル領域に対向する部分でゲート電極として機能する。なお、半導体層１ａは、例えばポリシリコン膜にて構成することができる。

容量線３ｂは、走査線３ａに沿って略直線状に伸びる本線部（すなわち、平面的に見て、走査線３ａに沿って形成された第１領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中上向き）に突出した突出部（すなわち、平面的に見て、データ線６ａに沿って延設された第２領域）とを有する。なお、非画素領域の内、斜線で示す一部領域には遮光層１１が設けられている。

次に、図３に基づいて、本実施の形態の液晶装置の断面構造について説明する。図３は上述した通り、図２のＡ−Ａ’線断面図であり、ＴＦＴ素子３０が形成された領域の構成について示す断面図である。本実施の形態の液晶装置においては、ＴＦＴアレイ基板１０と、これに対向配置される対向基板２０との間に液晶層５０が挟持されている。

ＴＦＴアレイ基板１０は、ガラスや石英等の透光性材料からなる基板本体１０Ａとその液晶層５０側表面に形成されたＴＦＴ素子３０、画素電極９、配向膜４０を主体として構成されており、対向基板２０はガラスや石英等の透光性材料からなる基板本体２０Ａとその液晶層５０側表面に形成された共通電極２１と配向膜６０とを主体として構成されている。そして、各基板１０，２０は、スペーサ１５を介して所定の基板間隔（ギャップ）が保持されている。

ＴＦＴアレイ基板１０において、その液晶層５０側表面には画素電極９及び配向膜４０が設けられ、各画素電極９に隣接する位置に、各画素電極９をスイッチング制御する画素スイッチング用ＴＦＴ素子３０が設けられている。画素スイッチング用ＴＦＴ素子３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、基板本体１０Ａの内面側に保護用絶縁層１９、遮光層１１及び第１層間絶縁膜１２を介して配設されている。

ここで、保護用絶縁層１９は画素スイッチング用ＴＦＴ素子３０の製造プロセス、つまりＴＦＴアレイ基板の製造プロセスにおいて、ガラスや石英等からなる基板本体１０Ａを保護するために設けられており、シリコン酸化膜或いはシリコン窒化膜等にて構成されている。

また、遮光層１１は、基板本体１０Ａの液晶層５０側表面において、各画素スイッチング用ＴＦＴ素子３０が形成された領域、特に半導体層１ａが形成された領域と平面的に重なって配設されている。この場合の遮光層１１は、ＴＦＴアレイ基板１０を透過し、ＴＦＴアレイ基板１０の図示下面（ＴＦＴアレイ基板１０と空気との界面）で反射されて、液晶層５０側に戻る戻り光が、少なくとも半導体層１ａのチャネル領域１ａ’及び低濃度ソース、ドレイン領域１ｂ、１ｃに入射することを防止する機能を有している。

なお、本実施の形態の液晶装置に具備された遮光層１１は積層構造を有しており、特に半導体層１ａ側に反応性の低い材料（具体的にはエッチング耐性の高い材料）からなるものが形成されている。ここでは、基板本体１０Ａ側から、チタン（アルミニウム等でも良い）からなる第１遮光層１１ｂ、窒化チタンからなる第２遮光層１１ａを有して構成されている。

以上のような構成の保護用絶縁層１９及び遮光層１１は、それぞれ各層のエッジ部分においてテーパ形状を有して形成されている。これにより、該保護用絶縁層１９及び遮光層１１の上層側に形成される膜のステップカバレージが悪くなるという不具合を解消している。特に、本実施の形態では、遮光層１１が、基板本体１０Ａ側に裾広がりとなる形の島状にて形成されており、基板本体１０Ａの主面に対し複数段階の傾斜角を有した傾斜面を有するべく複数層（第１遮光層１１ｂ、第２遮光層１１ａ）にて形成されていることから、基板本体１０Ａ側の第１遮光層１１ｂの傾斜面が第１層間絶縁膜１２側の第２遮光層１１ｂの傾斜面よりも相対的に急峻にて形成されている。このような構成により一層良好なカバレージが確保されている。

一方、第１層間絶縁膜１２上には半導体層１ａが形成されており、該半導体層１ａを含んで画素スイッチング用ＴＦＴ素子３０が形成されている。画素スイッチング用ＴＦＴ素子３０は、走査線３ａと、半導体層１ａと、走査線３ａ及び半導体層１ａを絶縁するゲート絶縁膜２と、データ線６ａとを備え、半導体層１ａは、走査線３ａからの電界によりチャネルが形成されるチャネル領域１ａ’と、ソース電極に接続される高濃度ソース領域１ｄ及び低濃度ソース領域１ｂと、ドレイン電極に接続される高濃度ドレイン領域１ｅ及び低濃度ドレイン領域１ｃとを備えている。なお、第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ素子３０を構成する半導体層１ａを遮光層１１から電気的に絶縁する機能を具備している。

また、上記走査線３ａ上、ゲート絶縁膜２上を含む基板本体１０Ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール５、及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８を含んでなる第２層間絶縁膜４が形成されている。そして、第２層間絶縁膜４上にデータ線６ａが形成され、該データ線６ａは、第２層間絶縁膜４を貫通するコンタクトホール５を介して高濃度ソース領域１ｄに電気的に接続されている。

さらに、データ線６ａ上及び第２層間絶縁膜４上には、高濃度ドレイン領域１ｅへ通じるコンタクトホール８を含んでなる第３層間絶縁膜７が形成されている。そして、第３層間絶縁膜７上に画素電極９が形成され、該画素電極９は、第２層間絶縁膜４及び第３層間絶縁膜７を貫通するコンタクトホール８を介して高濃度ドレイン領域１ｅに電気的に接続されている。

なお、本実施の形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。また、図２に示したように、ＴＦＴアレイ基板１０に遮光層１１を設けるのに加えて、コンタクトホール１３を介して遮光層１１は、前段あるいは後段の容量線３ｂに電気的に接続するように構成されている。さらに、ＴＦＴアレイ基板１０の液晶層５０側最表面、すなわち、画素電極９及び第３層間絶縁膜７上には、電圧無印加時における液晶層５０内の液晶分子の配向を制御する配向膜４０が、例えばラビング処理されたポリイミド膜を用いて形成されている。

他方、対向基板２０には、基板本体２０Ａの液晶層５０側表面であって、データ線６ａ、走査線３ａ、画素スイッチング用ＴＦＴ素子３０の形成領域（非画素領域）に対向する領域に、入射光が画素スイッチング用ＴＦＴ素子３０の半導体層１ａのチャネル領域１ａ’や低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに侵入することを防止するための対向側遮光層２３が設けられている。また、対向側遮光層２３が形成された基板本体２０Ａの液晶層５０側には、その略全面にわたって、ＩＴＯ等からなる共通電極２１が形成され、その液晶層５０側には、電圧無印加時における液晶層５０内の液晶分子の配向を制御する配向膜６０が、例えばラビング処理されたポリイミド膜を用いて形成されている。

以上のような本実施の形態の液晶装置は、ＬＤＤ構造を具備した画素スイッチング用ＴＦＴ素子（半導体装置）３０を備え、その画素スイッチング用ＴＦＴ素子３０の半導体層１ａに対する光入射を防止ないし抑制する遮光層１１を備えている。そして、図４に拡大して示すように、画素スイッチング用ＴＦＴ素子（半導体装置）３０は、遮光層１１について、上述の通り、基板本体１０Ａの主面に対し複数段階の傾斜角を有した傾斜面を有するべく第１遮光層１１ｂ及び第２遮光層１１ａの積層構造を採用し、当該遮光層１１を基板本体１０Ａ側に裾広がりとなる形の島状にて形成し、基板本体１０Ａ側の第２遮光層１１ａの傾斜面が、層間絶縁膜１２側の第１遮光層１１ｂの傾斜面よりも相対的に急峻となるように形成している。なお、図４においては、画素電極９に代えて、ドレイン電極６ｂを一般化して示している。

このような構成によると、遮光層１１がテーパ形状にて形成され、しかも基板本体１０Ａの主面に対し複数段階の傾斜角を有した傾斜面を備え、その傾斜面が層間絶縁膜１２側よりも基板本体１０Ａ側において相対的に急峻であるため、該遮光層１１上に形成される膜のステップカバレージを一層良好なものとすることができる。具体的には、テーパ形状を備える遮光層１１において、テーパ角度が段階的に異なる構成としたため、該遮光層１１上の層間絶縁膜１２においても落差の小さい段差が形成されることとなり、しかも複数の傾斜面のうち基板本体１０Ａ側を相対的に急峻に構成しているため、傾斜面に窪みがなく、その結果、遮光層が単一の傾斜面を有した構成にて形成される場合に比してカバレージが良好なものとなる。

また、本実施の形態では、第１遮光層１１ｂと第２遮光層１１ａとを異なる材料にて構成しているため、遮光層１１の形成時において、第１遮光層１１ｂと第２遮光層１１ａとを積層した後、これらを一括してエッチングすることで、上述した複数段階の傾斜角を有する傾斜面を簡便に形成することができるようになる。つまり、材料の異なる第１遮光層１１ｂと第２遮光層１１ａとの積層体にて遮光層１１を構成することで、第１遮光層１１ｂと第２遮光層１１ａとでエッチング時の反応性に違いが生じ、これにより上記段差のある傾斜面を好適に形成することができるようになるのである。

特に、本実施の形態のように、層間絶縁膜１２側の第２遮光層１１ａに難エッチング性の材料を用いることで、該第２遮光層１１ａが有する傾斜面の傾斜角が、第１遮光層１１ｂが有する傾斜面の傾斜角よりも小さい構成を実現することができる。これによると、第１遮光層１１ｂの傾斜面を第２遮光層１１ａの傾斜面よりも相対的に急峻に構成することができ、上述したカバレージの改善効果を簡便に実現することができるようになり、当該ＴＦＴ素子（半導体装置）の製造コスト低減、ひいては液晶装置の製造コスト低減にも寄与することができるようになる。また、第２遮光層１１ａに反応性が低い材料、具体的には耐酸化性を示す材料を用いることで、製造時に遮光層１１が自然酸化され難くなり、その結果、製造効率を向上させることができるようにもなる。

また、本実施の形態では、基板本体１０Ａと遮光層１１との間に、基板本体１０Ａを保護する機能を具備し、上記第１遮光層１１ｂの傾斜面と連なる傾斜面を備えた保護用絶縁層１９が形成されている。この場合、遮光層１１のエッチング時に基板本体１０Ａがエッチングされる不具合を防止ないし抑制することができるようになる。また、遮光層１１のエッチング時に保護用絶縁層１９もある程度エッチングされるため、保護用絶縁層１９にも第１遮光層１１ｂのエッジ部の下方において傾斜面が形成され、当該保護用絶縁層１９と遮光層１１との境界部分においてもカバレージを良好なものとすることができる。

なお、図５に示すように、遮光層１１が、第１遮光層１１ｂよりも基板本体１０Ａ側において第３遮光層１１ｃをさらに含む構成とし、該第３遮光層１１ｃが有する傾斜面の傾斜角を、第１遮光層１１ｂが有する傾斜面の傾斜角よりも小さいものとして構成することができる。この場合、当該遮光層１１の傾斜面が一層落差の小さい段階状のものとなって、該遮光層１１上に形成される膜のカバレージを一層良好なものとすることができる。

次に、上記液晶装置の製造方法の一例を説明する。本実施の形態では、ＴＦＴ素子３０の製造プロセスにおいて本発明に係る半導体装置の製造方法を採用している。
なお、ここではＴＦＴ素子（半導体装置）３０としてｎチャネル型の多結晶シリコンＴＦＴを製造する場合を例として説明する。図６〜図７はいずれも、本実施形態の液晶装置の製造工程の一部について、特にＴＦＴ素子（半導体装置）の製造方法を工程順に示す概略断面図である。なお、各図において、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。

はじめに、図６（ａ）に示すように、超音波洗浄等により清浄化したガラス基板１０Ａを用意した後、ガラス基板１０Ａの全面に、シリコン酸化膜等の絶縁膜からなる下地保護膜たる保護用絶縁層１９を例えばプラズマＣＶＤ法等により、５０ｎｍ程度の厚さに成膜する。この工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ_２Ｈ_５）_４）と酸素、ジシランとアンモニア等が好適である。

同じく図６（ａ）に示すように、保護用絶縁層１９上の全面に、チタンからなる第１遮光層１１ｂを例えばスパッタリング等により、１００ｎｍ程度の厚さに成膜するとともに、窒化チタンからなる第２遮光層１１ａを例えばプラズマＣＶＤ法等により、５０ｎｍ程度の厚さに成膜する。そして、第２遮光層１１ａ上にフォトマスク２９を形成し、第２遮光層１１ａ及び第１遮光層１１ｂからなる遮光層１１をドライエッチングによりパターニングする。

ドライエッチングを行う際、第２遮光層１１ａは第１遮光層１１ｂよりも耐エッチング性を有しているため、図６（ｂ）に示すように、第２遮光層１１ａのエッジ部及び第１遮光層１１ｂのエッジ部において、それぞれ異なる傾斜角の傾斜面が付与されることとなる。具体的には、耐エッチング性の違いにより、第１遮光層１１ｂの傾斜面の傾斜角が、第２遮光層１１ａの傾斜面の傾斜角よりも大きく形成されることとなる。なお、ここで言う傾斜角とは、基板本体１０Ａの主面と各遮光層の傾斜面とのなす角を言うものとする。

また、本実施の形態では、オーバーエッチングをかけることにより、保護用絶縁層１９においても、第１遮光層１１ｂのエッジ部下方で傾斜面が付与されている。この保護用絶縁層１９の傾斜面の傾斜角は、第１遮光層１１ｂの傾斜面の傾斜角よりも小さく形成されている。なお、各傾斜角は、各層のエッチング耐性の違いにより異ならせることができるが、例えばエッチング条件を適宜設計することで各層の傾斜面の傾斜角を異ならせることも可能である。

次に、図６（ｃ）に示すように、シリコン酸化膜、シリコン窒化膜、或いはシリコン酸窒化膜等からなる層間絶縁膜１２をプラズマＣＶＤ法等により２００ｎｍ程度の厚さに成膜する。続いて、図６（ｄ）に示すように、アモルファスシリコン膜１を同じくプラズマＣＶＤ法等により５０ｎｍ程度の厚さに成膜する。この工程において用いる原料ガスとしては、ジシランやモノシランが好適である。

その後、図６（ｄ）に示すように、エキシマレーザー光Ｌ（ＸｅＣｌエキシマレーザーの場合は波長３０８ｎｍ、ＫｒＦエキシマレーザーの場合は波長２４８ｎｍ）を照射してレーザーアニールを行う。このような熱処理により、シリコンを溶融させ、これを結晶化させることができる。なお、アモルファスシリコン膜１をパターニングしてから、レーザーアニールを行ってポリシリコン膜を形成しても良い。

そして、図７（ａ）に示すように、ポリシリコン膜１ａを遮光層１１が存在する領域内に位置するように、つまり遮光層１１と平面的に重なるように、フォトリソグラフィとドライエッチングによりパターニングする。すなわち、ポリシリコン膜１ａ上にフォトレジストを塗布した後、フォトレジストの露光、現像、ポリシリコン膜１ａのエッチング、フォトレジストの除去を行うことにより、該ポリシリコン膜１ａのパターニングを行う。

その後、図７（ｂ）に示すように、シリコン酸化膜をプラズマＣＶＤ法等により成膜し、これをポリシリコン膜１ａ上を覆う形にパターニングすることで、例えば５０ｎｍ程度の厚さのゲート絶縁膜２を形成する。この工程において用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。また、ゲート絶縁膜２上の全面に、スパッタリング法等により、アルミニウム、タンタル、モリブデン等の金属、又はこれらの金属のいずれかを主成分とする合金、又はポリシリコン（多結晶シリコン）等の導電性材料を成膜した後、フォトリソグラフィー法によりパターニングしてゲート電極３ａを例えば４００ｎｍ程度の厚さにて形成する。

次に、同じく図７（ｂ）に示すように、ゲート電極３ａより幅広のレジストマスク２８を形成し、このレジストマスク２８をマスクとしてポリシリコン膜１ａに対して高濃度の不純物イオンＤＰ１（ここではリンイオン）を打ち込み、高濃度ソース領域１ｄ、及び高濃度ドレイン領域１ｅを形成する。このような不純物イオンの注入を行った後、アッシング処理によりレジストマスク２８の剥離を行う。

レジストマスク２８の剥離工程の後、図７（ｃ）に示すように、ゲート電極３ａをマスクとして、低濃度の不純物イオンＤＰ２（ここでは、リンイオン）を打ち込み、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃを形成する。ここで、ゲート電極３ａの直下に位置し、不純物イオンが導入されなかった部分はチャネル領域１ａとなる。以上のような不純物イオンの注入により、半導体層１ａが形成される。

なお、図示しないエキシマーレーザー光を照射することにより、注入した不純物イオンの活性化を行うものとしている。このようなアニール処理により、ソース領域１ｂ、１ｄ及びドレイン領域１ｃ、１ｅに注入された不純物の活性化が効果的に行われる。

次に、図７（ｄ）に示すように、ゲート電極３ａの表面側にＣＶＤ法等により、シリコン酸化膜等からなる層間絶縁膜４を８００ｎｍ程度の厚さに成膜し、さらにコンタクトホールを形成するために所定のパターンのレジストマスク（図示略）を形成した後、該レジストマスクを介して層間絶縁膜４のドライエッチングを行い、層間絶縁膜４において高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅに対応する部分にコンタクトホール５、コンタクトホール８をそれぞれ形成する。

その後、層間絶縁膜４の全面に、アルミニウム、チタン、窒化チタン、タンタル、モリブデン、又はこれらの金属のいずれかを主成分とする合金等の導電性材料を、スパッタリング法等により成膜した後、フォトリソグラフィー法によりパターニングし、図４に示したようなソース電極６ａ及びドレイン電極６ｂを形成する。以上のようにして、ｎチャネル型の多結晶シリコンＴＦＴ（半導体装置）３０を製造することができる。

以上のような製造方法では、遮光層１１を形成する工程が、第１遮光層１１ｂを形成する工程と、該第１遮光層１１ｂ上に第１遮光層１１ｂとは異なる材料からなる第２遮光層１１ａを形成する工程とを含んでいる。
このように第１遮光層１１ｂと第２遮光層１１ａとの積層により遮光層１１を形成すると、該遮光層１１の形成時において、第１遮光層１１ｂと第２遮光層１１ａとを積層した後、これらを一括してドライエッチングすることで、上述した複数段階の傾斜角を有する傾斜面を容易に形成することができるようになる。つまり、第１遮光層１１ｂと第２遮光層１１ａとが異なる材料であるため、ドライエッチング時の反応性に違いが生じ、これにより上記段階的な傾斜面を好適に形成することができるようになる。特に、第２遮光層１１ａを第１遮光層１１ｂよりもエッチング耐性の高い材料にて形成しているため、段階的な傾斜面を備えた遮光層１１を好適に形成することができるようになっている。

なお、本実施の形態のように、第２遮光層１１ａを相対的に鈍角にて形成することで、第１遮光層１１ｂのスパッタ性エッチングの進行を制御し、第１遮光層１１ｂのテーパ角の形成を補助することができるようになっている。また、本実施の形態では、保護用絶縁層１９の形成により、遮光層１１のエッチング時に基板１０Ａがエッチングされる不具合発生を防止ないし抑制している。そして、遮光層１１のエッチング時に保護用絶縁層１９の表層の一部をエッチングすることで、保護用絶縁層１９にも第１遮光層１１ｂのエッジ部下方において傾斜面を形成することができ、これにより保護用絶縁層１９と第１遮光層１１ｂとの境界部分においても上層に形成される膜のカバレージを良好なものとすることができるようになっている。

また、本実施の形態では、低温ポリシリコンの形成工程を含んでおり、この場合に、上記テーパ形状を備えた遮光層１１を具備させることにより、アモルファスシリコンの成膜時のカバレージの問題が解消され、結晶化工程でのシリコンの溶融・固化時に結晶の異常成長やアブレーションなどの不良が低減されるものとなっている。

次に、上記実施の形態の液晶装置を備えた電子機器の具体例について説明する。図８は、携帯電話の一例を示した斜視図である。図８において、符号１０００は携帯電話本体を示し、符号１００１は上記液晶装置を用いた表示部を示している。このような携帯電話等の電子機器の表示部に上記実施の形態の液晶装置を用いた場合、液晶装置に具備された半導体装置において断線等の不具合が生じ難く、非常に信頼性の高い電子機器を実現することができるものとなる。

以上、本発明の一実施の形態を示したが、本発明はこれに限定されるものではなく、各請求項に記載した範囲を逸脱しない限り、各請求項の記載文言に限定されず、当業者がそれらから容易に置き換えられる範囲にも及び、かつ、当業者が通常有する知識に基づく改良を適宜付加することができる。例えば、本実施形態では、ｎチャネル型のＴＦＴを製造する場合を例として説明したが、ｐチャネル型のＴＦＴを製造する場合にも同様に本発明の製造方法を適用することができる。また、本発明の対象はＴＦＴに限定されず、半導体層を遮光するための遮光層を具備した一般の半導体装置について、本発明の構成を採用することが可能である。

半導体装置を含む液晶装置の等価回路図。 同、液晶装置の画素群の構造を示す平面図。 同、液晶装置の断面構造を示す断面図。 図１の液晶装置に具備された半導体装置の拡大断面図。 半導体装置の一変形例を示す拡大断面図。 半導体装置の製造方法を含む液晶装置の一製造工程例を示す断面模式図。 図６に続く工程例を示す断面模式図。 電子機器の一例を示す斜視図。

符号の説明

１１…遮光層、１１ａ…第２遮光層、１１ｂ…第１遮光層、１２…絶縁層、１９…保護用絶縁層、１ａ…半導体層、３０…ＴＦＴ素子（半導体装置）

Claims (11)

1. 基板上に所定パターンにて形成された遮光層と、該遮光層上を覆う形にて形成された絶縁層と、該絶縁層上であって、少なくとも前記遮光層と平面的に重なる位置に配設された半導体層とを備える半導体装置であって、
   前記遮光層が、前記基板側に裾広がりとなる形の島状に形成されているとともに、前記基板側から少なくとも第１遮光層と第２遮光層とを含む積層体からなり、
   前記第１遮光層と第２遮光層とが互いに異なる材料にて構成されており、
   前記第１遮光層と前記第２遮光層とが前記基板面に対して非垂直な傾斜面を有しており、前記第２遮光層が有する傾斜面の傾斜角が、前記第１遮光層が有する傾斜面の傾斜角よりも小さいことを特徴とする半導体装置。
2. 前記第１遮光層がチタンからなり、かつ前記第２遮光層が窒化チタンからなることを特徴とする請求項１に記載の半導体装置。
3. 前記積層体が、前記第１遮光層よりも基板側に形成された第３遮光層を含み、該第３遮光層が有する傾斜面の傾斜角が、前記第１遮光層が有する傾斜面の傾斜角よりも小さいことを特徴とする請求項１又は２に記載の半導体装置。
4. 前記基板と前記遮光層との間に、前記基板を保護するための保護用絶縁層を具備してなり、該保護用絶縁層にも傾斜面が具備されてなることを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置。
5. 前記保護用絶縁層が有する傾斜面の傾斜角が、前記第１遮光層が有する傾斜面の傾斜角よりも小さいことを特徴とする請求項４に記載の半導体装置。
6. 基板上に所定パターンの遮光層を形成する工程と、
   該遮光層を覆う形にて絶縁層を形成する工程と、
   該絶縁層上であって、少なくとも前記遮光層と平面的に重なる位置に半導体層を形成する工程とを含み、
   前記遮光層を形成する工程において、該遮光層を、前記基板側に裾広がりとなる形の島状であって、前記基板面に対し複数段階の傾斜角を有した傾斜面を有する形にて形成し、
   前記遮光層を形成する工程が、第１遮光層を形成する工程と、該第１遮光層上に第１遮光層とは異なる材料からなる第２遮光層を形成する工程とを含み、
   前記第１遮光層と前記第２遮光層とが前記基板面に対して非垂直な傾斜面を有し、前記第２遮光層が有する傾斜面の傾斜角が、前記第１遮光層が有する傾斜面の傾斜角よりも小さくなるように、前記第１遮光層と前記第２遮光層とを形成することを特徴とする半導体装置の製造方法。
7. 前記第２遮光層を前記第１遮光層よりもエッチング耐性の高い材料にて形成することを特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記第１遮光層がチタンからなり、かつ前記第２遮光層が窒化チタンからなることを特徴とする請求項６又は７に記載の半導体装置の製造方法。
9. 前記基板上に、該基板を保護するための保護用絶縁層を形成した後、その保護用絶縁層上に所定パターンの遮光層を形成するものとし、
   前記遮光層は、マスクを用いたエッチングによりパターニングする一方、該エッチングの際に前記保護用絶縁層の表層をオーバーエッチングにより一部除去することを特徴とする請求項６ないし８のいずれか１項に記載の半導体装置の製造方法。
10. 前記保護用絶縁層が有する傾斜面の傾斜角が、前記第１遮光層が有する傾斜面の傾斜角よりも小さくなるように、前記保護用絶縁層を形成することを特徴とする請求項９に記載の半導体装置の製造方法。
11. 請求項１ないし５のいずれか１項に記載の半導体装置を備えることを特徴とする電気光学装置。

Images