CN110729327B - 一种显示面板及其制备方法 - Google Patents
一种显示面板及其制备方法 Download PDFInfo
- Publication number
- CN110729327B CN110729327B CN201910859754.5A CN201910859754A CN110729327B CN 110729327 B CN110729327 B CN 110729327B CN 201910859754 A CN201910859754 A CN 201910859754A CN 110729327 B CN110729327 B CN 110729327B
- Authority
- CN
- China
- Prior art keywords
- layer
- sacrificial layer
- inorganic film
- metal layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明实施例涉及显示技术领域,公开了一种显示面板及其制备方法。本发明中,显示面板包括:基板、位于所述基板上的第一牺牲层,以及位于所述第一牺牲层上的图形化的第一金属层,所述第一牺牲层包括若干第一区域以及与所述第一区域相邻接的第二区域,所述图形化的第一金属层位于所述第一区域上、且暴露出所述第二区域。本发明还提供了一种显示面板的制备方法。本发明提供的显示面板及其制备方法,能够改善金属残留问题,提高器件良品率。
Description
技术领域
本发明实施例涉及显示技术领域,特别涉及一种显示面板及其制备方法。
背景技术
OLED(organic light emitting diode,有机发光二极管)具有自发光、低能耗、宽视角、色彩丰富、快速响应等优良特性,因此,引起了科研界和产业界的极大兴趣,被认为是极具潜力的下一代技术。OLED显示面板在制备过程中需经过很多工艺流程,例如,针对薄膜晶体管(Thin Film Transistor:TFT)驱动工艺流程,一般利用干法蚀刻工艺来蚀刻金属层,从而形成图形化的金属层。
发明人发现现有技术中至少存在如下问题:由于金属层内部或金属层上存在微粒、光刻胶在曝光显影过程后存在残胶等因素影响,对金属层蚀刻处理时易造成金属残留,导致显示面板短路,进而影响器件良品率。
发明内容
本发明实施方式的目的在于提供一种显示面板及其制备方法,能够改善金属残留问题,提高器件良品率。
为解决上述技术问题,本发明的实施方式提供了一种显示面板,包括:基板、位于所述基板上的第一牺牲层,以及位于所述第一牺牲层上的图形化的第一金属层,所述第一牺牲层包括若干第一区域以及与所述第一区域相邻接的第二区域,所述图形化的第一金属层位于所述第一区域上、且暴露出所述第二区域。
本发明的实施方式还提供了一种显示面板的制备方法,包括:提供基板;在所述基板上形成第一牺牲层;在所述第一牺牲层上形成第一金属层;利用干法刻蚀工艺,刻蚀所述第一金属层,形成图形化的第一金属层。
本发明实施方式相对于现有技术而言,由于第一牺牲层能够对其下方的其他膜层起到保护的作用,避免了在第一金属层进行图形化的过程中、对第一牺牲层下方的其他膜层造成损伤,因此,后续通过干法刻蚀工艺蚀刻第一金属层时,可以对第一金属层进行充分刻蚀甚至过刻,以消除金属残留,避免因金属残留造成显示面板短路的问题,提高器件的良品率。
另外,在所述基板指向所述第一牺牲层的方向上,所述第一区域的顶部高于所述第二区域的顶部。通过蚀刻部分厚度的牺牲层,即,增大过刻的程度,从而改善位于牺牲层上方的第一金属层在图形化的过程中发生金属残留的现象。
另外,所述基板包括衬底、以及位于所述衬底上的第一无机膜层,所述第一牺牲层位于所述第一无机膜层上;优选的,所述第一牺牲层的材料与所述第一无机膜层的材料相同。由于所述第一牺牲层的材料与所述第一无机膜层的材料相同,从而降低了在第一无机膜层和第一金属层之间设置牺牲层对显示面板电学性能的影响。
另外,所述基板还包括位于所述图形化的第一金属层上的第二无机膜层、位于所述第二无机膜层上的第二牺牲层、以及位于所述第二牺牲层上的图形化的第二金属层,所述第二牺牲层包括若干第三区域以及与所述第三区域相邻接的第四区域,所述图形化的第二金属层位于所述第三区域上、且暴露出所述第四区域;优选的,所述第二牺牲层的材料与所述第二无机膜层的材料相同。由于第二牺牲层能够对其下方的其他膜层起到保护的作用,避免了对第二金属层进行图形化的过程中、对第二牺牲层下方的其他膜层造成损伤,因此,后续通过干法刻蚀工艺蚀刻第二金属层时,可以对第二金属层进行过刻,以消除金属残留,避免因金属残留造成显示面板短路的问题;同时,由于所述第二牺牲层的材料与所述第二无机膜层的材料相同,从而降低了在第二无机膜层和第二金属层之间设置牺牲层对显示面板电学性能的影响。
另外,所述第一牺牲层的致密度高于所述第一无机膜层的致密度。由于第一牺牲层的致密度较高,从而能够更好的保护位于其下方的膜层、在第一金属层进行图形化的过程中不受损伤。
另外,所述第一区域的厚度范围为50埃至100埃。
另外,所述利用干法刻蚀工艺,刻蚀所述第一金属层之后,还包括:利用干法刻蚀工艺,刻蚀部分深度的所述第一牺牲层。通过蚀刻部分厚度的第一牺牲层,即,加大过刻的程度,从而减少位于牺牲层上方的第一金属层在图形化的过程中发生金属残留的现象。
另外,所述提供基板,具体包括:提供衬底;在所述衬底上形成第一无机膜层;所述在所述基板上形成第一牺牲层,具体为:在所述第一无机膜层上形成所述第一牺牲层,其中,所述第一牺牲层的材料与所述第一无机膜层的材料相同。由于所述第一牺牲层的材料与所述第一无机膜层的材料相同,从而降低了在第一无机膜层和第一金属层之间设置牺牲层对显示面板电学性能的影响。
另外,所述在所述衬底上形成第一无机膜层,具体为:采用第一成膜速率在所述衬底上形成所述第一无机膜层;所述在所述第一无机膜层上形成所述第一牺牲层,具体为:采用第二成膜速率在所述第一无机膜层上形成所述第一牺牲层,其中,所述第二成膜速率小于所述第一成膜速率;优选的,所述在所述衬底上形成第一无机膜层,具体为:采用第一成膜温度在所述衬底上形成所述第一无机膜层;所述在所述第一无机膜层上形成所述第一牺牲层,具体为:采用第二成膜温度在所述第一无机膜层上形成所述第一牺牲层,其中,所述第二成膜温度高于所述第一成膜温度。由于第一牺牲层比第一无机膜层的成膜速率更小、成膜温度更高,从而其致密度更高,能够更好的保护第一无机膜层、在第一金属层进行图形化的过程中不受损伤。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制。
图1是本发明第一实施方式中的显示面板的结构示意图;
图2是本发明第二实施方式中的显示面板的制备方法的流程图;
图3a、图3b、图3c、图3d分别是本发明第二实施方式中的显示面板的制备方法中各步骤的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图对本发明的各实施方式进行详细的阐述。然而,本领域的普通技术人员可以理解,在本发明各实施方式中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施方式的种种变化和修改,也可以实现本申请所要求保护的技术方案。
本发明的第一实施方式涉及一种显示面板100,如图1所示,包括:基板11、位于基板11上的第一牺牲层12,以及位于第一牺牲层12上的图形化的第一金属层13,第一牺牲层12包括若干第一区域121以及与第一区域121相邻接的第二区域122,图形化的第一金属层13位于第一区域121上、且暴露出第二区域122。
本实施方式中,在基板11指向第一牺牲层12的方向上,第一区域121的顶部高于第二区域122的顶部,也就是说,在远离基板11的一侧,第一区域121比第二区域122更远离基板11,换句话说,在第一金属层13进行图形化的过程中,第二区域122被蚀刻了部分厚度,即,增大了第一金属层13过刻的程度(增加了第一金属层13进行干法蚀刻处理的时长),从而改善位于牺牲层上方的第一金属层13在图形化的过程中发生金属残留的现象。可选的,第二区域122的厚度可以基本为零,只要不蚀刻到第一金属层13下方的膜层,仍然能够保护位于第一牺牲层12下方的膜层不受损伤。
可以理解的是,在基板11指向第一牺牲层12的方向上,第一区域121的顶部也可以等于第二区域122的顶部,通过对第一金属层13进行适度的过刻(蚀刻时间比正常蚀刻掉第一金属层13的时间更长),从而消除了金属残留,避免了因金属残留造成显示面板100短路的问题,并且,由于第一牺牲层12的致密度较好,只要控制过刻的强度和时间,即可对牺牲层的厚度基本无影响。
具体的说,基板11包括衬底111、以及位于衬底111上的第一无机膜层112,第一牺牲层12位于第一无机膜层112上,优选的,第一牺牲层12的材料与第一无机膜层112的材料相同,其中,第一牺牲层12的材料和第一无机膜层112的材料可以包括SiOx(氧化硅)或SiNx(氮化硅,由于第一牺牲层12的材料与第一无机膜层112的材料相同,从而降低了在第一无机膜层112和第一金属层13之间设置牺牲层对显示面板100电学性能的影响。当然,第一牺牲层12的材料与第一无机膜层112的材料也可以不同,此处不再赘述。
在实际应用中,第一金属层13可以为M1金属层(图形化的第一金属层13可以Scan线和EM线)、M2金属层(图形化的第一金属层13可以Vref线),M3金属层(图形化的第一金属层13可以Vdata线和Vdd线)或M4金属层(材料为依次叠设的Ti/Al/Ti(钛\铝\钛)多层金属)或者是其他需要图案化后形成的金属层。第一金属层13为M1金属层或M2金属层时,其材料可以为钼金属,厚度可以为(埃)左右,第一金属层13为M3金属层或M4金属层时,其材料可以为依次叠设的Ti/Al/Ti多层金属,Ti/Al/Ti三层金属的厚度可以分别为左右。
进一步的,第一金属层13为M1金属层时,第一无机膜层112为层间绝缘层,第一无机膜层112的材质为SiOx,优选的,第一牺牲层12的材质可以为SiOx;第一金属层13为M2金属层时,第一无机膜层112为电介质层,第一无机膜层112的材质为SiNx,优选的,第一牺牲层12的材质可以为SiNx;第一金属层13为M3金属层时,第一无机膜层112为ILD-SiNx(即,第一无机膜层112为中间层,第一无机膜层112的材质为SiNx),优选的,第一牺牲层12的材质可以为SiNx;第一金属层13为M4金属层时,第一无机膜层112为钝化层,第一无机膜层112的材质为SiNx,优选的,第一牺牲层12的材质可以为SiNx。
本实施方式中,衬底111可由酰亚胺(PI)、聚碳酸酯(PC)、聚醚砜(PES)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、多芳基化合物(PAR)或玻璃纤维增强塑料(FRP)等聚合物材料形成。衬底111可以是透明的、半透明的或不透明的,以对设置在其上的各膜层的形成提供支撑。
可选的,基板11还包括位于图形化的第一金属层13上的第二无机膜层(图未示)、位于第二无机膜层上的第二牺牲层(图未示)、以及位于第二牺牲层上的图形化的第二金属层(图未示),第二牺牲层包括若干第三区域以及与第三区域相邻接的第四区域,图形化的第二金属层位于第三区域的第二牺牲层上、且暴露出第四区域的第二牺牲层。优选的,第二牺牲层的材料与第二无机膜层的材料相同;其中,第二牺牲层的材料包括SiOx或SiNx,具体的设置与第一牺牲层12类似,此处不再赘述。
由于第二牺牲层能够对其下方的其他膜层起到保护的作用,避免了对第二金属层进行图形化的过程中、对第二牺牲层下方的其他膜层造成损伤,因此,后续通过干法刻蚀工艺蚀刻第二金属层时,可以对第二金属层进行过刻,以消除金属残留,避免因金属残留造成显示面板100短路的问题;同时,由于第二牺牲层的材料与第二无机膜层的材料相同,从而降低了在第二无机膜层和第二金属层之间设置牺牲层对显示面板100电学性能的影响。
也就是说,在M1、M2、M3、M4四层金属层中,至少包括两层金属层的下方设置有牺牲层,从而在对这两层金属层进行图形化的过程中,均能消除金属残留,进而避免因金属残留造成显示面板100短路的问题。
优选的,第一牺牲层12的致密度高于第一无机膜层112的致密度,由于第一牺牲层12的致密度较高,从而能够更好的保护位于其下方的膜层、在第一金属层13进行图形化的过程中不受损伤。
可以理解的是,第一牺牲层12的致密度也可以等于第一无机膜层112的致密度,甚至小于第一无机膜层112的致密度,只要存在第一牺牲层12,即可在第一金属层13的蚀刻过程中、对位于第一金属层13下方的无机膜层起到一定的保护作用,此处不做限定。
本实施方式中,第一区域121的厚度范围可以为50埃至100埃,例如,50埃、60埃、70埃、80埃、100埃,当然,第一区域121的厚度也可以为其他厚度,此处不做限定。
本发明实施方式相对于现有技术而言,由于第一牺牲层12能够对其下方的其他膜层起到保护的作用,避免了在第一金属层13进行图形化的过程中、对第一牺牲层12下方的其他膜层造成损伤,因此,后续通过干法刻蚀工艺蚀刻第一金属层13时,可以对第一金属层13进行过刻,以消除金属残留,避免因金属残留造成显示面板100短路的问题,提高器件的良品率。
本发明的第二实施方式涉及一种显示面板100的制备方法,具体流程如图2所示,包括:
S11:提供基板。
如图3a所示,在本步骤中,提供衬底111,采用第一成膜速率和第一成膜温度,在衬底111上形成第一无机膜层112,可选的,第一成膜速率为(埃/秒),第一成膜温度为420摄氏度至430摄氏度,其中,衬底111以及第一无机膜层112的材料与第一实施方式类似,此处不再赘述。
S12:在基板上形成第一牺牲层。
如图3b所示,在本步骤中,采用第二成膜速率和第二成膜温度,在第一无机膜层112上形成第一牺牲层12,本实施方式中,第二成膜速率小于第一成膜速率,第二成膜温度高于第一成膜温度,可选的,第二成膜速率为(埃/秒),第二成膜温度为450摄氏度至460摄氏度,由于膜层的成膜速率越小或成膜温度越高,致密度越高,因此,第一牺牲层12比第一无机膜层112的致密度更高,能够更好的保护第一无机膜层112、在第一金属层13进行图形化的过程中不受损伤。
当然,第二成膜速率也可以大于或等于第一成膜速率,第二成膜温度也可以小于或等于第一成膜温度,只要在第一无机膜层112上形成第一牺牲层12,即可在第一金属层13的蚀刻过程中对位于第一金属层13下方的无机膜层起到一定的保护作用,此处不做限定。
在实际应用中,第一牺牲层12的材料可以与第一无机膜层112的材料相同,其中,第一牺牲层12的材料可以包括SiOx或SiNx,由于第一牺牲层12的材料与第一无机膜层112的材料相同,从而降低了在第一无机膜层112和第一金属层13之间设置牺牲层对显示面板100电学性能的影响,详情参见第一实施方式即可。
本实施方式中,形成的第一牺牲层12的厚度范围可以为50埃至100埃,例如,50埃、60埃、70埃、80埃、100埃,当然,第一牺牲层12的厚度也可以为其他厚度,此处不做限定。
S13:在第一牺牲层上形成第一金属层。
如图3c所示,第一金属层13可以为M1(图形化的第一金属层13可以为Scan线和EM线)、M2(图形化的第一金属层13可以为Vref线),M3(图形化的第一金属层13可以为Vdata线和Vdd线)或M4(材料为依次叠设的Ti/Al/Ti多层金属)。第一金属层13为M1或M2金属层时,其材料为钼金属,厚度可以为(埃)左右,第一金属层13为M3或M4金属层时,其材料为依次叠设的Ti/Al/Ti多层金属,Ti/Al/Ti三层金属的厚度可以分别为左右。
可选的,在步骤S13之前,还可以包括:依次利用酸性溶液和水,对第一金属层13的表面进行清洁,优选的,酸性溶液为氢氟酸溶液,利用酸性溶液能够溶解位于第一金属层13上的微粒,同时,刻蚀金属层以去除位于界面处的缺陷,然后,利用清水清洗,能够清除残留在第一金属层13表面的酸性溶液,避免对后续工艺的影响。
S14:利用干法刻蚀工艺,刻蚀第一金属层,形成图形化的第一金属层。
如图3d所示,在第一金属层13上形成图形化的光刻胶层,利用干法刻蚀工艺,以图形化的光刻胶层为掩膜,刻蚀第一金属层13,形成图形化的第一金属层13,即,利用等离子体轰击形成有图形化的光刻胶层的第一金属层13,形成图形化的第一金属层13。当然,也可以利用掩膜板作为掩膜,利用等离子体轰击掩膜板下方的第一金属层13,形成图形化的第一金属层13。
具体的,第一牺牲层12包括若干第一区域121以及与第一区域121相邻接的第二区域122,图形化的第一金属层13位于第一区域121上、且暴露出第二区域122。
可选的,在刻蚀完第一金属层13之后,还可以包括:利用干法刻蚀工艺,刻蚀部分深度的第一牺牲层12,通过蚀刻部分厚度的第一牺牲层12,即,增大了第一金属层13过刻的程度(增加了第一金属层13进行干法蚀刻处理的时长),从而改善位于牺牲层上方的第一金属层13在图形化的过程中发生金属残留的现象。可选的,也可以刻蚀几乎全部深度的第一牺牲层12,只要不蚀刻到第一金属层13下方的膜层,仍然能够保护位于第一牺牲层12下方的膜层不受损伤。
在实际应用中,还可以包括:检测第一金属层13的蚀刻部位是否存在金属残留,若无,则进行后续沉积OLED器件的步骤。
值得一提的是,第一金属层13可以为M1、M2、M3、M4金属层中任一者,也可以为其它的金属膜层,只要是需要图形化去除部分区域的金属膜层的金属刻蚀均实现待去除区域的完全刻蚀,以避免刻蚀残留,第一无机膜层112为对应的设置在金属层下方的膜层,当然,也可以是在M1、M2、M3、M4四层金属层中,至少包括两层金属层的下方设置有牺牲层,从而在对这两层金属层进行图形化的过程中,均能消除金属残留,进而避免因金属残留造成显示面板100短路的问题,具体与第一实施方式类似,此处不再赘述。
本发明实施方式相对于现有技术而言,由于第一牺牲层12能够对其下方的其他膜层起到保护的作用,避免了在第一金属层13进行图形化的过程中、对第一牺牲层12下方的其他膜层造成损伤,因此,后续通过干法刻蚀工艺蚀刻第一金属层13时,可以对第一金属层13进行过刻,以消除金属残留,避免因金属残留造成显示面板100短路的问题,提高器件的良品率。
本领域技术人员可以理解,本实施方式为第一实施方式对应的方法实施例,本实施方式与第一实施方式中的技术细节可相互应用,此处不再赘述。
上面各种方法的步骤划分,只是为了描述清楚,实现时可以合并为一个步骤或者对某些步骤进行拆分,分解为多个步骤,只要包括相同的逻辑关系,都在本专利的保护范围内;对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计,但不改变其算法和流程的核心设计都在该专利的保护范围内。
本领域的普通技术人员可以理解,上述各实施方式是实现本发明的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。
Claims (11)
1.一种显示面板,其特征在于,包括:基板、位于所述基板上的第一牺牲层,以及位于所述第一牺牲层上的图形化的第一金属层,所述第一牺牲层包括若干第一区域以及与所述第一区域相邻接的第二区域,所述图形化的第一金属层位于所述第一区域上、且暴露出所述第二区域;
所述基板包括衬底、以及位于所述衬底上的第一无机膜层,所述第一牺牲层位于所述第一无机膜层上;
所述第一牺牲层的致密度高于所述第一无机膜层的致密度。
2.根据权利要求1所述的显示面板,其特征在于,在所述基板指向所述第一牺牲层的方向上,所述第一区域的顶部高于所述第二区域的顶部。
3.根据权利要求1所述的显示面板,其特征在于,所述第一牺牲层的材料与所述第一无机膜层的材料相同。
4.根据权利要求3所述的显示面板,其特征在于,所述基板还包括位于所述图形化的第一金属层上的第二无机膜层、位于所述第二无机膜层上的第二牺牲层、以及位于所述第二牺牲层上的图形化的第二金属层,所述第二牺牲层包括若干第三区域以及与所述第三区域相邻接的第四区域,所述图形化的第二金属层位于所述第三区域上、且暴露出所述第四区域。
5.根据权利要求4所述的显示面板,其特征在于,所述第二牺牲层的材料与所述第二无机膜层的材料相同。
6.根据权利要求1所述的显示面板,其特征在于,所述第一区域的厚度范围为50埃至100埃。
7.一种显示面板的制备方法,其特征在于,包括:
提供基板;
在所述基板上形成第一牺牲层;
在所述第一牺牲层上形成第一金属层;
利用干法刻蚀工艺,刻蚀所述第一金属层,形成图形化的第一金属层;
所述提供基板,具体包括:
提供衬底;
在所述衬底上形成第一无机膜层;
所述在所述基板上形成第一牺牲层,具体为:
在所述第一无机膜层上形成所述第一牺牲层;
其中,所述第一牺牲层的致密度高于所述第一无机膜层的致密度。
8.根据权利要求7所述的显示面板的制备方法,其特征在于,所述利用干法刻蚀工艺,刻蚀所述第一金属层之后,还包括:
利用干法刻蚀工艺,刻蚀部分深度的所述第一牺牲层。
9.根据权利要求7所述的显示面板的制备方法,其特征在于,所述第一牺牲层的材料与所述第一无机膜层的材料相同。
10.根据权利要求9所述的显示面板的制备方法,其特征在于,所述在所述衬底上形成第一无机膜层,具体为:
采用第一成膜速率在所述衬底上形成所述第一无机膜层;
所述在所述第一无机膜层上形成所述第一牺牲层,具体为:
采用第二成膜速率在所述第一无机膜层上形成所述第一牺牲层,其中,所述第二成膜速率小于所述第一成膜速率。
11.根据权利要求9所述的显示面板的制备方法,其特征在于,所述在所述衬底上形成第一无机膜层,具体为:
采用第一成膜温度在所述衬底上形成所述第一无机膜层;
所述在所述第一无机膜层上形成所述第一牺牲层,具体为:
采用第二成膜温度在所述第一无机膜层上形成所述第一牺牲层,其中,所述第二成膜温度高于所述第一成膜温度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910859754.5A CN110729327B (zh) | 2019-09-11 | 2019-09-11 | 一种显示面板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910859754.5A CN110729327B (zh) | 2019-09-11 | 2019-09-11 | 一种显示面板及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110729327A CN110729327A (zh) | 2020-01-24 |
CN110729327B true CN110729327B (zh) | 2022-07-08 |
Family
ID=69218128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910859754.5A Active CN110729327B (zh) | 2019-09-11 | 2019-09-11 | 一种显示面板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110729327B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004259833A (ja) * | 2003-02-25 | 2004-09-16 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置、投射型表示装置及び電子機器 |
JP2005252188A (ja) * | 2004-03-08 | 2005-09-15 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電気光学装置 |
CN102280488A (zh) * | 2010-06-09 | 2011-12-14 | 三星移动显示器株式会社 | Tft、包括tft的阵列基板及制造tft和阵列基板的方法 |
CN102569416A (zh) * | 2012-02-15 | 2012-07-11 | 华映光电股份有限公司 | 薄膜晶体管、薄膜晶体管基板及其制造方法 |
CN103500738A (zh) * | 2013-10-14 | 2014-01-08 | 南京中电熊猫液晶显示科技有限公司 | 含刻蚀阻挡层的半导体器件及其制造方法和应用 |
CN103715203A (zh) * | 2013-12-26 | 2014-04-09 | 合肥京东方光电科技有限公司 | 阵列基板及其制造方法和显示装置 |
CN107369719A (zh) * | 2017-08-25 | 2017-11-21 | 华南理工大学 | 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法 |
CN108886042A (zh) * | 2016-11-02 | 2018-11-23 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板和显示设备 |
CN110197851A (zh) * | 2018-02-27 | 2019-09-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板和电子装置 |
CN110211971A (zh) * | 2019-05-16 | 2019-09-06 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法、显示装置 |
-
2019
- 2019-09-11 CN CN201910859754.5A patent/CN110729327B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004259833A (ja) * | 2003-02-25 | 2004-09-16 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置、投射型表示装置及び電子機器 |
JP2005252188A (ja) * | 2004-03-08 | 2005-09-15 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電気光学装置 |
CN102280488A (zh) * | 2010-06-09 | 2011-12-14 | 三星移动显示器株式会社 | Tft、包括tft的阵列基板及制造tft和阵列基板的方法 |
CN102569416A (zh) * | 2012-02-15 | 2012-07-11 | 华映光电股份有限公司 | 薄膜晶体管、薄膜晶体管基板及其制造方法 |
CN103500738A (zh) * | 2013-10-14 | 2014-01-08 | 南京中电熊猫液晶显示科技有限公司 | 含刻蚀阻挡层的半导体器件及其制造方法和应用 |
CN103715203A (zh) * | 2013-12-26 | 2014-04-09 | 合肥京东方光电科技有限公司 | 阵列基板及其制造方法和显示装置 |
CN108886042A (zh) * | 2016-11-02 | 2018-11-23 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板和显示设备 |
CN107369719A (zh) * | 2017-08-25 | 2017-11-21 | 华南理工大学 | 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法 |
CN110197851A (zh) * | 2018-02-27 | 2019-09-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板和电子装置 |
CN110211971A (zh) * | 2019-05-16 | 2019-09-06 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法、显示装置 |
Non-Patent Citations (1)
Title |
---|
TFT-LCD制程中Sand Mura的失效模式分析及改善研究;史高飞等;《液晶与显示》;20150415(第02期);257-262页 * |
Also Published As
Publication number | Publication date |
---|---|
CN110729327A (zh) | 2020-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11101446B2 (en) | Display apparatus and method of manufacturing the display apparatus | |
KR101212663B1 (ko) | 가요성 능동 매트릭스형 디스플레이 백플레인 및 방법 | |
US9748280B2 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
US10090326B2 (en) | Flexible display substrate and a manufacturing method thereof, as well as a flexible display device | |
US8618546B2 (en) | Backplane for flat panel display apparatus, flat panel display apparatus, and method of manufacturing the backplane | |
US7279401B2 (en) | Fabricating method for flexible thin film transistor array substrate | |
KR101065317B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
US20160027887A1 (en) | Array substrate and fabrication method thereof, and display device | |
KR100838086B1 (ko) | 유기 발광 디스플레이 장치 및 그 제조방법 | |
US10777683B2 (en) | Thin film transistor, method of manufacturing thin film transistor, array substrate and display panel | |
KR20160145898A (ko) | 플렉서블 디스플레이 장치 및 그 제조방법 | |
WO2016000342A1 (zh) | 阵列基板及其制作方法、显示装置 | |
JP2011257728A (ja) | 薄膜トランジスタ基板及びその製造方法並び該薄膜トランジスタを有する平板表示素子 | |
US7626204B2 (en) | Organic light emitting display and method of fabricating the same | |
EP3285308B1 (en) | Oled substrate, manufacturing method therefor, and display device | |
US20140080254A1 (en) | Fabricating Method Of Thin Film Transistor, Fabricating Method Of Array Substrate And Display Device | |
TW201225279A (en) | Organic light-emitting display device and method of manufacturing the same | |
WO2015096307A1 (zh) | 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法 | |
US10199236B2 (en) | Thin film transistor, manufacturing method thereof, and method for manufacturing array substrate | |
CN110729327B (zh) | 一种显示面板及其制备方法 | |
KR100743105B1 (ko) | 유기 전계발광표시소자 및 그 제조방법 | |
KR101550709B1 (ko) | 플렉서블 디스플레이용 기판을 제조하는 방법, 및 이 기판제조방법을 이용한 유기 발광 디스플레이 장치의 제조 방법 | |
CN113056822A (zh) | 显示基板母板的制作方法和显示装置 | |
CN111092106B (zh) | 一种显示面板及其制备方法 | |
KR101442392B1 (ko) | 박막 트랜지스터 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |