CN103715203A - 阵列基板及其制造方法和显示装置 - Google Patents

阵列基板及其制造方法和显示装置 Download PDF

Info

Publication number
CN103715203A
CN103715203A CN201310736307.3A CN201310736307A CN103715203A CN 103715203 A CN103715203 A CN 103715203A CN 201310736307 A CN201310736307 A CN 201310736307A CN 103715203 A CN103715203 A CN 103715203A
Authority
CN
China
Prior art keywords
coating
film transistor
oxide skin
active layer
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310736307.3A
Other languages
English (en)
Other versions
CN103715203B (zh
Inventor
徐向阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310736307.3A priority Critical patent/CN103715203B/zh
Publication of CN103715203A publication Critical patent/CN103715203A/zh
Priority to US14/428,450 priority patent/US9406701B2/en
Priority to EP14861175.9A priority patent/EP3089214B1/en
Priority to PCT/CN2014/078506 priority patent/WO2015096381A1/zh
Application granted granted Critical
Publication of CN103715203B publication Critical patent/CN103715203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板，该阵列基板包括多条数据线、多条栅线和多个氧化物薄膜晶体管，多条所述数据线与多条所述栅线互相交错，将所述阵列基板划分为多个像素单元，每个所述像素单元内均设置有所述氧化物薄膜晶体管，其中，所述阵列基板还包括至少设置在所述数据线与所述栅线相交叠的部分的下方的氧化物层，该氧化物层的上表面与所述数据线的下表面相贴合。本发明还提供了所述阵列基板的制造方法以及包括所述阵列基板的显示装置。在本发明所提供的阵列基板中，数据线与栅线相交叠的部分的下表面不易被腐蚀。

Description

阵列基板及其制造方法和显示装置
技术领域
本发明涉及显示领域，具体地，涉及一种阵列基板以及该阵列基板的制造方法，以及一种包括所述阵列基板的显示装置。
背景技术
显示装置的显示面板包括阵列基板，该阵列基板包括互相交错的多条栅线和多条数据线，所述栅线和数据线将阵列基板划分为多个像素单元，每个像素单元内都设置有薄膜晶体管。传统的阵列基板中的薄膜晶体管通常为非晶硅薄晶体管，而非晶硅薄膜晶体管的迁移率一般在0.5cmW·S左右。
近年来随着平板显示器尺寸的不断增大，驱动电路的频率不断提高，现有的非晶硅薄膜晶体管迁移率很难满足需求。例如，当液晶显示器尺寸超过80英寸时，驱动频率应当为120Hz，在这种情况下需要薄膜晶体管的迁移率在1cmW·S以上，因此，现在非晶硅薄膜晶体管的迁移率显然很难满足上述要求。
氧化物薄膜晶体管具有迁移率高、均一性好、透明、制作工艺简单等优点，可以更好地满足大尺寸显示器对薄膜晶体管迁移率的要求。
图1中所示的是一种典型包括氧化物薄膜晶体管的阵列基板的剖视图。由于氢键对金属氧化物制成的有源层影响较大，因此，如图1中所示，所述阵列基板包括位于氧化物薄膜晶体管的有源层10上方的刻蚀阻挡层20，氧化物薄膜晶体管的源极30和漏极40通过穿过刻蚀阻挡层20的过孔与氧化物薄膜晶体管的有源层10连接，从而可以防止在刻蚀氧化物薄膜晶体管的源极和漏极时，刻蚀液渗透进入有源层。
为了节约制造成本，通常采用二氧化硅制成刻蚀阻挡层20。但是，由于二氧化硅的致密性较差，所以在薄膜晶体管的源漏金属层与刻蚀阻挡层之间存在汽包状间隙。在对源漏金属层进行刻蚀时，刻蚀液会沿着这种气泡状间隙渗入到数据线与刻蚀阻挡层的接触面，这样就会导致数据线上与薄膜晶体管的源极相接的部分被腐蚀，从而降低了阵列基板的总体质量。
因此，如何防止刻蚀液腐蚀数据线上与薄膜晶体管的源极相接触的部分成为本领域亟待解决的技术问题。
发明内容
本发明的目的在于提供一种阵列基板及其制造方法和包括所述阵列基板的显示装置。所述阵列基板中数据线上与薄膜晶体管的源极相接触的部分不易被腐蚀。
为了实现上述目的，作为本发明的一个方面，提供一种阵列基板，该阵列基板包括多条数据线、多条栅线和多个氧化物薄膜晶体管，多条所述数据线与多条所述栅线互相交错，将所述阵列基板划分为多个像素单元，每个所述像素单元内均设置有所述氧化物薄膜晶体管，其中，所述阵列基板还包括至少设置在所述数据线与所述栅线相交叠的部分的下方的氧化物层，该氧化物层的上表面与所述数据线的下表面相贴合。
优选地，在每个所述数据线与所述栅线的交叠处均设置有所述氧化物层，所述氧化物层的宽度与所述数据线的宽度相同，所述氧化物层的长度与所述栅线的宽度相同。
优选地，所述氧化物层对应于整条所述数据线。
优选地，所述氧化物层和所述氧化物薄膜晶体管的有源层由同种材料制成，所述氧化物薄膜晶体管的有源层上方设置有刻蚀阻挡层。
优选地，所述氧化物薄膜晶体管的源极和漏极位于所述氧化物薄膜晶体管的有源层的上方，且所述氧化物薄膜晶体管的源极和漏极分别通过第一过孔和第二过孔与所述有源层相连，所述数据线穿过所述刻蚀阻挡层与所述氧化物层相贴合。
优选地，所述薄膜晶体管的有源层包括源极覆盖区、漏极覆盖区和位于所述源极覆盖区和所述漏极覆盖区之间的刻蚀阻挡层覆盖区，所述氧化物层包括位于所述有源层一侧且与所述源极覆盖区连续的的源极氧化物层和位于所述有源层另一侧且与所述漏极覆盖区连续的的漏极氧化物层，所述薄膜晶体管的源极的下表面的一部分与所述源极覆盖区贴合，另一部分与所述源极氧化物层贴合，所述薄膜晶体管的漏极的下表面的一部分与所述漏极覆盖区贴合，另一部分与所述漏极氧化物层贴合，所述刻蚀阻挡层的下表面与所述刻蚀阻挡层覆盖区贴合。
作为本发明的另一个方面，提供一种阵列基板的制造方法，所述制造方法包括：
形成包括栅线的图形；
形成包括薄膜晶体管的有源层的图形的步骤；
形成包括所述氧化物层的图形；和
形成包括数据线和薄膜晶体管的源极、漏极的图形，且至少所述数据线与所述栅线相交叠的部分的下表面与所述氧化物层相贴合。
优选地，所述氧化物层与所述氧化物薄膜晶体管的有源层位于同一层，且所述氧化物层与所述氧化物薄膜晶体管的有源层由同种材料制成，所述制造方法包括在同一步构图工艺中形成包括所述氧化物薄膜晶体管有源层和所述氧化物层的图形，并且所述制造方法包括在所述形成包括所述氧化层的步骤和所述形成包括数据线和薄膜晶体管的源极、漏极的图形的步骤之间依次进行的以下步骤：
形成包括刻蚀阻挡层的图形，所述刻蚀阻挡层位于所述有源层上方；
形成第一过孔、第二过孔和数据线孔，所述第一过孔和所述第二过孔均穿过所述刻蚀阻挡层到达所述氧化物薄膜晶体管的有源层，所述数据线孔穿过所述刻蚀阻挡层到达所述氧化物层；
在所述形成包括源极、漏极和数据线的图形的步骤中，所述源极通过第一过孔与所述有源层相连，所述漏极通过所述第二过孔与所述有源层相连，所述数据线位于所述数据线孔中，且所述数据线的下表面与所述氧化层贴合。
优选地，所述氧化物层与所述氧化物薄膜晶体管的有源层位于同一层，且所述氧化物层与所述氧化物薄膜晶体管的有源层由同种材料制成，所述制造方法包括在同一步构图工艺中形成包括所述氧化物薄膜晶体管有源层和所述氧化物层的图形，所述薄膜晶体管的有源层包括源极覆盖区、漏极覆盖区和位于所述源极覆盖区和所述漏极覆盖区之间的刻蚀阻挡层覆盖区，所述氧化物层包括位于所述有源层一侧且与所述源极覆盖区连续的的源极氧化物层和位于所述有源层另一侧且与所述漏极覆盖区连续的的漏极氧化物层，
所述制造方法还包括在所述形成包括所述氧化层的步骤和所述形成包括数据线和薄膜晶体管的源极、漏极的图形的步骤之间依次进行的：
形成包括刻蚀阻挡层的图形，所述刻蚀阻挡层位于所述有源层上方，且所述刻蚀阻挡层覆盖所述刻蚀阻挡层覆盖区，所述源极的下表面的一部分与所述源极覆盖区贴合，另一部分与所述源极氧化物层贴合，所述漏极的下表面的一部分与所述漏极覆盖区贴合，另一部分与所述漏极氧化物层贴合。
作为本发明的再一个方面，提供一种显示装置，该显示装置包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。
数据线、氧化物薄膜晶体管的源极以及漏极均由金属（例如，铝、钼、铜中的任意一种）制成，氧化物层的防腐蚀能力比金属材料防腐蚀能力强，因此，将氧化物层设置在数据线与氧化物薄膜晶体管的源极相连的部分下方可以防止在刻蚀形成包括源极、漏极以及数据线的图形时数据线与栅线相交叠的部分的下表面被刻蚀液腐蚀，从而提高了阵列基板的总体质量。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是现有的阵列基板的一部分的剖视图；
图2是本发明所提供的阵列基板的第一种实施方式的俯视图；
图3是图2中所示的阵列基板的A-A剖视图；
图4是本发明所提供的阵列基板的第二种实施方式的俯视图；
图5是图4中所示的阵列基板的B-B剖视图。
附图标记说明
10：有源层                  11：源极覆盖区
12：刻蚀阻挡层覆盖区        13：漏极覆盖区
20：刻蚀阻挡层              30：源极
31：第一过孔                40：漏极
41：第二过孔                50：数据线
60：氧化物层                61：源极氧化物层
62：漏极氧化物层            63：数据线氧化物层
70：公共电极                80：像素电极
81：钝化层                  90：栅极
91：栅绝缘层                92：栅线
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一个方面，如图2至图5中所示，提供一种阵列基板，该阵列基板包括多条数据线50、多条栅线92和多个氧化物薄膜晶体管，多条数据线50与多条栅线92互相交错，将所述阵列基板划分为多个像素单元，每个所述像素单元内均设置有所述氧化物薄膜晶体管，其中，所述阵列基板还包括至少设置在数据线50与栅线92相交叠的部分下方的氧化物层60，且该氧化物层60的上表面与数据线50的下表面贴合。
数据线50、氧化物薄膜晶体管的源极30以及漏极40均由金属（例如，铝、钼、铜中的任意一种）制成，氧化物层60的防腐蚀能力比金属材料防腐蚀能力强，因此，将氧化物层60设置在数据线50与氧化物薄膜晶体管的源极30相连的部分下方可以防止在刻蚀形成包括源极30、漏极40以及数据线50的图形时，数据线50与栅线相叠的部分的下表面被刻蚀液腐蚀，从而提高了阵列基板的总体质量。
应当理解的是，本发明中所用的方位词“上、下”均是指图3和图5中的“上、下”方向。
在本发明中，可选地，可以仅在数据线50与栅线92交叠的部分的下方设置氧化物层60。优选地，可以在每个数据线与栅线的交叠处都设置氧化物层，所述氧化物层的宽度与所述数据线的宽度相同，所述氧化物层的长度与所述栅线的宽度相同。这种结构可以节约制造氧化物层的材料。
可选地，氧化物层60对应于整条数据线50，如图3和图5所示，从而可以更好地保护数据线50的下表面不被腐蚀，提高阵列基板的总体质量。
在本发明中，对氧化物层的具体材料也没有特殊的限制，只要比形成数据线50的金属耐腐蚀即可。为了简化制备工艺，提高阵列基板的生产效率，优选地，可以利用与所述氧化物薄膜晶体管的有源层10相同的材料制成氧化物层60。可以利用ZnO、InZnO、ZnSnO、GaInZnO、ZrInZnO中的任意一种制成有源层10，与制成数据线50的金属材料相比，上述材料具有较好的耐腐蚀性，而且上述材料还具有较好的柔韧性。可以在有源层10的上方设置刻蚀阻挡层20，以避免在刻蚀氧化物薄膜晶体管的源极和漏极时，刻蚀液渗透进入有源层。
由于氧化物层60与有源层10采用相同的材料制成，因此，可以在同一步构图工艺中同时形成氧化物层60和有源层10。
在本发明中，对所述氧化物薄膜晶体管的具体结构也没有特殊的限制。例如，作为本发明的一种优选实施方式，如图2和图3中所示，所述氧化物薄膜晶体管的源极30和漏极40位于所述氧化物薄膜晶体管的有源层10的上方，且所述氧化物薄膜晶体管的源极30和漏极40分别通过第一过孔31和第二过孔41与有源层10相连，数据线50穿过刻蚀阻挡层20与氧化物层60相贴合。
需要指出的是，图3仅为示意图，适应性地表示出刻蚀阻挡层、氧化物层有源层之间的位置关系，并非刻蚀阻挡层、氧化物层有源层的实际尺寸关系。所示的阵列基板中，所述氧化物薄膜晶体管具有底栅结构，因此，栅极90设置在有源层10下方，栅极90和有源层10之间设置有栅绝缘层91，有源层10和氧化物层60设置在栅绝缘层91的上表面上，且刻蚀阻挡层20覆盖整个基板，数据线50穿过刻蚀阻挡层20与氧化物层60贴合。当然，刻蚀阻挡层20也可以仅覆盖有源层10。
应当理解的是，图2中省略了图3中的公共电极70、像素电极80和钝化层81。并且，在图3中所示的实施方式中，公共电极70位于像素电极80的上方，像素电极80直接与氧化物薄膜晶体管的漏极相连。栅绝缘层91与刻蚀阻挡层20均可以采用二氧化硅材料制成。
作为本发明的第二种实施方式，如图4和图5所示，所述薄膜晶体管的有源层10可以包括源极覆盖区11、漏极覆盖区13和位于源极覆盖区11和漏极覆盖区13之间的刻蚀阻挡层覆盖区12，所述氧化物层包括位于有源层10一侧且与源极覆盖区11连续的的源极氧化物层61和位于有源层10另一侧且与漏极覆盖区13连续的的漏极氧化物层62，所述薄膜晶体管的源极30的下表面的一部分与源极覆盖区11贴合，另一部分与源极氧化物层61贴合，所述薄膜晶体管的漏极40的下表面的一部分与漏极覆盖区13贴合，另一部分与漏极氧化物层62贴合，刻蚀阻挡层20的下表面与刻蚀阻挡层覆盖区12贴合。
如图4和图5中所示，刻蚀阻挡层20仅位于刻蚀阻挡层覆盖区12的上方，并且数据线50上其他部分（即除去与源极30相接的部分之后剩下的区域）的下方设置有数据线氧化物层63，以对数据线50进行更加全面的保护。容易理解的是，图4中省去了图5中的像素电极和公共电极。
与现有技术中相同，在本发明中，可以利用硅的氧化物（如，SiO2）和/或硅的氮化物（SiNx）形成刻蚀阻挡层20。
容易理解的是，虽然本发明给出的两种实施方式中，氧化物薄膜晶体管均具有底栅结构，但是本发明的阵列基板中的氧化物也可以具有顶栅结构。
作为本发明的另一个方面，提供一种上述阵列基板的制造方法，该制造方法包括以下步骤：
形成包括栅线的图形；
形成包括薄膜晶体管的有源层的图形的步骤；
形成包括所述氧化物层的图形；和
形成包括数据线和薄膜晶体管的源极、漏极的图形，且至少所述数据线与所述栅线相交叠的部分的下表面与所述氧化物层相贴合。
氧化物层可以保护所述数据线与所述栅线相交叠的部分的下端面不被沿数据线与该数据线周围的材料之间的间隙渗入的刻蚀液腐蚀。
为了更好地保护所述数据线，优选地，所述氧化物层对应于整条所述数据线。即，所述数据线的整个下端面均与所述氧化物层相贴合。
为了简化制造方法，提高生产效率，优选地，所述氧化物层与所述氧化物薄膜晶体管的有源层位于同一层，且所述氧化物层与所述氧化物薄膜晶体管的有源层由同种材料制成。在这种情况中，所述制造方法包括在形成所述氧化物薄膜晶体管有源层的同时形成所述氧化物层。即，通过同一步构图工艺形成包括所述氧化物薄膜晶体管的有源层和所述氧化物层的图形。
在本发明中，对构图工艺的具体类型并不做限定。例如，可以通过转印、打印等构图工艺，同时形成所述氧化物薄膜晶体管的有源层和所述氧化物层。或者，可以按照如下步骤形成所述有源层和所述氧化物层：首先，在基板上沉积氧化物薄膜；然后利用光刻工艺形成包括所述有源层和所述氧化物层的图形。
如上文中所述，所述氧化物薄膜晶体管的有源层由ZnO、InZnO、ZnSnO、GaInZnO、ZrInZnO中的任意一种制成。
为了形成本发明第一种实施方式所提供的阵列基板（即，图2和图3中所示的阵列基板），所述制造方法可以包括在所述形成包括所述氧化层的步骤和所述形成包括数据线和薄膜晶体管的源极、漏极的图形的步骤之间依次进行的以下步骤：
形成包括刻蚀阻挡层的图形，所述刻蚀阻挡层位于所述有源层上方；
形成第一过孔、第二过孔和数据线孔，所述第一过孔和所述第二过孔均穿过所述刻蚀阻挡层到达所述氧化物薄膜晶体管的有源层，所述数据线孔穿过所述刻蚀阻挡层到达所述氧化物层。
在这种情况中，在所述形成包括源极、漏极和数据线的图形的步骤中，所述源极通过第一过孔与所述有源层相连（有源层的材料填充在第一过孔中，形成位于第一过孔中的第一电极，该第一电极将源极和有源层相连），所述漏极通过所述第二过孔与所述有源层相连（有源层的材料填充在第二过孔中，形成位于第二过孔中的第二电极，该第二电极将漏极和有源层相连），数据线的至少一部分位于数据线孔中，并且与所述氧化物层贴合。
同样地，本发明中对形成包括源极、漏极和数据线的图形的工艺并不做具体限定，既可以通过打印、转印等工艺形成包括源极、漏极和数据线的图形，也可以通过传统的光刻构图工艺形成包括源极、漏极和数据线的图形。
下面介绍图2和图3中所示的阵列基板完整的制造方法：
在玻璃基板上形成包括栅线和氧化物薄膜晶体管的栅极的图形；
形成栅绝缘层；
形成包括薄膜晶体管的有源层和氧化物层的图形；
形成刻蚀阻挡层，该刻蚀阻挡层覆盖进行了上述步骤的玻璃基板；
形成第一过孔、第二过孔和数据线孔，所述第一过孔和所述第二过孔到达所述有源层，所述数据线孔到达所述氧化物层；
形成包括源极、漏极和数据线的图形，所述源极通过第一过孔与所述有源层相连，所述漏极通过所述第二过孔与所述有源层相连，数据线的至少一部分（至少下半部分）位于数据线孔中，并且所述数据线的下表面与所述氧化物层贴合；
形成包括像素电极的图形，该像素电极的一部分覆盖所述漏极的至少一部分；
形成钝化层，该钝化层覆盖进行了上述步骤的玻璃基板；
形成包括公共电极的图形。
图2和图3中所示的实施方式中，使用了较少的氧化物（包括形成有源层和氧化物层），因此阵列基板的总体成本较低。
为了形成本发明第二种实施方式所提供的阵列基板（即，图4和图5中所示的阵列基板），即，所述薄膜晶体管的有源层包括源极覆盖区、漏极覆盖区和位于所述源极覆盖区和所述漏极覆盖区之间的刻蚀阻挡层覆盖区，所述氧化物层包括位于所述有源层一侧且与所述源极覆盖区连续的的源极氧化物层和位于所述有源层另一侧且与所述漏极覆盖区连续的的漏极氧化物层。
在上述实施方式中，在所述形成包括源极、漏极和数据线的图形的步骤丛，所述源极的下表面的一部分与所述源极覆盖区贴合，另一部分与所述源极氧化物层贴合，所述漏极的下表面的一部分与所述漏极覆盖区贴合，另一部分与所述漏极氧化物层贴合。
下面介绍图4和图5中所示的阵列基板完整的制造方法：
在玻璃基板上形成包括栅极和栅线的图形；
形成栅绝缘层；
在栅绝缘层上形成包括有源层和氧化物层的图形；
形成包括刻蚀阻挡层的图形，该刻蚀阻挡层覆盖所述刻蚀阻挡层覆盖区；
形成包括源极、漏极和数据线的图形，所述源极的下表面的一部分与所述源极覆盖区贴合，另一部分与所述源极氧化物层贴合，所述漏极的下表面的一部分与所述漏极覆盖区贴合，另一部分与所述漏极氧化物层贴合；
形成包括像素电极的图形；
在进行了上述步骤的玻璃基板上形成钝化层；
形成包括公共电极的图形。
与图2和图3中所示的实施方式相比，图4和图5中所示的实施方式无需加工过孔，因此图4和图5中所示的制造方法更加简单。
容易理解的是，形成了氧化物薄膜晶体管的源极和漏极之后，可以形成与所述漏极相连的像素电极，随后形成覆盖基板的钝化层，并最后在钝化层上形成公共电极。这些步骤都是本领域所公知的，因此不再赘述。
作为本发明的另一个方面，还提供一种显示装置，该显示装置包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。
数据线、氧化物薄膜晶体管的源极以及漏极均由金属（例如，铝、钼、铜中的任意一种）制成，氧化物层的防腐蚀能力比金属材料防腐蚀能力强，因此，将氧化物层设置在数据线与氧化物薄膜晶体管的源极相连的部分下方可以防止在刻蚀形成包括源极、漏极以及数据线的图形时数据线与栅线相交叠的部分的下表面被刻蚀液腐蚀，从而提高了阵列基板的总体质量。
本发明所提供的显示装置中使用了氧化物薄膜晶体管，具有较高的迁移率，因此，本发明所提供的显示装置可以具有较大的面积，从而可以应用于电脑、电视等电子设备中。
本发明所述的显示装置可以为液晶面板、液晶显示器、液晶电视、OLED显示面板、OLED显示器、OLED电视、手机、掌上电脑或者电子书等装置。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种阵列基板，该阵列基板包括多条数据线、多条栅线和多个氧化物薄膜晶体管，多条所述数据线与多条所述栅线互相交错，将所述阵列基板划分为多个像素单元，每个所述像素单元内均设置有所述氧化物薄膜晶体管，其特征在于，所述阵列基板还包括至少设置在所述数据线与所述栅线相交叠的部分的下方的氧化物层，该氧化物层的上表面与所述数据线的下表面相贴合。
2.根据权利要求1所述的阵列基板，其特征在于，在每个所述数据线与所述栅线的交叠处均设置有所述氧化物层，所述氧化物层的宽度与所述数据线的宽度相同，所述氧化物层的长度与所述栅线的宽度相同。
3.根据权利要求1所述的阵列基板，其特征在于，所述氧化物层对应于整条所述数据线。
4.根据权利要求1至3中任意一项所述的阵列基板，其特征在于，所述氧化物层和所述氧化物薄膜晶体管的有源层由同种材料制成，所述氧化物薄膜晶体管的有源层上方设置有刻蚀阻挡层。
5.根据权利要求4所述的阵列基板，其特征在于，所述氧化物薄膜晶体管的源极和漏极位于所述氧化物薄膜晶体管的有源层的上方，且所述氧化物薄膜晶体管的源极和漏极分别通过第一过孔和第二过孔与所述有源层相连，所述数据线穿过所述刻蚀阻挡层与所述氧化物层相贴合。
6.根据权利要求4所述的阵列基板，其特征在于，所述薄膜晶体管的有源层包括源极覆盖区、漏极覆盖区和位于所述源极覆盖区和所述漏极覆盖区之间的刻蚀阻挡层覆盖区，所述氧化物层包括位于所述有源层一侧且与所述源极覆盖区连续的的源极氧化物层和位于所述有源层另一侧且与所述漏极覆盖区连续的的漏极氧化物层，所述薄膜晶体管的源极的下表面的一部分与所述源极覆盖区贴合，另一部分与所述源极氧化物层贴合，所述薄膜晶体管的漏极的下表面的一部分与所述漏极覆盖区贴合，另一部分与所述漏极氧化物层贴合，所述刻蚀阻挡层的下表面与所述刻蚀阻挡层覆盖区贴合。
7.一种阵列基板的制造方法，其特征在于，所述制造方法包括：
形成包括栅线的图形；
形成包括薄膜晶体管的有源层的图形的步骤；
形成包括所述氧化物层的图形；和
形成包括数据线和薄膜晶体管的源极、漏极的图形，且至少所述数据线与所述栅线相交叠的部分的下表面与所述氧化物层相贴合。
8.根据权利要求7所述的制造方法，其特征在于，所述氧化物层与所述氧化物薄膜晶体管的有源层位于同一层，且所述氧化物层与所述氧化物薄膜晶体管的有源层由同种材料制成，所述制造方法包括在同一步构图工艺中形成包括所述氧化物薄膜晶体管有源层和所述氧化物层的图形，并且所述制造方法包括在所述形成包括所述氧化层的步骤和所述形成包括数据线和薄膜晶体管的源极、漏极的图形的步骤之间依次进行的以下步骤：
形成包括刻蚀阻挡层的图形，所述刻蚀阻挡层位于所述有源层上方；
形成第一过孔、第二过孔和数据线孔，所述第一过孔和所述第二过孔均穿过所述刻蚀阻挡层到达所述氧化物薄膜晶体管的有源层，所述数据线孔穿过所述刻蚀阻挡层到达所述氧化物层；
在所述形成包括源极、漏极和数据线的图形的步骤中，所述源极通过第一过孔与所述有源层相连，所述漏极通过所述第二过孔与所述有源层相连，所述数据线位于所述数据线孔中，且所述数据线的下表面与所述氧化层贴合。
9.根据权利要求7所述的制造方法，其特征在于，所述氧化物层与所述氧化物薄膜晶体管的有源层位于同一层，且所述氧化物层与所述氧化物薄膜晶体管的有源层由同种材料制成，所述制造方法包括在同一步构图工艺中形成包括所述氧化物薄膜晶体管有源层和所述氧化物层的图形，所述薄膜晶体管的有源层包括源极覆盖区、漏极覆盖区和位于所述源极覆盖区和所述漏极覆盖区之间的刻蚀阻挡层覆盖区，所述氧化物层包括位于所述有源层一侧且与所述源极覆盖区连续的的源极氧化物层和位于所述有源层另一侧且与所述漏极覆盖区连续的的漏极氧化物层，
所述制造方法还包括在所述形成包括所述氧化层的步骤和所述形成包括数据线和薄膜晶体管的源极、漏极的图形的步骤之间依次进行的：
形成包括刻蚀阻挡层的图形，所述刻蚀阻挡层位于所述有源层上方，且所述刻蚀阻挡层覆盖所述刻蚀阻挡层覆盖区，所述源极的下表面的一部分与所述源极覆盖区贴合，另一部分与所述源极氧化物层贴合，所述漏极的下表面的一部分与所述漏极覆盖区贴合，另一部分与所述漏极氧化物层贴合。
10.一种显示装置，该显示装置包括阵列基板，其特征在于，所述阵列基板为权利要求1至6中任意一项所述的阵列基板。
CN201310736307.3A 2013-12-26 2013-12-26 阵列基板及其制造方法和显示装置 Active CN103715203B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201310736307.3A CN103715203B (zh) 2013-12-26 2013-12-26 阵列基板及其制造方法和显示装置
US14/428,450 US9406701B2 (en) 2013-12-26 2014-05-27 Array substrate and method for fabricating the same, and display device
EP14861175.9A EP3089214B1 (en) 2013-12-26 2014-05-27 Array substrate and manufacturing method thereof, and display device
PCT/CN2014/078506 WO2015096381A1 (zh) 2013-12-26 2014-05-27 阵列基板及其制造方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310736307.3A CN103715203B (zh) 2013-12-26 2013-12-26 阵列基板及其制造方法和显示装置

Publications (2)

Publication Number Publication Date
CN103715203A true CN103715203A (zh) 2014-04-09
CN103715203B CN103715203B (zh) 2016-06-22

Family

ID=50408041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310736307.3A Active CN103715203B (zh) 2013-12-26 2013-12-26 阵列基板及其制造方法和显示装置

Country Status (4)

Country Link
US (1) US9406701B2 (zh)
EP (1) EP3089214B1 (zh)
CN (1) CN103715203B (zh)
WO (1) WO2015096381A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096381A1 (zh) * 2013-12-26 2015-07-02 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN105529336A (zh) * 2016-01-28 2016-04-27 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法和液晶面板
CN105932024A (zh) * 2016-05-05 2016-09-07 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN107065361A (zh) * 2017-06-09 2017-08-18 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN110729327A (zh) * 2019-09-11 2020-01-24 云谷（固安）科技有限公司 一种显示面板及其制备方法
CN112242120A (zh) * 2019-07-17 2021-01-19 三星显示有限公司 显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252362B (zh) * 2016-08-31 2019-07-12 深圳市华星光电技术有限公司 一种阵列基板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110079776A1 (en) * 2009-10-07 2011-04-07 Young-Joo Choi Display device and method of manufacturing the same
US20110220893A1 (en) * 2008-06-12 2011-09-15 Byung-Geol Kim Array Substrate for Liquid Crystal Display Device and Method of Fabricating the Same
CN102820317A (zh) * 2011-05-20 2012-12-12 三星显示有限公司 有机电致发光显示器及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8988624B2 (en) * 2011-06-23 2015-03-24 Apple Inc. Display pixel having oxide thin-film transistor (TFT) with reduced loading
CN103715203B (zh) 2013-12-26 2016-06-22 合肥京东方光电科技有限公司 阵列基板及其制造方法和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110220893A1 (en) * 2008-06-12 2011-09-15 Byung-Geol Kim Array Substrate for Liquid Crystal Display Device and Method of Fabricating the Same
US20110079776A1 (en) * 2009-10-07 2011-04-07 Young-Joo Choi Display device and method of manufacturing the same
CN102820317A (zh) * 2011-05-20 2012-12-12 三星显示有限公司 有机电致发光显示器及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096381A1 (zh) * 2013-12-26 2015-07-02 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
US9406701B2 (en) 2013-12-26 2016-08-02 Boe Technology Group Co., Ltd. Array substrate and method for fabricating the same, and display device
CN105529336A (zh) * 2016-01-28 2016-04-27 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法和液晶面板
CN105932024A (zh) * 2016-05-05 2016-09-07 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN105932024B (zh) * 2016-05-05 2019-05-24 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN107065361A (zh) * 2017-06-09 2017-08-18 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
US10741691B2 (en) 2017-06-09 2020-08-11 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate, display panel and display device
CN112242120A (zh) * 2019-07-17 2021-01-19 三星显示有限公司 显示装置
CN110729327A (zh) * 2019-09-11 2020-01-24 云谷（固安）科技有限公司 一种显示面板及其制备方法
CN110729327B (zh) * 2019-09-11 2022-07-08 云谷（固安）科技有限公司 一种显示面板及其制备方法

Also Published As

Publication number Publication date
US9406701B2 (en) 2016-08-02
EP3089214A1 (en) 2016-11-02
EP3089214B1 (en) 2020-02-12
CN103715203B (zh) 2016-06-22
US20160020229A1 (en) 2016-01-21
EP3089214A4 (en) 2017-08-16
WO2015096381A1 (zh) 2015-07-02

Similar Documents

Publication Publication Date Title
CN103715203A (zh) 阵列基板及其制造方法和显示装置
US8829511B2 (en) Hybrid thin film transistor, manufacturing method thereof and display panel having the same
CN102654698B (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN104218063B (zh) 有机发光显示装置及其制造方法
CN103165540B (zh) 阵列基板及其制作方法
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN103337479B (zh) 一种阵列基板、显示装置及阵列基板的制作方法
CN107658345A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN105070726B (zh) 薄膜晶体管以及像素结构
CN104637955A (zh) 一种阵列基板及其制作方法、显示装置
CN104091831A (zh) 一种薄膜晶体管、阵列基板和显示装置
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
CN104409514A (zh) 一种薄膜晶体管结构、其制作方法及相关装置
CN102629611B (zh) 一种显示装置、阵列基板及其制作方法
CN104409462A (zh) 阵列基板及其制造方法、显示装置
CN103235456B (zh) 阵列基板及其制造方法和显示装置
CN104167447A (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN107300816A (zh) 显示装置
CN203932068U (zh) 一种薄膜晶体管、阵列基板和显示装置
CN105242435A (zh) 阵列基板及制作方法、液晶显示面板
CN202721128U (zh) 薄膜晶体管基板
CN203644781U (zh) 阵列基板和显示装置
CN202948924U (zh) 一种阵列基板及显示装置
CN202443974U (zh) 一种阵列基板及应用其的显示装置
CN108039352A (zh) 阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant