CN108039352A - 阵列基板及其制造方法 - Google Patents
阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN108039352A CN108039352A CN201711361236.8A CN201711361236A CN108039352A CN 108039352 A CN108039352 A CN 108039352A CN 201711361236 A CN201711361236 A CN 201711361236A CN 108039352 A CN108039352 A CN 108039352A
- Authority
- CN
- China
- Prior art keywords
- layer
- material layer
- grid
- drain electrode
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 230000004888 barrier function Effects 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 239000012212 insulator Substances 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- 239000011810 insulating material Substances 0.000 claims abstract description 19
- 230000008021 deposition Effects 0.000 claims abstract description 16
- 238000002161 passivation Methods 0.000 claims description 20
- 230000003628 erosive effect Effects 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 239000010410 layer Substances 0.000 description 220
- 238000010586 diagram Methods 0.000 description 9
- 238000000926 separation method Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- -1 Al/Mo Chemical class 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板的制造方法，其包括以下步骤：在基底上形成栅极层；在栅极层上形成栅极绝缘材料层；在所述栅极绝缘材料层上形成多晶硅材料层；在多晶硅材料层上沉积形成刻蚀阻挡材料层；对多晶硅材料层进行沟道掺杂；形成有源层、刻蚀阻挡层及栅极绝缘层；在有源层及栅极绝缘层上形成源漏极层，有源层与源漏极层电性连接；及在源漏极层上形成通孔，进而形成源极及漏极，通孔对应有源层设置，源极及漏极均与有源层电性连接。本发明还提供一种阵列基板。由于所述阵列基板为底栅结构，其减小了现有技术中顶栅结构中，由于有源层引起的表面不平整带来的界面电阻不均的现象，提高了阵列基板的电学性能的稳定性。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制造方法。
背景技术
目前，低温多晶硅薄膜晶体管(LTPS TFT)以其高电子迁移率和稳定性受到较大的关注。传统的低温多晶硅薄膜晶体管多采用顶栅极(Top Gate)结构，然而，沉积形成的有源层的表面不平整，易造成后续沉积于所述有源层的栅极(Gate)等结构的平坦度较差，进而易导致所述有源层与所述栅极之间界面的电阻分布不均，进而导致整体性能不稳定。
发明内容
为了解决前述问题，本发明提供一种阵列基板及其制造方法。
一种阵列基板的制造方法，其包括以下步骤：
在基底上形成栅极层；
在所述栅极层上形成栅极绝缘材料层，所述栅极绝缘材料层覆盖所述栅极层及所述基底；
在所述栅极绝缘材料层上形成多晶硅材料层；
在所述多晶硅材料层上沉积形成刻蚀阻挡材料层；
对所述多晶硅材料层进行沟道掺杂；
蚀刻所述多晶硅材料层、所述刻蚀阻挡材料层及所述栅极绝缘材料层，进而形成有源层、刻蚀阻挡层及栅极绝缘层，所述栅极绝缘层覆盖所述栅极层及所述基底，所述有源层形成于所述栅极层上，所述刻蚀阻挡层覆盖所述有源层；
在所述有源层及所述栅极绝缘层上形成源漏极层，所述有源层与所述源漏极层电性连接；及
在所述源漏极层上形成通孔，进而形成源极及漏极，所述通孔对应有源层设置，所述源极及所述漏极均与有源层电性连接。
进一步地，所述栅极层包括第一栅极及与所述第一栅极间隔设置的第二栅极，所述第一栅极对应所述有源层设置，所述第二栅极与所述漏极电性连接。
进一步地，所述蚀刻所述多晶硅材料层、所述刻蚀阻挡材料层及所述栅极绝缘材料层，进而形成有源层、刻蚀阻挡层及栅极绝缘层，所述栅极绝缘层覆盖所述栅极层及所述基底，所述有源层形成于所述栅极层上，所述刻蚀阻挡层覆盖所述有源层，还包括：
蚀刻所述栅极绝缘材料层，使得所述第二栅极远离所述基底的顶面露出，以使所述第二栅极能够与所述漏极接触。
进一步地，所述有源层包括沟道区域、第一非沟道区域及第二非沟道区域，所述沟道区域连接于第一所述非沟道区域及所述第二非沟道区域之间，所述沟道区域对应所述通孔设置，所述有源层位于所述第一非沟道区域且远离所述沟道区域的端面与所述源极电性连接，所述有源层位于所述第二非沟道区域且远离所述沟道区域的端面与所述漏极电性连接。
进一步地，所述在所述多晶硅材料层上沉积形成刻蚀阻挡材料层，包括以下步骤：
在所述多晶硅材料层上沉积形成预制刻蚀阻挡材料层；
蚀刻所述预制刻蚀阻挡材料层进而形成所述刻蚀阻挡材料层，所述刻蚀阻挡材料层包括第一刻蚀阻挡材料层及与所述第一刻蚀阻挡材料层连接的第二刻蚀阻挡材料层，所述第一刻蚀阻挡材料层对应所述有源层设置，所述第一刻蚀阻挡材料层的厚度大于所述第二刻蚀阻挡材料层的厚度。
进一步地，所述第一刻蚀阻挡材料层的厚度与所述预制刻蚀阻挡材料层的厚度相同。
进一步地，所述在所述源漏极层上形成通孔，进而形成源极及漏极，所述通孔对应有源层设置，所述源极及所述漏极均与有源层电性连接后，所述制造方法还包括步骤：在所述源极及所述漏极上形成有机发光层。
进一步地，所述在所述源极及所述漏极上形成有机发光层，具体包括以下步骤：
在所述源极及所述漏极上沉积形成钝化层；
在所述钝化层上形成阳极，所述阳极与所述漏极连接；
在所述钝化层上形成像素定义层，所述像素定义层覆盖所述阳极，所述有机发光层包括所述钝化层、所述阳极及所述像素定义层。
进一步地，所述在基底上形成栅极层，包括以下步骤：
在衬底上形成阻挡层；
在所述阻挡层上形成缓冲层；
在所述缓冲层上形成所述栅极层，所述衬底、所述阻挡层及所述缓冲层依次层叠形成所述基底。
一种阵列基板，其包括基底、栅极层、栅极绝缘层、由多晶硅材料制成的有源层、刻蚀阻挡层、源极及漏极，所述栅极层设于所述基底上，所述栅极绝缘层覆盖所述栅极层及所述基底，所述有源层设于所述栅极绝缘层上，所述刻蚀阻挡层覆盖所述有源层，所述源极及所述漏极设于所述刻蚀阻挡层上，所述源极与所述漏极均与所述有源层电性连接。
本发明提供的阵列基板及其制造方法，由于所述阵列基板为底栅结构，其减小了现有技术中顶栅结构中，由多晶硅材料制成的有源层引起的表面不平整带来的界面电阻不均的现象，提高了整体结构的电学性能的稳定性。此外，由于不采用传统的挖孔填充源极及漏极的做法，避免填充所述源极线及所述漏极线时可能存在填充不均，接触不良等现象，更能避免填充过程中由于气泡造成填充不完全的现象，更有利于所述源极及所述漏极与所述有源层的接触。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的阵列基板的示意图；
图2是本发明实施例提供的阵列基板的制造方法的流程图；
图3是第一初级结构的示意图；
图4是第二初级结构的示意图；
图5是第三初级结构的示意图；
图6是第四初级结构的示意图；
图7是第六初级结构的示意图；
图8是第七初级结构的示意图；
图9是第八初级结构的示意图；
图10是第四子初级结构的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明实施例提供一种阵列基板100。阵列基板100应用于显示面板。阵列基板100包括基底11、栅极层13、栅极绝缘层15、由多晶硅材料制成的有源层17、刻蚀阻挡层19、源极21及漏极23。栅极层13设于基底11上，栅极绝缘层15覆盖栅极层13及基底11，有源层17设于栅极绝缘层15上，刻蚀阻挡层19覆盖有源层17，源极21及漏极23设于刻蚀阻挡层19上。源极21与漏极23均与有源层17电性连接
本实施方式中，基底11为柔性基底。所述阵列基板100为柔性显示面板。
栅极层13形成于基底11上，栅极层13包括第一栅极131及与第一栅极131间隔设置的第二栅极133。本实施方式中，第一栅极131及第二栅极133由金属Mo制成，所述第二栅极135对应阵列基板100的端子区(PAD)设置。在其它实施例中，第一栅极131及第二栅极133可以由其它金属制成，例如Al、Ti、Cu、Cr等金属或者AlNd、MoNb等合金的单层结构，也可以用Al/Mo、Ti/Al/Ti等金属制成的叠层形成。
栅极绝缘层15覆盖栅极层13。本实施方式中，栅极绝缘层15的厚度约为可以理解，栅极绝缘层15可以由SiNx、SiO2等单层材料构成也可用SiNx/SiO2、SiNx/Al2O3等绝缘物质的叠层形成。
有源层17形成于栅极绝缘层17上，有源层17包括沟道区域171、第一非沟道区域173及第二非沟道区域175，沟道区域171连接于第一非沟道区域173及第二非沟道区域175之间。沟道区域171对应第一栅极131设置。本实施方式中，有源层17经多晶硅材料通过沟道掺杂形成。有源层17位于第一非沟道区域173且远离沟道区域171的端面与源极21电性连接，有源层17位于第二非沟道区域175且远离沟道区域171的端面与漏极23电性连接。
刻蚀阻挡层19覆盖沟道区域171、第一非沟道区域173及第二非沟道区域175。刻蚀阻挡层19用于在制造所述阵列基板100的过程中，避免刻蚀液体或刻蚀气体在对下层的有源层17造成影响。
本实施方式中，源极21与漏极23通过于刻蚀阻挡层19上沉积源漏极材料层(图未示)并形成通孔25形成。
进一步地，阵列基板100还包括还形成于源极21及漏极23上的有机发光层40。有机发光层40包括钝化层41、阳极43、像素定义层45及间隙物47，钝化层41覆盖源极21与漏极23，阳极43形成于钝化层41上并与漏极23连接，像素定义层43形成于钝化层41，间隙物47形成于像素定义层43上。
进一步地，所述基底11包括衬底111、阻挡层113及缓冲层115。阻挡层113形成于基底11上，缓冲层115形成于阻挡层113上。衬底111、阻挡层113及缓冲层115依次呈层叠设置形成基底11。衬底111由聚酰亚胺(PI)及/或聚对苯二甲酸乙二醇酯(PET)等材料制成。可以理解，衬底111也可以由硬质材料制成，例如玻璃。
请参阅图2，本发明还提供一种阵列基板的制造方法，其包括以下步骤：
步骤201，请参阅图3，在基底11上形成栅极层13。设在步骤201中形成的结构为第一初级结构201。
本实施方式中，通过一道光罩(图未示)于基底11上形成预设图案的栅极层13。
步骤202，请参阅图4，在栅极层13上形成栅极绝缘材料层32，栅极绝缘材料层32覆盖栅极层13及基底11。设在步骤202中形成的结构为第二初级结构202。
步骤203，请参阅图5，在栅极绝缘材料层32上形成多晶硅材料层34。设在步骤203中形成的结构为第三初级结构203。
步骤204，请参阅图6，在多晶硅材料层34上沉积形成刻蚀阻挡材料层36。设在步骤204中形成的结构为第四初级结构204。
步骤205，对多晶硅材料层34进行沟道掺杂。设在步骤205中形成的结构为第五初级结构(图未示)。
步骤206，蚀刻多晶硅材料层34、刻蚀阻挡材料层36及栅极绝缘材料层32，请参阅图7，进而形成有源层17、刻蚀阻挡层19及栅极绝缘层15，所述栅极绝缘层15覆盖所述栅极层13及所述基底11，所述有源层17形成于所述栅极层13上，所述刻蚀阻挡层19覆盖所述有源层17。设在步骤206中形成的结构为第六初级结构206。
步骤207，请参阅图8，在有源层17及栅极绝缘层15上形成源漏极层38，有源层17与源漏极层20电性连接。设在步骤207中形成的结构为第七初级结构207。
步骤208，请参阅图9，在源漏极层38上形成通孔25，进而形成源极21及漏极23，所述通孔25对应有源层17设置，源极21及漏极23均与有源层17电性连接。设在步骤208中形成的结构为第八初级结构208。
进一步地，栅极层13包括第一栅极131及与第一栅极131间隔设置的第二栅极133。第一栅极131对应有源层17设置。第二栅极135对应阵列基板100的端子区(图未示)设置。
在步骤206中，即蚀刻多晶硅材料层34、刻蚀阻挡材料层36及栅极绝缘材料层32，进而形成有源层17、覆盖于有源层17上的刻蚀阻挡层19及栅极绝缘层15的步骤中，具体包括以下步骤：蚀刻所述栅极绝缘材料层32，使得所述第二栅极133远离所述基底11的顶面露出，以使所述第二栅极133能够与所述漏极23接触。
进一步地，有源层17包括沟道区域171、第一非沟道区域173及第二非沟道区域175。沟道区域171连接于第一非沟道区域173及第二非沟道区域175之间。沟道区域171对应第一栅极131的位置设置。第二栅极133邻近第二非沟道区域175设置。通孔25对应沟道区域171设置。
在步骤206中，由于设有蚀刻阻挡层19，进而在蚀刻时避开了设有第一栅极131及第二栅极133的区域，避免刻蚀液体或刻蚀气体对栅极层13的影响。另外，通过整面蚀刻的方式，蚀刻除去非有源层区域103的多晶硅材料层16、刻蚀阻挡层19及位于非有源层区域103的栅极绝缘层15，直至第二栅极133远离基底11的顶面露出。
在步骤208中，通过一道光罩蚀刻源漏极层20形成通孔25，进而形成源极21及漏极23。漏极23与第二栅极133接触连接。第一非沟道区域173的有源层17远离沟道区域171的端面与源极21电性连接，第二非沟道区域175的有源层17远离沟道区域171的端面与漏极23电性连接。
进一步地，在步骤204中，即所述在多晶硅材料层34上沉积形成刻蚀阻挡材料层36的步骤中，具体包括：
步骤2041，请参阅图10，在多晶硅材料层34上沉积形成预制刻蚀阻挡材料层360。设在步骤2041中形成的结构为第四子初级结构2041。
步骤2042，请再次参阅图6，蚀刻预制刻蚀阻挡材料层360进而形成刻蚀阻挡材料层36，刻蚀阻挡材料层36包括第一刻蚀阻挡材料层361及与第一刻蚀阻挡材料层361连接的第二刻蚀阻挡材料层363，第一刻蚀阻挡材料层361对应所述有源层17设置，第一刻蚀阻挡材料层361对应第一栅极131设置，第一刻蚀阻挡材料层361的厚度大于第二刻蚀阻挡材料层363的厚度。
在本实施方式中，在步骤2041中所形成的预制刻蚀阻挡材料层360的厚度约为在步骤2042中，第一刻蚀阻挡材料层361的厚度与步骤2041中所形成的预制刻蚀阻挡材料层360的厚度相同，换句话说，第一刻蚀阻挡材料层361的厚度保留预制刻蚀阻挡材料层360的原有厚度，所述第二刻蚀阻挡材料层363的厚度约为避免后续刻蚀制程对下层材料造成影响，进而影响阵列基板100的性能。
在步骤2042中，通过一道光罩蚀刻刻蚀阻挡材料层36进而形成第一刻蚀阻挡材料层361及与第一刻蚀阻挡材料层361连接的第二刻蚀阻挡材料层363。
由于不采用传统的挖孔填充源极及漏极的做法，避免填充所述源极线及所述漏极线时可能存在填充不均，接触不良等现象，更有利于源极21及漏极23和有源层17的接触。
进一步地，请再次参阅图1，在步骤208后，所述制造方法还包括步骤209：在源极21及漏极23上形成有机发光层40，有机发光层40包括钝化层41、阳极43及像素定义层45。
在步骤209中，即所述在源极21及漏极23上形成有机发光层40的步骤中，具体包括以下步骤：
步骤2091，在源极21及漏极23上沉积形成钝化层41。
进一步地，在步骤2091中，通过一道光罩在源极21及漏极23上沉积形成钝化层41，所述钝化层41上形成过孔411。
步骤2092，在所述钝化层41上形成阳极45，阳极43与漏极23连接。
进一步地，在步骤2092中，通过一道光罩在所述钝化层41上形成阳极45，所述阳极45通过所述过孔411与漏极23连接。
步骤2093，在所述钝化层41上形成像素定义层45，所述像素定义层45覆盖所述阳极43。
进一步地，在步骤2093，在所述像素定义层45上形成间隙物47。所述间隙物47用于支撑盒厚。通过一道光罩在所述钝化层41上形成像素定义层45及间隙物47。
进一步地，在步骤201中，即所述在基底11上形成栅极层13的步骤中，具体包括以下步骤：
步骤2011，在衬底111上形成阻挡层113；
步骤2012，在所述阻挡层113上形成缓冲层115；
步骤2013，在所述缓冲层115上形成所述栅极层13，所述衬底111、所述阻挡层113及所述缓冲层115依次层叠形成所述基底11。
在步骤2013中，通过一道光罩在所述缓冲层115上形成所述栅极层13。
本发明提供的阵列基板100及其制造方法，由于所述阵列基板100为底栅结构，其减小了现有技术中顶栅结构中由于多晶硅中晶界引起的表面不平整带来的界面电阻不均的现象，提高了薄膜晶体管的电学性能的稳定性。此外，由于不采用传统的挖孔填充源极及漏极的做法，避免填充所述源极线及所述漏极线时可能存在填充不均，接触不良等现象，更能避免填充过程中由于气泡造成填充不完全的现象，更有利于源极21及漏极23和有源层17的接触。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。
Claims (10)
1.一种阵列基板的制造方法，其包括以下步骤：
在基底上形成栅极层；
在所述栅极层上形成栅极绝缘材料层，所述栅极绝缘材料层覆盖所述栅极层及所述基底；
在所述栅极绝缘材料层上形成多晶硅材料层；
在所述多晶硅材料层上沉积形成刻蚀阻挡材料层；
对所述多晶硅材料层进行沟道掺杂；
蚀刻所述多晶硅材料层、所述刻蚀阻挡材料层及所述栅极绝缘材料层，进而形成有源层、刻蚀阻挡层及栅极绝缘层，所述栅极绝缘层覆盖所述栅极层及所述基底，所述有源层形成于所述栅极层上，所述刻蚀阻挡层覆盖所述有源层；
在所述有源层及所述栅极绝缘层上形成源漏极层，所述有源层与所述源漏极层电性连接；及
在所述源漏极层上形成通孔，进而形成源极及漏极，所述通孔对应有源层设置，所述源极及所述漏极均与有源层电性连接。
2.如权利要求1所述的制造方法，其特征在于，所述栅极层包括第一栅极及与所述第一栅极间隔设置的第二栅极，所述第一栅极对应所述有源层设置，所述第二栅极与所述漏极电性连接。
3.如权利要求2所述的制造方法，其特征在于，所述蚀刻所述多晶硅材料层、所述刻蚀阻挡材料层及所述栅极绝缘材料层，进而形成有源层、刻蚀阻挡层及栅极绝缘层，所述栅极绝缘层覆盖所述栅极层及所述基底，所述有源层形成于所述栅极层上，所述刻蚀阻挡层覆盖所述有源层，还包括：
蚀刻所述栅极绝缘材料层，使得所述第二栅极远离所述基底的顶面露出，以使所述第二栅极能够与所述漏极接触。
4.如权利要求1所述的制造方法，其特征在于，所述在所述多晶硅材料层上沉积形成刻蚀阻挡材料层，包括以下步骤：
在所述多晶硅材料层上沉积形成预制刻蚀阻挡材料层；
蚀刻所述预制刻蚀阻挡材料层形成所述刻蚀阻挡材料层，所述刻蚀阻挡材料层包括第一刻蚀阻挡材料层及与所述第一刻蚀阻挡材料层连接的第二刻蚀阻挡材料层，所述第一刻蚀阻挡材料层对应所述有源层设置，所述第一刻蚀阻挡材料层的厚度大于所述第二刻蚀阻挡材料层的厚度。
5.如权利要求4所述的制造方法，其特征在于，所述第一刻蚀阻挡材料层的厚度与所述预制刻蚀阻挡材料层的厚度相同。
6.如权利要求1所述的制造方法，其特征在于，所述在所述源漏极层上形成通孔，进而形成源极及漏极，所述通孔对应有源层设置，所述源极及所述漏极均与有源层电性连接后，所述制造方法还包括步骤：在所述源极及所述漏极上形成有机发光层。
7.如权利要求6所述的制造方法，其特征在于，所述在所述源极及所述漏极上形成有机发光层，具体包括以下步骤：
在所述源极及所述漏极上沉积形成钝化层；
在所述钝化层上形成阳极，所述阳极与所述漏极连接；
在所述钝化层上形成像素定义层，所述像素定义层覆盖所述阳极，所述有机发光层包括所述钝化层、所述阳极及所述像素定义层。
8.如权利要求1所述的制造方法，其特征在于，所述在基底上形成栅极层，包括以下步骤：
在衬底上形成阻挡层；
在所述阻挡层上形成缓冲层；
在所述缓冲层上形成所述栅极层，所述衬底、所述阻挡层及所述缓冲层依次层叠形成所述基底。
9.一种阵列基板，其特征在于，所述阵列基板包括基底、栅极层、栅极绝缘层、由多晶硅材料制成的有源层、刻蚀阻挡层、源极及漏极，所述栅极层设于所述基底上，所述栅极绝缘层覆盖所述栅极层及所述基底，所述有源层设于所述栅极绝缘层上，所述刻蚀阻挡层覆盖所述有源层，所述源极及所述漏极设于所述刻蚀阻挡层上，所述源极与所述漏极均与所述有源层电性连接。
10.如权利要求9所述的阵列基板，其特征在于，所述有源层包括沟道区域、第一非沟道区域及第二非沟道区域，所述沟道区域连接于第一所述非沟道区域及所述第二非沟道区域之间，所述沟道区域对应所述通孔设置，所述有源层位于所述第一非沟道区域且远离所述沟道区域的端面与所述源极电性连接，所述有源层位于所述第二非沟道区域且远离所述沟道区域的端面与所述漏极电性连接。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711361236.8A CN108039352B (zh) | 2017-12-18 | 2017-12-18 | 阵列基板及其制造方法 |
| PCT/CN2018/072735 WO2019119584A1 (zh) | 2017-12-18 | 2018-01-15 | 阵列基板及其制造方法 |
| US15/979,335 US10651257B2 (en) | 2017-12-18 | 2018-05-14 | Array substrate and manufacturing method thereof |
| US16/824,323 US10727289B1 (en) | 2017-12-18 | 2020-03-19 | Array substrate and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711361236.8A CN108039352B (zh) | 2017-12-18 | 2017-12-18 | 阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108039352A true CN108039352A (zh) | 2018-05-15 |
| CN108039352B CN108039352B (zh) | 2020-06-05 |
Family
ID=62099575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711361236.8A Active CN108039352B (zh) | 2017-12-18 | 2017-12-18 | 阵列基板及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108039352B (zh) |
| WO (1) | WO2019119584A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020206740A1 (zh) * | 2019-04-08 | 2020-10-15 | 深圳市华星光电半导体显示技术有限公司 | 显示面板和电子设备 |
| WO2023108755A1 (zh) * | 2021-12-14 | 2023-06-22 | 广州华星光电半导体显示技术有限公司 | 显示面板及其制备方法与显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470769A (en) * | 1990-03-27 | 1995-11-28 | Goldstar Co., Ltd. | Process for the preparation of a thin film transistor |
| US20100159619A1 (en) * | 2007-05-18 | 2010-06-24 | Sony Corporation | Method for crystallizing thin film, method for manufacturing thin film semiconductor device, method for manufacturing electronic apparatus, and method for manufacturing display device |
| CN103489882A (zh) * | 2013-10-17 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN107039284A (zh) * | 2017-04-17 | 2017-08-11 | 武汉华星光电技术有限公司 | 一种制作低温多晶硅薄膜晶体管的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010040848A (ja) * | 2008-08-06 | 2010-02-18 | Hitachi Displays Ltd | 液晶表示装置 |
| CN103943628B (zh) * | 2013-10-14 | 2017-01-11 | 上海天马微电子有限公司 | Tft阵列基板、制造方法及其显示面板 |
| CN104934439B (zh) * | 2015-04-28 | 2018-10-26 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
| CN106876476B (zh) * | 2017-02-16 | 2020-04-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板及电子设备 |
| CN107591413B (zh) * | 2017-08-09 | 2020-02-07 | 武汉华星光电半导体显示技术有限公司 | 一种tft基板的制备方法、tft基板以及oled显示面板 |
-
2017
- 2017-12-18 CN CN201711361236.8A patent/CN108039352B/zh active Active
-
2018
- 2018-01-15 WO PCT/CN2018/072735 patent/WO2019119584A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470769A (en) * | 1990-03-27 | 1995-11-28 | Goldstar Co., Ltd. | Process for the preparation of a thin film transistor |
| US20100159619A1 (en) * | 2007-05-18 | 2010-06-24 | Sony Corporation | Method for crystallizing thin film, method for manufacturing thin film semiconductor device, method for manufacturing electronic apparatus, and method for manufacturing display device |
| CN103489882A (zh) * | 2013-10-17 | 2014-01-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN107039284A (zh) * | 2017-04-17 | 2017-08-11 | 武汉华星光电技术有限公司 | 一种制作低温多晶硅薄膜晶体管的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020206740A1 (zh) * | 2019-04-08 | 2020-10-15 | 深圳市华星光电半导体显示技术有限公司 | 显示面板和电子设备 |
| WO2023108755A1 (zh) * | 2021-12-14 | 2023-06-22 | 广州华星光电半导体显示技术有限公司 | 显示面板及其制备方法与显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108039352B (zh) | 2020-06-05 |
| WO2019119584A1 (zh) | 2019-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109920818B (zh) | 显示面板及其制造方法、显示装置 | |
| CN103456740B (zh) | 像素单元及其制造方法、阵列基板和显示装置 | |
| CN102456696B (zh) | 显示装置及其制造方法 | |
| CN111564458B (zh) | 显示面板 | |
| CN103730508A (zh) | 显示面板的垂直式薄膜晶体管结构及其制作方法 | |
| CN103489876B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN105633101A (zh) | Tft阵列基板及其制造方法、显示装置 | |
| CN104218094B (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
| WO2020114485A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN108598089A (zh) | Tft基板的制作方法及tft基板 | |
| US9406701B2 (en) | Array substrate and method for fabricating the same, and display device | |
| CN103681659A (zh) | 一种阵列基板、制备方法以及显示装置 | |
| CN103018990A (zh) | 一种阵列基板和其制备方法、及液晶显示装置 | |
| WO2022088365A1 (zh) | 显示面板及其制备方法 | |
| CN112490254B (zh) | 一种阵列基板、显示面板及其制备方法 | |
| CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN105655291A (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
| CN105070726A (zh) | 薄膜晶体管以及像素结构 | |
| CN103413834B (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN105428367A (zh) | 像素结构及其制造方法 | |
| CN104952935B (zh) | 一种薄膜晶体管结构及其制备方法 | |
| CN108039352A (zh) | 阵列基板及其制造方法 | |
| CN105552035A (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| CN102664187A (zh) | 有机发光二极管显示器及其制造方法 | |
| CN102645811A (zh) | 电子纸有源基板及其制造方法和电子纸显示屏 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |