CN105070726B - 薄膜晶体管以及像素结构 - Google Patents
薄膜晶体管以及像素结构 Download PDFInfo
- Publication number
- CN105070726B CN105070726B CN201510442172.9A CN201510442172A CN105070726B CN 105070726 B CN105070726 B CN 105070726B CN 201510442172 A CN201510442172 A CN 201510442172A CN 105070726 B CN105070726 B CN 105070726B
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- tft
- grid
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 67
- 239000010410 layer Substances 0.000 claims description 106
- 238000009413 insulation Methods 0.000 claims description 19
- 239000011241 protective layer Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 description 22
- 239000000463 material Substances 0.000 description 19
- 239000004065 semiconductor Substances 0.000 description 10
- 238000000059 patterning Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000012447 hatching Effects 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- -1 IZO) Chemical compound 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管以及像素结构，此薄膜晶体管包括栅极、栅绝缘层、有源层、欧姆接触层、源极以及漏极。栅极具有凹陷结构。栅绝缘层位于栅极上，并顺应性地覆盖凹陷结构。有源层位于栅绝缘层上，其中有源层位于栅极的凹陷结构内且未延伸至凹陷结构的外部。欧姆接触层位于有源层上，且暴露出部分的有源层。源极以及漏极，位于欧姆接触层的上方。
Description
【技术领域】
本发明是有关于一种薄膜晶体管以及像素结构，且特别是有关于一种显示面板的薄膜晶体管以及像素结构。
【背景技术】
随着现代信息科技的进步，各种不同规格的显示器已被广泛地应用在消费者电子产品的屏幕的中，例如手机、笔记型电脑、数字相机以及个人数字助理(PDAs)等。在该多个显示器中，由于液晶显示器(liquid crystal displays,LCD)及有机电激发光显示器(Organic Electroluminesence Display,OELD或称为OLED)具有轻薄以及消耗功率低的优点，因此在市场中成为主流商品。LCD与OLED的制程包括将半导体元件阵列排列于基板上，而半导体元件包含薄膜晶体管(thin film transistors,TFTs)。
传统上来说，薄膜晶体管包括顶栅型薄膜晶体管(top-gate TFTs)以及底栅型薄膜晶体管(bottom-gate TFTs)。上述薄膜晶体管包含半导体层作为有源层或通道层，因此，若受到外部光源(例如是：背光源)的照射，则TFTs的半导体层很容易产生因照光而引致的漏电流(photo-induced current leakage)。其中，因照光而引致的漏电流不但会影响薄膜晶体管元件本身的效能，且会在画面显示时发生相互串扰(cross-talk)的问题，导致显示器的显示品质下降。
【发明内容】
本发明提供一种薄膜晶体管以及一种像素结构，其可以避免传统TFTs的半导体层很容易产生因照光而产生漏电流问题。
本发明的薄膜晶体管包括栅极、栅绝缘层、有源层、欧姆接触层、源极以及漏极。栅极具有凹陷结构。栅绝缘层位于栅极上，并顺应性地覆盖凹陷结构。有源层位于栅绝缘层上，其中有源层位于栅极的凹陷结构内且未延伸至凹陷结构的外部。欧姆接触层位于有源层上，且暴露出部分的有源层。源极以及漏极，位于欧姆接触层的上方。
本发明另提供一种像素结构，包括数据线、扫描线、薄膜晶体管、保护层以及像素电极。薄膜晶体管如上所述。上述的薄膜晶体管电性连接数据线以及扫描线。保护层位于源极与漏极的上方，其特征在于，保护层具有开口，以暴露出漏极。像素电极位于保护层的上方，且像素电极经由开口与漏极电性连接。
基于上述，在本发明的薄膜晶体管中由于有源层位于栅极的凹陷结构内，且并未延伸至栅极的凹陷结构之外部，可阻挡外部光源(例如是：背光源)照射到有源层。因此，本发明的薄膜晶体管可避免因照光而引致的漏电流的产生。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【附图说明】
图1A至图5A是本发明的一实施例的像素结构的制造流程的上视示意图。
图1B至图5B分别是对应图1A至图5A的剖面线I-I’的制造流程示意图。
图6是本发明的另一实施例的薄膜晶体管的剖面图。
图7是本发明的另一实施例的薄膜晶体管的剖面图。图8是本发明的另一实施例的薄膜晶体管的剖面图。
【符号说明】
100、200、300、400：薄膜晶体管
110、210、310、410：基板
120、220、320、420：栅极
125、225、325、425：凹陷结构
125B、225B、325B、425B：凹陷结构的底部
125W、225W、325W、425W：凹陷结构的侧壁
130、230、330、430：栅绝缘层
140、240、340、440：有源层
150、250、350、450：欧姆接触层
160：保护层
C：开口
CL：共用线
DR：凹陷结构的厚度
DA：有源层的厚度
DI：栅绝缘层的厚度
DG：栅极未设置有凹陷结构处的厚度
DBM：位于凹陷结构的底部下方的栅极的厚度
DO：欧姆接触层的厚度
D：漏极
DL：数据线
I-I’：剖线
PE：像素电极
S：源极
SL：扫描线
【实施方式】
本发明的薄膜晶体管可应用于显示面板的像素结构的中，因此，为了详细地说明本发明的薄膜晶体管的设计，以下的说明是以具有本发明的薄膜晶体管的单一像素结构为例，以文字并配合所附图式来作说明。
图1A至图5A是本发明的一实施例的薄膜晶体管以及具有上述薄膜晶体管的像素结构的制造流程的上视示意图。图1B至图5B分别是图1A至图5A的剖线I-I’的剖面制造流程示意图。以下将依序说明本发明的薄膜晶体管以及像素结构的制程流程。
请同时参照图1A以及图1B，提供一基板110。基板110的材质可为玻璃、石英、有机聚合物、或是其它可适用的材料。
在基板110上形成栅极120、扫描线SL以及共用线CL。栅极120具有凹陷结构125，且凹陷结构125具有一底部125B以及一侧壁125W。栅极120未设置有凹陷结构处具有厚度DG，且厚度DG等于或是大于0.525微米；位于凹陷结构的底部下方的栅极120具有厚度DBM，且厚度DBM等于或是大于0.050微米。凹陷结构125具有深度DR，且深度DR等于或是大于0.475微米，且等于或是小于0.675微米，如图1B所示。在本实施例中，上述的栅极120、扫描线SL以及共用线CL以及凹陷结构125的制造方法例如是先形成一金属材料层(未绘示)于基板110上，在对其进行图案化制程以形成栅极120、扫描线SL以及共用线CL；紧接着，对栅极120进行另一图案化制程以形成凹陷结构125。上述图案化制程例如是光刻蚀刻制程，但本发明不限于此。栅极120、扫描线SL以及共用线CL的材料包含金属、金属氧化物、有机导电材料或上述的组合。
在本实施例的像素结构中，扫描线SL与栅极120电性连接，且扫描线SL与共用线CL彼此分离，如图1A所示。在其它实施例中，扫描线SL以及共用线CL可以是位于相同或不相同的膜层，且两者之间彼此电性绝缘且不重叠。
接着，在基板110上形成栅绝缘层130，且栅绝缘层130配置于栅极120的上，且顺应性地覆盖凹陷结构125。其中，如图1B所示，栅绝缘层130具有厚度DI，且厚度DI等于或大于0.350微米且等于或小于0.450微米。在本实施例中，栅绝缘层130的材料包含无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、或其它合适的材料、或上述的组合。
请同时参照图2A以及图2B，在栅绝缘层130上形成有源层140。有源层140位于栅极120的凹陷结构125内，且有源层140未延伸至凹陷结构125的外部。其中，如图2B所示，有源层140具有厚度DA，且厚度DA等于或大于0.125微米且等于或小于0.165微米。有源层140的形成方法例如是透过化学气相沉积(Chemical Vapor Deposition,CVD)或是其他合适的制程，先形成有源材料层(未绘示出)，之后再透过图案化制程以定义出图案而形成有源层140。上述图案化制程例如是光刻蚀刻制程，但本发明不限于此。有源层140可为金属氧化物半导体材料、多晶硅、非晶硅或是其他合适的半导体材料，上述金属氧化物半导体材料例如是氧化铟镓锌(Indium-Gallium-Zinc Oxide,IGZO)、氧化锌(ZnO)氧化锡(SnO)、氧化铟锌(Indium-Zinc Oxide,IZO)、氧化镓锌(Gallium-Zinc Oxide,GZO)、氧化锌锡(Zinc-TinOxide,ZTO)或氧化铟锡(Indium-Tin Oxide,ITO)。
请同时参照图3A以及图3B，在有源层140上形成欧姆接触层150，且欧姆接触层150暴露出部分的有源层140。其中，欧姆接触层150具有厚度DO，且厚度DO等于或大于0.040微米且等于或小于0.060微米，如图3B所示。在本实施例中，欧姆接触层150位于栅极120的凹陷结构125内且未延伸至凹陷结构125的外部，但本发明不以此为限。欧姆接触层150的形成方法例如是透过化学气相沉积(Chemical Vapor Deposition,CVD)或是其他合适的制程，先形成一材料层(未绘示)，之后在对其进行图案化制程以形成欧姆接触层150。上述图案化制程例如是光刻蚀刻制程，但本发明不限于此。欧姆接触层150的材料可以是包含含有掺杂物(dopant)的金属氧化物半导体材料、含有掺杂物的多晶硅、含有掺杂物的非晶硅或是其他合适的含有掺杂物的半导体材料、或其它合适的材料、或上述的组合。
请同时参照图4A以及图4B，在基板110上形成数据线DL，且在欧姆接触层150上形成源极S以及漏极D。其中，源极S、漏极D以及数据线DL的形成方法例如是先形成一导电材料层(未绘示)再加以图案化形成源极S、漏极D以及数据线DL。例如是以光刻与蚀刻进行图案化制程，但不以此为限。在本实施例中，欧姆接触层150的图案与源极S以及漏极D的图案不相同，但本发明不限于此。至此步骤，本发明的薄膜晶体管100已形成，如图4B所示。
在本实施例的像素结构中，数据线DL与薄膜晶体管100的源极S电性连接，如图4A所示。扫描线SL与数据线DL是分别位于不相同的膜层，且两者之间夹有绝缘层(例如是：栅绝缘层130)，且共用线CL与数据线DL是分别位于不相同的膜层，且两者之间夹有绝缘层(例如是：栅绝缘层130)。扫描线SL的延伸方向与数据线DL的延伸方向不相同，较佳的是扫描线SL的延伸方向与数据线DL的延伸方向垂直，本发明不以此为限。
基于上述，本实施例的薄膜晶体管100包括栅极120、栅绝缘层130、有源层140、欧姆接触层150、源极S以及漏极D。栅极120具有凹陷结构125。栅绝缘层130位于栅极120上，并顺应性地覆盖凹陷结构125。有源层140位于栅绝缘层130上。其中有源层140位于栅极120的凹陷结构125内且未延伸至凹陷结构125的外部。欧姆接触层150位于有源层140上，且暴露出部分的有源层140。源极S以及漏极D位于欧姆接触层150的上方。换言之，栅极120、栅绝缘层130、凹陷结构125、有源层140、欧姆接触层150、源极S以及漏极D构成薄膜晶体管100(如图4B所示)。在本实施例的薄膜晶体管100中，有源层140位于栅极120的凹陷结构125内且未延伸至凹陷结构125的外部；欧姆接触层150位于栅极120的凹陷结构125内且未延伸至凹陷结构125的外部，且欧姆接触层150的图案与源极S以及漏极D的图案不相同。
承上所述，在薄膜晶体管110中，由于有源层140位于栅极120的凹陷结构125内，且并未延伸至栅极120的凹陷结构125之外部，可阻挡外部光源照射到有源层140，因此可避免产生因照光而引致的漏电流。
请同时参照图5A以及图5B，在源极S与漏极D的上方形成保护层160，其特征在于，保护层160具有开口C，以暴露出漏极D。在本实施例中，例如是先沉积保护层160，再对其进行图案化制程以形成开口C。上述图案化制程例如是光刻蚀刻制程，但本发明不限于此。保护层160的材料可以与栅绝缘层层130为相同或不同的材料。举例来说，保护层160的材料包含无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、或其它合适的材料、或上述的组合，但本发明不限于此。
接着，在保护层160上形成像素电极PE，其特征在于，像素电极PE经由开口C贯穿保护层160以电性连接漏极D。像素电极PE的形成方法例如是先形成一电极材料层(未绘示)，之后在对其进行图案化制程以形成像素电极PE。上述图案化制程例如是光刻蚀刻制程，但本发明不限于此。像素电极PE可为穿透式像素电极(例如：金属氧化物)、反射式像素电极(例如：高反射率的金属材料)或是半穿透半反射式像素电极。至此步骤，本发明的像素结构已形成。其中，共用线CL与像素电极PE耦合以形成储存电容器(未标示)；且薄膜晶体管100与储存电容器彼此电性连接(未绘示)。
如上述，本实施例的像素结构包括薄膜晶体管100、数据线DL、扫描线SL、保护层160以及像素电极PE。由于像素结构的薄膜晶体管100的有源层140位于栅极120的凹陷结构125内且并未延伸至凹陷结构125之外部，因此可阻挡外部光源(例如：背光源)照射到有源层140，避免产生因照光而引致的漏电流，进而防止使用此像素结构的显示面板在画面显示时发生相互串扰的现象，确保显示面板显示正常。
图6是本发明的另一实施例的薄膜晶体管的剖面图。图6的实施例与上述图4B的结构相似，因此相同的元件以相同的符号表示，且不在重复说明。图6的结构与图4B不相同的处在于，图6的薄膜晶体管200的有源层240亦是位于栅极220的凹陷结构225内且并未延伸至凹陷结构225之外部。具体来说，图6的薄膜晶体管200的欧姆接触层250的上表面的高度与栅极220未设置有凹陷结构225处的上表面的高度(亦或是扫描线的高度)一致。
图7是本发明的另一实施例的薄膜晶体管的剖面图。图7的薄膜晶体管300与上述图4B的薄膜晶体管100相似，因此相同或相似的元件以相同的或相似的符号表示，且不再重复说明。图7的薄膜晶体管300与图4B的薄膜晶体管100主要差异处在于，图7的薄膜晶体管300的有源层340亦是位于栅极320的凹陷结构325内且并未延伸至凹陷结构325之外部。欧姆接触层350位于凹陷结构325内，且更延伸至栅极320的凹陷结构325外。
图8是本发明的另一实施例的薄膜晶体管的剖面图。图8的薄膜晶体管400与上述图4B的薄膜晶体管100相似，因此相同或相似的元件以相同的或相似的符号表示，且不再重复说明。图8的薄膜晶体管400与图4B的薄膜晶体管100主要差异处在于，图8的薄膜晶体管400的有源层440亦是位于栅极420的凹陷结构425内且并未延伸至凹陷结构425之外部。欧姆接触层450位于凹陷结构325内，且更延伸至栅极420的凹陷结构325外，其特征在于，欧姆接触层450的图案与源极S以及漏极D的图案相同。
综上所述，在本发明的薄膜晶体管中，由于有源层位于栅极的凹陷结构内，且并未延伸至栅极的凹陷结构之外部，可阻挡外部光源照射到有源层。因此，本发明的薄膜晶体管以及具有上述的薄膜晶体管的像素结构可避免产生因照光而引致的漏电流，进而防止画面显示时发生相互串扰的现象，确保显示面板正常显示。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (10)
1.一种薄膜晶体管，其特征在于，包括：
一栅极，具有一凹陷结构；
一栅绝缘层，位于该栅极上，并顺应性地覆盖该凹陷结构；
一有源层，位于该栅绝缘层上，其中该有源层位于该栅极的该凹陷结构内且未延伸至该凹陷结构的外部，以阻挡一光线照射到该有源层；
一欧姆接触层，位于该有源层上，且暴露出部分的该有源层；
一源极以及一漏极，位于该欧姆接触层的上方。
2.如权利要求1所述的薄膜晶体管，其特征在于，该栅极未设置有该凹陷结构处的厚度等于或是大于0.525微米，该凹陷结构的深度等于或是大于0.475微米，且等于或是小于0.675微米。
3.如权利要求1所述的薄膜晶体管，其特征在于，该欧姆接触层位于该栅极的该凹陷结构内且未延伸至该凹陷结构的外部。
4.如权利要求1所述的薄膜晶体管，其特征在于，该欧姆接触层位于该栅极的该凹陷结构内，且该欧姆接触层的上表面的高度与该栅极未设置有该凹陷结构处的上表面的高度一致。
5.如权利要求1所述的薄膜晶体管，其特征在于，该欧姆接触层位于该凹陷结构内且更延伸至该凹陷结构外。
6.如权利要求1所述的薄膜晶体管，其特征在于，该欧姆接触层的图案与该源极以及该漏极的图案不相同。
7.如权利要求1所述的薄膜晶体管，其特征在于，该欧姆接触层的图案与该源极以及该漏极的图案相同。
8.如权利要求1所述的薄膜晶体管，其特征在于，该栅极的该凹陷结构具有一底部以及一侧壁，位于该凹陷结构的底部下方的该栅极的厚度等于或是大于0.050微米。
9.如权利要求1所述的薄膜晶体管，其特征在于：
该栅绝缘层的厚度是等于或大于0.350微米且等于或小于0.450微米，
该有源层的厚度是等于或大于0.125微米且等于或小于0.165微米，以及
该欧姆接触层的厚度是等于或大于0.040微米且等于或小于0.060微米。
10.一种像素结构，包括：
一数据线以及一扫描线；
一薄膜晶体管，与该数据线以及该扫描线电性连接，其特征在于，该薄膜晶体管如权利要求1所述；
一保护层，位于该源极与该漏极的上方，其特征在于，该保护层具有一开口，以暴露出该漏极；
一像素电极，位于该保护层的上方，且该像素电极经由该开口与该漏极电性连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104109730 | 2015-03-26 | ||
| TW104109730A TWI555183B (zh) | 2015-03-26 | 2015-03-26 | 薄膜電晶體以及畫素結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105070726A CN105070726A (zh) | 2015-11-18 |
| CN105070726B true CN105070726B (zh) | 2018-02-13 |
Family
ID=54500056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510442172.9A Expired - Fee Related CN105070726B (zh) | 2015-03-26 | 2015-07-24 | 薄膜晶体管以及像素结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105070726B (zh) |
| TW (1) | TWI555183B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI599023B (zh) * | 2016-03-14 | 2017-09-11 | 友達光電股份有限公司 | 畫素結構與其製造方法 |
| CN108695394A (zh) | 2017-04-06 | 2018-10-23 | 京东方科技集团股份有限公司 | 薄膜晶体管、其制备方法、阵列基板及显示装置 |
| CN107634011A (zh) | 2017-09-20 | 2018-01-26 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制造方法 |
| TWI673555B (zh) * | 2018-05-07 | 2019-10-01 | 友達光電股份有限公司 | 半導體結構及其製造方法 |
| TWI695528B (zh) * | 2019-05-24 | 2020-06-01 | 友達光電股份有限公司 | 半導體裝置 |
| CN112928125B (zh) * | 2021-01-22 | 2023-08-01 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136364A (zh) * | 2006-08-29 | 2008-03-05 | 台湾积体电路制造股份有限公司 | 半导体装置与动态随机存取存储器的制造方法 |
| CN102790056A (zh) * | 2012-08-13 | 2012-11-21 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、goa单元制作方法及显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI379140B (en) * | 2008-04-22 | 2012-12-11 | Au Optronics Corp | Pixel structure and active device array substrate |
| JP5700291B2 (ja) * | 2011-03-24 | 2015-04-15 | 凸版印刷株式会社 | 薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置 |
-
2015
- 2015-03-26 TW TW104109730A patent/TWI555183B/zh not_active IP Right Cessation
- 2015-07-24 CN CN201510442172.9A patent/CN105070726B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136364A (zh) * | 2006-08-29 | 2008-03-05 | 台湾积体电路制造股份有限公司 | 半导体装置与动态随机存取存储器的制造方法 |
| CN102790056A (zh) * | 2012-08-13 | 2012-11-21 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、goa单元制作方法及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI555183B (zh) | 2016-10-21 |
| TW201635497A (zh) | 2016-10-01 |
| CN105070726A (zh) | 2015-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6730393B2 (ja) | 表示装置 | |
| CN105070726B (zh) | 薄膜晶体管以及像素结构 | |
| JP6659900B2 (ja) | 半導体装置 | |
| US10013124B2 (en) | Array substrate, touch screen, touch display device, and fabrication method thereof | |
| JP5631574B2 (ja) | 半導体装置 | |
| US8829511B2 (en) | Hybrid thin film transistor, manufacturing method thereof and display panel having the same | |
| WO2017092173A1 (zh) | Tft背板结构及其制作方法 | |
| US20110062432A1 (en) | Semiconductor device and manufacturing method thereof | |
| US9997579B2 (en) | Thin film transistor substrate for organic light-emitting diode display and manufacturing method thereof | |
| US10658446B2 (en) | Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers | |
| US9252278B2 (en) | Array substrate, display device and manufacturing method thereof | |
| KR102312924B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR20160059003A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20220031135A (ko) | 표시 장치 | |
| TW201639172A (zh) | 畫素結構及顯示面板 | |
| CN108598089A (zh) | Tft基板的制作方法及tft基板 | |
| CN103715203B (zh) | 阵列基板及其制造方法和显示装置 | |
| TWI497689B (zh) | 半導體元件及其製造方法 | |
| KR102659970B1 (ko) | 표시 기판 및 이의 제조 방법 | |
| CN104659107A (zh) | 薄膜晶体管、显示面板以及其制造方法 | |
| CN104022150B (zh) | 薄膜晶体管及像素结构 | |
| CN108305879A (zh) | 薄膜晶体管阵列基板及制作方法和显示装置 | |
| JP2019040026A (ja) | 表示装置 | |
| KR102367245B1 (ko) | 표시 장치 및 그 제조 방법 | |
| TWM491180U (zh) | 薄膜電晶體及畫素結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180213 Termination date: 20200724 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |