CN104659107A - 薄膜晶体管、显示面板以及其制造方法 - Google Patents

薄膜晶体管、显示面板以及其制造方法 Download PDF

Info

Publication number
CN104659107A
CN104659107A CN201510101338.0A CN201510101338A CN104659107A CN 104659107 A CN104659107 A CN 104659107A CN 201510101338 A CN201510101338 A CN 201510101338A CN 104659107 A CN104659107 A CN 104659107A
Authority
CN
China
Prior art keywords
layer
thin
oxide semiconductor
film transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510101338.0A
Other languages
English (en)
Other versions
CN104659107B (zh
Inventor
陈佳楷
王培筠
胡晋玮
许庭毓
黄雅琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN104659107A publication Critical patent/CN104659107A/zh
Application granted granted Critical
Publication of CN104659107B publication Critical patent/CN104659107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开一种薄膜晶体管、显示面板以及其制造方法，该薄膜晶体管包括氧化物半导体层、栅绝缘图案、栅极、金属氧化物绝缘层、供氧层、源极以及漏极。氧化物半导体层具有源极区、漏极区以及通道区，且通道区位于源极区以及漏极区之间。栅绝缘图案位于氧化物半导体层的通道区上。栅极位于栅绝缘图案上。金属氧化物绝缘层覆盖氧化物半导体层。供氧层与金属氧化物绝缘层相接触。源极以及漏极位于供氧层的上方，且分别电连接氧化物半导体层的源极区以漏极区。此外，包括上述薄膜晶体管的显示面板及薄膜晶体管的制造方法也被提出。

Description

薄膜晶体管、显示面板以及其制造方法
技术领域
本发明涉及一种薄膜晶体管、一种显示面板及其制造方法。
背景技术
随着现代信息科技的进步，各种不同规格的显示器已被广泛地应用在消费者电子产品的荧幕之中，例如手机、笔记型电脑、数码相机以及个人数字助理(Personal Digital Assistant，PDA)等。在这些显示器中，由于液晶显示器(Liquid Crystal Display，LCD)及有机电激发光显示器(OrganicElectro-luminescent Display，OELD或称为OLED)具有轻薄以及消耗功率低的优点，因此在市场中成为主流商品。LCD与OLED的制作工艺包括将半导体元件阵列排列于基板上，而半导体元件包含薄膜晶体管(Thin FilmTransistor，TFT)。
随着显示器的分辨率越来越高，薄膜晶体管的尺寸也越来越小。目前已发展了一种自行对准式的顶栅极(self-align top-gate)结构的薄膜晶体管以克服光刻制作工艺中对位的限制，并且改善栅极-漏极(gate-drain)与栅极-源极(gate-source)的寄生电容(parasitic capacitance)(亦即，Cgd与Cgs)的问题。在现行技术中，需要进行整面性的铝薄膜溅镀且厚度需控制在5纳米左右，并搭配退火制作工艺使高阻值的氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)与铝薄膜进行氧化反应而变成低阻值的氧化铟镓锌。然而，整面性的铝薄膜常无法在制作工艺中完全氧化为绝缘的氧化铝，而是仅在接触氧化铟镓锌的部分可从氧化铟镓锌取得足够的氧而完全氧化为氧化铝。如此一来，本应该彼此绝缘的许多线路，将会因为没有被完全氧化的铝薄膜而短路，导致无法正常显示。
发明内容
本发明提供一种薄膜晶体管、显示面板及其制造方法，其可以避免现有的铝薄膜在制作工艺中氧化不全而导致显示面板无法正常显示的问题。
本发明的薄膜晶体管包括氧化物半导体层、栅绝缘图案、栅极、金属氧化物绝缘层、供氧层、源极以及漏极。氧化物半导体层具有源极区、漏极区以及通道区，且通道区位于源极区以及漏极区之间。栅绝缘图案位于氧化物半导体层的通道区上。栅极位于栅绝缘图案上。金属氧化物绝缘层覆盖氧化物半导体层。供氧层与金属氧化物绝缘层相接触。源极以及漏极位于供氧层的上方，且分别电连接氧化物半导体层的源极区以漏极区。
本发明另提供一种薄膜晶体管的制造方法，此制造方法包括以下步骤。形成氧化物半导体层。依序于氧化物半导体层上形成栅绝缘图案与栅极。形成金属层以覆盖氧化物半导体层、栅绝缘图案与栅极。形成供氧层，使金属层与供氧层相接触。进行第一退火制作工艺，以使氧化物半导体层与金属层反应以形成源极区以及漏极区，其中源极区以及漏极区之间的氧化物半导体层为通道区，且同时使金属层与供氧层以及氧化物半导体层反应以形成金属氧化物绝缘层。在供氧层的上方形成源极与漏极，且源极以及漏极分别电连接氧化物半导体层的源极区以及漏极区。
本发明另提供一种显示面板，其包括基板、多个薄膜晶体管、第一电极、发光层、第二电极、第一电源线以及第二电源线。基板具有显示区以及位于显示区外围的周边区。薄膜晶体管包括氧化物半导体层、栅绝缘图案、栅极、金属氧化物绝缘层、供氧层、源极以及漏极。氧化物半导体层具有源极区、漏极区以及通道区，且通道区位于源极区以及漏极区之间。栅绝缘图案位于氧化物半导体层的通道区上。栅极位于栅绝缘图案上。金属氧化物绝缘层覆盖氧化物半导体层。供氧层与金属氧化物绝缘层相接触。源极以及漏极位于供氧层的上方，且分别电连接氧化物半导体层的源极区以漏极区。第一电极位于源极与漏极的上方，且第一电极电连接漏极。发光层位于第一电极上。第二电极位于发光层上。第一电源线位于周边区，且第一电源线电连接于源极。第二电源线位于周边区，且第二电源线电连接于第二电极，其中金属氧化物绝缘层还覆盖于第一电源线与第二电源线上，供氧层还覆盖于第一电源线与第二电源线上方的金属层上。
基于上述，由于供氧层与金属层相接触以便在退火制作工艺中供氧层提供金属层氧化时所需的氧，因此可以避免金属层在退火制作工艺中发生氧化不全的现象。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1是本发明一实施例的显示面板的示意图；
图2是图1的实施例的显示面板的局部等效电路图；
图3A至图3H是本发明一实施例的薄膜晶体管的制造方法的流程剖视图；
图4是包括本发明图3H的实施例的薄膜晶体管的显示面板的剖视图；
图5A至图5D是本发明另一实施例的薄膜晶体管的制造方法的部分流程剖视图；
图6是包括本发明图5D的实施例的薄膜晶体管的显示面板的剖视图；
图7A至图7G是本发明另一实施例的薄膜晶体管的制造方法的流程剖视图；
图8包括本发明图7G的实施例的薄膜晶体管的显示面板的剖视图；
图9A至图9D是本发明另一实施例的薄膜晶体管的制造方法的流程剖视图；
图10包括本发明图9D的实施例的薄膜晶体管的显示面板的剖视图；
图11A至图11D是本发明另一实施例的薄膜晶体管的制造方法的流程剖视图；
图12包括本发明图11D的实施例的薄膜晶体管的显示面板的剖视图；
图13A是现有的显示面板的薄膜晶体管的漏极电流对栅极电压(Id-Vg)的关系图；
图13B是本发明的图4的显示面板的薄膜晶体管的漏极电流对栅极电压(Id-Vg)的关系图；
图14是本发明的图8的显示面板的薄膜晶体管的漏极电流对栅极电压(Id-Vg)的关系图；
图15是本发明的图12的显示面板的薄膜晶体管的漏极电流对栅极电压(Id-Vg)的关系图。
符号说明
30：第一电源线
40：第二电源线
52：显示区
54：周边区
100：像素阵列
110：基板
120：第一供氧层
122：隔离层
130：氧化物半导体层
130S：源极区
130C：通道区
130D：漏极区
140：栅绝缘图案
150：栅极
160:金属层
160a：金属氧化物绝缘层
170：第二供氧层/供氧层
180：平坦层
192：保护层
194：第一电极
195：像素隔离壁
196：发光层
198：第二电极
C：电容器
D：漏极
DL：数据线
GL：电源线
OLED：有机发光二极管
PL：电源线
S：源极
SL：扫描线
T1、T2：薄膜晶体管
V1’：第一子开口
V2’：第二子开口
V1：第一开口
V2：第二开口
V3：第三开口
V4：第四开口
具体实施方式
图1是本发明一实施例的显示面板的示意图。图2是图1的实施例的显示面板的局部等效电路图。请同时参照图1以及图2，本实施例的显示面板包括一基板110，且基板110包括一显示区52以及位于显示区52外围的一周边区54。一像素阵列100位于显示区52中。像素阵列100具有多个像素结构(未标示)，每一像素结构包括至少一薄膜晶体管T1、T2以及与至少一薄膜晶体管T1、T2电连接的一有机发光二极管OLED。根据本发明的一实施例，像素阵列100还包括多条扫描线SL、多条数据线DL以及多条电源线PL、GL(如图2所示)，电源线PL、GL分别连接至位于周边区54中的一第一电源线30以及一第二电源线40。第一电源线30例如是一高电压电源线(连接至电压OVDD)，而第二电源线40例如是一低电压电源线(连接至电压OVSS)，且一金属氧化物绝缘层160a覆盖于显示区52以及周边区545的第一电源线30以及第二电源线40上，以确保彼此电性隔离。
根据本发明的一实施例，薄膜晶体管T1具有一栅极、一源极以及一漏极(未标示)，其中源极与数据线DL电连接，栅极与扫描线SL电连接，且漏极与薄膜晶体管T2电连接。薄膜晶体管T2具有一栅极、一源极以及一漏极(未标示)，其中栅极是与薄膜晶体管T1的漏极电连接，源极是与电源线PL电连接，且漏极与有机发光二极管OLED电连接。一电容器C的一电极端是与薄膜晶体管T1的漏极电连接，电容器C的另一电极端与薄膜晶体管T2的漏极电连接。有机发光二极管OLED包括一第一电极、一发光层以及一第二电极(未绘示)，其中第一电极与薄膜晶体管T2的漏极电连接，第二电极与电源线GL电性连结。在本实施例中，每一像素结构是以两个薄膜晶体管搭配一个电容器(2T1C)为例来说明，但并非用以限定本发明，本发明不限每一像素结构内的薄膜晶体管与电容器的个数。图3A至图3H是本发明一实施例的薄膜晶体管的制造方法的流程剖视图。在图3A至图3H的制造流程中，是以薄膜晶体管T2为例来说明。虽然附图没有绘示出薄膜晶体管T1的制造流程，但实际上，薄膜晶体管T1的制造过程与薄膜晶体管T2相同。
首先，请参照图3A，提供一基板110。基板110的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、金属、晶片、陶瓷、或其它可适用的材料)、或是其它可适用的材料。若使用导电材料或金属时，则在基板110上覆盖一层绝缘层(未绘示)，以避免短路问题。在基板110上依序形成一氧化物半导体层130、一栅绝缘图案140以及一栅极150；且栅绝缘图案140以及栅极150暴露出部分的氧化物半导体层130。在本实施例中，上述氧化物半导体层130、栅绝缘图案140以及栅极150的制造方法例如是先沉积一氧化半导体材料层(未绘示)在对其进行图案化制作工艺以形成氧化物半导体层130；接着，沉积一栅绝缘材料层(未绘示)以及一栅极材料层(未绘示)对其进行图案化制作工艺以形成栅绝缘图案140以及栅极150。上述图案化制作工艺例如是光刻蚀刻制作工艺，但本发明不限于此。
氧化物半导体层130的材质例如是金属氧化物半导体材料，例如是氧化铟镓锌(Indium-Gallium-Zinc Oxide,IGZO)、氧化锌(ZnO)氧化锡(SnO)、氧化铟锌(Indium-Zinc Oxide,IZO)、氧化镓锌(Gallium-Zinc Oxide,GZO)、氧化锌锡(Zinc-Tin Oxide,ZTO)或氧化铟锡(Indium-Tin Oxide,ITO)、或其它合适的材料、或上述的组合。栅绝缘图案140的材料包含无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、或其它合适的材料、或上述的组合。栅极150的材料包含金属、金属氧化物、有机导电材料或上述的组合。在本实施例中，栅绝缘图案140以及栅极150是一层结构；但在其他实施例中，栅绝缘图案140以及栅极150也可以是双层结构或多层堆叠结构，本发明不限于此。在一实施例中，栅极150例如是钛-铝-钛的三层结构的复合金属层。
请参照图3B，在基板110上方依序形成一金属层160，以覆盖氧化物半导体层130、栅绝缘图案140以及栅极150，且金属层160直接与暴露出的部分氧化物半导体层130相接触。金属层160的材料包含铝、钛、铟或其他金属。接着，在金属层160上全面形成一供氧层170，如图3C所示。供氧层170的材料包含氧化硅或金属氧化物半导体材料(例如：铟锡镓锌氧化物、铟镓锌氧化物、铟锡锌氧化物、铟镓锡氧化物、锡镓锌氧化物、铟锌氧化物、锡锌氧化物、铟锡氧化物、铟镓氧化物、锡镓氧化物、锌镓氧化物、氧化铟、氧化锡、氧化镓、氧化锌)或其他适当的含氧材料。
然后，请参照图3D，进行一第一退火制作工艺，以使金属层160转换为金属氧化物绝缘层160a。第一退火制作工艺例如是于一般气压(例如一大气压力，1atm)、340℃、氧气浓度18％的环境中进行。本实施例中，整面的供氧层170直接接触金属层160。在第一退火制作工艺中，供氧层170可以提供金属层160氧化时所需的氧，因此可确保金属层160完全地转换为金属氧化物绝缘层160a，解决现有铝薄膜氧化不完全所产生的问题。另外，在第一退火制作工艺中，金属层160也会从所接触的氧化物半导体层130中取得氧，使得与金属层160所接触的部分氧化物半导体层130的氧浓度低于未与金属层160所接触的部分氧化物半导体层130的氧浓度。氧化物半导体层130中氧浓度低的区域(亦即导电率相对较高的区域)形成一源极区130S与一漏极区130D，氧化物半导体层130中氧浓度高的区域(亦即导电率相对较低的区域)形成一通道区130C。
另外，在前述形成金属层160之后与形成供氧层170之前，可进行一第二退火制作工艺。换言之，当选择第一退火制作工艺与第二退火制作工艺都执行时，是先执行第二退火制作工艺后才形成供氧层170，并在形成供氧层170后才执行第一退火制作工艺。第二退火制作工艺例如是于一般气压(例如一大气压力，1atm)、300℃、氧气浓度40％的环境中进行。在进行第二退火制作工艺时，金属层160会从所接触的氧化物半导体层130的源极区130S与漏极区130D以及退火环境中取得氧，故金属层160会部分地被转换为金属氧化物绝缘层160a。本实施的第一退火制作工艺是在一第一环境中进行，第二退火制作工艺是在一第二环境中进行，第二环境的氧气含量等于或高于第一环境的氧气含量，且第一环境的温度等于或高于第二环境的温度。但是，本发明不限制第一退火制作工艺以及第二退火制作工艺的条件，例如第二环境的氧气含量也是可以等于第一环境的氧气含量。
如图3E所示，移除位于金属氧化物绝缘层160a之上的供氧层170。接着，如图3F所示，图案化金属氧化物绝缘层160a，以形成暴露出源极区130S的一第一子开口V1’以及暴露出漏极区130D的一第二子开口V2’。之后，如图3G所示，在基板110上方形成一平坦层180，并对平坦层180进行图案化，以形成暴露出源极区130S的一第一开口V1以及暴露出漏极区130D的一第二开口V2。平坦层180的材料包含无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料(例如：聚酯类(PET)、聚烯类、聚丙酰类、聚碳酸酯类、聚环氧烷类、聚苯烯类、聚醚类、聚酮类、聚醇类、聚醛类、或其它合适的材料、或上述的组合)、或其它合适的材料、或上述的组合。在本实施例中，是先图案化金属氧化物绝缘层160a，再形成平坦层180，并对平坦层180进行图案化；但本发明不限于此。在另一实施例中，可先形成平坦层180，再对依序对平坦层180以及金属氧化物绝缘层160a进行图案化以形成开口。
接着，如图3H所示，形成一源极S与一漏极D，分别通过第一开口V1以及第二开口V2电连接源极区130S与漏极区130D。至此步骤，一薄膜晶体管已形成。在本实施例中，是以顶部栅极型薄膜晶体管为例来说，但本发明不限于此。根据其他实施例，主动元件T1、T2也可以是底部栅极型薄膜晶体管。
图4是包括本发明图3H的实施例的薄膜晶体管的显示面板的剖视图，其中形成此显示面板的制造过程包括以下步骤(未绘示)。在如图3H所示的薄膜晶体管上形成一保护层192，并对保护层192进行图案化，以形成暴露出漏极D的一第三开口V3。在保护层192上形成一第一电极194，其中第一电极194通过第三开口V3与漏极D电性连结，且第一电极194填满第三开口V3。在第一电极194上形成一像素隔离壁195，像素隔离壁195具有一第四开口V4。在第四开口V4中形成一发光层196；并在发光层196之上，形成一第二电极198。第一电极194、发光层196以及第二电极198构成有机发光二极管OLED。本实施例的发光层196的材料是以有机发光材料为例，但本发明不限于此。在本发明一实施例，发光层196可以是单层的发光层或者是主发光层加上电子传输层、电子注入层、空穴传输层以及空穴注入层的组合。主发光层例如是白光发光材料层或是其他特定色光(例如红、绿、蓝等等)的发光材料层。在本发明另一实施例，可以选择电子传输层、电子注入层、空穴传输层以及空穴注入层至少其中一层与主发光层来搭配，以构成两层、三层、四层或五层的堆叠层，进而增进发光层196的发光效率。另，有机发光二极管OLED的其它膜层的详细材质与结构为本领域具有通常知识者所熟知，因此不再赘述。
值得一提的是，本实施例在形成金属层160之前，还包括形成第一电源线30以及第二电源线40于基板110的周边区54，其中金属层160覆盖于第一电源线30与第二电源线40上，后续并以供氧层170覆盖金属层160。在进行第一退火制作工艺之后，位于第一电源线30与第二电源线40上方的金属层160会被转换为如图1所示的金属氧化物绝缘层160a。在此，由于供氧层170的设置，可大幅降低金属层160未被转换为金属氧化物绝缘层160a的机率，进而确保第一电源线30与第二电源线40彼此电性隔离。
基于上述，在本实施例中的退火制作工艺中供氧层以及氧化物半导体层可提供金属层氧化时足够的氧，避免金属层在退火制作工艺中发生氧化不全的现象，改善氧化物半导体层的源极区以及漏极区的电性均匀度，进而使本发明的薄膜晶体管的漏极在栅极电压驱动下具有较佳的电流均匀度。又，由于金属层在退火制作工艺中避免了氧化不全的现象，因此提高了位于显示面板的周边区的第一电源线与第二电源线的电阻值，进而避免了第一电源线与第二电源线之间的短路，确保显示面板可正常显示。
图5A至图5D为本发明另一实施例的薄膜晶体管的部分制作工艺剖视图。在本实施例中，薄膜晶体管的制造方法是先进行上述图3A至图3D的步骤。接着，请参照图5A，在进行第一退火制作工艺使金属层160转换为金属氧化物绝缘层160a之后，不移除位于金属氧化物绝缘层160a上方的供氧层170。
接着，如图5B所示，在基板110上方形成一平坦层180。请参照图5C，图案化平坦层180、供氧层170以及金属氧化物绝缘层160a，以形成暴露出源极区130S的一第一开口V1以及暴露出漏极区130D的一第二开口V2。在本实施例中，是先形成平坦层180，再对依序对平坦层180、供氧层170以及金属氧化物绝缘层160a进行图案化以形成开口；但本发明不限于此。在另一实施例中，可先图案化供氧层170以及金属氧化物绝缘层160a，再形成平坦层180，并对平坦层180进行图案化。请参照图5D，形成一源极S与一漏极D，分别通过第一开口V1以及第二开口V2电连接源极区130S与漏极区130D。至此步骤，另一薄膜晶体管已形成。
类似于图4，图6是包括本发明图5D的实施例的薄膜晶体管的显示面板的剖视图，在完成图5D的薄膜晶体管之后，接着形成保护层192、第一电极194、像素隔离壁195、发光层196以及第二电极198，从而完成显示面板的结构。第一电极194、发光层196以及第二电极198构成有机发光二极管OLED。有机发光二极管OLED的各膜层的详细材质与结构为本领域具有通常知识者所熟知，因此不再赘述。
承上述，在本实施例中的退火制作工艺中供氧层以及氧化物半导体层提供金属层氧化时足够的氧，让金属层可以氧化完全，改善氧化物半导体层的源极区以及漏极区的电性均匀度，使本发明的薄膜晶体管的漏极在栅极电压驱动下具有较佳的电流均匀度，也同时提高第一电源线与第二电源线的电阻值，避免第一电源线与第二电源线之间的短路，进而确保显示面板可正常显示。
以下将配合附图详细地说明本发明另一实施例的薄膜晶体管的制造方法。图7A至图7G是本发明另一实施例的薄膜晶体管的制造方法的流程剖视图。请参照图7A，提供一基板110，且在基板110的上表面上依序形成一第一供氧层120、一隔离层122、一氧化物半导体层130、一栅绝缘图案140以及一栅极150，栅绝缘图案140以及栅极150暴露出部分的氧化物半导体层130。在本实施例中，上述结构的制造方法是先在基板110上依序沉积第一供氧层120、一隔离材料层(未绘示)以及一氧化半导体材料层(未绘示)，再对隔离材料层以及氧化半导体材料层进行图案化制作工艺以形成隔离层122以及氧化物半导体层130。接着，沉积一栅绝缘材料层(未绘示)以及一栅极材料层(未绘示)，对其进行图案化制作工艺以形成栅绝缘图案140以及栅极150。上述图案化制作工艺例如是光刻蚀刻制作工艺，但本发明不限于此。
第一供氧层120的材料包含氧化硅或金属氧化物半导体材料(例如：铟锡镓锌氧化物、铟镓锌氧化物、铟锡锌氧化物、铟镓锡氧化物、锡镓锌氧化物、铟锌氧化物、锡锌氧化物、铟锡氧化物、铟镓氧化物、锡镓氧化物、锌镓氧化物、氧化铟、氧化锡、氧化镓、氧化锌)或其他适当的含氧材料。隔离层122的材料包含无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、或其它合适的材料、或上述的组合。氧化物半导体层130的材质例如是金属氧化物半导体材料，例如是氧化铟镓锌(Indium-Gallium-Zinc Oxide,IGZO)、氧化锌(ZnO)氧化锡(SnO)、氧化铟锌(Indium-Zinc Oxide,IZO)、氧化镓锌(Gallium-Zinc Oxide,GZO)、氧化锌锡(Zinc-Tin Oxide,ZTO)或氧化铟锡(Indium-Tin Oxide,ITO)、或其它合适的材料、或上述的组合。在本实施例中，栅绝缘图案140以及栅极150是一层结构；但在其他实施例中，栅绝缘图案140以及栅极150也可以是双层结构或多层堆叠结构，本发明不限于此。在一实施例中，栅极150例如是钛-铝-钛的三层结构的复合金属层。
请参照图7B，在基板110上方形成一金属层160，以覆盖氧化物半导体层130、栅绝缘图案140以及栅极150，且金属层160直接与暴露出的部分氧化物半导体层130相接触。金属层160的材料包含铝、钛、铟或其他金属。接着，如图7C所示，在金属层160上全面形成一第二供氧层170。第二供氧层170的材料包含氧化硅或金属氧化物半导体材料(例如：铟锡镓锌氧化物、铟镓锌氧化物、铟锡锌氧化物、铟镓锡氧化物、锡镓锌氧化物、铟锌氧化物、锡锌氧化物、铟锡氧化物、铟镓氧化物、锡镓氧化物、锌镓氧化物、氧化铟、氧化锡、氧化镓、氧化锌)或其他适当的含氧材料。第二供氧层170的材料可以与第一供氧层120的材料相同或不同。
请参照图7D，进行一第一退火制作工艺，以使金属层160转换为金属氧化物绝缘层160a。第一退火制作工艺例如是于一般气压(例如一大气压力，1atm)、340℃、氧气浓度18％的环境中进行。本实施例中，整面的第二供氧层170直接接触整面的金属层160。在第一退火制作工艺中，第二供氧层170可以提供金属层160氧化时所需的氧，因此可确保金属层160完全地转换为金属氧化物绝缘层160a，解决现有铝薄膜氧化不完全所产生的问题。另外，在第一退火制作工艺中，金属层160也会从所接触的氧化物半导体层130以及第一供氧层120中取得氧，使金属层160可以被转换成为金属氧化物绝缘层160a。特别是，与金属层160所接触的部分氧化物半导体层130的氧浓度低于未与金属层160所接触的部分氧化物半导体层130的氧浓度。氧化物半导体层130中氧浓度低的区域形成一源极区130S与一漏极区130D，氧化物半导体层130中氧浓度高的区域形成一通道区130C，其中源极区130S与漏极区130D具有较低的电阻值而具有较佳的导电率。
另外，在前述形成金属层160之后与形成第二供氧层170之前，可进行一第二退火制作工艺。换言之，当选择第一退火制作工艺与第二退火制作工艺都执行时，是先执行第二退火制作工艺后才形成第二供氧层170，并在形成第二供氧层170后才执行第一退火制作工艺。第二退火制作工艺例如是于一般气压(例如一大气压力，1atm)、300℃、氧气浓度40％的环境中进行。在进行第二退火制作工艺时，金属层160会从所接触的第一供氧层120、氧化物半导体层130的源极区130S与漏极区130D以及退火环境中取得氧，故金属层160会部分地被转换为金属氧化物绝缘层160a。本实施的第一退火制作工艺是在一第一环境中进行，第二退火制作工艺是在一第二环境中进行，第二环境的氧气含量等于或高于第一环境的氧气含量，且第一环境的温度等于或高于第二环境的温度。但是，本发明不限制第一退火制作工艺以及第二退火制作工艺的条件。
如图7E所示，在基板110上方形成一平坦层180。之后，如图7F所示，图案化平坦层180、第二供氧层170以及金属氧化物绝缘层160a，以形成暴露出源极区130S的一第一开口V1以及暴露出漏极区130D的一第二开口V2。在本实施例中，是先形成平坦层180，再对依序对平坦层180、第二供氧层170以及金属氧化物绝缘层160a进行图案化以形成开口；但本发明不限于此。在另一实施例中，可先图案化第二供氧层170以及金属氧化物绝缘层160a，再形成平坦层180，并对平坦层180进行图案化。请参照图7G，形成一源极S与一漏极D，分别通过第一开口V1以及第二开口V2电连接源极区130S与漏极区130D。至此步骤，另一薄膜晶体管已形成。在本实施例中，是以顶部栅极型薄膜晶体管为例来说，但本发明不限于此。
类似于图4，图8是包括本发明图7G的实施例的薄膜晶体管的显示面板的剖视图，其中形成此显示面板的制造过程包括以下步骤(未绘示)。在如图7G所示的薄膜晶体管上形成一保护层192，并对保护层192进行图案化，以形成暴露出漏极D的一第三开口V3。在保护层192上形成一第一电极194，其中第一电极194通过第三开口V3与漏极D电性连结，且第一电极194填满第三开口V3。在第一电极194上形成一像素隔离壁195，像素隔离壁195具有一第四开口V4。在第四开口V4中形成一发光层196；并在发光层196之上，形成一第二电极198，从而完成显示面板的结构。第一电极194、发光层196以及第二电极198构成有机发光二极管OLED。有机发光二极管OLED的各膜层的详细材质与结构为本领域具有通常知识者所熟知，因此不再赘述。
基于上述，在本实施例中的退火制作工艺中第一供氧层、第二供氧层以及氧化物半导体层可提供金属层氧化时足够的氧，避免了金属层在退火制作工艺中发生氧化不全的现象，改善氧化物半导体层的源极区以及漏极区的电性均匀度，使本发明的薄膜晶体管的漏极在栅极电压驱动下具有较佳的电流均匀度。又，位于显示面板的周边区的金属层在退火制作工艺中避免了氧化不全的现象，因此提高第一电源线与第二电源线的电阻值，进而避免第一电源线与第二电源线之间的短路，确保显示面板可正常显示。
图9A至图9D是本发明另一实施例的薄膜晶体管的制造方法的流程剖视图。在本实施例中，薄膜晶体管的制造方法首先进行上述图7A至图7D的步骤。接着，请参照图9A，在进行第一退火制作工艺使金属层160转换为金属氧化物绝缘层160a之后，移除位于金属氧化物绝缘层160a上方的第二供氧层170。
接着，如图9B所示，在基板110上方形成一平坦层180。如图9C所示，图案化平坦层180以及金属氧化物绝缘层160a，以形成暴露出源极区130S的一第一开口V1以及暴露出漏极区130D的一第二开口V2。在本实施例中，是先形成平坦层180，再对依序对平坦层180以及金属氧化物绝缘层160a进行图案化以形成开口；但本发明不限于此。在另一实施例中，可先图案化金属氧化物绝缘层160a，再形成平坦层180，并对平坦层180进行图案化。请参照图9D，形成一源极S与一漏极D，分别通过第一开口V1以及第二开口V2电连接源极区130S与漏极区130D。至此步骤，另一薄膜晶体管已形成。
类似于图4，图10是包括本发明图9D的实施例的薄膜晶体管的显示面板的剖视图，在完成图9D的薄膜晶体管之后，接着形成保护层192、第一电极194、像素隔离壁195、发光层196以及第二电极198，从而完成显示面板的结构。第一电极194、发光层196以及第二电极198构成有机发光二极管OLED。有机发光二极管OLED的各膜层的详细材质与结构为本领域具有通常知识者所熟知，因此不再赘述。
承上述，在本实施例中的退火制作工艺中第一供氧层、第二供氧层以及氧化物半导体层提供金属层氧化时足够的氧，让金属层可以氧化完全，改善氧化物半导体层的源极区以及漏极区的电性均匀度，使本发明的薄膜晶体管的漏极在栅极电压驱动下具有较佳的电流均匀度，也同时提高第一电源线与第二电源线的电阻值，避免第一电源线与第二电源线之间的短路，进而确保显示面板可正常显示。
图11A至图11D是本发明另一实施例的薄膜晶体管的制造方法的流程剖视图。在本实施例中，薄膜晶体管的制造方法首先进行上述图7A至图7B的步骤，并且在基板110上方形成一金属层160以覆盖氧化物半导体层130、栅绝缘图案140以及栅极150。接着，请参照图11A，直接进行一第一退火制作工艺使金属层160转换为金属氧化物绝缘层160a。第一退火制作工艺例如是于一般气压(例如一大气压力，1atm)、340℃、氧气浓度18％的环境中进行。在第一退火制作工艺中，金属层160从所接触的氧化物半导体层130、第一供氧层120以及退火环境中取得氧，使金属层160可以被转换成为金属氧化物绝缘层160a。特别是，未与氧化物半导体层130以及第一供氧层120接触的金属层160不会转换为金属氧化物绝缘层160a，故本实施例中的金属层160是部分地被转换为金属氧化物绝缘层160a，见图11A。与金属层160所接触的部分氧化物半导体层130的氧浓度低于未与金属层160所接触的部分氧化物半导体层130的氧浓度。因此，氧化物半导体层130中氧浓度低的区域形成一源极区130S与一漏极区130D，氧化物半导体层130中氧浓度高的区域形成一通道区130C，其中源极区130S与漏极区130D具有较低的电阻值而具有较佳的导电率。
如图11B所示，在基板110上方形成一平坦层180。如图11C所示，图案化平坦层180以及金属氧化物绝缘层160a，以形成暴露出源极区130S的一第一开口V1以及暴露出漏极区130D的一第二开口V2。在本实施例中，是先形成平坦层180，再对依序对平坦层180以及金属氧化物绝缘层160a进行图案化，形成开口；但本发明不限于此。在另一实施例中，可先图案化金属氧化物绝缘层160a，再形成平坦层180，并对平坦层180进行图案化。请参照图11D，形成一源极S与一漏极D，分别通过第一开口V1以及第二开口V2电连接源极区130S与漏极区130D。至此步骤，另一薄膜晶体管已形成。
类似于图4，图12是包括本发明图11D的实施例的薄膜晶体管的显示面板的剖视图，在完成图11D的薄膜晶体管之后，接着形成保护层192、第一电极194、像素隔离壁195、发光层196以及第二电极198，从而完成显示面板的结构。第一电极194、发光层196以及第二电极198构成有机发光二极管OLED。有机发光二极管OLED的各膜层的详细材质与结构为本领域具有通常知识者所熟知，因此不再赘述。
基于上述，在本实施例中的退火制作工艺中第一供氧层以及氧化物半导体层可提供金属层氧化时足够的氧，使金属层在退火制作工艺中在特定区域内避免了氧化不全的现象，可改善氧化物半导体层的源极区以及漏极区的电性均匀度，使本发明的薄膜晶体管的漏极在栅极电压驱动下具有较佳的电流均匀度。也因此提高了位于显示面板的周边区的第一电源线与第二电源线的电阻值，避免第一电源线与第二电源线之间的短路，使显示面板可正常显示。
图13A是现有的薄膜晶体管的漏极电流对栅极电压(Id-Vg)的关系图。图13B是本发明的图4的显示面板的薄膜晶体管的漏极电流对栅极电压(Id-Vg)的关系图。在图13A以及图13B中，实线曲线的漏极电压(Vd)为10伏特，而虚线曲线的漏极电压(Vd)为0.1伏特。漏极电流对栅极电压(Id-Vg)的关系图是通过在显示面板的基板上选取三个测量点并分别对配置在三个测量点中的薄膜晶体管进行电性量测来取得。由图13A可知，现有的薄膜晶体管的漏极在栅极电压(Vg)驱动下，其漏极电流(Id)均匀度发生偏移且不稳。然而，根据图13B可知，本发明的薄膜晶体管的漏极在栅极电压驱动下具有稳定且较佳的电流均匀度。
为了证明本发明的薄膜晶体管的设计确实具有较佳的电流均匀度，特另以本发明的其它实施例进行实验来做验证。图14是本发明的图8的显示面板的薄膜晶体管的漏极电流对栅极电压(Id-Vg)的关系图。图15是本发明的图12的显示面板的薄膜晶体管的漏极电流对栅极电压(Id-Vg)的关系图。根据图14以及图15都清楚可见，本发明的薄膜晶体管的漏极在栅极电压驱动下具有较佳的电流均匀度。
综上所述，在本发明的薄膜晶体管的制造方法中，使用供氧层，并使供氧层与金属层相接触，因此在退火制作工艺中供氧层可提供金属层氧化时所需的氧，以避免金属层在退火制作工艺中发生氧化不全的现象，改善氧化物半导体层的源极区以及漏极区的电性均匀度(例如：电子迁移率(mobility)、次临界摆幅(sub-threshold swing)以及临界摆幅(threshold swing))，进而使本发明的薄膜晶体管的漏极在栅极电压驱动下具有较佳的电流均匀度。且，在本发明的显示面板的制造过程中，通过在金属层上全面形成供氧层之后再进行退火制作工艺，避免金属层转换为金属氧化物绝缘层不全而导致错误的短路(例如：第一电源线与第二电源线之间的漏电(current leakage)所引起的短路)。由于金属层在退火制作工艺后转换为金属氧化物绝缘层，使得第一电源线与第二电源线的电阻值提高外，也同时提高显示面板的亮度、子像素点亮率以及薄膜晶体管的开关与驱动功能(switch and driving functions)的正确性，进而确保显示面板可正常显示。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (19)

1.一种薄膜晶体管，包括：
氧化物半导体层，具有源极区、漏极区以及通道区，该通道区位于该源极区以及该漏极区之间；
栅绝缘图案，位于该氧化物半导体层的该通道区上；
栅极，位于该栅绝缘图案上；
金属氧化物绝缘层，覆盖该氧化物半导体层；
供氧层，与该金属氧化物绝缘层接触；以及
源极以及漏极，位于该供氧层的上方，且分别电连接该氧化物半导体层的该源极区以及该漏极区。
2.如权利要求1所述的薄膜晶体管，其中该供氧层位于该金属氧化物绝缘层之上，且该金属氧化物绝缘层还覆盖该栅极以及该栅绝缘图案。
3.如权利要求1所述的薄膜晶体管，还包括隔离层，其中该供氧层位于该金属氧化物半导体的下方，该隔离层位于该氧化物半导体层以及该供氧层之间，且该金属氧化物绝缘层还覆盖该隔离层以及该供氧层。
4.如权利要求3所述的薄膜晶体管，还包括金属层，覆盖该栅极以及该栅绝缘图案。
5.如权利要求4所述的薄膜晶体管，其中该金属层包括铝、钛或铟，该金属氧化物绝缘层包括氧化铝、氧化钛或氧化铟。
6.如权利要求1所述的薄膜晶体管，还包括隔离层，其中该供氧层包括：
第一供氧层，位于该金属氧化物半导体的下方，其中该隔离层位于该氧化物半导体层以及该供氧层之间；以及
第二供氧层，位于该金属氧化物绝缘层之上，且该金属氧化物绝缘层更覆盖该栅极、该栅绝缘图案、该隔离层以及该第一供氧层。
7.如权利要求1所述的薄膜晶体管，其中该金属氧化物绝缘层包括氧化铝、氧化钛或氧化铟。
8.如权利要求1所述的薄膜晶体管，其中该供养层的材质包括氧化硅或金属氧化物半导体材料。
9.一种薄膜晶体管的制造方法，包括：
形成一氧化物半导体层；
在该氧化物半导体层上依序形成一栅绝缘图案以及一栅极；
形成一金属层，以覆盖该氧化物半导体层、该栅绝缘图案与该栅极；
形成一供氧层，使该金属层与该供氧层相接触；
进行一第一退火制作工艺，以使该氧化物半导体层与该金属层反应而形成一源极区以及一漏极区，其中该源极区以及该漏极区之间的该氧化物半导体层为一通道区，且同时使该金属层与该供氧层以及该氧化物半导体层反应以形成一金属氧化物绝缘层；以及
在该供氧层的上方形成一源极以及一漏极，该源极以及该漏极分别电连接该氧化物半导体层的该源极区以及该漏极区。
10.如权利要求9所述的薄膜晶体管的制造方法，其中在形成该金属层之后与形成该供氧层之前，还包括进行一第二退火制作工艺。
11.如权利要求9所述的薄膜晶体管的制造方法，其中该第一退火制作工艺是在一大气压力的环境中进行。
12.如权利要求9所述的薄膜晶体管的制造方法，其中该供氧层形成于该金属层之上，且在该第一退火制作工艺之后所形成的该金属氧化物绝缘层覆盖该栅极、该栅绝缘图案以及该氧化物半导体层。
13.如权利要求12所述的薄膜晶体管的制造方法，其中在进行该第一退火制作工艺之后，还包括移除该供氧层。
14.如权利要求9所述的薄膜晶体管的制造方法，其中该供氧层形成于该氧化物半导体层之下，该氧化物半导体层以及该供氧层之间还包括形成一隔离层；且在该第一退火制作工艺之后所形成的该金属氧化物绝缘层覆盖该氧化物半导体层、该隔离层以及该供氧层。
15.如权利要求9所述的薄膜晶体管的制造方法，其中该供氧层包括第一供氧层以及第二供氧层，该第一供氧层形成于该氧化物半导体层之下，且该氧化物半导体层以及该供氧层之间还包括形成一隔离层，该第二供氧层形成于该金属层之上；且在该第一退火制作工艺之后所形成的该金属氧化物绝缘层覆盖该栅极、该栅绝缘图案、该氧化物半导体层、该隔离层以及该供氧层。
16.如权利要求15所述的薄膜晶体管的制造方法，其中在进行该第一退火制作工艺之后，还包括移除该第二供氧层。
17.如权利要求9所述的薄膜晶体管的制造方法，其中该供氧层的材质包括氧化硅或金属氧化物半导体材料。
18.一种显示面板，包括：
基板，具有一显示区以及位于该显示区外围的一周边区；
多个薄膜晶体管，位于该显示区中，其中每一薄膜晶体管如权利要求1所述的薄膜晶体管；
第一电极，位于该源极与该漏极的上方，且该第一电极电连接该漏极；
发光层，位于该第一电极上；
第二电极，位于该发光层上；
第一电源线，位于该周边区，且该第一电源线电连接于该源极；
第二电源线，位于该周边区，且该第二电源线电连接于该第二电极，其中该金属氧化物绝缘层还覆盖于该第一电源线与该第二电源线上，该供氧层还覆盖于该第一电源线与该第二电源线上方的该金属层上。
19.如权利要求18所述的显示面板，其中该供氧层的材质包括氧化硅或金属氧化物半导体材料。
CN201510101338.0A 2015-01-08 2015-03-09 薄膜晶体管、显示面板以及其制造方法 Active CN104659107B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104100519A TWI548100B (zh) 2015-01-08 2015-01-08 薄膜電晶體、顯示面板以及其製造方法
TW104100519 2015-01-08

Publications (2)

Publication Number Publication Date
CN104659107A true CN104659107A (zh) 2015-05-27
CN104659107B CN104659107B (zh) 2018-02-06

Family

ID=53250021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510101338.0A Active CN104659107B (zh) 2015-01-08 2015-03-09 薄膜晶体管、显示面板以及其制造方法

Country Status (2)

Country Link
CN (1) CN104659107B (zh)
TW (1) TWI548100B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129086A (zh) * 2016-07-21 2016-11-16 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN107342323A (zh) * 2016-04-29 2017-11-10 三星显示有限公司 晶体管面板
WO2018205794A1 (zh) * 2017-05-11 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN110854204A (zh) * 2019-11-26 2020-02-28 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、像素电路及显示面板
CN111052397A (zh) * 2017-10-31 2020-04-21 株式会社爱发科 薄膜晶体管及其制造方法
CN113437018A (zh) * 2021-06-02 2021-09-24 深圳市华星光电半导体显示技术有限公司 阵列基板的制造方法、阵列基板以及显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241327A1 (en) * 2006-04-18 2007-10-18 Samsung Electronics Co. Ltd. Fabrication methods of a ZnO thin film structure and a ZnO thin film transistor, and a ZnO thin film structure and a ZnO thin film transistor
CN101373793A (zh) * 2007-08-23 2009-02-25 三星Sdi株式会社 薄膜晶体管及其制造方法以及有机发光二极管显示装置
CN102315277A (zh) * 2010-07-05 2012-01-11 索尼公司 薄膜晶体管和显示装置
WO2013167374A1 (en) * 2012-05-09 2013-11-14 Imec Method for increasing the electrical conductivity of metal oxide semiconductor layers
CN103441137A (zh) * 2013-04-24 2013-12-11 友达光电股份有限公司 电激发光显示面板及其制造方法
CN103545380A (zh) * 2013-09-23 2014-01-29 友达光电股份有限公司 薄膜晶体管及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3617800B2 (ja) * 1999-12-28 2005-02-09 松下電器産業株式会社 Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置
JP2003316284A (ja) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd 表示装置
KR100762682B1 (ko) * 2006-05-03 2007-10-01 삼성에스디아이 주식회사 유기 전계 발광표시장치 및 그의 제조방법
KR101930845B1 (ko) * 2011-08-09 2018-12-20 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070241327A1 (en) * 2006-04-18 2007-10-18 Samsung Electronics Co. Ltd. Fabrication methods of a ZnO thin film structure and a ZnO thin film transistor, and a ZnO thin film structure and a ZnO thin film transistor
CN101373793A (zh) * 2007-08-23 2009-02-25 三星Sdi株式会社 薄膜晶体管及其制造方法以及有机发光二极管显示装置
CN102315277A (zh) * 2010-07-05 2012-01-11 索尼公司 薄膜晶体管和显示装置
WO2013167374A1 (en) * 2012-05-09 2013-11-14 Imec Method for increasing the electrical conductivity of metal oxide semiconductor layers
CN104272461A (zh) * 2012-05-09 2015-01-07 Imec非营利协会 用于增加金属氧化物半导体层的电导率的方法
CN103441137A (zh) * 2013-04-24 2013-12-11 友达光电股份有限公司 电激发光显示面板及其制造方法
CN103545380A (zh) * 2013-09-23 2014-01-29 友达光电股份有限公司 薄膜晶体管及其制作方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342323A (zh) * 2016-04-29 2017-11-10 三星显示有限公司 晶体管面板
CN106129086A (zh) * 2016-07-21 2016-11-16 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN106129086B (zh) * 2016-07-21 2019-04-30 深圳市华星光电技术有限公司 Tft基板及其制作方法
WO2018205794A1 (zh) * 2017-05-11 2018-11-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN111052397A (zh) * 2017-10-31 2020-04-21 株式会社爱发科 薄膜晶体管及其制造方法
CN111052397B (zh) * 2017-10-31 2023-07-14 株式会社爱发科 薄膜晶体管及其制造方法
CN110854204A (zh) * 2019-11-26 2020-02-28 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、像素电路及显示面板
CN110854204B (zh) * 2019-11-26 2023-10-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、像素电路及显示面板
CN113437018A (zh) * 2021-06-02 2021-09-24 深圳市华星光电半导体显示技术有限公司 阵列基板的制造方法、阵列基板以及显示面板
CN113437018B (zh) * 2021-06-02 2023-02-24 深圳市华星光电半导体显示技术有限公司 阵列基板的制造方法、阵列基板以及显示面板

Also Published As

Publication number Publication date
TWI548100B (zh) 2016-09-01
TW201626576A (zh) 2016-07-16
CN104659107B (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
JP6553773B2 (ja) 半導体装置
KR102583770B1 (ko) 메모리 트랜지스터 및 이를 갖는 표시장치
US9257495B2 (en) Organic light emitting diode display and method for manufacturing the same
US8829511B2 (en) Hybrid thin film transistor, manufacturing method thereof and display panel having the same
US10056445B2 (en) Manufacture method of AMOLED pixel drive circuit
CN104659107A (zh) 薄膜晶体管、显示面板以及其制造方法
CN111199704B (zh) 显示设备
CN104078511B (zh) 半导体器件、显示单元以及电子装置
CN107275367A (zh) 显示装置
CN109326624B (zh) 像素电路、其制造方法及显示装置
CN112038358A (zh) 显示设备
US9214476B1 (en) Pixel structure
US20150279871A1 (en) Semiconductor device, display unit, and electronic apparatus
CN105470196A (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
CN105070726B (zh) 薄膜晶体管以及像素结构
CN104009043A (zh) 像素结构及其制作方法
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
CN104952879A (zh) 采用coa技术的双栅极tft基板结构
CN102779830B (zh) 一种金属氧化物的显示装置及其制造方法
KR100846968B1 (ko) 유기전계발광표시장치
US20190305064A1 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
US20240172490A1 (en) Display Substrate, Preparation Method thereof, and Display Apparatus
US20180108861A1 (en) Display unit and electronic apparatus
TWI836608B (zh) 顯示裝置
KR20220112333A (ko) 트랜지스터 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant