CN103441137A - 电激发光显示面板及其制造方法 - Google Patents

电激发光显示面板及其制造方法 Download PDF

Info

Publication number
CN103441137A
CN103441137A CN2013102470670A CN201310247067A CN103441137A CN 103441137 A CN103441137 A CN 103441137A CN 2013102470670 A CN2013102470670 A CN 2013102470670A CN 201310247067 A CN201310247067 A CN 201310247067A CN 103441137 A CN103441137 A CN 103441137A
Authority
CN
China
Prior art keywords
layer
contact hole
capacitance
extension
patterned conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102470670A
Other languages
English (en)
Other versions
CN103441137B (zh
Inventor
奚鹏博
陈钰琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN103441137A publication Critical patent/CN103441137A/zh
Application granted granted Critical
Publication of CN103441137B publication Critical patent/CN103441137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种电激发光显示面板及其制造方法。电激发光显示面板包括第一多层结构层、第二多层结构层、保护层以及第三图案化导电层。第一多层结构层包括依序堆栈的第一图案化导电层、第一图案化绝缘层以及氧化物半导体层，且第一图案化导电层、第一图案化绝缘层与氧化物半导体层实质上具有相同的形状。第二多层结构层包括第二图案化导电层。保护层具有多个接触洞，其中部分接触洞暴露出部分氧化物半导体层的顶面与侧面，以及第一图案化导电层的侧面，且第三图案化导电层经由接触洞与氧化物半导体层以及第一图案化导电层接触。

Description

电激发光显示面板及其制造方法
技术领域
本发明涉及一种电激发光显示面板及其制造方法，尤其是涉及一种具有较低寄生电容与制造成本的电激发光显示面板以及可准确对位及简化制造工程的电激发光显示面板的制造方法。
背景技术
电激发光显示面板（electroluminescent display panel）由于具有不需彩色滤光片（color filter）、可自发光（不需背光模块）以及低耗电等特性，长久以来被期望可取代液晶显示面板成为下一世代的显示技术主流。然而，由于现有电激发光显示面板受限于制造成本过高、寄生电容过大与制造工程复杂等问题，使得电激发光显示面板仍无法普及。另外，现有大尺寸的电激发光显示面板已逐渐使用氧化物半导体元件作为驱动元件，然而氧化物半导体层为透明膜层，在微影制造工程中无法准确对位，也使得电激发光显示面板的良率无法进一步提高。
发明内容
本发明的目的之一在于提供一种电激发光显示面板及其制造方法，以使得氧化物半导体层在微影制造工程中可准确对位，并减少相邻的导线之间的寄生电容，以及使开关薄膜晶体管元件与驱动薄膜晶体管元件的元件特性维持稳定。
本发明的一实施例提供一种电激发光显示面板，包含一基板以及一个或多个像素结构。像素结构设置于基板上，且像素结构至少包括一第一多层结构层、一第二多层结构层、一保护层、一第三图案化导电层、一发光层以及一第二电极部。第一多层结构层设置于基板上，其中第一多层结构层包括一第一图案化导电层、一堆栈于第一图案化导电层上的第一图案化绝缘层以及一堆栈于第一图案化绝缘层上的氧化物半导体层，且第一图案化导电层、第一图案化绝缘层与氧化物半导体层实质上具有相同的形状。第一多层结构层至少具有一数据线部、一第一电容部、一第二电容部、一第一部分、一第二部分、一第一连接部、一第二连接部以及一第一延伸部。第一连接部位于第一部分与第二电容部之间且连接第一部分与第二电容部，第二连接部位于第二部分与第二电容部之间且连接第二部分与第二电容部，以及第一延伸部连接第一电容部，其中第一部分具有一第一源极区、一第一漏极区以及一位于第一源极区与第一漏极区间的第一通道区，以及第二部分具有一第二源极区、一第二漏极区以及一位于第二源极区与第二漏极区间的第二通道区。第二多层结构层设置于第一多层结构层上，其中第二多层结构层包括一第二图案化绝缘层、以及一堆栈于第二图案化绝缘层上的第二图案化导电层，且第二图案化绝缘层以及第二图案化导电层实质上具有相同的形状。第二多层结构层至少具有一扫描线部、一第一栅极部、一第二栅极部、一第三电容部、一第四电容部、一第二延伸部以及一第一电源线部。第一栅极部连接扫描线部且延伸至第一部分，第二栅极部连接第三电容部且延伸至第二部分，第三电容部堆栈于第一电容部上，第四电容部堆栈于第二电容部上，以及第二延伸部连接第三电容部且延伸至第一连接部。保护层设置且覆盖于第一多层结构层、第二多层结构层以及基板上。保护层具有一暴露出数据线部的部分顶面与部分侧面的第一接触洞、一暴露出部分第一部分的漏极区的第二接触洞、一暴露出部分第一部分的源极区的第三接触洞、一暴露出部分第二延伸部的第四接触洞、至少一分别暴露出部分第二部分的第二源极区、部分第四电容部与部分第一延伸部的第五接触洞、一暴露出部分第二部分的该第二漏极区的第六接触洞、以及一暴露出部分第一电源线部的第七接触洞。第三图案化导电层设置于保护层上。第三图案化导电层具有一第一漏极、第一源极、一第一电极部、一第二漏极以及一第二源极，其中第一漏极经由第一接触洞与数据线部接触以及第二接触洞与第一部分的第一漏极区接触，第一源极经由第三接触洞与第一部分的第一源极区接触以及第四接触洞与第二延伸部接触，第一电极部设置于第三电容部及第四电容部上并与第二源极连接，第二源极经由第五接触洞分别接触第二部分的第二源极区、第四电容部以及第一延伸部，以及第二漏极经由第六接触洞与第七接触洞分别接触第二部分的第二漏极区与第一电源线部。发光层设置于第一电极部上。第二电极部设置于发光层上。
本发明的另一实施例提供一种电激发光显示面板的制造方法，包含提供一基板，以及于基板上形成一个或多个像素结构。形成像素结构的方法至少包括下列步骤。于基板上形成一第一多层结构层，第一多层结构层包括一第一图案化导电层、一堆栈于第一图案化导电层上的第一图案化绝缘层以及一堆栈于第一图案化绝缘层上的氧化物半导体层，且第一图案化导电层、第一图案化绝缘层与氧化物半导体层实质上具有相同的形状。第一多层结构层至少具有一数据线部、一第一电容部、一第二电容部、一第一部分、一第二部分、一第一连接部、一第二连接部以及一第一延伸部。第一连接部位于第一部分与第二电容部之间且连接第一部分与第二电容部，第二连接部位于第二部分与第二电容部之间且连接第二部分与第二电容部，以及第一延伸部连接第一电容部。第一部分具有一第一源极区、一第一漏极区以及一位于第一源极区与第一漏极区间的第一通道区，以及第二部分具有一第二源极区、一第二漏极区以及一位于第二源极区与第二漏极区间的第二通道区。于第一多层结构层上形成一第二多层结构层，第二多层结构层包括一第二图案化绝缘层、以及一堆栈于第二图案化绝缘层上的第二图案化导电层，且第二图案化绝缘层以及第二图案化导电层实质上具有相同的形状。第二多层结构层至少具有一扫描线部、一第一栅极部、一第二栅极部、一第三电容部、一第四电容部、一第二延伸部以及一第一电源线部，其中第一栅极部连接扫描线部且延伸至第一部分，第二栅极部连接第三电容部且延伸至第二部分，第三电容部堆栈于第一电容部上，第四电容部堆栈于第二电容部上，以及第二延伸部连接第三电容部且延伸至第一连接部。于第一多层结构层、第二多层结构层以及基板上形成一保护层。保护层具有一暴露出数据线部的部分顶面与部分侧面的第一接触洞、一暴露出部分第一部分的第一漏极区的第二接触洞、一暴露出部分第一部分的第一源极区的第三接触洞、一暴露出部分第二延伸部的第四接触洞、一分别暴露出部分第二部分的第二源极区、部分第四电容部与部分第一延伸部的第五接触洞、一暴露出部分第二部分的第二漏极区的第六接触洞、以及一暴露出部分第一电源线部的第七接触洞。于保护层上形成一第三图案化导电层。第三图案化导电层具有一第一漏极、第一源极、一第一电极部、一第二漏极以及一第二源极，其中第一漏极经由第一接触洞与数据线部接触以及第二接触洞与第一部分的第一漏极区接触，第一源极经由第三接触洞与第一部分的第一源极区接触以及第四接触洞与第二延伸部接触，第一电极部设置于第三电容部及第四电容部上并与第二源极连接，第二源极经由第五接触洞分别接触第二部分的第二源极区、第四电容部以及第一延伸部，以及第二漏极经由第六接触洞与第七接触洞分别接触第二部分的第二漏极区与第一电源线部。于第一电极部上形成一发光层。于发光层上形成一第二电极部。
附图说明
图1示出本发明的显示面板的制造方法的流程图；
图2至图10示出本发明的第一实施例的电激发光显示面板的制造方法的示意图；
图11至图19示出本发明的第二实施例的电激发光显示面板的制造方法的示意图。
附图标记
2：步骤流程                 4：步骤流程
6：步骤流程                 8：步骤流程
10：步骤流程                12：步骤流程
14：步骤流程                20：基板
22：第一多层结构层          24：第一图案化导电层
26：第一图案化绝缘层        28：氧化物半导体层
DL：数据线部                C1：第一电容部
C2：第二电容部              P1：第一部分
P2：第二部分                X1：第一连接部
X2：第二连接部              E1：第一延伸部
S1：第一源极区              D1：第一漏极区
CH1：第一通道区             S2：第二源极区
D2：第二漏极区              CH2：第二通道区
E3：第三延伸部              30：第二多层结构层
32：第二图案化绝缘层        34：第二图案化导电层
SL：扫描线部                G1：第一栅极部
G2：第二栅极部              C3：第三电容部
C4：第四电容部            E2：第二延伸部
PL1：第一电源线部         36：金属层
38：保护层                TH1：第一接触洞
TH2：第二接触洞           TH3：第三接触洞
TH4：第四接触洞           TH5：第五接触洞
TH6：第六接触洞           TH7：第七接触洞
TH8：第八接触洞           40：第三图案化导电层
DE1：第一漏极             SE1：第一源极
PE1：第一电极部           DE2：第二漏极
SE2：第二源极             X3：第三连接部
PL3：第三电源线部         42：图案化堤坝
42A：第一开口             44：发光层
PE2：第二电极部           1：电激发光显示面板
TH8’：第八接触洞         1’：电激发光显示面板
具体实施方式
为使熟悉本发明所属技术领域的一般技术人员能更进一步了解本发明，以下特列举本发明的较佳实施例，并配合所附附图，详细说明本发明的构成内容及所要达成的效果。
请参考图1。图1示出本发明的显示面板的制造方法的流程图。如图1所示，本发明的显示面板的制造方法包括下列步骤：
步骤2：提供一基板；
步骤4：于基板上形成一第一多层结构层，第一多层结构层包括一第一图案化导电层、一堆栈于第一图案化导电层上的第一图案化绝缘层以及一堆栈于第一图案化绝缘层上的氧化物半导体层，且第一图案化导电层、第一图案化绝缘层与氧化物半导体层实质上具有相同的形状；其中，各相关元件及连接关系，请查阅下述详细内容；
步骤6：于第一多层结构层上形成一第二多层结构层，第二多层结构层包括一第二图案化绝缘层、以及一堆栈于第二图案化绝缘层上的第二图案化导电层，且第二图案化绝缘层以及第二图案化导电层实质上具有相同的形状；其中，各相关元件及连接关系，请查阅下述详细内容；
步骤8：于第一多层结构层、第二多层结构层以及基板上形成一保护层，其中保护层具有多个接触洞，且部分接触洞暴露出氧化物半导体层的顶面与侧面，以及第一图案化导电层的侧面；其中，各相关元件及连接关系，请查阅下述详细内容；以及
步骤10：于保护层上形成一第三图案化导电层，第三图案化导电层具有一第一漏极、第一源极、一第一电极部、一第二漏极以及一第二源极；其中，各相关元件及连接关系，请查阅下述详细内容；
步骤12：于保护层上形成一发光层；以及
步骤14：于发光层上形成一第二电极部。
本发明的显示面板的制造方法可用以制造各种类型的显示面板。以下的各实施例以电激发光显示面板例如有机发光二极管（OLED）显示面板的制造方法为例，但不以此为限。
请参考图2至图10。图2至图10示出本发明的第一实施例的电激发光显示面板的制造方法的示意图，其中图2、图4、图6以及图8为上视示意图，而图3、图5、图7、图9以及图10为沿图2、图4、图6以及图8的剖线A-A’、B-B’、C-C’以及D-D’所示出的剖面示意图。如图2与图3所示，首先提供一基板20。基板20可包括硬式基板例如玻璃基板或可挠式基板例如塑料基板，但不以此为限。接着，于基板20上形成一个或多个像素结构。本实施例的附图以形成单一个像素结构为范例来说明。形成像素结构的方法至少包括下列步骤。于基板20上形成一第一多层结构层22。第一多层结构层22包括一第一图案化导电层24、一堆栈于第一图案化导电层24上的第一图案化绝缘层26以及一堆栈于第一图案化绝缘层26上的氧化物半导体层28。第一多层结构层22至少具有一数据线部DL、一第一电容部C1、一第二电容部C2、一第一部分P1、一第二部分P2、一第一连接部X1、一第二连接部X2以及一第一延伸部E1。第一连接部X1位于第一部分P1与第二电容部C2之间且连接第一部分P1与第二电容部C2，第二连接部X2位于第二部分P2与第二电容部C2之间且连接第二部分P2与第二电容部C2，以及第一延伸部E1连接第一电容部C1。此外，第一部分P1具有一第一源极区S1、一第一漏极区D1以及一位于第一源极区S1与第一漏极区D1间的第一通道区CH1，且第二部分P2具有一第二源极区S2、一第二漏极区D2以及一位于第二源极区S2与第二漏极区D2间的第二通道区CH2。此外，第一多层结构层22选择性地还可包含一第三延伸部E3，连接第一连接部X1与第二电容部C2。在本实施例中，第一图案化导电层24可为单层或多层结构，且其包括不透明图案化导电材料可为金属例如金（gold）、银（silver）、铜（copper）、铝（aluminum）、钛（titanium）、钼（molybdenum）、铌（niobium）的其中至少一者，或上述材料的合金，或上述材料的氮化物，或上述氧化物，或上述材料的氮氧化物，或上述材料的有机导电化合物，但不以此为限。第一图案化绝缘层26可为单层或多层结构，且其可包括无机绝缘材料例如氧化硅、氮化硅或氮氧化硅的至少一者或其它合适的材料，或有机绝缘材料例如光阻、苯并环丁烯（benzocyclobutene,BCB）、聚甲基丙烯酸甲酯（polymethylmethacrylate,PMMA）、聚酰亚胺（polyimide,PI）其中至少一种或其它合适的材料。氧化物半导体层28可为单层或多层结构，且其材料较佳包括氧化铟镓锌（indium gallium zinc oxide,IGZO），但不以此为限。氧化物半导体层28的材料也可包括例如氧化铟锌锡（indium zinc tinoxide,IZTO）、氧化铟铝锌（indium aluminum zinc oxide,IAZO）、氧化铟镓锡（indium gallium tin oxide,IGTO）、氧化铝锌（aluminum zinc oxide,AZO）、氧化锑锡（antimony tin oxide,ATO）、氧化镓锌（gallium zinc oxide,GZO）或其它氧化物半导体材料。在本实施例中，第一图案化导电层24、第一图案化绝缘层26以及氧化物半导体层28使用同一道微影和蚀刻制造工程（photo andetching process,PEP）定义出图案，因此第一图案化导电层24、第一图案化绝缘层26与氧化物半导体层28实质上具有相同的形状，例如：上述元件投影至一平面上时，上述元件实质上具有相同的轮廓。本实施例的第一图案化导电层24为不透明图案化导电层，在微影制造工程中可作为对位图案之用，而使得微影机台可进行准确对位。
如图4与图5所示，接着于第一多层结构层22上形成一第二多层结构层30。第二多层结构层30包括一第二图案化绝缘层32以及一堆栈于第二图案化绝缘层30上的第二图案化导电层34。第二多层结构层30至少具有一扫描线部SL、一第一栅极部G1、第二栅极部G2、一第三电容部C3、一第四电容部C4、一第二延伸部E2以及一第一电源线部PL1。第一栅极部G1连接扫描线部SL并延伸至第一部分P1，且第一栅极部G1实质上对应第一通道区CH1。第二栅极部G2连接第三电容部C3且延伸至第二部分P2，且第二栅极部G2实质上对应第二通道区CH2。第三电容部C3堆栈于第一电容部C1上，且第一电容部C1与第三电容部C3构成一储存电容（或称为第一储存电容）。第四电容部C4堆栈于第二电容部C2上，且第二电容部C2与第四电容部C4构成另一储存电容（或称为第二储存电容）。第二延伸部E2连接第三电容部C3且延伸至第一连接部X1。第二多层结构层30可选择性地还可包含一第二电源线部PL2，其中第二电源线部PL2与第一电源线部PL1的电压不相同。举例而言，第一电源线部PL1具有一驱动电压，而第二电源线部PL2具有一参考电压，其可为一固定电压例如约0伏特或小于0伏特，或第二电源线部PL2也可接地。第一多层结构层22的第三延伸部E3可延伸至第二电源线部PL2并与第二电源线部PL2部分重叠。第二图案化绝缘层32可为单层或多层结构，且其可包括无机绝缘材料例如氧化硅、氮化硅或氮氧化硅的至少一者或其它合适的材料，或有机绝缘材料例如光阻、苯并环丁烯（benzocyclobutene,BCB）、聚甲基丙烯酸甲酯（polymethylmethacrylate,PMMA）、聚酰亚胺（polyimide,PI）其中至少一种或其它合适的材料。第二图案化导电层34可为单层或多层结构，且其包括不透明图案化导电材料可为金属例如金、银、铜、铝、钛、钼、铌的其中至少一者，或上述材料的合金，或上述材料的氮化物，或上述氧化物，或上述材料的氮氧化物，或上述材料的有机导电化合物，但不以此为限。在本实施例中，第二图案化绝缘层32以及第二图案化导电层34使用同一道微影和蚀刻制造工程定义出图案，因此第二图案化绝缘层32以及第二图案化导电层34实质上具有相同的形状，例如：上述元件投影至一平面上时，上述元件实质上具有相同的轮廓。
在本实施例中，第二多层结构层30覆盖部分的第一多层结构层22，并暴露出部分的第一多层结构层22。举例而言，第二多层结构层30暴露出第一多层结构层22的数据线部DL的一部分、第一源极区S1、第一漏极区D1、第二源极区S2、第二漏极区D2、第一连接部X1的一部分、第一延伸部E1以及第三延伸部E3的一部分。为了提高上述部分的导电性，本发明的方法可选择性地进一步包括对第二多层结构层30所暴露出的第一多层结构层22进行导电性提高处理。如图5所示，本实施例的导电性提高处理可包括下列步骤。于基板20、第一多层结构层22与第二多层结构层30上形成一金属层36（图4未示），其中金属层36与部分的基板20、第二多层结构层30以及第二多层结构层30所暴露出的第一多层结构层22的氧化物半导体层28的一部分接触。接着，对金属层36进行一退火制造工程。在退火制造工程中，金属层36会与通入的氧气作用而形成金属氧化物层，此外，金属层36也会自氧化物半导体层28获取氧原子而使得与金属层36接触的氧化物半导体层28的氧含量下降。由于低氧含量的氧化物半导体的导电性会高于高氧含量的氧化物半导体的导电性，因此上述制造工程可以有效提高第二多层结构层30所暴露出氧化物半导体层28的导电性。也就是说，第二多层结构层30所暴露出第一多层结构层22的数据线部DL的一部分、第一源极区S1、第一漏极区D1、第二源极区S2、第二漏极区D2、第一连接部X1的一部分、第一延伸部E1以及第三延伸部E3的一部分的导电性会高于第二多层结构层30所覆盖的第一多层结构层22的导电性。上述导电性提高处理为自行对准（self aligned）制造工程，因此不需使用额外的屏蔽，不会增加制造成本。此外，金属氧化物层对于其覆盖的元件也有良好的保护效果。在本实施例中，金属层36可包括例如一铝层，但不以此为限。举例而言，在材料的选择上，金属层36所选用的材料的阴电性应高于氧化物半导体层28所含的金属的阴电性。本发明的导电性提高处理并不以上述实施例为限。举例而言，导电性提高处理可包括利用离子植入制造工程对第二多层结构层30所暴露出的氧化物半导体层28进行掺杂、利用热制造工程改变第二多层结构层30所暴露出的氧化物半导体层28的晶格排列，或利用激光束照射第二多层结构层30所暴露出的氧化物半导体层28等，以提高数据线部DL的一部分、第一源极区S1、第一漏极区D1、第二源极区S2、第二漏极区D2、第一连接部X1的一部分、第一延伸部E1以及第三延伸部E3的一部分的导电性。
如图6与图7所示，接着形成一保护层38，覆盖第一多层结构层22、第二多层结构层30以及基板20。保护层38具有一第一接触洞TH1，较佳地，对应数据线部DL的部分顶面与部分侧面、一第二接触洞TH2对应部分第一部分P1的第一漏极区D1、一第三接触洞TH3对应部分第一部分P1的第一源极区S1、一第四接触洞TH4对应部分第二延伸部E2、一第五接触洞TH5对应部分第二部分P2的第二源极区S2、部分第四电容部C4与部分第一延伸部E1、一第六接触洞TH6对应部分第二部分P2的第二漏极区D2、以及一第七接触洞TH7对应部分第一电源线部PL1。另外，保护层38还可具有一第八接触洞TH8对应部分第二电源线部PL2与部分第三延伸部E3。在本实施例中，保护层38可为一平坦层，其具有平坦的顶面。保护层38可为一单层结构或多层结构，且其材料可为有机绝缘材料，例如感光材料、苯并环丁烯（benzocyclobutene,BCB）、聚甲基丙烯酸甲酯（polymethylmethacrylate,PMMA）、聚酰亚胺（polyimide,PI）、亚克力、环氧树脂其中至少一种或其它合适的材料，或无机绝缘材料例如氧化硅、氮化硅或氮氧化硅，或是其它合适的材料。在本实施例中，保护层38的材料可以感光材料为范例，其可利用曝光显影制造工程形成上述接触洞。接着，进行一蚀刻制造工程例如干蚀刻制造工程去除上述接触洞所暴露出的金属层36，借此第一接触洞TH1较佳地会暴露出数据线部DL的部分顶面与部分侧面、第二接触洞TH2会暴露出部分第一部分P1的第一漏极区D1、第三接触洞TH3会暴露出部分第一部分P1的第一源极区S1、第四接触洞TH4会暴露出部分第二延伸部E2、第五接触洞TH5会暴露出部分第二部分P2的第二源极区S2、部分第四电容部C4与部分第一延伸部E1、第六接触洞TH6会暴露出部分第二部分P2的第二漏极区D2、第七接触洞TH7会暴露出部分第一电源线部PL1，以及第八接触洞TH8会暴露出部分第二电源线部PL2与部分第三延伸部E3。在本实施例中，一部分的接触洞例如第二接触洞TH2、第三接触洞TH3、第四接触洞TH4、第六接触洞TH6以及第七接触洞TH7与要暴露出的导线的位置完全重叠，也即仅暴露出要暴露出的导线的顶面，而另一部分的接触洞例如第一接触洞TH1、第五接触洞TH5以及第八接触洞TH8其中至少一者的位置与要暴露出的导线的位置并非完全重叠，而是具有位置偏差。精确地说，较佳地，第一接触洞TH1的一部分涵盖数据线部DL的顶面，而另一部分则未涵盖数据线部DL的顶面，因此第一接触洞TH1可暴露出数据线部DL的部分顶面与部分侧面。本实施例的数据线部DL为由第一图案化导电层24、第一图案化绝缘层26与氧化物半导体层28所堆栈出的三层结构，而第一接触洞TH1与数据线部DL的偏移设计可以利用单一道蚀刻制造工程同时暴露出氧化物半导体层28的顶面与侧面以及第一图案化导电层24的侧面，借此后续形成的第一漏极可经由第一接触洞TH1同时与第一图案化导电层24以及氧化物半导体层28电性连接。同理，第五接触洞TH5暴露出第一延伸部E1的部分顶面与部分侧面，也就是暴露出氧化物半导体层28的顶面与侧面以及第一图案化导电层24的侧面，借此后续形成的第二源极可经由第五接触洞TH5同时与第一图案化导电层24以及氧化物半导体层28电性连接。此外，第八接触洞TH8暴露出第二电源线部PL2与第三延伸部E3的部分侧面，也就是暴露出第二图案化导电层34的顶面、氧化物半导体层28的侧面以及第一图案化导电层24的侧面，借此后续形成的第三连接部可经由第八接触洞TH8同时与第二图案化导电层34、第一图案化导电层24以及氧化物半导体层28电性连接。另外，在本实施例中，第五接触洞TH5可以是单一个接触洞，同时暴露出第二源极区S2、部分第四电容部C4与部分第一延伸部E1，而在一变化实施例中，第五接触洞TH5可以是多个接触洞，分别暴露出第二源极区S2、部分第四电容部C4与部分第一延伸部E1。
如图8与图9所示，随后于保护层38上形成一第三图案化导电层40。第三图案化导电层40具有一第一漏极DE1、第一源极SE1、一第一电极部PE1、一第二漏极DE2以及一第二源极SE2。第一漏极DE1经由第一接触洞TH1与数据线部DL接触以及第二接触洞TH2与第一部分P1的第一漏极区D1接触，第一源极SE1经由第三接触洞TH3与第一部分P1的第一源极区S1接触以及第四接触洞TH4与第二延伸部E2接触，第一电极部PE1设置于第三电容部C3及第四电容部C4上并与第二源极SE2连接，第二源极SE2经由第五接触洞TH5分别接触第二部分P2的第二源极区S2、第四电容部C4以及第一延伸部E1，以及第二漏极DE2经由第六接触洞TH6与第七接触洞TH7分别接触第二部分P2的第二漏极区D2与第一电源线部PL1。第一栅极部G1、第一通道区CH1、位于第一通道区CH1下方的第一图案化导电层24（作为基极（baseelectrode））、第一漏极DE1以及第一源极SE1构成一四端点薄膜晶体管元件，作为开关薄膜晶体管元件；第二栅极部G2、第二通道区CH2、位于第二通道区CH2下方的第一图案化导电层24（作为基极）、第二漏极DE2以及第二源极SE2构成另一四端点薄膜晶体管元件，作为驱动薄膜晶体管元件。此外，在本实施例中，第三图案化导电层40可选择性地还具有一第三连接部X3，其中第三连接部X3经由第八接触洞TH8接触第二电源线部PL2与第三延伸部E3。也就是说，第三连接部X3可经由第八接触洞TH8将第二电源线部PL2与第一图案化导电层24电性连接，使得位于第一通道区CH1下方的第一图案化导电层24以及位于第二通道区CH2下方的第一图案化导电层24经由第三连接部X3与第三延伸部E3而与第二电源线部PL2电性连接。借由第二电源线部PL2所提供的参考电压，可以使开关薄膜晶体管元件与驱动薄膜晶体管元件的元件特性例如起始电压（threshold voltage）维持稳定。第三图案化导电层40还可具有一第三电源线部PL3，其中第三电源线部PL3与第三连接部X3连接，借此第三电源线部PL3可经由第三连接部X3与第二电源线部PL2电性连接而传递参考电压。第三电源线部PL3较佳可具有一网格（mesh）结构，借此可具有较低的电阻而具有较佳的稳压效果，但不以此为限。于其它实施例，第三电源线部PL3也可不是网格结构，但电阻会较高些且稳压效果仍在可接受的设计范围内。第三图案化导电层40可为一单层或多层结构，且其可包括不透明图案化导电材料可为金属例如金、银、铜、铝、钛、钼、铌的其中至少一者，或上述材料的合金，或上述材料的氮化物，或上述氧化物，或上述材料的氮氧化物，或上述材料的有机导电化合物，但不以此为限。
如图10所示，可选择性地接着于第三图案化导电层40上设置一图案化堤坝（bank或称为wall、barrier rib）42，其中图案化堤坝42具有至少一第一开口42A，暴露出第一电极部PE1。也就是说，图案化堤坝42至少会设置于数据线部DL与扫描线部SL上。于其它实施例中，也可不形成图案化堤坝42。随后，于第一电极部PE1上形成一发光层44，以及于发光层44上形成一第二电极部PE2，以制作出本实施例的电激发光显示面板1。发光层44可受第一电极部PE1与第二电极部PE2的驱动而发光。发光层44可包括一电激发光层，例如有机发光层，且其可视所要产生的光线的颜色而为红光发光层、绿光发光层、蓝光发光层、黄光发光层、白光发光层或可发出其它颜色的发光层。第二电极部PE2较佳为透明电极，例如氧化铟锡（ITO）电极，则电激发光显示面板1可称为顶发光型（top emission）电激发光显示面板，但不以此为限。于其它实施例，第一电极部PE1也可为透明电极，而第二电极部PE2为不透明电极，则电激发光显示面板1可称为底发光型（bottom emission）电激发光显示面板或者是第一电极部PE1与第二电极部PE2为透明电极，则电激发光显示面板1可称为双面发光型电激发光显示面板。第一电极部PE1、第二电极部PE2与发光层44构成一电激发光元件，且第一电极部PE1与第二电极部PE2分别作为阳极与阴极的其中一者。另外，发光层44分别与第一电极部PE1及第二电极部PE2之间可依设计而设置其它膜层例如：电洞注入层、电洞传输层、电子注入层、电子传输层、电洞阻挡层、电子阻挡层、连接层或其它合适的膜层其中至少一者。
本实施例的电激发光显示面板的制造方法利用第一图案化导电层24制作数据线部DL、利用第二图案化导电层34制作扫描线部SL、第一电源线部PL1与第二电源线部PL2，以及利用第三图案化导电层40制作第三电源线部PL3，因此在图案化制造工程上具有较大的宽容度而可提高开口率。再者，第一图案化导电层24为不透明图案化导电层，在微影制造工程中可作为对位图案之用，而使得微影机台可进行准确对位。此外，由于相邻的数据线部DL与纵向的第三电源线部PL3之间会产生侧向寄生电容，而本实施例的数据线部DL与第三电源线部PL3由不同层的图案化导电层所构成，因此可以减少相邻的数据线部DL与纵向的第三电源线部PL3之间的侧向寄生电容。另外，在本实施例中，由于位于开关薄膜晶体管元件的第一信道区CH1下方的第一图案化导电层24以及位于驱动薄膜晶体管元件的第二信道区CH2下方的第一图案化导电层24可经由第三连接部X3与第三延伸部E3与第二电源线部PL2电性连接。借由第二电源线部PL2所提供的参考电压，可以使开关薄膜晶体管元件与驱动薄膜晶体管元件的元件特性维持稳定。
本发明的电激发光显示面板及其制造方法并不以上述实施例为限。以下将依序介绍本发明的其它实施例的电激发光显示面板及其制造方法，且为了便于比较各实施例的相异处并简化说明，在以下的各实施例中使用相同的符号标注相同的元件，且主要针对各实施例的相异处进行说明，而不再对重复部分进行赘述。
请参考图11至图19。图11至图19示出本发明的第二实施例的电激发光显示面板的制造方法的示意图，其中图11、图13、图15以及图17为上视示意图，而图12、图14、图16、图18以及图19为沿图11、图13、图15以及图17的剖线E-E’、F-F’、G-G’以及H-H’所示出的剖面示意图。如图11与图12所示，首先提供一基板20。接着于基板20上形成一第一多层结构层22。第一多层结构层22包括一第一图案化导电层24、一堆栈于第一图案化导电层24上的第一图案化绝缘层26以及一堆栈于第一图案化绝缘层26上的氧化物半导体层28。第一多层结构层22至少具有一数据线部DL、一第一电容部C1、一第二电容部C2、一第一部分P1、一第二部分P2、一第一连接部X1、一第二连接部X2以及一第一延伸部E1。第一连接部X1位于第一部分P1与第二电容部C2之间且连接第一部分P1与第二电容部C2，第二连接部X2位于第二部分P2与第二电容部C2之间且连接第二部分P2与第二电容部C2，以及第一延伸部E1连接第一电容部C1。此外，第一部分P1具有一第一源极区S1、一第一漏极区D1以及一位于第一源极区S1与第一漏极区D1间的第一通道区CH1，且第二部分P2具有一第二源极区S2、一第二漏极区D2以及一位于第二源极区S2与第二漏极区D2间的第二通道区CH2。不同于第一实施例，本实施例的第一多层结构层22未包含第三延伸部E3。在本实施例中，第一图案化导电层24、第一图案化绝缘层26以及氧化物半导体层28的材料可选自第一实施例所述的材料，但不以此为限。在本实施例中，第一图案化导电层24、第一图案化绝缘层26以及氧化物半导体层28使用同一道微影和蚀刻制造工程定义出图案，因此第一图案化导电层24、第一图案化绝缘层26与氧化物半导体层28实质上具有相同的形状，例如：上述元件投影至一平面上时，上述元件实质上具有相同的轮廓。由于第一图案化导电层24为不透明图案化导电层，在微影制造工程中可作为对位图案之用，而使得微影机台可进行准确对位。
如图13与图14所示，接着于第一多层结构层22上形成一第二多层结构层30。第二多层结构层30包括一第二图案化绝缘层32以及一堆栈于第二图案化绝缘层30上的第二图案化导电层34。第二多层结构层30至少具有一扫描线部SL、一第一栅极部G1、第二栅极部G2、一第三电容部C3、一第四电容部C4、一第二延伸部E2以及一第一电源线部PL1。第一栅极部G1连接扫描线部SL并延伸至第一部分P1，且第一栅极部G1实质上对应第一通道区CH1。第二栅极部G2连接第三电容部C3且延伸至第二部分P2，且第二栅极部G2实质上对应第二通道区CH2。第三电容部C3堆栈于第一电容部C1上，且第一电容部C1与第三电容部C3构成一储存电容（或称为第一储存电容）。第四电容部C4堆栈于第二电容部C2上并暴露出部分的第二电容部C2，且第二电容部C2与第四电容部C4构成另一储存电容（或称为第二储存电容）。第二延伸部E2连接第三电容部C3且延伸至第一连接部X1。第二多层结构层30可选择性地还包含一第二电源线部PL2，其中第二电源线部PL2与第一电源线部PL1的电压不相同。举例而言，第一电源线部PL1具有一驱动电压，而第二电源线部PL2具有一参考电压，其可为一固定电压例如约0伏特或小于0伏特，或第二电源线部PL2也可接地。本实施例的第二图案化绝缘层32以及第二图案化导电层34的材料可选自第一实施例所述的材料，但不以此为限。在本实施例中，第二图案化绝缘层32以及第二图案化导电层34使用同一道微影和蚀刻制造工程定义出图案，因此第二图案化绝缘层32以及第二图案化导电层34实质上具有相同的形状，例如：上述元件投影至一平面上时，上述元件实质上具有相同的轮廓。
在本实施例中，第二多层结构层30覆盖部分的第一多层结构层22，并暴露出部分的第一多层结构层22。举例而言，第二多层结构层30暴露出第一多层结构层22的数据线部DL的一部分、第一源极区S1、第一漏极区D1、第二源极区S2、第二漏极区D2、第一连接部X1的一部分以及第一延伸部E1。为了提高上述部分的导电性，本发明的方法可选择性地进一步包括对第二多层结构层30所暴露出的第一多层结构层22进行导电性提高处理。本实施例的导电性提高处理可选自第一实施例所述的方法，但不以此为限。
如图15与图16所示，接着形成一保护层38，覆盖于第一多层结构层22、第二多层结构层30以及基板20上。保护层38具有一第一接触洞TH1，较佳地，对应数据线部DL的部分顶面与部分侧面、一第二接触洞TH2对应部分第一部分P1的第一漏极区D1、一第三接触洞TH3对应部分第一部分P1的第一源极区S1、一第四接触洞TH4对应部分第二延伸部E2、一第五接触洞TH5对应部分第二部分P2的第二源极区S2、部分第四电容部C4与部分第一延伸部E1、一第六接触洞TH6对应部分第二部分P2的第二漏极区D2、以及一第七接触洞TH7对应部分第一电源线部PL1。另外，保护层38还可具有多个第八接触洞分别对应部分第二电源线部PL2与第四电容部C4所暴露出的第二电容部C2。举例而言，保护层38的其中一个第八接触洞TH8对应部分第二电源线部PL2，以及另一个第八接触洞TH8’，较佳地，对应第二电容部C2的部分顶面与部分侧面。在本实施例中，保护层38的材料可选自第一实施例所述的材料，例如可为感光材料，其可利用曝光显影制造工程形成上述接触洞，但不以此为限。接着，进行一蚀刻制造工程例如干蚀刻制造工程去除上述接触洞所暴露出的金属层36，借此第一接触洞TH1较佳地会暴露出数据线部DL的部分顶面与部分侧面、第二接触洞TH2会暴露出部分第一部分P1的第一漏极区D1、第三接触洞TH3会暴露出部分第一部分P1的第一源极区S1、第四接触洞TH4会暴露出部分第二延伸部E2、第五接触洞TH5会暴露出部分第二部分P2的第二源极区S2、部分第四电容部C4与部分第一延伸部E1、第六接触洞TH6会暴露出部分第二部分P2的第二漏极区D2、第七接触洞TH7会暴露出部分第一电源线部PL1、第八接触洞TH8会暴露出部分第二电源线部PL2，以及第八接触洞TH8’会暴露出第二电容部C2的部分顶面与部分侧面。在本实施例中，部分的接触洞例如第一接触洞TH1、第五接触洞TH5以及第八接触洞TH8’其中至少一者的位置与要暴露出的导线的位置并非完全重叠，而是具有位置偏差。精确地说，较佳地，第一接触洞TH1的一部分涵盖数据线部DL的顶面，而另一部分则未涵盖数据线部DL的顶面，因此第一接触洞TH1可暴露出数据线部DL的部分顶面与部分侧面。本实施例的数据线部DL为由第一图案化导电层24、氧化物半导体层28与金属层36所堆栈出的三层结构，而第一接触洞TH1与数据线部DL的偏移设计可以利用单一道蚀刻制造工程同时暴露出氧化物半导体层28的侧面以及第一图案化导电层24的侧面，借此后续形成的第一漏极可经由第一接触洞TH1同时与第一图案化导电层24以及氧化物半导体层28电性连接，而增加导电性。同理，第五接触洞TH5暴露出第一延伸部E1的部分顶面与部分侧面，也就是暴露出氧化物半导体层28的顶面与侧面以及第一图案化导电层24的侧面，借此后续形成的第二源极可经由第五接触洞TH5同时与第一图案化导电层24以及氧化物半导体层28电性连接。此外，第八接触洞TH8’会暴露出第二电容部C2的部分顶面与部分侧面，也就是暴露出氧化物半导体层28的顶面与侧面以及第一图案化导电层24的侧面，借此后续形成的第三连接部可经由第八接触洞TH8同时与第一图案化导电层24以及氧化物半导体层28电性连接。另外，在本实施例中，第五接触洞TH5可以是单一个接触洞，同时暴露出第二源极区S2、部分第四电容部C4与部分第一延伸部E1，而在一变化实施例中，第五接触洞TH5可以是多个接触洞，分别暴露出第二源极区S2、部分第四电容部C4与部分第一延伸部E1。
如图17与图18所示，随后于保护层38上形成一第三图案化导电层40。第三图案化导电层40具有一第一漏极DE1、第一源极SE1、一第一电极部PE1、一第二漏极DE2以及一第二源极SE2。第一漏极DE1经由第一接触洞TH1与数据线部DL接触以及第二接触洞TH2与第一部分P1的第一漏极区D1接触，第一源极SE1经由第三接触洞TH3与第一部分P1的第一源极区S1接触以及第四接触洞TH4与第二延伸部E2接触，第一电极部PE1设置于第三电容部C3及第四电容部C4上并与第二源极SE2连接，第二源极SE2经由第五接触洞TH5分别接触第二部分P2的第二源极区S2、第四电容部C4以及第一延伸部E1，以及第二漏极DE2经由第六接触洞TH6与第七接触洞TH7分别接触第二部分P2的第二漏极区D2与第一电源线部PL1。第一栅极部G1、第一通道区CH1、位于第一通道区CH1下方的第一图案化导电层24（作为基极（baseelectrode））、第一漏极DE1以及第一源极SE1构成一四端点薄膜晶体管元件，作为开关薄膜晶体管元件；第二栅极部G2、第二通道区CH2、位于第二通道区CH2下方的第一图案化导电层24（作为基极）、第二漏极DE2以及第二源极SE2构成另一四端点薄膜晶体管元件，作为驱动薄膜晶体管元件。此外，在本实施例中，第三图案化导电层40可选择性地还具有一第三连接部X3，其中第三连接部X3经由第八接触洞TH8接触第二电源线部PL2以及经由第八接触洞TH8’接触第二电容部C2。本实施例的第三连接部X3的位置以及第八接触洞TH8,TH8’的个数与位置与第一实施例不同，但第三连接部X3仍可经由第八接触洞TH8,TH8’将第二电源线部PL2与第一图案化导电层24电性连接，使得位于第一通道区CH1下方的第一图案化导电层24以及位于第二通道区CH2下方的第一图案化导电层24与第二电源线部PL2电性连接。借由第二电源线部PL2所提供的参考电压，可以使开关薄膜晶体管元件与驱动薄膜晶体管元件的元件特性例如起始电压（threshold voltage）维持稳定。另外，第三图案化导电层40还可具有一第三电源线部PL3，其中第三电源线部PL3与第三连接部X3连接，借此第三电源线部PL3可经由第三连接部X3与第二电源线部PL2电性连接而传递参考电压。第三电源线部PL3较佳可具有一网格（mesh）结构，借此可具有较低的电阻而具有较佳的稳压效果，但不以此为限。于其它实施例，第三电源线部PL3也可不是网格结构，但电阻会较高些且稳压效果仍在可接受的设计范围内。本实施例的第三图案化导电层40的材料可选自第一实施例所述的材料，但不以此为限。
如图19所示，可选择性地接着于第三图案化导电层40上设置一图案化堤坝（bank或称为wall,barrier rib）42，其中图案化堤坝42具有至少一第一开口42A，暴露出第一电极部PE1。也就是说，图案化堤坝42至少会设置于数据线部DL与扫描线部SL上。于其它实施例中，也可不形成图案化堤坝42。随后，于第一电极部PE1上形成一发光层44，以及于发光层44上形成一第二电极部PE2，以制作出本实施例的电激发光显示面板1’。第一电极部PE1、第二电极部PE2与发光层44构成一电激发光元件，第一电极部PE1与第二电极部PE2分别作为阳极与阴极的其中一者，且第一电极部PE1与第二电极部PE2其中至少一者可为透明电极。本实施例的发光层44与第二电极部PE2的材料可选自第一实施例所述的材料，但不以此为限。
本实施例的电激发光显示面板的制造方法利用第一图案化导电层24制作数据线部DL、利用第二图案化导电层34制作扫描线部SL、第一电源线部PL1与第二电源线部PL2，以及利用第三图案化导电层40制作第三电源线部PL3，因此在图案化制造工程上具有较大的宽容度而可提高开口率。再者，第一图案化导电层24为不透明图案化导电层，在微影制造工程中可作为对位图案之用，而使得微影机台可进行准确对位。此外，由于相邻的数据线部DL与纵向的第三电源线部PL3之间会产生侧向寄生电容，而本实施例的数据线部DL与第三电源线部PL3由不同层的图案化导电层所构成，因此可以减少位在同一层膜层的相邻的数据线部DL与纵向的第三电源线部PL3之间的侧向寄生电容。另外，在本实施例中，由于位于开关薄膜晶体管元件的第一信道区CH1下方的第一图案化导电层24以及位于驱动薄膜晶体管元件的第二信道区CH2下方的第一图案化导电层24可经由第三连接部X3与第二电源线部PL2电性连接。借由第二电源线部PL2所提供的参考电压，可以使开关薄膜晶体管元件与驱动薄膜晶体管元件的元件特性维持稳定。
本发明的电激发光显示面板及其制造方法并不以上述实施例为限。举例而言，电激发光显示面板的单一像素不限于包括两个薄膜晶体管元件与两个储存电容的架构（一般称为2T2C架构），其架构可视需要变更为2T1C架构、4T2C架构、5T1C架构、6T1C架构或其它架构。

Claims (16)

1.一种电激发光显示面板，其特征在于，包含：
一基板；以及
一个或多个像素结构，设置于该基板上，该一个或多个像素结构至少包括：
一第一多层结构层，设置于该基板上，该第一多层结构层包括一第一图案化导电层、一堆栈于该第一图案化导电层上的第一图案化绝缘层以及一堆栈于该第一图案化绝缘层上的氧化物半导体层，且该第一图案化导电层、该第一图案化绝缘层与该氧化物半导体层实质上具有相同的形状，其中，该第一多层结构层至少具有一数据线部、一第一电容部、一第二电容部、一第一部分、一第二部分、一第一连接部、一第二连接部以及一第一延伸部，该第一连接部位于该第一部分与第二电容部之间且连接该第一部分与该第二电容部，该第二连接部位于该第二部分与第二电容部之间且连接该第二部分与该第二电容部，以及该第一延伸部连接该第一电容部，其中，该第一部分具有一第一源极区、一第一漏极区以及一位于该第一源极区与该第一漏极区间的第一通道区，以及该第二部分具有一第二源极区、一第二漏极区以及一位于该第二源极区与该第二漏极区间的第二通道区；
一第二多层结构层，设置于该第一多层结构层上，该第二多层结构层包括一第二图案化绝缘层、以及一堆栈于该第二图案化绝缘层上的第二图案化导电层，且该第二图案化绝缘层以及该第二图案化导电层实质上具有相同的形状，其中，该第二多层结构层至少具有一扫描线部、一第一栅极部、一第二栅极部、一第三电容部、一第四电容部、一第二延伸部以及一第一电源线部，该第一栅极部连接该扫描线部且延伸至该第一部分，该第二栅极部连接该第三电容部且延伸至该第二部分，该第三电容部堆栈于该第一电容部上，该第四电容部堆栈于该第二电容部上，以及该第二延伸部连接该第三电容部且延伸至该第一连接部；
一保护层，设置且覆盖于该第一多层结构层、该第二多层结构层以及该基板上，其中，该保护层具有一暴露出该数据线部的部分顶面与部分侧面的第一接触洞、一暴露出部分该第一部分的该漏极区的第二接触洞、一暴露出部分该第一部分的该源极区的第三接触洞、一暴露出部分该第二延伸部的第四接触洞、至少一分别暴露出部分该第二部分的该第二源极区、部分该第四电容部与部分该第一延伸部的第五接触洞、一暴露出部分该第二部分的该第二漏极区的第六接触洞、以及一暴露出部分该第一电源线部的第七接触洞；
一第三图案化导电层，设置于该保护层上，其中，该第三图案化导电层具有一第一漏极、第一源极、一第一电极部、一第二漏极以及一第二源极，该第一漏极经由该第一接触洞与该数据线部接触以及该第二接触洞与该第一部分的该第一漏极区接触，该第一源极经由该第三接触洞与该第一部分的该第一源极区接触以及该第四接触洞与该第二延伸部接触，该第一电极部设置于该第三电容部及该第四电容部上并与该第二源极连接，该第二源极经由该第五接触洞分别接触该第二部分的该第二源极区、该第四电容部以及该第一延伸部，以及该第二漏极经由该第六接触洞与该第七接触洞分别接触该第二部分的该第二漏极区与该第一电源线部；
一发光层，设置于该第一电极部上；以及
一第二电极部，设置于该发光层上。
2.根据权利要求1所述的电激发光显示面板，其特征在于，还包含一图案化堤坝设置于该第三图案化导电层上，且其具有至少一第一开口，以暴露出该第一电极部，并使得至少一部分该发光层位于该第一开口中。
3.根据权利要求1所述的电激发光显示面板，其特征在于，该第二多层结构层还包含一第二电源线部，该第二电源线部与该第一电源线部的电压不相同。
4.根据权利要求3所述的电激发光显示面板，其特征在于，该第一多层结构层，还包含一第三延伸部，连接该第一连接部与该第二电容部，其中，该第三延伸部延伸至该第二电源线部，并与该第二电源线部部分重叠。
5.根据权利要求4所述的电激发光显示面板，其特征在于，该保护层还具有一暴露出部分该第二电源线部与部分该第三延伸部的第八接触洞。
6.根据权利要求5所述的电激发光显示面板，其特征在于，该第三图案化导电层还具有一第三连接部，该第三连接部经由该第八接触洞接触该第二电源线部与该第三延伸部。
7.根据权利要求3所述的电激发光显示面板，其特征在于，该保护层还具有一暴露出部分该第二电源线部与部分该第二电容部的第八接触洞。
8.根据权利要求7所述的电激发光显示面板，其特征在于，该第三图案化导电层还具有一第三连接部，该第三连接部经由该第八接触洞接触该第二电源线部与该第二电容部。
9.一种电激发光显示面板的制造方法，其特征在于，包含：
提供一基板；以及
于该基板上形成一个或多个像素结构，其中形成该一个或多个像素结构的方法至少包括：
于该基板上形成一第一多层结构层，该第一多层结构层包括一第一图案化导电层、一堆栈于该第一图案化导电层上的第一图案化绝缘层以及一堆栈于该第一图案化绝缘层上的氧化物半导体层，且该第一图案化导电层、该第一图案化绝缘层与该氧化物半导体层实质上具有相同的形状，其中，该第一多层结构层至少具有一数据线部、一第一电容部、一第二电容部、一第一部分、一第二部分、一第一连接部、一第二连接部以及一第一延伸部，该第一连接部位于该第一部分与该第二电容部之间且连接该第一部分与该第二电容部，该第二连接部位于该第二部分与该第二电容部之间且连接该第二部分与该第二电容部，以及该第一延伸部连接该第一电容部，其中该第一部分具有一第一源极区、一第一漏极区以及一位于该第一源极区与该第一漏极区间的第一通道区，以及该第二部分具有一第二源极区、一第二漏极区以及一位于该第二源极区与该第二漏极区间的第二通道区；
于该第一多层结构层上形成一第二多层结构层，其中该第二多层结构层包括一第二图案化绝缘层、以及一堆栈于该第二图案化绝缘层上的第二图案化导电层，且该第二图案化绝缘层以及该第二图案化导电层实质上具有相同的形状，其中，该第二多层结构层至少具有一扫描线部、一第一栅极部、一第二栅极部、一第三电容部、一第四电容部、一第二延伸部以及一第一电源线部，该第一栅极部连接该扫描线部且延伸至该第一部分，该第二栅极部连接该第三电容部且延伸至该第二部分，该第三电容部堆栈于该第一电容部上，该第四电容部堆栈于该第二电容部上，以及该第二延伸部连接该第三电容部且延伸至该第一连接部；
于该第一多层结构层、该第二多层结构层以及该基板上形成一保护层，其中该保护层具有一暴露出该数据线部的部分顶面与部分侧面的第一接触洞、一暴露出部分该第一部分的该第一漏极区的第二接触洞、一暴露出部分该第一部分的该第一源极区的第三接触洞、一暴露出部分该第二延伸部的第四接触洞、一分别暴露出部分该第二部分的该第二源极区、部分该第四电容部与部分该第一延伸部的第五接触洞、一暴露出部分该第二部分的该第二漏极区的第六接触洞、以及一暴露出部分该第一电源线部的第七接触洞；
于该保护层上形成一第三图案化导电层，其中该第三图案化导电层具有一第一漏极、第一源极、一第一电极部、一第二漏极以及一第二源极，该第一漏极经由该第一接触洞与该数据线部接触以及该第二接触洞与该第一部分的该第一漏极区接触，该第一源极经由该第三接触洞与该第一部分的该第一源极区接触以及该第四接触洞与该第二延伸部接触，该第一电极部设置于该第三电容部及该第四电容部上并与该第二源极连接，该第二源极经由该第五接触洞分别接触该第二部分的该第二源极区、该第四电容部以及该第一延伸部，以及该第二漏极经由该第六接触洞与该第七接触洞分别接触该第二部分的该第二漏极区与该第一电源线部；
于该第一电极部上形成一发光层；以及
于该发光层上形成一第二电极部。
10.根据权利要求9所述的电激发光显示面板的制造方法，其特征在于，还包含设置一图案化堤坝，于该第三图案化导电层上，且其具有至少一第一开口，以暴露出该第一电极部，并使得至少一部分该发光层位于该第一开口中。
11.根据权利要求9所述的电激发光显示面板的制造方法，其特征在于，该第二多层结构层还包含一第二电源线部，该第二电源线部与该第一电源线部的电压不相同。
12.根据权利要求11所述的电激发光显示面板的制造方法，其特征在于，该第一多层结构层还包含一第三延伸部，连接该第一连接部与该第二电容部，其中，该第三延伸部延伸至该第二电源线部，并与该第二电源线部部分重叠。
13.根据权利要求12所述的电激发光显示面板的制造方法，其特征在于，该保护层还具有一暴露出部分该第二电源线部与部分该第三延伸部的第八接触洞。
14.根据权利要求13所述的电激发光显示面板的制造方法，其特征在于，该第三图案化导电层还具有一第三连接部，该第三连接部经由该第八接触洞接触该第二电源线部与该第三延伸部。
15.根据权利要求11所述的电激发光显示面板的制造方法，其特征在于，该保护层还具有一暴露出部分该第二电源线部与部分该第二电容部的第八接触洞。
16.根据权利要求15所述的电激发光显示面板的制造方法，其特征在于，该第三图案化导电层还具有一第三连接部，该第三连接部经由该第八接触洞接触该第二电源线部与该第二电容部。
CN201310247067.0A 2013-04-24 2013-06-20 电激发光显示面板及其制造方法 Active CN103441137B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102114655 2013-04-24
TW102114655A TWI482287B (zh) 2013-04-24 2013-04-24 電激發光顯示面板及其製造方法

Publications (2)

Publication Number Publication Date
CN103441137A true CN103441137A (zh) 2013-12-11
CN103441137B CN103441137B (zh) 2015-10-28

Family

ID=49694823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310247067.0A Active CN103441137B (zh) 2013-04-24 2013-06-20 电激发光显示面板及其制造方法

Country Status (3)

Country Link
US (1) US8921866B2 (zh)
CN (1) CN103441137B (zh)
TW (1) TWI482287B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659107A (zh) * 2015-01-08 2015-05-27 友达光电股份有限公司 薄膜晶体管、显示面板以及其制造方法
CN106920815A (zh) * 2015-12-24 2017-07-04 财团法人工业技术研究院 像素阵列结构、显示面板以及像素阵列结构的制作方法
CN108139829A (zh) * 2015-10-06 2018-06-08 东友精细化工有限公司 电极连接单元及包括其的触摸屏面板
CN110021238A (zh) * 2018-01-10 2019-07-16 佳能株式会社 显示设备和摄像设备
US10418435B2 (en) 2017-07-05 2019-09-17 Industrial Technology Research Institute Pixel structure and display panel
CN113345923A (zh) * 2021-06-01 2021-09-03 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
TWI808580B (zh) * 2020-12-31 2023-07-11 南韓商Ｌｇ顯示器股份有限公司 透明觸控顯示裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055854A (zh) * 2007-05-09 2007-10-17 友达光电股份有限公司 像素结构的制作方法以及像素结构
JP2010140059A (ja) * 2002-05-17 2010-06-24 Semiconductor Energy Lab Co Ltd 表示装置
CN102097450A (zh) * 2010-11-02 2011-06-15 友达光电股份有限公司 一种有机发光二极管显示装置
CN102222780A (zh) * 2011-06-01 2011-10-19 友达光电股份有限公司 一种有源矩阵型有机发光二极管器件的制造方法
US20120074388A1 (en) * 2010-09-24 2012-03-29 Samsung Mobile Display Co., Ltd. Organic Light-Emitting Display Device and Method of Manufacturing the Same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3466638B2 (ja) 1992-03-23 2003-11-17 キヤノン株式会社 薄膜トランジスタ及びその製造方法
US7339317B2 (en) * 2000-06-05 2008-03-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having triplet and singlet compound in light-emitting layers
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
KR101127218B1 (ko) * 2005-05-19 2012-03-30 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
TWI609604B (zh) 2008-12-01 2017-12-21 半導體能源研究所股份有限公司 發光元件、發光裝置、照明裝置、及電子裝置
WO2011132376A1 (ja) * 2010-04-21 2011-10-27 シャープ株式会社 薄膜トランジスタ基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140059A (ja) * 2002-05-17 2010-06-24 Semiconductor Energy Lab Co Ltd 表示装置
CN101055854A (zh) * 2007-05-09 2007-10-17 友达光电股份有限公司 像素结构的制作方法以及像素结构
US20120074388A1 (en) * 2010-09-24 2012-03-29 Samsung Mobile Display Co., Ltd. Organic Light-Emitting Display Device and Method of Manufacturing the Same
CN102097450A (zh) * 2010-11-02 2011-06-15 友达光电股份有限公司 一种有机发光二极管显示装置
CN102222780A (zh) * 2011-06-01 2011-10-19 友达光电股份有限公司 一种有源矩阵型有机发光二极管器件的制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659107A (zh) * 2015-01-08 2015-05-27 友达光电股份有限公司 薄膜晶体管、显示面板以及其制造方法
CN104659107B (zh) * 2015-01-08 2018-02-06 友达光电股份有限公司 薄膜晶体管、显示面板以及其制造方法
CN108139829A (zh) * 2015-10-06 2018-06-08 东友精细化工有限公司 电极连接单元及包括其的触摸屏面板
CN106920815A (zh) * 2015-12-24 2017-07-04 财团法人工业技术研究院 像素阵列结构、显示面板以及像素阵列结构的制作方法
US10418435B2 (en) 2017-07-05 2019-09-17 Industrial Technology Research Institute Pixel structure and display panel
CN110021238A (zh) * 2018-01-10 2019-07-16 佳能株式会社 显示设备和摄像设备
US10985216B2 (en) 2018-01-10 2021-04-20 Canon Kabushiki Kaisha Display apparatus and imaging apparatus
TWI808580B (zh) * 2020-12-31 2023-07-11 南韓商Ｌｇ顯示器股份有限公司 透明觸控顯示裝置
CN113345923A (zh) * 2021-06-01 2021-09-03 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN113345923B (zh) * 2021-06-01 2024-04-16 武汉天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
TW201442246A (zh) 2014-11-01
TWI482287B (zh) 2015-04-21
CN103441137B (zh) 2015-10-28
US20140319546A1 (en) 2014-10-30
US8921866B2 (en) 2014-12-30

Similar Documents

Publication Publication Date Title
CN103441137B (zh) 电激发光显示面板及其制造方法
CN109087922A (zh) 阵列基板及其制作方法、显示面板
CN104752477B (zh) 有机发光显示设备及其制造方法
CN104733499B (zh) 有机发光二极管显示装置及其制造方法
JP2023095905A (ja) 表示装置
CN109728039A (zh) 显示装置和用于制造显示装置的方法
CN117098414A (zh) 显示装置
CN105789266A (zh) 一种oled阵列基板及其制备方法、显示装置
CN109860227A (zh) 有机发光显示装置
KR102631443B1 (ko) 표시패널 및 그 제조방법
CN103066078B (zh) 显示面板及其制造方法
TW201517262A (zh) 製造有機發光二極體顯示器之方法
CN104218019A (zh) 薄膜晶体管阵列基板及其制造方法
CN104064679A (zh) 像素结构
CN108123057A (zh) 有机发光显示装置及制造有机发光显示装置的方法
CN116210085A (zh) 显示设备及其制造方法
CN102779830A (zh) 一种金属氧化物的显示装置及其制造方法
CN107845660A (zh) 发光二极管显示器件
KR102121257B1 (ko) 표시 장치 및 이의 제조 방법
CN104078492B (zh) 像素结构
CN104347643B (zh) 驱动电路及其形成方法、有机发光显示装置及其形成方法
CN110391278A (zh) 具有改进的接触结构的电致发光显示装置
CN203521417U (zh) 有源矩阵有机电致发光显示器件及显示装置
KR20190038704A (ko) 발광 표시 장치 및 이의 제조 방법
CN104701337B (zh) 主动矩阵电致发光显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant