CN113345923B - 一种显示面板及显示装置 - Google Patents

一种显示面板及显示装置 Download PDF

Info

Publication number
CN113345923B
CN113345923B CN202110610710.6A CN202110610710A CN113345923B CN 113345923 B CN113345923 B CN 113345923B CN 202110610710 A CN202110610710 A CN 202110610710A CN 113345923 B CN113345923 B CN 113345923B
Authority
CN
China
Prior art keywords
signal line
insulating layer
display panel
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110610710.6A
Other languages
English (en)
Other versions
CN113345923A (zh
Inventor
辛宇
韩立静
柴宝燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202110610710.6A priority Critical patent/CN113345923B/zh
Priority to US17/406,016 priority patent/US20210384226A1/en
Publication of CN113345923A publication Critical patent/CN113345923A/zh
Application granted granted Critical
Publication of CN113345923B publication Critical patent/CN113345923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例公开了一种显示面板及显示装置。该显示面板包括衬底基板；以及位于衬底基板一侧的第一信号线以及第二信号线，第一信号线和第二信号线均位于第一金属层且沿第一方向延伸；第一信号线朝向衬底基板的表面中的至少部分与衬底基板所在平面之间的距离为D1，第二信号线朝向衬底基板的表面中的至少部分与衬底基板所在平面之间的距离为D2，D1≠D2。本发明实施例提供的技术方案可以减小第一信号线和第二信号线间的耦合电容，改善信号串扰问题，从而提高显示效果。

Description

一种显示面板及显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种显示面板及显示装置。
背景技术
随着显示技术的发展，有机发光显示面板(Organic Light Emitting Diode，OLED)和液晶显示面板(Liquid Crystal Display，LCD)逐渐成为两大主流显示面板。
显示面板包括阵列排布的子像素和多条信号线，信号线用于向子像素提供驱动其发光的驱动信号，例如，电源信号线用于向子像素提供电源电压信号，数据信号线用于向子像素提供数据电压信号，其中，数据电压信号的大小决定了子像素的出光亮度。
目前，市场上的显示面板通常将电源信号线和数据信号线设置在同一金属层，且两者的延伸方向相同。但是，随着显示面板向高分辨率方向发展，电源信号线和数据信号线之间的间距随之减小，电源信号线和数据信号线之间形成的耦合电容较大，导致电源电压信号和数据电压信号相互干扰，从而影响显示效果。
发明内容
本发明提供一种显示面板及显示装置，以减小信号线间的耦合电容，改善信号串扰问题，从而提高显示效果。
第一方面，本发明实施例提供了一种显示面板，该显示面板包括：
衬底基板；
以及位于所述衬底基板一侧的第一信号线以及第二信号线，所述第一信号线和所述第二信号线均位于第一金属层且沿第一方向延伸；
所述第一信号线朝向所述衬底基板的表面中的至少部分与所述衬底基板所在平面之间的距离为D1，所述第二信号线朝向所述衬底基板的表面中的至少部分与所述衬底基板所在平面之间的距离为D2，D1≠D2。
第二方面，本发明实施例还提供了一种显示装置，该显示装置包括本发明任意实施例所述的显示面板。
本发明实施例提供的显示面板，通过设置第一信号线和第二信号线均位于第一金属层，且第一信号线朝向衬底基板的表面中的至少部分与衬底基板所在平面之间的距离为D1，第二信号线朝向衬底基板的表面中的至少部分与衬底基板所在平面之间的距离为D2，D1≠D2，即沿垂直于衬底基板所在平面方向，至少部分第一信号线和至少部分第二信号线错位，不在同一高度，使得第一信号线和第二信号线的空间距离增大，如此，可减小第一信号线和第二信号线之间的耦合电容，改善信号串扰问题，达到提高显示效果的目的。
附图说明
图1是本发明实施例提供的一种显示面板的结构示意图；
图2是图1沿AA’方向的一种剖面图；
图3是图1沿AA’方向的另一种剖面图；
图4是图1沿BB’方向的一种剖面图；
图5是图1沿BB’方向的另一种剖面图；
图6是本发明实施例提供的另一种显示面板的结构示意图；
图7是图6沿CC’方向的一种剖面图；
图8是图6沿DD’方向的一种剖面图；
图9是图6沿DD’方向的另一种剖面图；
图10是本发明实施例提供的又一种显示面板的结构示意图；
图11是图10沿EE’方向的一种剖面图；
图12是图10沿FF’方向的一种剖面图；
图13是本发明实施例提供的一种第一绝缘层的结构示意图；
图14是本发明实施例提供的另一种第一绝缘层的结构示意图；
图15是本发明实施例提供的再一种显示面板的结构示意图；
图16是图15沿GG’方向的一种剖面图；
图17是图15沿GG’方向的另一种剖面图；
图18是图15沿GG’方向的又一种剖面图；
图19是图15沿GG’方向的再一种剖面图；
图20是本发明实施例提供的又一种第一绝缘层的结构示意图；
图21是本发明实施例提供的再一种第一绝缘层的结构示意图；
图22是本发明实施例提供的一种像素电路的电路元件图；
图23是本发明实施例提供的一种显示面板的版图；
图24是图23中的半导体层、第一信号线以及第二扫描线的版图；
图25是图23中沿JJ’方向的剖面图；
图26是本图15中沿HH’方向的一种剖面图；
图27是本图15中沿HH’方向的另一种剖面图；
图28是本图15中沿II’方向的一种剖面图；
图29是本图15中沿II’方向的另一种剖面图；
图30是本发明实施例提供的一种显示面板的结构示意图；
图31是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
有鉴于背景技术中提到的问题，本发明实施例提供了一种显示面板，该显示面板包括衬底基板；以及位于衬底基板一侧的第一信号线以及第二信号线，第一信号线和第二信号线均位于第一金属层且沿第一方向延伸；第一信号线朝向衬底基板的表面中的至少部分与衬底基板所在平面之间的距离为D1，第二信号线朝向衬底基板的表面中的至少部分与衬底基板所在平面之间的距离为D2，D1≠D2。采用上述技术方案，可使沿垂直于衬底基板所在平面方向，至少部分第一信号线和至少部分第二信号线错位，不在同一高度，从而增大第一信号线和第二信号线的空间距离增大，减小第一信号线和第二信号线之间的耦合电容，进而改善信号串扰问题，达到提高显示效果的目的。
以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
图1是本发明实施例提供的一种显示面板的结构示意图。图2是图1沿AA’方向的一种剖面图。图3是图1沿AA’方向的另一种剖面图。参见图1-图3，该显示面板包括：衬底基板11；以及位于衬底基板11一侧的第一信号线211以及第二信号线212，第一信号线211和第二信号线212均位于第一金属层21且沿第一方向Y延伸；第一信号线211朝向衬底基板11的表面中的至少部分与衬底基板11所在平面之间的距离为D1，第二信号线212朝向衬底基板11的表面中的至少部分与衬底基板11所在平面之间的距离为D2，D1≠D2。
具体的，显示面板包括有机发光显示面板或其它本领域技术人员可知的显示面板，此处不作限定。
具体的，显示面板可以包括显示区DA和非显示区NDA。显示区DA可以包括多个像素P、多条第一信号线211和多条第二信号线212，每个像素P包括像素
电路和发光元件，第一信号线211和第二信号线212均与像素电路电连接，向像素电路提供驱动信号，以使像素电路驱动发光元件发光，达到显示待显示画面的效果。非显示区NDA不显示，可以设置驱动电路、驱动芯片等。
具体的，第一信号线211和第二信号线212均位于第一金属层21，即第一信号线211和第二信号线212由同种材料、同一工序制备形成。可以理解的是，相比于第一信号线211和第二信号线212异层设置，将第一信号线211和第二信号线212同层设置，有利于简化制备工序，减少显示面板的膜层数量，实现显示面板的薄型化。
具体的，第一信号线211和第二信号线212上传输的具体信号本领域技术人员可根据实际情况设置，此处不作限定。示例性的，第一信号线211和第二信号线212中的至少一者上传输的信号随时间变化，可选的，第一信号线211和第二信号线212分别为第一电源信号线和数据信号线中的一者。
具体的，哪条第一信号线211朝向衬底基板11的表面中存在与衬底基板11所在平面之间的距离为D1的部分、哪条第二信号线212朝向衬底基板11的表面中存在与衬底基板11所在平面之间的距离为D2的部分、第一信号线211朝向衬底基板11的表面中的哪一部分与衬底基板11所在平面之间的距离为D1、第二信号线212朝向衬底基板11的表面中的哪一部分与衬底基板11所在平面之间的距离为D2本领域技术人员均可根据实际情况设置，此处不作限定。示例性的，显示面板中包括多条第一信号线211和多条第二信号线212，可以设置至少一条第一信号线211朝向衬底基板11的表面中存在与衬底基板11所在平面之间的距离为D1的部分，以及至少一条第二信号线212朝向衬底基板11的表面中存在与衬底基板11所在平面之间的距离为D2的部分，即可设置至少一条第一信号线211和至少一条第二信号线212位于同一金属层且位于不同水平面内。对于不在同一水平面内的第一信号线211和第二信号线212，可以设置第一信号线211中的部分与第二信号线212错位，也可以设置整条第一信号线211与第二信号线212错位，此处不作限定，本领域技术人员根据实际情况设置即可。可选的，每条第一信号线211中朝向衬底基板11的表面中与衬底基板11所在平面之间的距离为D1的部分的面积相同，每条第二信号线212中朝向衬底基板11的表面中与衬底基板11所在平面之间的距离为D2的部分的面积相同。如此，可确保第一信号线211、第二信号线212在显示面板上的分布均匀，有利于提高均一性。可选的，至少一条第一信号线211中存在朝向衬底基板11的表面中与衬底基板11所在平面之间的距离为D1的部分，至少一条第一信号线211中不存在朝向衬底基板11的表面中与衬底基板11所在平面之间的距离为D1的部分，且该两种第一信号线211的电阻值相同，如此，可确保第一信号线211在显示面板上的分布均匀，有利于提高均一性。可选的，至少一条第二信号线212中存在朝向衬底基板11的表面中与衬底基板11所在平面之间的距离为D2的部分，至少一条第二信号线212中不存在朝向衬底基板11的表面中与衬底基板11所在平面之间的距离为D2的部分，且该两种第二信号线212的电阻值相同，如此，可确保第二信号线212在显示面板上的分布均匀，有利于提高均一性。
具体的，D1的具体数值、以及D2的具体数值，本领域技术人员均可根据实际情况设置，此处不作限定。需要说明的是，D1和D2的差值并非工艺误差导致的，而是通过特殊设计而存在的，示例性的，2000A＜|D1-D2|＜5000A。
可以理解的是，当第一信号线211和第二信号线212的水平间距一定时，相比于第一信号线211和第二线位于同一金属层且位于同一水平面内(不考虑工艺误差)，本申请中，通过设置D1≠D2，可使沿垂直于衬底基板所在平面的方向Z，第一信号线211中的至少部分与第二信号线212中的至少部分错位，不在同一水平面内，如此，可增大错位部分的第一信号线211和第二信号线212的空间距离，从而减小第一信号线211和第二信号线212之间的侧向耦合电容，改善由于侧向耦合电容引起的信号串扰问题，进而提高显示面板的显示品质。其中，这里所述的第一信号线211和第二信号线212的水平间距指的是，第一信号线211在衬底基板11上的正投影和第二信号线212在衬底基板11上的正投影之间的最小间距。
本发明实施例提供的显示面板，通过设置第一信号线211和第二信号线212均位于第一金属层21，且第一信号线211朝向衬底基板11的表面中的至少部分与衬底基板11所在平面之间的距离为D1，第二信号线212朝向衬底基板11的表面中的至少部分与衬底基板11所在平面之间的距离为D2，D1≠D2，即沿垂直于衬底基板所在平面的方向Z，至少部分第一信号线211和至少部分第二信号线212错位，不在同一高度，使得错位部分的第一信号线211和第二信号线212的空间距离增大，如此，可减小第一信号线211和第二信号线212之间的耦合电容，改善信号串扰问题，达到提高显示效果的目的。
继续参见图2，可选的，显示面板还包括第一绝缘层12，第一绝缘层12位于第一金属层21朝向衬底基板11的一侧；显示面板包括第一信号线设置区SA1和第二信号线设置区SA2，沿垂直于衬底基板11所在平面的方向，第一信号线211位于第一信号线设置区SA1，第二信号线212位于第二信号线设置区SA2；沿垂直于衬底基板所在平面的方向Z，至少部分位于第一信号线设置区SA1中的第一绝缘层12的厚度与至少部分位于第二信号线设置区SA2中的第一绝缘层12的厚度不同。
具体的，当第一金属层21与衬底基板11之间不存在其它导电膜层时，第一绝缘层12指的是第一金属层21和衬底基板11之间的绝缘层；当第一金属层21与衬底基板11之间存在其它导电膜层时，第一绝缘层12指的是第一金属层21和距离第一金属层21最近的导电膜层之间的绝缘层。第一绝缘层12起到绝缘、以及承载第一金属层21的作用，其材料以及厚度本领域技术人员可根据实际情况设置，此处不作限定。
具体的，第一绝缘层12的具体制备方法本领域技术人员可根据实际情况设置，此处不作限定，能够实现沿垂直于衬底基板所在平面的方向Z，至少部分位于第一信号线设置区SA1中的第一绝缘层12的厚度与至少部分位于第二信号线设置区SA2中的第一绝缘层12的厚度不同即可。
可选的，第一绝缘层12由同种材料、同一制备工序制备形成，如图2所示。具体的，第一绝缘层12的制备过程如下：步骤S111、整面沉积第一绝缘层材料，且显示面板各个区域沉积的第一绝缘层材料的厚度相同(不考虑工艺误差)；步骤S112、图案化第一绝缘层12，以使至少部分位于第一信号线设置区SA1中的第一绝缘层12的厚度与至少部分位于第二信号线设置区SA2中的第一绝缘层12的厚度不同。需要说明的是，至少部分位于第一信号线设置区SA1中的第一绝缘层12的厚度与至少部分位于第二信号线设置区SA2中的第一绝缘层12的厚度不同并非工艺误差导致的，而是通过特殊设计而存在的，示例性的，该厚度差可以大于2000A，且小于5000A。可以理解的是，当第一绝缘层12由同种材料、同一制备工序制备形成时，可简化第一绝缘层12的制备工序，有利于提高显示面板生产效率以及降低成本。
可选的，第一绝缘层12包括至少两个第一子绝缘层121，如图3所示。各第一子绝缘层121的材料可以相同，也可以不用，此处不作限定。具体的，每个第一子绝缘层121的制备过程包括：步骤S121、整面沉积第一子绝缘层121材料，且显示面板各个区域沉积的第一子绝缘层121材料的厚度相同(不考虑工艺误差)，至少一个第一子绝缘层121的制备过程包括：步骤S122、图案化第一子绝缘层121，以使至少部分位于第一信号线设置区SA1中的第一子绝缘层121的厚度与至少部分位于第二信号线设置区SA2中的第一子绝缘层121的厚度不同，同理，此处的厚度差不同并非工艺误差导致的，而是通过特殊设计而存在的。
需要说明的是，由同种材料、同一制备工序制备形成的第一绝缘层12的“图案化”、第一子绝缘层的“图案化”的具体实施方式，本领域技术人员均可根据实际情况设置，此处不作限定。后文中也将就典型示例进行说明，此处先不作赘述。
可以理解的是，通过设置至少部分位于第一信号线设置区SA1中的第一绝缘层12的厚度与至少部分位于第二信号线设置区SA2中的第一绝缘层12的厚度不同，可使至少部分位于第一信号线设置区SA1中的第一绝缘层12背离衬底基板11的表面与衬底基板11所在平面之间的距离为D1，至少部分位于第二信号线设置区SA2中的第一绝缘层12背离衬底基板11的表面与衬底基板11所在平面之间的距离为D2，D1≠D2。如此，可达到如下效果：第一信号线211朝向衬底基板11的表面中的至少部分与衬底基板11所在平面之间的距离为D1，第二信号线212朝向衬底基板11的表面中的至少部分与衬底基板11所在平面之间的距离为D2，D1≠D2。
图4是图1沿BB’方向的一种剖面图。图5是图1沿BB’方向的另一种剖面图。继续参见图2-图5，可选的，第一绝缘层12还包括第一平坦区PA1，第二信号线设置区SA2包括垫高区GA，沿垂直于衬底基板11所在平面的方向，位于垫高区GA的第一绝缘层12的厚度大于位于第一平坦区PA1的第一绝缘层12的厚度。
具体的，可以设置每个第二信号线设置区SA2均包括垫高区GA，也可以设置部分数量的第二信号线设置区SA2包括垫高区，此处不作限定。
具体的，在第一绝缘层12的制备过程中，通过图案化工艺，对第一平坦区PA1的第一绝缘层12进行减薄处理，对垫高区GA的第一绝缘层12不进行减薄处理或者对垫高区GA的第一绝缘层12的减薄程度较小，以使第一平坦区PA1的第一绝缘层12的厚度小于垫高区GA第一绝缘层12的厚度。当对垫高区GA以及第一平坦区PA1的第一绝缘层12均进行减薄时，可采用半掩膜法图案化第一绝缘层12。
具体的，沿垂直于衬底基板所在平面的方向Z，第一信号线设置区SA1可与第一平坦区PA1至少部分交叠(如图3-图5所示)，第一信号线设置区SA1也可与第一绝缘层12中比位于第一平坦区PA1的第一绝缘层12的厚度更小的区域至少部分交叠(如后文中图14所示)，此处不作限定，只要能够达到相对于第一信号线211，至少部分垫高第二信号线212的目的即可。如此，可增大至少部分第一信号线211和至少部分第二信号线212之间的空间距离，改善第一信号线211和第二信号线212之间信号串扰问题，提高显示面板的显示效果。
示例性的，第一信号线211可以包括电源信号线，第二信号线212可以包括数据信号线，如此，相对于电源信号线可至少部分垫高数据信号线。第一信号线211还可以包括数据信号线，第二信号线212可以包括电源信号线，如此，相对于数据信号线可至少部分垫高电源信号线。无论垫高电源信号线还垫高数据信号线，均可增大电源信号线和数据信号线之间的空间距离，改善电源信号线和数据信号线之间的串扰问题。
需要说明的是，沿垂直于衬底基板所在平面的方向Z，第二信号线设置区SA2和垫高区GA的交叠程度本领域技术人员可根据实际情况设置，此处不作限定。可以理解的是，第二信号线设置区SA2和垫高区GA的交叠程度越大，第一信号线211和第二信号线212整体上的空间距离越大，越有利于改善串扰问题。
还需要说明的是，此处所述的“第一平坦区PA1”和下文所述的“第二平坦区PA2”、“第四平坦区PA4”均指的是位于第一绝缘层12上的平坦区，采用“第一”、“第二”、以及“第四”只是用来区分通过不同图案化工艺得到的平坦区，其代表的含义是相同的。“第一平坦区PA1”“第二平坦区PA2”、以及“第四平坦区PA4”均指的是在第一绝缘层12上未作垫高或凹槽处理的区域，且它们在垂直于衬底基板所在平面方向上与第一信号线设置区SA1、以及第二信号线设置区SA2不交叠。“第一平坦区PA1”、“第二平坦区PA2”、以及“第四平坦区PA4”起到参照作用，垫高区GA垫高是参照“第一平坦区PA1”和“第四平坦区PA4”而言的，下文中的第一凹槽区凹陷是参照“第二平坦区PA2”和“第四平坦区PA4”而言的。
继续参见图5，可选的，沿垂直于衬底基板11的方向，第二信号线212位于垫高区GA内。
具体的，第二信号线212位于垫高区GA内，即整条第二信号线212被垫高。如此，当第一信号线211和第二信号线212之间的允许串扰程度一定时，相比于第一信号线211和第二信号线212位于同一水平面上，本申请中，通过垫高第二信号线212，将第一信号线211和第二信号线212设置在不同水平面上，可使第一信号线211和第二信号线212不仅存在水平间距，还在垂直于衬底基板11方向上存在垂直间距，如此，可使第一信号线211和第二信号线212的水平间距减小，则第一信号线211和第二信号线212中的至少一者的线宽可以增大，有利于减小信号在信号线上传输时损耗。
示例性的，当第一信号线211和第二信号线212中的一者包括电源信号线，且电源信号线的线宽增大时，有利于减小电源信号线上的IR压降，提高显示面板的均一性。
图6是本发明实施例提供的另一种显示面板的结构示意图。图7是图6沿CC’方向的一种剖面图。图8是图6沿DD’方向的一种剖面图。图9是图6沿DD’方向的另一种剖面图。图10是本发明实施例提供的又一种显示面板的结构示意图。图11是图10沿EE’方向的一种剖面图。图12是图10沿FF’方向的一种剖面图。其中，图7-图8所示剖面图中第二金属层22的位置与图10-图12所示剖面图中第二金属层22的位置不同。参见图6-图12，可选的，显示面板还包括：第三信号线221，第三信号线221与第一信号线211电连接，第三信号线221位于第二金属层22且沿第二方向X延伸；其中，第一方向Y和第二方向X交叉；沿垂直于衬底基板11所在平面的方向，第三信号线221与垫高区GA至少部分交叠。
具体的，第二金属层22可以位于第一金属层21朝向衬底基板11的一侧(如图7-图9所示)，第二金属层22还可以位于第一金属层21背离衬底基板11的一侧(如图10-图12所示)，此处不作限定。第一信号线211和第三信号线221可以通过过孔电连接，两者传输同一信号。如此，沿第一方向Y延伸的第一信号线211和沿第二方向X延伸的第三信号线221交叉形成网格状，在显示面板内均匀地分布，有利于实现第一信号线211和第三信号线221上传输的信号的均一性，降低第一信号线211和第三信号线221的压降，进而提高显示效果。示例性的，第一信号线211和第三信号线221包括电源信号线，第一信号线211和第三信号线221交叉形成网格状，在显示面板内较均匀地分布，有利于实现电源信号的均一性，降低电源信号线的压降，进而提高显示均一性。
需要解释的是，第三信号线221与第一信号线211通过过孔电连接，图6中第三信号线221与第一信号线211交叠的位置处的实线圆圈则表示第三信号线221与第一信号线211的连接过孔，此处仅示意过孔位置，不代表过孔的尺寸，具体的过孔尺寸以具体的显示面板设计而定。相同的逻辑，图10和图15中实线圆圈表示的含义与图6中实线圆圈表示的含义相同，此处不再赘述。
可以理解的是，当第二金属层22位于第一金属层21朝向衬底基板11的一侧时(如图7-图9所示)，通过设置第三信号线221与垫高区GA至少部分交叠，可增大垫高区GA处，第二信号线212和第三信号线221沿垂直于衬底基板所在平面的方向Z的距离，进而使得第二信号线212和第三信号线221之间形成的电容减小，有利于改善串扰问题。需要说明的是，沿垂直于衬底基板所在平面的方向Z，第三信号线221设置区和垫高区GA的交叠程度本领域技术人员可根据实际情况设置，此处不作限定。
需要解释的是，剖面图图7和图8中仅示意了第一信号线211和第三信号线221之间的电连接关系，至于第一信号线211以及第三信号线221与其他结构的电连接关系没有进行示意。
还可以理解的是，当第二金属层22可以位于第一金属层21背离衬底基板11的一侧时(如图10-图12所示)，可设置第三信号线221与垫高区GA至少部分不交叠，如此，可避免垫高区GA处，第二信号线212和第三信号线221沿垂直于衬底基板所在平面的方向Z的距离减小，防止第二信号线212和第三信号线221之间形成的电容增大，进而避免加重串扰问题。需要说明的是，沿垂直于衬底基板所在平面的方向Z，第三信号线221设置区和垫高区GA的不交叠程度本领域技术人员可根据实际情况设置，此处不作限定。
图13是本发明实施例提供的一种第一绝缘层的结构示意图。图14是本发明实施例提供的另一种第一绝缘层的结构示意图。参见图13和图14，可选的，沿衬底基板11指向第一绝缘层12的方向，位于垫高区GA的第一绝缘层12的横截面积逐渐减小。
具体的，这里所述的横截面积指的是垫高区GA的第一绝缘层12的横截面的面积，横截面与衬底基板11所在平面平行。垫高区GA包括第一过渡区DA1和最高区ZG1，第一过渡区DA1位于第一平坦区PA1和最高区ZG之间，从第一平坦区PA1指向最高区ZA的方向，第一过渡区DA1的第一绝缘层12的厚度逐渐增大，最高区ZA中各处第一绝缘层12的厚度相同(不考虑工艺误差)。垫高区GA的第一绝缘层12的纵截面的形状，本领域技术人员可根据实际情况设置，此处不作限定，其中，纵截面垂直于衬底基板11所在平面。示例性的，垫高区GA的第一绝缘层12的纵截面可以呈梯形(如图7-图11所示)或“类梯形”，“类梯形”的腰可以为曲线(如图14所示)或者折线(如图15所示)，梯形的上底和下底之差本领域技术人员根据实际情况设置即可。
可以理解的是，第一平坦区PA1和最高区ZA之间通过第一过渡区DA1过渡，使得从第一平坦区PA1至最高区ZA，第一绝缘层12的厚度逐渐增大。如此，可避免第一绝缘层12厚度突变，进而防止第二信号线212在第一平坦区PA1和垫高区GA的交界处发生断裂的问题。
图15是本发明实施例提供的再一种显示面板的结构示意图。图16是图15沿GG’方向的一种剖面图。图17是图15沿GG’方向的另一种剖面图。参见图15-图17，可选的，第一绝缘层12还包括第二平坦区PA2和过孔区(图中未示意)，第一信号线设置区SA1包括第一凹槽区CA1，沿垂直于衬底基板11所在平面的方向，位于第一凹槽区CA1的第一绝缘层12的厚度大于等于位于过孔区的第一绝缘层12的厚度，且位于第一凹槽区CA1的第一绝缘层12的厚度小于位于第二平坦区PA2的第一绝缘层12的厚度。
具体的，可以设置每个第一信号线设置区SA1均包括第一凹槽区CA1，也可以设置部分数量的第一信号线设置区SA1包括第一凹槽区CA1，此处不作限定。
具体的，位于过孔区的第一绝缘层12的厚度为0。具体的，第一凹槽区CA1设置有第一凹槽122，第一凹槽122贯穿第一绝缘层12的程度，本领域技术人员可根据实际情况设置，此处不作限定。可选的，第一绝缘层12由同种材料、同一制备工序制备形成，第一凹槽122至少部分贯穿第一绝缘层12(如图16所示)，其中，“至少部分贯穿”的含义是，当第一凹槽122贯穿第一绝缘层12时，第一凹槽122形成通孔，当第一凹槽122部分贯穿第一绝缘层12时，第一凹槽122所在位置处，第一绝缘层12的厚度大于0。可选的，第一绝缘层12包括至少一层第一子绝缘层121，第一凹槽区CA1包括第一凹槽122，第一凹槽122至少部分贯穿至少一层第一子绝缘层121(如图17所示)，其中，第一子绝缘层121关于“至少部分贯穿”的理解可参照第一绝缘层12关于“至少部分贯穿”的解释，此处不再赘述。
具体的，在第一绝缘层12的制备过程中，通过图案化工艺，对第一凹槽区CA1的第一绝缘层12进行减薄处理，对第二平坦区PA2的第一绝缘层12不进行减薄处理或者对第二平坦区PA2的第一绝缘层12的减薄程度较小，以使第一凹槽区CA1的第一绝缘层12的厚度小于第二平坦区PA2的第一绝缘层12的厚度。当对第一凹槽区CA1以及第二平坦区PA2的第一绝缘层12均进行减薄时，可采用半掩模法图案化第一绝缘层12，如此，采用一道刻蚀工序即可完成对第一凹槽区CA1以及第二平坦区PA2的第一绝缘层12的减薄，有利于简化第一绝缘层12的制备工序，进而提高生产效率，降低成本。
具体的，沿垂直于衬底基板所在平面的方向Z，第二信号线设置区SA2可与第二平坦区PA2至少部分交叠(如图13所示)，第二信号线设置区SA2也可与第一绝缘层12中比第二平坦区PA2的第一绝缘层12的厚度更大的区域至少部分交叠(如后文中图14所示)，此处不作限定，只要能够达到相对于第二信号线212，至少部分下沉第一信号线211的目的即可。如此，可增大第一信号线211和第二信号线212之间的空间距离，改善第一信号线211和第二信号线212之间信号串扰问题，提高显示面板的显示效果。
示例性的，第一信号线211可以包括电源信号线，第二信号线212可以包括数据信号线，如此，相对于数据信号线可至少部分下沉电源信号线，增大电源信号线和数据信号线之间的空间距离，改善电源信号线和数据信号线之间的串扰问题。
图18是图15沿GG’方向的又一种剖面图。图19是图15沿GG’方向的再一种剖面图。继续参见图18和图19，可选的，第一绝缘层12还包括第四平坦区PA4和过孔区，第二信号线设置区SA2包括垫高区GA，第一信号线设置区SA1包括第一凹槽区CA1；沿垂直于衬底基板11所在平面的方向，位于垫高区GA的第一绝缘层12的厚度大于位于第四平坦区PA4的第一绝缘层12的厚度；沿垂直于衬底基板11所在平面的方向，位于第一凹槽区CA1、以及过孔区的第一绝缘层12的厚度均小于位于第四平坦区PA4的第一绝缘层12的厚度。
具体的，在第一绝缘层12的制备过程中，通过图案化工艺，对第一凹槽区CA1、以及第四平坦区PA4的第一绝缘层12进行减薄处理，对垫高区GA的第一绝缘层12不进行减薄处理或者对垫高区GA的第一绝缘层12的减薄程度较小，对第一凹槽区CA1的减薄程度大于对第四平坦区PA4的减薄程度，且对第四平坦区PA4的减薄程度大于对垫高区GA的减薄程度，以使第一凹槽区CA1的第一绝缘层12的厚度小于第四平坦区PA4的第一绝缘层12的厚度，且第四平坦区PA4的第一绝缘层12的厚度小于垫高区GA的第一绝缘层12的厚度。
具体的，当第一绝缘层12由同种材料、同一制备工序制备形成时，可采用半掩模法图案化第一绝缘层12，如此，可通过一道刻蚀工艺，在第一绝缘层12的第一凹槽区CA1形成凹槽的同时，在第一绝缘层12的垫高区GA形成凸起，有利于简化显示面板的制备工序。同理，当第一绝缘层12包括至少两个第一子绝缘层121时，可采用半掩模法图案化第一子绝缘层121。
可以理解的是，通过下沉至少部分第二信号线212的同时，垫高至少部分第一信号线211，可进一步增大第一信号线211和第二信号线212之间的空间距离，进而进一步改善第一信号线211和第二信号线212之间信号串扰问题，提高显示面板的显示效果。
图20是本发明实施例提供的又一种第一绝缘层的结构示意图。图21是本发明实施例提供的再一种第一绝缘层的结构示意图。参见图20和图21，可选的，沿第一绝缘层12指向衬底基板11的方向，第一凹槽122的横截面积逐渐减小。
具体的，这里所述的横截面积指的是第一凹槽区CA1的凹槽的横截面的面积，横截面与衬底基板11所在平面平行。第一凹槽区CA1包括第二过渡区DA2和最低区LA，第二过渡区DA2位于第二平坦区PA2和最低区LA之间，从第二平坦区PA2指向最低区LA的方向，第二过渡区DA2的第一绝缘层12的厚度逐渐减小，最低区LA中各处第一绝缘层12的厚度相同(不考虑工艺误差)。第一凹槽区CA1的凹槽的纵截面的形状本领域技术人员可根据实际情况设置，此处不作限定，其中，纵截面垂直于衬底基板11所在平面。示例性的，凹槽的纵截面可以呈倒梯形(如图20所示)或“类倒梯形”，“类倒梯形”的腰可以为曲线(如图21所示)或者折线，梯形的上底和下底之差本领域技术人员根据实际情况设置即可。
可以理解的是，第二平坦区PA2和最低区之间通过第二过渡区过渡，使得从第二平坦区PA2至低高区，第一绝缘层12的厚度逐渐减小。如此，可避免第一绝缘层12厚度突变，进而防止第一信号线211在第二平坦区PA2和最低区的交界处发生断裂的问题。
图22是本发明实施例提供的一种像素电路的电路元件图。图23是本发明实施例提供的一种显示面板的版图。图24是图23中的半导体层、第一信号线以及第二扫描线的版图。参见图22-图24，显示面板还包括半导体层24，半导体层24位于第一绝缘层12朝向衬底基板11的一侧；半导体层24包括第一有源部241，第一有源部241与第二信号线212电连接，第一凹槽区CA1在半导体层24所在平面上的正投影与第一有源部241之间具有最小间隔W，最小间隔W大于预设距离。
继续参见图15和图22，像素P包括像素电路PC和发光元件L，像素电路PC用于驱动发光元件L发光。像素电路PC的具体电路结构本领域技术人员可根据实际情况设置，此处不作限定，示例性的，像素电路PC包括“7T1C”像素电路PC(如图22所示)或“2T1C”像素电路PC，其中，这里的“T”指的是晶体管，“C”指的是电容。通常情况下，无论和何种像素电路PC均包括数据写入晶体管，当第二信号线212包括数据信号线时，数据写入晶体管M2的第一极与第二信号线212电连接，该电连接情况体现在显示面板版图上时，则是第二信号线212通过打孔与第一有源部241电连接。
具体的，图案化的半导体层24包括多个半导体块，其中，与第二信号线212通过打孔直接电连接的半导体块即为第一有源部241。对于第一有源部241上任意一点，其与第一凹槽区CA1在半导体层24所在平面上的正投影之间具有最小距离，该最小距离即为其到第一凹槽区CA1在半导体层24所在平面上的正投影的距离，第一有源部241上各点到第一凹槽区CA1在半导体层24所在平面上的正投影的距离中具有最小值，该最小值即为最小间隔W。需要说明的是，预设距离的具体取值本领域技术人员可根据实际情况设置，此处不作限定，可选的，预设距离大于等于3um。
图25是图23中沿JJ’方向的剖面图。参见图25，可以理解的是，由于第二信号线212与第一有源部241打孔直接电连接，因此，第一有源部241上的电位与第二信号线212上的电位相同。当第一信号线211被下沉的部分(第一信号线211位移于第一凹槽区CA1的部分)距离第一有源部241较近时，会导致第一信号线211被下沉的部分和第一有源部241之间的距离减小，进而导致第一有源部241和第一信号线211之间的耦合电容增大，可能会引发第一信号线211和第二信号线212之间耦合电容的减小量小于等于第一信号线211和第一有源部241之间的耦合电容增大量的现象，最终可能会达不到改善信号串扰的效果。然而，本申请中，通过设置第一凹槽区CA1在半导体层24所在平面上的正投影与第一有源部241之间具有最小间隔，可使第一信号线211中下沉的部分与第一有源部241之间的空间距离足够大，进而使得第一信号线211和第二信号线212之间耦合电容的减小量大于第一信号线211和第一有源部241之间的耦合电容增大量，进而最终达到减小耦合电容，改善串扰问题的效果。
需要说明的是，图23中为作图方便，并未示出相邻两导电层之间的绝缘层，但是本领域技术人员应当知道的是，相邻两导电层之间可以设置绝缘层。因此，在图25中示出了相邻两导电层之间的绝缘层。
图26是本图15中沿HH’方向的一种剖面图。图27是本图15中沿HH’方向的另一种剖面图。参见图26和图27，可选的，显示面板还包括第二金属层22和第二绝缘层13，第二金属层22位于第一金属层21朝向衬底基板11的一侧，第二绝缘层13位于第二金属层22朝向衬底基板11的一侧；第二金属层22中设置有第三信号线221，第三信号线221与第一信号线211电连接，第三信号线221沿第二方向X延伸，其中，第一方向Y和第二方向X交叉；第二绝缘层13包括第二凹槽区CA2、第三平坦区PA3和过孔区，沿垂直于衬底基板11所在平面的方向，位于第二凹槽区CA2、以及过孔区的第二绝缘层13的厚度均小于位于第三平坦区PA3的第二绝缘层13的厚度；沿垂直于衬底基板11所在平面的方向，至少部分第三信号线221位于第二凹槽区CA2。
具体的，可以设置每条第三信号线211均至少部分位于第二凹槽区CA2，也可以设置部分数量的第三信号线211至少部分位于第二凹槽区CA2，此处不作限定。
具体的，第一信号线211和第三信号线221可以通过过孔电连接，两者传输同一信号。如此，沿第一方向Y延伸的第一信号线211和沿第二方向X延伸的第三信号线221交叉形成网格状，在显示面板内均匀地分布，有利于实现第一信号线211和第三信号线221上传输的信号的均一性，降低第一信号线211和第三信号线221的压降，进而提高显示效果。示例性的，第一信号线211和第三信号线221包括电源信号线。
具体的，当第二金属层22与衬底基板11之间不存在其它导电膜层时，第二绝缘层13指的是第二金属层22和衬底基板11之间的绝缘层；当第二金属层22与衬底基板11之间存在其它导电膜层时，第二绝缘层13指的是第二金属层22和距离第二金属层22最近的导电膜层之间的绝缘层。第二绝缘层13起到绝缘、以及承载第二金属层22的作用，其材料以及厚度本领域技术人员可根据实际情况设置，此处不作限定。
具体的，第二凹槽区CA2设置有第二凹槽131，第二凹槽131贯穿第二绝缘层13的程度，本领域技术人员可根据实际情况设置，此处不作限定。可选的，第二绝缘层13由同种材料、同一制备工序制备形成，第二凹槽131至少部分贯穿第二绝缘层13(如图26所示)其中，“至少部分贯穿”的含义是，当第二凹槽131贯穿第二绝缘层13时，第二凹槽131形成通孔，当第二凹槽131部分贯穿第二绝缘层13时，第二凹槽131所在位置处，第二绝缘层13的厚度大于0。可选的，第二绝缘层13包括至少一层第二子绝缘层，第二凹槽区CA2包括第二凹槽，第二凹槽至少部分贯穿至少一层第二子绝缘层。其中，第二子绝缘层关于“至少部分贯穿”的理解可参照第二绝缘层13关于“至少部分贯穿”的解释，此处不再赘述。
具体的，在第一绝缘层12的制备过程中，通过图案化工艺，对第二凹槽区CA2的第二绝缘层13进行减薄处理，对第三平坦区PA3的第一绝缘层12不进行减薄处理或者对第三平坦区PA3的第一绝缘层12的减薄程度较小，以使第二凹槽区CA2的第二绝缘层13的厚度小于第三平坦区PA3的第二绝缘层13的厚度。当对第二凹槽区CA2以及第三平坦区PA3的第二绝缘层13均进行减薄时，可采用半掩模法图案化第三绝缘层13。
可以理解的是，通过下沉至少部分第三信号线221，可使第三信号线221和第二信号线212的整体空间距离增大，有利于进一步改善第一信号线211和第二信号线212之间信号串扰问题，提高显示面板的显示效果。
示例性的，第一信号线211和第三信号线221可以包括电源信号线，第二信号线212可以包括数据信号线，如此，相对于数据信号线可至少部分下沉第三信号线221，进一步增大电源信号线和第三信号线221之间的空间距离，从而进一步改善电源信号线和数据信号线之间的串扰问题。
需要说明的是，此处所述的“第三平坦区PA3”指的是位于第一绝缘层12上的平坦区，采用“第三”只是为了与位于第一绝缘层12上的平坦区作区分。“第三平坦区PA3”指的是在第二绝缘层13上未作垫高或凹槽处理的区域，且它在垂直于衬底基板所在平面方向上与第三信号线不交叠。“第三平坦区PA3”起到参照作用，第二凹槽区凹CA2凹陷是参照“第三平坦区PA3”而言的。
图28是本图15中沿II’方向的一种剖面图。图29是本图15中沿II’方向的另一种剖面图。参见图28和图29，可选的，沿垂直于衬底基板11所在平面的方向，第三信号线221和第二信号线212在交叠区交叠，第二凹槽区CA2与交叠区至少部分交叠。
可以理解的是，通过设置第二信号线212与第二凹槽区CA2至少部分交叠，可增大第二凹槽区CA2处，第二信号线212和第三信号线221沿垂直于衬底基板所在平面的方向Z的距离，进而使得第二信号线212和第三信号线221之间形成的电容减小，有利于改善串扰问题。
需要说明的是，沿垂直于衬底基板所在平面的方向Z，第三信号线221设置区和垫高区GA的交叠程度本领域技术人员可根据实际情况设置，此处不作限定。
在上述技术方案的基础上，可选的，第一绝缘层12的介电常数小于预设介电常数阈值。
可以理解的是，将至少部分第二信号线212设置在垫高区GA，或将至少部分第一信号线211设置在第一凹槽区CA1时，若沿第二方向X，第一信号线211和第二信号线212至少部分交叠，则第一信号线211和第二信号线212之间还会形成的侧向耦合电容，且该侧向耦合电容的介电材料至少部分包括第一绝缘层12，第一绝缘层12的介电常数越小，越有利于减小侧向耦合电容。
还可以理解的是，当显示面板还包括第二金属层22，第二金属层22包括沿第二方向X延伸的第三信号线221，则第二信号线212和第三信号线221形成的耦合电容的介电材料包括第一绝缘层12，第一绝缘层12的介电常数越小，越有利于减小该耦合电容，从而进一步改善串扰问题。
需要说明的是，第一绝缘层12的材料本领域技术人员可根据实际情况设置，此处不作限定，其介电传输小于预设介电常数阈值即可。可选的，第一绝缘层12包括氧化硅、氮化硅中的至少一种。如此，可使第一信号线211与第二信号线212形成的侧向耦合电容、以及第二信号线212和第三信号线221形成的耦合电容较小，进而改善串扰问题，确保显示效果。
图30是本发明实施例提供的一种显示面板的结构示意图。参见图30和图23，可选的，显示面板还包括：第二金属层22和第三金属层23，第二金属层22位于第一金属层21朝向衬底基板11的一侧，第三金属层23位于第二金属层22朝向衬底基板11的一侧；第四信号线222，第四信号线222位于第二金属层22且沿第二方向X延伸，第二方向X与第一方向Y交叉；第五信号线231，第五信号线231位于第三金属层23且沿第二方向X延伸；晶体管，晶体管的栅极位于第三金属层23，晶体管的源极和漏极位于第一金属层21；电容，电容的两个极板分位于第三金属层23和第二金属层22。
具体的，第四信号线222可以包括参考电压信号线VREF，第五信号线231可以包括栅极电压信号线231，栅极电压信号线231可以包括扫描信号线SCAN和发光控制信号线EMIT。
示例性的，继续参见图15和图16，“7T1C”像素电路，包括第一复位晶体管M5、数据写入晶体管M2、驱动晶体管M3、阈值补偿晶体管M4、第一发光控制晶体管M1、第二发光控制晶体管M6、第二复位晶体管M7、以及存储电容Cst。其中，数据写入晶体管M2的第一极与数据信号线DATA电连接，数据写入晶体管M2的栅极以及阈值补偿晶体管M4的栅极均与第二扫描信号线SCAN2电连接，第一复位晶体管M5的第一极和第二复位晶体管M7的第一极均与初始化线VREF电连接，第一复位晶体管M5的栅极与第一扫描信号线SCAN1电连接，第二复位晶体管M7的栅极与第二扫描信号线SCAN2电连接，第一发光控制晶体管M1的栅极、以及第二发光控制晶体管M6的栅极均与发光控制信号线EMIT电连接，第一发光控制晶体管M1的第一极与第一信号线PVDD(又称第一电源信号线)电连接，第二发光控制晶体管M6的第一极与第一发光元件LL的阳极电连接，第一发光元件LL的阴极与第二电源信号线PVEE电连接。可选的，第一复位晶体管M5和阈值补偿晶体管M4可以为双栅晶体管。相应的，参考电压信号线VREF向第一复位晶体管M5以及第二复位晶体管M7提供参考电压信号。扫描信号线SCAN包括第一扫描信号线SCAN1和第二扫描信号线SCAN2，第一扫描信号线SCAN1向第一复位晶体管M5的栅极提供第一扫描信号，第二扫描信号线SCAN2向数据写入晶体管M2、阈值补偿晶体管M4、以及第二复位晶体管M7的栅极提供第二扫描信号。发光控制信号线EMIT与第一发光控制晶体管M1、以及第二发光控制晶体管M6的栅极电连接，向第一发光控制晶体管M1、以及第二发光控制晶体管M6的栅极提供发光控制信号。第一信号线211和第三信号线221可以向第一发光控制晶体管M1的第一极输入电源信号，第二信号线212可以向数据写入晶体管M2的第一极输入数据电压信号。
需要说明的是，图30中仅示例性示出了第一绝缘层12包括垫高区和第一凹槽区，但并不限于此，本领域技术人员可根据实际情况设置。示例性的，还可以设置第一绝缘层12仅包括垫高区或者仅包括第一凹槽区，还可以设置第二绝缘层13包括第二凹槽区。
需要说明的是，图1-图30中，为清楚展示显示面板中各个结构是否位于同层，将位于同一层金属层的结构采用相同的填充图案。
本发明实施例还提供一种显示装置，该显示装置包括本发明任意实施例所述的显示面板。因此本发明实施例提供的显示装置也具备上述实施例中所描述的有益效果，此处不再赘述。
示例性的，图31是本发明实施例提供的一种显示装置的结构示意图。参照图31，显示装置包括上述实施方式提供的显示面板P。示例性的，显示装置可以包括手机、电脑以及智能可穿戴设备等显示装置，本发明实施例对此不作限定。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (17)

1.一种显示面板，其特征在于，包括：
衬底基板；
以及位于所述衬底基板一侧的第一信号线以及第二信号线，所述第一信号线和所述第二信号线均位于第一金属层且沿第一方向延伸；
所述第一信号线朝向所述衬底基板的表面中的至少部分与所述衬底基板所在平面之间的距离为D1，所述第二信号线朝向所述衬底基板的表面中的至少部分与所述衬底基板所在平面之间的距离为D2，D1≠D2；
所述显示面板还包括第一绝缘层，所述第一绝缘层位于所述第一金属层朝向所述衬底基板的一侧；
所述显示面板包括第一信号线设置区和第二信号线设置区，沿垂直于所述衬底基板所在平面的方向，所述第一信号线位于所述第一信号线设置区，所述第二信号线位于所述第二信号线设置区；
沿垂直于所述衬底基板所在平面的方向，至少部分位于所述第一信号线设置区中的所述第一绝缘层的厚度与至少部分位于所述第二信号线设置区中的所述第一绝缘层的厚度不同。
2.根据权利要求1所述的显示面板，其特征在于，
所述第一绝缘层还包括第一平坦区，所述第二信号线设置区包括垫高区，沿垂直于所述衬底基板所在平面的方向，位于所述垫高区的所述第一绝缘层的厚度大于位于所述第一平坦区的所述第一绝缘层的厚度。
3.根据权利要求2所述的显示面板，其特征在于，沿垂直于所述衬底基板的方向，所述第二信号线位于所述垫高区内。
4.根据权利要求2所述的显示面板，其特征在于，所述显示面板还包括：
第三信号线，所述第三信号线与所述第一信号线电连接，所述第三信号线位于第二金属层且沿第二方向延伸；其中，所述第一方向和所述第二方向交叉；
沿垂直于所述衬底基板所在平面的方向，所述第三信号线与所述垫高区至少部分交叠。
5.根据权利要求2所述的显示面板，其特征在于，沿所述衬底基板指向所述第一绝缘层的方向，位于所述垫高区的所述第一绝缘层的横截面积逐渐减小。
6.根据权利要求1所述的显示面板，其特征在于，
所述第一绝缘层还包括第二平坦区和过孔区，所述第一信号线设置区包括第一凹槽区，沿垂直于所述衬底基板所在平面的方向，位于所述第一凹槽区的所述第一绝缘层的厚度大于等于位于所述过孔区的所述第一绝缘层的厚度，且位于所述第一凹槽区的所述第一绝缘层的厚度小于位于所述第二平坦区的所述第一绝缘层的厚度。
7.根据权利要求6所述的显示面板，其特征在于，所述第一绝缘层包括至少一层第一子绝缘层，所述第一凹槽区包括第一凹槽，所述第一凹槽至少部分贯穿至少一层所述第一子绝缘层。
8.根据权利要求7所述的显示面板，其特征在于，沿所述第一绝缘层指向所述衬底基板的方向，所述第一凹槽的横截面积逐渐减小。
9.根据权利要求6所述的显示面板，其特征在于，
所述显示面板还包括半导体层，所述半导体层位于所述第一绝缘层朝向所述衬底基板的一侧；
所述半导体层包括第一有源部，所述第一有源部与所述第二信号线电连接，所述第一凹槽区在所述半导体层所在平面上的正投影与所述第一有源部之间具有最小间隔，所述最小间隔大于预设距离。
10.根据权利要求1所述的显示面板，其特征在于，
所述显示面板还包括第二金属层和第二绝缘层，所述第二金属层位于所述第一金属层朝向所述衬底基板的一侧，所述第二绝缘层位于所述第二金属层朝向所述衬底基板的一侧；
所述第二金属层中设置有第三信号线，所述第三信号线与所述第一信号线电连接，所述第三信号线沿第二方向延伸，其中，所述第一方向和所述第二方向交叉；
所述第二绝缘层包括第二凹槽区、第三平坦区和过孔区，沿垂直于所述衬底基板所在平面的方向，位于所述第二凹槽区、以及所述过孔区的所述第二绝缘层的厚度均小于位于所述第三平坦区的所述第二绝缘层的厚度；
沿垂直于所述衬底基板所在平面的方向，至少部分所述第三信号线位于所述第二凹槽区。
11.根据权利要求10所述的显示面板，其特征在于，
沿垂直于所述衬底基板所在平面的方向，所述第三信号线和所述第二信号线在交叠区交叠，所述第二凹槽区与所述交叠区至少部分交叠。
12.根据权利要求1所述的显示面板，其特征在于，所述第一信号线和所述第二信号线分别为第一电源信号线和数据信号线中的一者。
13.根据权利要求1所述的显示面板，其特征在于，所述第一绝缘层由同种材料、同一制备工序制备形成。
14.根据权利要求1所述的显示面板，其特征在于，所述第一绝缘层的介电常数小于预设介电常数阈值。
15.根据权利要求13所述的显示面板，其特征在于，所述第一绝缘层包括氧化硅、氮化硅中的至少一种。
16.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：
第二金属层和第三金属层，所述第二金属层位于所述第一金属层朝向所述衬底基板的一侧，所述第三金属层位于所述第二金属层朝向所述衬底基板的一侧；
第四信号线，所述第四信号线位于所述第二金属层且沿第二方向延伸，所述第二方向与所述第一方向交叉；
第五信号线，所述第五信号线位于所述第三金属层且沿所述第二方向延伸；
晶体管，所述晶体管的栅极位于所述第三金属层，所述晶体管的源极和漏极位于所述第一金属层；
电容，所述电容的两个极板分位于所述第三金属层和所述第二金属层。
17.一种显示装置，其特征在于，包括权利要求1-16任一项所述的显示面板。
CN202110610710.6A 2021-06-01 2021-06-01 一种显示面板及显示装置 Active CN113345923B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110610710.6A CN113345923B (zh) 2021-06-01 2021-06-01 一种显示面板及显示装置
US17/406,016 US20210384226A1 (en) 2021-06-01 2021-08-18 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110610710.6A CN113345923B (zh) 2021-06-01 2021-06-01 一种显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN113345923A CN113345923A (zh) 2021-09-03
CN113345923B true CN113345923B (zh) 2024-04-16

Family

ID=77474504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110610710.6A Active CN113345923B (zh) 2021-06-01 2021-06-01 一种显示面板及显示装置

Country Status (2)

Country Link
US (1) US20210384226A1 (zh)
CN (1) CN113345923B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023097599A1 (zh) * 2021-12-02 2023-06-08 京东方科技集团股份有限公司 显示基板及电子设备
CN114883344B (zh) * 2022-04-24 2023-06-30 绵阳惠科光电科技有限公司 显示面板及显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840116A (zh) * 2009-03-16 2010-09-22 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN103441137A (zh) * 2013-04-24 2013-12-11 友达光电股份有限公司 电激发光显示面板及其制造方法
CN205281466U (zh) * 2016-01-05 2016-06-01 京东方科技集团股份有限公司 触摸屏及显示器件
CN108022957A (zh) * 2016-10-31 2018-05-11 乐金显示有限公司 有机发光显示装置及其制造方法
CN109585461A (zh) * 2018-12-29 2019-04-05 上海天马微电子有限公司 一种显示面板及显示装置
CN110085552A (zh) * 2019-04-15 2019-08-02 厦门天马微电子有限公司 一种显示面板、显示装置及显示面板的制作方法
CN111682031A (zh) * 2020-06-23 2020-09-18 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
WO2021035442A1 (zh) * 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
WO2021097754A1 (zh) * 2019-11-21 2021-05-27 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN112864179A (zh) * 2021-02-09 2021-05-28 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103956365B (zh) * 2014-04-30 2017-02-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
KR20180061935A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 데이터 구동부 및 이를 이용한 표시장치
CN109326614B (zh) * 2018-10-15 2022-07-05 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840116A (zh) * 2009-03-16 2010-09-22 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN103441137A (zh) * 2013-04-24 2013-12-11 友达光电股份有限公司 电激发光显示面板及其制造方法
CN205281466U (zh) * 2016-01-05 2016-06-01 京东方科技集团股份有限公司 触摸屏及显示器件
CN108022957A (zh) * 2016-10-31 2018-05-11 乐金显示有限公司 有机发光显示装置及其制造方法
CN109585461A (zh) * 2018-12-29 2019-04-05 上海天马微电子有限公司 一种显示面板及显示装置
CN110085552A (zh) * 2019-04-15 2019-08-02 厦门天马微电子有限公司 一种显示面板、显示装置及显示面板的制作方法
WO2021035442A1 (zh) * 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
WO2021097754A1 (zh) * 2019-11-21 2021-05-27 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN111682031A (zh) * 2020-06-23 2020-09-18 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN112864179A (zh) * 2021-02-09 2021-05-28 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN113345923A (zh) 2021-09-03
US20210384226A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
CN210349841U (zh) 一种显示面板和显示装置
US10599274B2 (en) Touch display device and touch panel
CN113345923B (zh) 一种显示面板及显示装置
US11087678B2 (en) Organic light-emitting display
CN106898635B (zh) 显示面板、显示装置
CN107561800B (zh) 一种阵列基板、显示面板和显示装置
KR20160066568A (ko) 유기발광 다이오드 디스플레이 장치
CN113870713B (zh) 显示面板及显示装置
WO2021189323A1 (zh) 显示面板及其制作方法、显示装置
CN109449164B (zh) 一种tft基板、显示面板及显示装置
US9929225B2 (en) Display device and a manufacturing method thereof
WO2023040276A1 (zh) 阵列基板、显示面板及显示装置
US7079093B2 (en) Organic light emitting diodes display
CN114695442A (zh) 电致发光显示器
WO2022165717A1 (zh) 阵列基板和显示装置
WO2022041244A9 (zh) 一种显示基板及其制作方法、显示装置
CN113964138A (zh) 一种显示基板、显示面板及显示装置
CN114361186A (zh) 显示基板和显示装置
WO2024044879A1 (zh) 显示基板和触控显示装置
WO2022165712A1 (zh) 阵列基板和显示装置
WO2023023979A1 (zh) 显示基板和显示装置
US20230354660A1 (en) Display panel and display device
CN210607258U (zh) 一种阵列基板和显示面板
US20240072102A1 (en) Array substrate, display panel and display device
WO2022041243A1 (zh) 一种显示基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211103

Address after: No.8, liufangyuan Henglu, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Applicant after: WUHAN TIANMA MICRO-ELECTRONICS Co.,Ltd.

Applicant after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch

Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 200120

Applicant before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

GR01 Patent grant
GR01 Patent grant