CN109449164B - 一种tft基板、显示面板及显示装置 - Google Patents
一种tft基板、显示面板及显示装置 Download PDFInfo
- Publication number
- CN109449164B CN109449164B CN201811190358.XA CN201811190358A CN109449164B CN 109449164 B CN109449164 B CN 109449164B CN 201811190358 A CN201811190358 A CN 201811190358A CN 109449164 B CN109449164 B CN 109449164B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- electrode layer
- disposed
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 239000003990 capacitor Substances 0.000 claims abstract description 48
- 239000010409 thin film Substances 0.000 claims abstract description 48
- 238000002161 passivation Methods 0.000 claims description 11
- 230000002159 abnormal effect Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 9
- 101100494409 Oryza sativa subsp. japonica CYP74A2 gene Proteins 0.000 description 14
- 101100216179 Solanum lycopersicum AOS2 gene Proteins 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 101100494411 Oryza sativa subsp. japonica CYP74A3 gene Proteins 0.000 description 11
- 101100216180 Solanum lycopersicum AOS3 gene Proteins 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 101100256077 Caenorhabditis elegans aos-1 gene Proteins 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种TFT基板、显示面板及显示装置。该TFT基板至少包括设置在基板上的第一薄膜晶体管及存储电容，其中，存储电容包括：第一电极层、第二电极层及第三电极层，第一电极层、第二电极层及第三电极层均与第一薄膜晶体管的源漏极层异层设置；其中，第二电极层设置在第一电极层及第三电极层之间。通过这种方式，能够减少显示面板的异常亮点，提升显示效果。
Description
技术领域
本申请涉及显示面板技术领域，特别是涉及一种TFT基板、显示面板及显示装置。
背景技术
随着信息社会的发展，需要多种形式的用于显示图像的显示装置。近年来，诸如液晶显示器、等离子体显示面板以及有机发光显示装置到了广泛应用。显示装置包括显示面板，显示面板包括在各像素区域中的薄膜晶体管及存储电容，其中，存储电容用于增加像素的电荷存储量，在下一个扫描周期到来之前保持像素电位。
本申请的发明人在长期的研发中发现，现有的有机发光显示面板中，因VDD/Sense走线用的第二层金属，存储电容其中一个电极板用的也是第二层金属，两者因为版图空间限制，距离较近，所以VDD/Sense走线易与存储电容的电极板短接，导致在显示面板出现异常亮点。
发明内容
本申请主要解决的技术问题是提供一种TFT基板、显示面板及显示装置，以减少显示面板的异常亮点，提升显示效果。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种TFT基板。该TFT基板至少包括设置在基板上的第一薄膜晶体管及存储电容，其中，存储电容包括：第一电极层、第二电极层及第三电极层，第一电极层、第二电极层及第三电极层均与第一薄膜晶体管的源漏极层异层设置；其中，第二电极层设置在第一电极层及第三电极层之间。
其中，存储电容进一步包括缓冲层及第一绝缘层，其中，第一电极层设置在基板上；缓冲层至少覆盖第一电极层；第二电极层设置在缓冲层上；第一绝缘层至少覆盖第二电极层；第三电极层设置在第一绝缘层上；其中，第三电极层与第一薄膜晶体管的第一栅极同层设置。
其中，第一薄膜晶体管进一步包括：第一公共电极线，与第一电极层同层设置，且被缓冲层覆盖；第一活性层，与第二电极层同层设置，第一活性层被第一绝缘层覆盖；第一栅极设置在第一绝缘层上；第二绝缘层，至少覆盖第一栅极及第三电极层；源漏极层包括第一源极和第一漏极，设置在第二绝缘层上，第一源极和第一漏极通过第一通孔与第一活性层连接。
其中，TFT基板进一步包括：钝化层，至少覆盖第一源极和第一漏极；平坦层，设置在钝化层上；ITO层，设置在平坦层上，ITO层通过第二通孔与第一源极或第一漏极连接。
其中，TFT基板进一步包括：像素定义层，至少覆盖部分ITO层；像素阴极层，设置在像素定义层上。
其中，TFT基板进一步包括第二薄膜晶体管，第二薄膜晶体管包括：第二公共电极线，与第一公共电极线同层设置，且被缓冲层覆盖；第二活性层，与第一活性层同层设置，且被第一绝缘层覆盖；第二栅极，设置在第一绝缘层与第二绝缘层之间；第二源极和第二漏极，设置在第二绝缘层上，且与第二活性层对应设置，第二源极和第二漏极通过第四通孔与第二活性层连接。
其中，存储电容进一步包括缓冲层、第一绝缘层及第二绝缘层，其中，第一电极层设置缓冲层上；第一绝缘层至少覆盖第一电极层；第二电极层设置在第一绝缘层上，第二绝缘层至少覆盖第二电极层，且第二电极层与第一薄膜晶体管的第一栅极同层设置；第三电极层设置在第二绝缘层上。
其中，存储电容进一步包括缓冲层及第一绝缘层，其中，第一电极层设置在基板上；缓冲层至少覆盖第一电极层；第二电极层设置在缓冲层上；第一绝缘层至少覆盖第二电极层；第三电极层设置在第一绝缘层上。
为解决上述技术问题，本申请采用的另一技术方案是：提供一种显示面板。该显示面板包括上述TFT基板。
为解决上述技术问题，本申请采用的又一技术方案是：提供一种显示装置。该显示装置包括上述显示面板。
本申请实施例的有益效果是：区别于现有技术，本申请实施例TFT基板至少包括设置在基板上的第一薄膜晶体管及存储电容，其中，存储电容包括：第一电极层、第二电极层及第三电极层，第一电极层、第二电极层及第三电极层均与第一薄膜晶体管的源漏极层异层设置；其中，第二电极层设置在第一电极层及第三电极层之间。通过这种方式，存储电容的电极层与第一薄膜晶体管的源漏极层异层设置，因此，能够将存储电容的电极层与VDD/Sense走线(即第一薄膜晶体管的源极或漏极)分开，能够避免二者间的短接，从而能够减少显示面板的异常亮点，提升显示效果。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是TFT基板一结构示意图；
图2是图1实施例TFT基板的像素结构示意图；
图3是图2实施例像素结构的等效电路图；
图4是本申请TFT基板第一实施例的结构示意图；
图5是图4实施例TFT基板的制作方法的一流程示意图；
图6是图4实施例TFT基板的制作方法的另一流程示意图；
图7是本申请TFT基板第二实施例的结构示意图；
图8是本申请TFT基板第三实施例的结构示意图；
图9是本申请显示面板一实施例的结构示意图；
图10是本申请显示装置一实施例的结构示意图。
具体实施方式
下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“内”、“外”等指示的方位或者位置关系为基于附图所示的方位或者位置关系，或者是该申请产品使用时惯常摆放的方位或者位置关系，仅是为了方便描述本申请合简化描述，而不是指示或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
请参阅图1至图3，图1是TFT基板一结构示意图；图2是图1实施例TFT基板的像素结构示意图；图3是图2实施例像素结构的等效电路图。其中，VDD/Sense走线(常高电位)101与像素的阳极走线102都采用第二金属层M2，且至少VDD/Sense走线101与像素中的一个子像素紧邻排布。在像素制作工艺中，第二金属层M2易残留，因此，会导致VDD/Sense走线101与子像素的阳极走线102短接，从而使在显示面板出现异常亮点。
为解决上述问题，本申请进一步提出一种TFT基板，如图4所示，图4是本申请TFT基板第一实施例的结构示意图。本实施例TFT基板401至少包括设置在基板406上的第一薄膜晶体管402及存储电容403，其中，存储电容403包括：第一电极层414、第二电极层415及第三电极层416，第一电极层414、第二电极层415及第三电极层416均与第一薄膜晶体管402的源漏极层S1D1异层设置；其中，第二电极层415设置在第一电极层414及第三电极层416之间。
本实施例所述第一电极层414、第二电极层415及第三电极层416均与第一薄膜晶体管402的源漏极层S1D1异层设置是指，第一电极层414、第二电极层415及第三电极层416与第一薄膜晶体管402的源漏极层S1D1设置在不同层。
区别于现有技术，本实施例的存储电容的电极层与第一薄膜晶体管的源漏极层异层设置，因此，能够将存储电容的电极层与VDD/Sense走线(即第一薄膜晶体管的源极或漏极)分开，能够避免二者间的短接，从而能够减少显示面板的异常亮点，提升显示效果。
可选地，本实施例的存储电容403进一步包括缓冲层404及第一绝缘层405；其中，第一电极层414设置在基板406上，缓冲层404至少覆盖第一电极层414，第二电极层415设置缓冲层404上，第一绝缘层405至少覆盖第二电极层415，第三电极层416设置在第一绝缘层405上，其中，第三电极层416与第一薄膜晶体管402的第一栅极G1同层设置。
本实施例的第一电极层414为公共电极线LS1，第二电极层415为活性层AOS1，第三电极层416为像素的阳极走线层M1。其中，公共电极线LS1、活性层AOS1及像素的阳极走线层M1对应设置，即活性层AOS1位于公共电极线LS1的正上方，像素的阳极走线层M1位于活性层AOS1的正上方。
从图4中可以看出，本实施例的存储电容403的电极为三层结构，即公共电极线LS1、活性层AOS1及像素的阳极走线层M1，且这三个电极层均未与第一薄膜晶体管402的源漏极层S1 D1同层设置，因此，能够将存储电容403的电极层与VDD/Sense走线(即第一薄膜晶体管402的源漏极层S1 D1)分开，能够避免存储电容403与VDD/Sense走线短接。
可选地，本实施例的第一薄膜晶体管402进一步包括：第一公共电极线LS2、第一活性层AOS2、第二绝缘层407及第一源极S1和第一漏极D1；其中，第一公共电极线LS2与第一电极层414(即公共电极线LS1)同层设置，且被缓冲层404覆盖；第一活性层AOS2与第二电极层415(即活性层AOS1)同层设置，且被第一绝缘层405覆盖；第一栅极G1设置在第一绝缘层405上；第二绝缘层407至少覆盖第一栅极G1及第三电极层416(即像素的阳极走线层M1)；第一源极S1和第一漏极D1设置在第二绝缘层407上，第一源极S1和第一漏极D1通过第一通孔(图未标)与第一活性层AOS2连接。
其中，第一活性层AOS2是第一源极S1与第一漏极D1间的导电沟道。
其中，第一公共电极线LS2、第一活性层AOS2及第一栅极G1对应设置，即第一活性层AOS2位于第一公共电极线LS2的正上方，第一栅极G1位于第一活性层AOS2的正上方。
可选地，本实施例TFT基板401进一步包括：钝化层408、平坦层409及氧化铟锡(ITO，Indium Tin Oxides)层410；其中，钝化层408至少覆盖第一源极S1和第一漏极D1，平坦层409设置在钝化层408上，ITO层410设置在平坦层409上，且ITO层410通过第二通孔(图未标)与第一漏极D1连接。
当然，在其它实施例中，ITO层410还可以通过第二通孔与第一漏极连接。
可选地，本实施例TFT基板401进一步包括：像素定义层411、像素阴极层412；其中，像素定义层411至少覆盖部分ITO层410，像素阴极层412设置在像素定义层411上。
可选地，本实施例TFT基板401进一步包括：第二薄膜晶体管413，第二薄膜晶体管413包括：第二公共电极线LS3、第二活性层AOS3、第二栅极G2、第二源极S2和第二漏极D2；其中，第二公共电极线LS3与第一公共电极线LS2同层设置，且被缓冲层404覆盖，第二活性层AOS3与第一活性层AOS2同层设置，且被第一绝缘层覆盖405，第二栅极G2设置在第一绝缘层405与第二绝缘层407之间，第二源极S2和第二漏极D2设置在第二绝缘层407上，第二源极S2和第二漏极D2通过第四通孔(图未标)与第二活性层AOS3连接。
其中，第二活性层AOS3是第二源极S2与第二漏极D2间的导电沟道。
其中，本实施例的第二活性层AOS3与第二公共电极线LS3对应设置，即第二活性层AOS3位于第二公共电极线LS3的正上方；第二栅极G2与第二活性层AOS3对应设置，即第二栅极G2设置在第二活性层AOS3的正上方。
本实施例TFT基板401的像素结构等效电路与图3相同，其中，本实施例的第一薄膜晶体管402相当于T1，第二薄膜晶体管413相当于T2，存储电容403相当于电容Cst。T1为驱动薄膜晶体管，T1具体可以为氧化物薄膜晶体管；T2为开关薄膜晶体管，T2具体可以为低温多晶硅(LTPS，Low Temperature Poly-silicon)薄膜晶体管。
如图3所示，T2的控制端与扫描线Scan连接，T2的第一通信端与T1的控制端连接，T2的第二通信端与数据线Data连接；T1的第一通信端与VDD走线连接，T1的第二通信端与OLED的正极连接，OLED的负极接地；电容Cst的第一端与T1的控制端连接，电容Cst的第二端与T3的第二端连接，T3的控制端与RD走线连接，T3的第一端与Sense走线连接。
需要注意的是，本申请的图1、图2及图4中并未示出图3中的T3。
当然，在其它实施例中，不限定TFT基板上设置的薄膜晶体管的数量。
本申请进一步提出一种TFT基板的制作方法，如图5所示，图5是图4实施例TFT基板的制作方法的一流程示意图。具体地，本实施例的方法包括以下步骤：
步骤S501：准备基板。
其中，基板可以为玻璃基板或者树脂基板等，不做具体限定。
步骤S502：在基板上形成公共电极线。
步骤S503：形成至少覆盖公共电极线的缓冲层。
步骤S504：在缓冲层上形成活性层。
其中，活性层与公共电极线对应设置。
步骤S505：形成至少覆盖活性层的第一绝缘层。
步骤S506：在第一绝缘层上形成像素的阳极走线层及第一栅极，其中，像素的阳极走线层与第一栅极同层设置。
其中，像素的阳极走线层与活性层对应设置。
通过本实施例的方法能够完成对TFT基板中存储电容的制作，其中，公共电极线、活性层及像素的阳极走线层构成存储电容的三层电极结构。
本实施例的存储电容的三个电极层均未与第一薄膜晶体管的源漏极层S1 D1同层设置，因此，能够将存储电容的电极层与VDD/Sense走线(即第一薄膜晶体管的源漏极层S1D1)分开，能够避免存储电容与VDD/Sense走线短接，能够减少显示面板的异常亮点，提升显示效果。
本申请进一步提出另一实施例的TFT基板的制作方法，如图6所示，本实施的方法用于制作如图4所示的TFT基板。本实施例的方法包括以下步骤：
步骤S601：准备基板406。
步骤S602：在基板406上形成公共电极线LS1、第一公共电极线LS2及第二公共电极线LS3。
步骤S603：形成至少覆盖公共电极线LS1、第一公共电极线LS2及第二公共电极线LS3的缓冲层404。
步骤S604：在缓冲层404上形成活性层AOS1、第一活性层AOS2及第二活性层AOS3。
其中，可以采用湿蚀刻方式在缓冲层404上预设置活性层AOS1、第一活性层AOS2及第二活性层AOS3的位置形成图案，以便于活性层AOS1、第一活性层AOS2及第二活性层AOS3的定位。
其中，活性层AOS1与公共电极线LS1对应设置，第一活性层AOS2与第一公共电极线LS2对应设置，第二活性层AOS3与第二公共电极线LS3对应设置。
步骤S605：形成至少覆盖活性层AOS1、第一活性层AOS2及第二活性层AOS3的第一绝缘层405。
步骤S606：在第一绝缘层405上形成像素的阳极走线层M1、第一栅极G1及第二栅极G2，其中，像素的阳极走线层M1与第一栅极G2同层设置。
其中，像素的阳极走线层M1与活性层AOS1对应设置，第一栅极G1与第一活性层AOS2对应设置，第二栅极G2与第二活性层AOS3对应设置。
步骤S607：形成至少覆盖像素的阳极走线层M1、第一栅极G1及第二栅极G2的第二绝缘层407。
步骤S608：在第二绝缘层407上形成第一源极S1、第一漏极D1、第二源极S2及第二漏极D2。
步骤S609：形成贯穿第一绝缘层405及第二绝缘层407的多个第一通孔，并将第一源极S1和第一漏极D1通过第一通孔与第一活性层AOS2连接，将第二源极S2和第二漏极D2通过第一通孔与第二活性层AOS3连接。
本实施的方法进一步包括：
步骤S610：形成至少覆盖第一源极S1、第一漏极D1、第二源极S2及第二漏极D2的钝化层408；在钝化层408上形成平坦层409；在平坦层409上形成ITO层410；形成贯穿钝化层408及平坦层409的第二通孔，将ITO层410通过第二通孔与第一漏极D1连接。
本实施的方法进一步包括：
步骤S611：形成至少覆盖部分ITO层410的像素定义层411；在像素定义层411上形成像素阴极层412。
本申请进一步提出第二实施例的TFT基板，如图7所示，本实施例的TFT基板701与上述实施例TFT基板401的区别在于：本实施例的存储电容702的第一电极层703设置缓冲层704上；第一绝缘层705至少覆盖第一电极层703；第二电极层706设置在第一绝缘层705上，第二绝缘层707至少覆盖第二电极层706，且第二电极层706与第一薄膜晶体管708的第一栅极G1同层设置；第三电极层709设置在第二绝缘层707上。
因本实施例的第一薄膜晶体管708的源漏极层S1D1设置在第二绝缘层707上，为使第三电极层709与源漏极层S1D1不在同一层，可以将第三电极层709设置在钝化层710上。
本实施例的第一电极层703为活性层AOS1，第二电极层415为像素的阳极走线层M1，第三电极层416为ITO层。其中，活性层AOS1、像素的阳极走线层M1及ITO层对应设置，即像素的阳极走线层M1位于活性层AOS1的正上方，ITO层位于像素的阳极走线层M1的正上方。
从图7中可以看出，本实施例的存储电容702的三个电极层均未与第一薄膜晶体管708的源漏极层S1 D1同层设置，因此，能够将存储电容702的电极层与VDD/Sense走线(即第一薄膜晶体管708的源漏极层S1 D1)分开，能够避免存储电容702与VDD/Sense走线短接，能够减少显示面板的异常亮点，提升显示效果。
本实施例TFT基板701的制作方法与上述实施例类似，这里不赘述。
本申请进一步提出第三实施例的TFT基板，如图8所示，本实施例的TFT基板801与上述实施例TFT基板401的区别在于：本实施例的存储电容802的第一电极层803设置在基板804上；缓冲层805至少覆盖第一电极层803；第二电极层806设置缓冲层805上；第一绝缘层807至少覆盖第二电极层806；第三电极层808设置在第一绝缘层807上。
其中，本实施例的第一绝缘层807与上述实施例相当于上述实施例的第二绝缘层。
本实施例的第一电极层803为公共电极线LS1，第二电极层806为活性层AOS1，第三电极层808为ITO层。其中，公共电极线LS1、活性层AOS1及ITO层对应设置，即活性层AOS1位于公共电极线LS1的正上方，ITO层位于活性层AOS1的正上方。
从图8中可以看出，本实施例的存储电容802的三个电极层均未与第一薄膜晶体管809的源漏极层S1 D1同层设置，因此，能够将存储电容802的电极层与VDD/Sense走线(即第一薄膜晶体管809的源漏极层S1 D1)分开，能够避免存储电容802与VDD/Sense走线短接，能够减少显示面板的异常亮点，提升显示效果。
本实施例TFT基板801的制作方法与上述实施例类似，这里不赘述。
本申请进一步提出一种显示面板，如图9所示，图9是本申请显示面板一实施例的结构示意图。本实施例显示面板901包括彩色滤光基板902及TFT基板903，其中，TFT基板903为上述实施例TFT基板，这里不赘述。
区别于现有技术，本实施例存储电容的像素的阳极走线层与第一薄膜晶体管的第一栅极，能够将像素的阳极走线层与VDD走线(即第一薄膜晶体管的源极或漏极)分开，能够避免像素的阳极走线层与VDD走线短接，从而能够减少显示面板的异常亮点，提升显示效果。
本申请还进一步提出一种显示装置，如图10所示，图10是本申请显示装置一实施例的结构示意图。本实施例显示装置1001至少包括显示面板1002。
区别于现有技术，本申请实施例TFT基板至少包括设置在基板上的第一薄膜晶体管及存储电容，其中，存储电容包括：第一电极层、第二电极层及第三电极层，第一电极层、第二电极层及第三电极层均与第一薄膜晶体管的源漏极层异层设置；其中，第二电极层设置在第一电极层及第三电极层之间。通过这种方式，存储电容的电极层与第一薄膜晶体管的源漏极层异层设置，因此，能够将存储电容的电极层与VDD/Sense走线(即第一薄膜晶体管的源极或漏极)分开，能够避免二者间的短接，从而能够减少显示面板的异常亮点，提升显示效果。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (6)
1.一种TFT基板，其特征在于，所述TFT基板至少包括设置在基板上的第一薄膜晶体管及存储电容，其中，所述存储电容包括：第一电极层、第二电极层及第三电极层，其中，
所述第一电极层为公共电极线，所述第二电极层为活性层，所述第三电极层为像素的阳极走线层；所述第一电极层、所述第二电极层及所述第三电极层均与所述第一薄膜晶体管的源漏极层异层设置；其中，所述第二电极层设置在所述第一电极层及第三电极层之间；所述存储电容进一步包括缓冲层及第一绝缘层，其中，所述第一电极层设置在所述基板上；所述缓冲层至少覆盖所述第一电极层；所述第二电极层设置在所述缓冲层上；所述第一绝缘层至少覆盖所述第二电极层；所述第三电极层设置在所述第一绝缘层上；其中，所述第三电极层与所述第一薄膜晶体管的第一栅极同层设置；所述第一薄膜晶体管进一步包括：第一公共电极线，与所述第一电极层同层设置，且被所述缓冲层覆盖；第一活性层，与所述第二电极层同层设置，所述第一活性层被所述第一绝缘层覆盖；所述第一栅极设置在所述第一绝缘层上；第二绝缘层，至少覆盖所述第一栅极及所述第三电极层；所述源漏极层包括第一源极和第一漏极，设置在所述第二绝缘层上，所述第一源极和所述第一漏极通过第一通孔与所述第一活性层连接。
2.根据权利要求1所述的TFT基板，其特征在于，所述TFT基板进一步包括：
钝化层，至少覆盖所述第一源极和所述第一漏极；
平坦层，设置在所述钝化层上；
ITO层，设置在所述平坦层上，设置在所述平坦层上的所述ITO层通过第二通孔与所述第一源极或所述第一漏极连接。
3.根据权利要求2所述的TFT基板，其特征在于，所述TFT基板进一步包括：
像素定义层，至少覆盖部分设置在所述平坦层上的所述ITO层；
像素阴极层，设置在所述像素定义层上。
4.根据权利要求3所述的TFT基板，其特征在于，所述TFT基板进一步包括第二薄膜晶体管，所述第二薄膜晶体管包括：
第二公共电极线，与所述第一公共电极线同层设置，且被所述缓冲层覆盖；
第二活性层，与所述第一活性层同层设置，且被所述第一绝缘层覆盖；
第二栅极，设置在所述第一绝缘层与所述第二绝缘层之间；
第二源极和第二漏极，设置在所述第二绝缘层上，且与所述第二活性层对应设置，所述第二源极和所述第二漏极通过第四通孔与所述第二活性层连接。
5.一种显示面板，其特征在于，所述显示面板包括权利要求1-4任一项所述的TFT基板。
6.一种显示装置，其特征在于，所述显示装置包括权利要求5所述的显示面板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811190358.XA CN109449164B (zh) | 2018-10-12 | 2018-10-12 | 一种tft基板、显示面板及显示装置 |
| PCT/CN2019/093829 WO2020073695A1 (zh) | 2018-10-12 | 2019-06-28 | 一种tft基板、显示面板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811190358.XA CN109449164B (zh) | 2018-10-12 | 2018-10-12 | 一种tft基板、显示面板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109449164A CN109449164A (zh) | 2019-03-08 |
| CN109449164B true CN109449164B (zh) | 2020-12-04 |
Family
ID=65546251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811190358.XA Active CN109449164B (zh) | 2018-10-12 | 2018-10-12 | 一种tft基板、显示面板及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109449164B (zh) |
| WO (1) | WO2020073695A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109449164B (zh) * | 2018-10-12 | 2020-12-04 | 深圳市华星光电半导体显示技术有限公司 | 一种tft基板、显示面板及显示装置 |
| EP4068265A4 (en) * | 2019-11-29 | 2023-10-11 | BOE Technology Group Co., Ltd. | SCREEN SUBSTRATE AND MANUFACTURING METHOD THEREFOR, AND SCREEN DEVICE |
| EP4012774A4 (en) * | 2020-05-15 | 2022-10-12 | BOE Technology Group Co., Ltd. | DISPLAY PANEL AND ELECTRONIC DEVICE |
| CN113628974B (zh) * | 2021-07-27 | 2023-10-31 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制备方法和阵列基板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101075623A (zh) * | 2007-06-11 | 2007-11-21 | 友达光电股份有限公司 | 画素结构及其形成方法 |
| CN103268047A (zh) * | 2012-12-31 | 2013-08-28 | 厦门天马微电子有限公司 | 一种ltps阵列基板及其制造方法 |
| CN104733382A (zh) * | 2013-12-24 | 2015-06-24 | 昆山工研院新型平板显示技术中心有限公司 | 一种阵列基板的制备方法及阵列基板 |
| CN106129097A (zh) * | 2016-05-25 | 2016-11-16 | 友达光电股份有限公司 | 像素结构及其显示面板 |
| CN109378326A (zh) * | 2018-09-21 | 2019-02-22 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102253544A (zh) * | 2011-07-29 | 2011-11-23 | 南京中电熊猫液晶显示科技有限公司 | 液晶显示装置 |
| CN206098392U (zh) * | 2016-10-10 | 2017-04-12 | 上海中航光电子有限公司 | 一种显示面板及显示装置 |
| CN109449164B (zh) * | 2018-10-12 | 2020-12-04 | 深圳市华星光电半导体显示技术有限公司 | 一种tft基板、显示面板及显示装置 |
-
2018
- 2018-10-12 CN CN201811190358.XA patent/CN109449164B/zh active Active
-
2019
- 2019-06-28 WO PCT/CN2019/093829 patent/WO2020073695A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101075623A (zh) * | 2007-06-11 | 2007-11-21 | 友达光电股份有限公司 | 画素结构及其形成方法 |
| CN103268047A (zh) * | 2012-12-31 | 2013-08-28 | 厦门天马微电子有限公司 | 一种ltps阵列基板及其制造方法 |
| CN104733382A (zh) * | 2013-12-24 | 2015-06-24 | 昆山工研院新型平板显示技术中心有限公司 | 一种阵列基板的制备方法及阵列基板 |
| CN106129097A (zh) * | 2016-05-25 | 2016-11-16 | 友达光电股份有限公司 | 像素结构及其显示面板 |
| CN109378326A (zh) * | 2018-09-21 | 2019-02-22 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109449164A (zh) | 2019-03-08 |
| WO2020073695A1 (zh) | 2020-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112071882B (zh) | 显示基板及其制备方法、显示装置 | |
| CN109449164B (zh) | 一种tft基板、显示面板及显示装置 | |
| CN106782416B (zh) | 一种显示面板及显示装置 | |
| US11444143B2 (en) | AMOLED display panel and corresponding display device | |
| CN110416226B (zh) | 一种显示面板及其制作方法和显示装置 | |
| KR20170124065A (ko) | 백플레인 기판 및 이를 이용한 유기 발광 표시 장치 | |
| CN105789266A (zh) | 一种oled阵列基板及其制备方法、显示装置 | |
| KR20170001881A (ko) | 유기전계발광표시장치와 이의 제조방법 | |
| CN111653591B (zh) | 显示基板及显示装置 | |
| CN108364993B (zh) | 一种显示面板的制作方法、显示面板及显示装置 | |
| KR20160066568A (ko) | 유기발광 다이오드 디스플레이 장치 | |
| WO2022000339A1 (zh) | 阵列基板、显示面板以及显示装置 | |
| US20190294280A1 (en) | Manufacturing method for display panel, display panel and display device | |
| WO2022160255A1 (en) | Array substrate and display apparatus | |
| KR20050031945A (ko) | 액티브 매트릭스형 표시 장치 | |
| CN114361186A (zh) | 显示基板和显示装置 | |
| CN112086487B (zh) | 一种显示面板及显示设备 | |
| WO2022000233A1 (zh) | 显示基板及其制作方法和显示装置 | |
| WO2021081814A1 (zh) | 阵列基板和显示装置 | |
| US12048216B2 (en) | Array substrate and display apparatus | |
| CN116322166A (zh) | 显示面板及显示装置 | |
| KR102515627B1 (ko) | 유기전계발광표시장치와 이의 제조방법 | |
| CN107611163B (zh) | 一种oled显示基板及其制作方法和显示装置 | |
| CN114256299A (zh) | 显示面板及显示装置 | |
| US12035590B2 (en) | Light emitting display panel and light emitting display apparatus using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |