CN116322166A - 显示面板及显示装置 - Google Patents

Abstract

本公开涉及显示技术领域，提出一种显示面板和显示装置。显示面板的显示区包括扇出区和正常显示区，显示面板还包括：衬底基板、多条数据线、多条第一信号线、多条第二信号线、多个第一转接部、像素电极层。数据线在衬底基板上的正投影沿第二方向延伸；第一信号线在衬底基板上的正投影沿第一方向延伸，位于正常显示区的第一信号线形成第一模拟线；第二信号线在衬底基板上的正投影沿第二方向延伸，位于正常显示区的第二信号线形成第二模拟线；第一转接部连接于相交的第一模拟线和第二模拟线之间；像素电极层中电极部在衬底基板上的正投影和第一转接部在衬底基板上的正投影不交叠。该显示面板可以改善显示面板息屏mura问题。

Description

显示面板及显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

在FIP(Fanout In Panel，面板中扇出)技术中，显示面板的显示区包括有扇出区和扇出区以外的正常显示区。扇出区中设置有数据扇出线，正常显示区中设置有模拟信号线，模拟信号线可以模拟数据扇出线以使扇出区和正常显示区的信号线密度相同或大致相同。

同时行列延伸的模拟信号线也可以通过转接部连接以形成网格结构的信号线，该网格结构的信号线具有较小的压降。

然而，相关技术中，转接部和位于像素电极层的部分电极部交叠，从而使得部分电极部部分结构凸起，该凸起会使得位于正常显示区的电极部和位于扇出区的电极部具有不同的反光效果，从而导致显示面板息屏mura。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

根据本公开的一个方面，提供一种显示面板，其中，所述显示面板的显示区包括扇出区和位于所述扇出区以外的正常显示区，所述显示面板还包括：衬底基板、多条数据线、多条第一信号线、多条第二信号线、多个第一转接部、像素电极层。多条数据线位于所述显示区，所述数据线在所述衬底基板上的正投影沿第一方向间隔分布且沿第二方向延伸，所述第一方向和所述第二方向相交；所述第一信号线在所述衬底基板上的正投影沿所述第一方向延伸且沿所述第二方向间隔分布，位于所述扇出区的部分所述第一信号线形成第一数据扇出线，位于所述正常显示区的所述第一信号线形成第一模拟线，所述第一数据扇出线与所述数据线对应设置，所述第一数据扇出线连接与其对应的所述数据线；多条第二信号线与所述第一信号线位于不同导电层，所述第二信号线在所述衬底基板上的正投影沿所述第二方向延伸且沿所述第一方向间隔分布，位于所述扇出区的部分所述第二信号线形成第二数据扇出线，位于所述正常显示区的所述第二信号线形成第二模拟线，所述第二数据扇出线与所述第一数据扇出线对应设置，所述第二数据扇出线连接与其对应的所述第一数据扇出线；多个第一转接部位于所述正常显示区，所述第一转接部连接于在所述衬底基板上正投影相交的所述第一模拟线和第二模拟线之间；所述像素电极层包括多个电极部，所述电极部在所述衬底基板上的正投影和所述第一转接部在所述衬底基板上的正投影不交叠。

本公开一种示例性实施例中，多条所述第一信号线和所述第一转接部位于同一导电层，多条所述第二信号线位于同一导电层；所述第二信号线所在导电层位于所述第一信号线所在导电层背离所述衬底基板的一侧；所述第一转接部和所述第一模拟线同层连接，所述第一转接部和所述第二模拟线通过过孔连接；所述第二模拟线在所述衬底基板上的正投影覆盖所述第一转接部在所述衬底基板上的正投影。

本公开一种示例性实施例中，所述显示面板还包括：第一源漏层、第二源漏层，第一源漏层位于所述衬底基板和所述像素电极层之间，所述第一源漏层包括所述第一信号线和所述第一转接部；第二源漏层位于所述第一源漏层和所述像素电极层之间，所述第二源漏层包括所述第二信号线和所述数据线。

本公开一种示例性实施例中，所述第一模拟线和所述第二模拟线在所述衬底基板上正投影的部分交点和所述第一转接部对应设置，所述第一转接部连接于与其对应的所述第一模拟线和第二模拟线之间；所述第一模拟线在所述衬底基板上的正投影和所述第二模拟线在所述衬底基板上的正投影的交点个数大于所述第一转接部的个数。

本公开一种示例性实施例中，所述显示面板包括像素驱动电路；在所述正常显示区，部分所述像素驱动电路对应设置有一个所述第一转接部，且在所述第一方向上相邻的n个像素驱动电路对应设置有m个所述第一转接部；其中，n为大于等于2的正整数，m为大于等于1的正整数，n大于m。

本公开一种示例性实施例中，n等于4，m等于3，所述第一方向为行方向，所述第二方向为列方向；多个所述电极部中包括第一电极部、第二电极部、第三电极部、第四电极部；在连接于同一行像素驱动电路的多个电极部中，第一电极部、第二电极部、第三电极部、第四电极部在行方向上依次交替分布；在相邻两列像素驱动电路中，所述第一电极部和所述第三电极部连接于同一列像素驱动电路，且连接于同一列像素驱动电路的所述第一电极部和第三电极部在列方向上依次交替分布，所述第二电极部和所述第四电极部连接于另一列像素驱动电路，且连接于同一列像素驱动电路的所述第二电极部和第四电极部在列方向上依次交替分布；在所述第一方向上相邻的四个像素驱动电路中，所述第一电极部对应的像素驱动电路对应设置有所述第一转接部，所述第二电极部对应的像素驱动电路对应设置有所述第一转接部，所述第三电极部对应的像素驱动电路对应设置有所述第一转接部。

本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管、第二晶体管、第五晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极，所述第五晶体管的第一极连接电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；所述显示面板还包括：第一栅极层、第二源漏层，第一栅极层位于所述衬底基板和所述像素电极层之间，所述第一栅极层包括第一导电部和栅线，所述栅线在所述衬底基板上的正投影沿所述第一方向延伸，所述第一导电部用于形成所述驱动晶体管的栅极，所述栅线的部分结构用于形成所述第二晶体管的栅极；第二源漏层位于所述第一栅极层和所述像素电极层之间，所述第二源漏层包括所述电源线和所述数据线，所述电源线在所述衬底基板上的正投影和所述数据线在所述衬底基板上的正投影沿所述第二方向延伸；所述第一模拟线和所述像素驱动电路对应设置，在相互对应的所述像素驱动电路和所述第一模拟线中，所述第一模拟线在所述衬底基板上的正投影位于第一导电部在所述衬底基板上的正投影远离所述栅线在所述衬底基板上的正投影的一侧；所述第二模拟线和所述像素驱动电路对应设置，在相互对应的所述像素驱动电路和所述第二模拟线中，所述第二模拟线在所述衬底基板上的正投影位于所述电源线在所述衬底基板上的正投影远离所述数据线在所述衬底基板上的正投影的一侧；所述第一转接部和与其直接连接的第一模拟线和第二模拟线对应设置，与同一组所述第一模拟线、第二模拟线对应的像素驱动电路和所述第一转接部对应设置。

本公开一种示例性实施例中，所述第一信号线所在导电层还包括：第一模拟过孔接触部、第二模拟过孔接触部。第一模拟过孔接触部位于所述扇出区，位于所述扇出区的所述第一信号线和所述第二信号线在所述衬底基板上正投影的交点和所述第一模拟过孔接触部对应设置，所述第一模拟过孔接触部和所述第一信号线绝缘设置，所述第二信号线通过过孔连接与其对应的所述第一模拟过孔接触部；第二模拟过孔接触部位于所述正常显示区，所述第一模拟线和所述第二模拟线在所述衬底基板上正投影的交点中，未与所述第一转接部对应设置的交点和所述第二模拟过孔接触部对应设置，所述第二模拟过孔接触部和所述第一模拟线绝缘设置，所述第二模拟线通过过孔连接与其对应的所述第二模拟过孔接触部。

本公开一种示例性实施例中，所述第一转接部包括第一过孔接触部，所述第一过孔接触部通过过孔连接所述第二模拟线；所述第一模拟过孔接触部、第二模拟过孔接触部、第一过孔接触部形成过孔接触部；相邻所述过孔接触部在所述衬底基板上的正投影在所述第一方向上的最小距离为S1，相邻所述过孔接触部在所述衬底基板上的正投影在所述第一方向上的最大距离为S2，其中，(S2-S1)/S1大于等于0且小于等于0.2；相邻所述过孔接触部在所述衬底基板上的正投影在所述第二方向上的最小距离为S3，相邻所述过孔接触部在所述衬底基板上的正投影在所述第二方向上的最大距离为S4，其中，(S4-S3)/S3大于等于0且小于等于0.2。

本公开一种示例性实施例中，所述第一模拟过孔接触部在所述衬底基板上的正投影和所述电极部在所述衬底基板上的正投影至少部分交叠；所述第二模拟过孔接触部在所述衬底基板上的正投影和所述电极部在所述衬底基板上的正投影至少部分交叠。

本公开一种示例性实施例中，所述显示面板还包括像素驱动电路和发光单元，所述像素驱动电路连接所述发光单元的第一电极；所述显示面板还包括：公共电极层，所述公共电极层用于形成所述发光单元的第二电极；其中，所述第一模拟线、所述第二模拟线连接所述公共电极层。

本公开一种示例性实施例中，所述显示面板还包括位于所述显示区周围的边框区，所述边框区包括在所述第一方向上相对设置的第一边框区和第二边框区、在所述第二方向上相对设置的第三边框区和第四边框区；所述显示面板还包括：电极环，所述电极环位于所述边框区，且连接所述公共电极层，所述电极环位于所述第一边框区的至少部分结构连接所述第一模拟线，所述电极环位于所述第二边框区的至少部分结构连接所述第一模拟线，所述电极环位于所述第三边框区的至少部分结构连接所述第二模拟线，所述电极环位于所述第四边框区的至少部分结构连接所述第二模拟线。

本公开一种示例性实施例中，相邻两所述第一信号线在所述衬底基板上的正投影在所述第二方向上的最小距离为S5，相邻两所述第一信号线在所述衬底基板上的正投影在所述第二方向上的最大距离为S6，其中，(S6-S5)/S5大于等于0且小于等于0.2；和/或，相邻两所述第二信号线在所述衬底基板上的正投影在所述第一方向上的最小距离为S7，相邻两所述第二信号线在所述衬底基板上的正投影在所述第一方向上的最大距离为S8，其中，(S8-S7)/S7大于等于0且小于等于0.2。

本公开一种示例性实施例中，所述显示面板还包括发光单元和用于驱动所述发光单元的像素驱动电路，所述像素驱动电路包括驱动晶体管、第四晶体管、第七晶体管，所述第四晶体管的第一极连接所述数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述第七晶体管的第一极连接第二初始信号线，所述第七晶体管的第二极连接所述发光单元的第一电极；所述显示面板还包括：有源层、第一栅极层，有源层位于所述衬底基板和所述像素电极层之间，所述有源层包括第七有源部、第四有源部，所述第七有源部用于形成所述第七晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区；第一栅极层位于所述有源层和所述像素电极层之间，所述第一栅极层包括第二复位信号线，所述第二复位信号线在所述衬底基板上的正投影覆盖所述第四有源部在所述衬底基板上的正投影和所述第七有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极，所述第二复位信号线的部分结构用于形成所述第四晶体管的栅极。

本公开一种示例性实施例中，所述有源层还包括：第三有源部、第八有源部、第九有源部，第三有源部用于形成所述驱动晶体管的沟道区；第八有源部连接于所述第四有源部；第九有源部连接于所述第三有源部；所述显示面板还包括：第一源漏层，第一源漏层位于所述第一栅极层和所述像素电极层之间，所述第一源漏层包括第一桥接部，所述第一桥接部分别通过过孔连接所述第八有源部和第九有源部。

本公开一种示例性实施例中，所述显示面板还包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第一晶体管、第二晶体管，所述第一晶体管的第一极连接第一初始信号线，所述第一晶体管的第二极连接所述驱动晶体管的栅极，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极；所述显示面板还包括：有源层、第二栅极层，有源层位于所述衬底基板和所述像素电极层之间，所述有源层包括第一有源部、第十有源部、第一子有源部、第二子有源部、连接于所述第一子有源部和所述第二子有源部之间的第三子有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第一子有源部和第二子有源部用于形成所述第二晶体管的沟道区，所述第十有源部连接于所述第一有源部和所述第一子有源部之间；第二栅极层位于所述有源层和所述像素电极层之间，所述第二栅极层包括所述第一初始信号线、第一凸起部、第二凸起部，所述第一凸起部连接于所述第一初始信号线，所述第二凸起部连接于所述第一初始信号线；其中，所述第一凸起部在所述衬底基板上的正投影和所述第三子有源部在所述衬底基板上的正投影至少部分交叠，所述第二凸起部在所述衬底基板上的正投影和所述第十有源部在所述衬底基板上的正投影至少部分交叠。

根据本公开的一个方面，提供一种显示面板，其中，所述显示面板的显示区包括扇出区和位于所述扇出区以外的正常显示区，所述显示面板还包括：衬底基板、多条数据线、多条第一信号线、多条第二信号线、多个第一转接部。多条数据线位于所述显示区，所述数据线在所述衬底基板上的正投影沿第一方向间隔分布且沿第二方向延伸，所述第一方向和所述第二方向相交；所述第一信号线在所述衬底基板上的正投影沿所述第一方向延伸且沿所述第二方向间隔分布，位于所述扇出区的部分所述第一信号线形成第一数据扇出线，位于所述正常显示区的所述第一信号线形成第一模拟线，所述第一数据扇出线与所述数据线对应设置，所述第一数据扇出线连接与其对应的所述数据线；多条第二信号线与所述第一信号线位于不同导电层，所述第二信号线在所述衬底基板上的正投影沿所述第二方向延伸且沿所述第一方向间隔分布，位于所述扇出区的部分所述第二信号线形成第二数据扇出线，位于所述正常显示区的所述第二信号线形成第二模拟线，所述第二数据扇出线与所述第一数据扇出线对应设置，所述第二数据扇出线连接与其对应的所述第一数据扇出线；多个第一转接部位于所述正常显示区，所述第一转接部连接于在所述衬底基板上正投影相交的所述第一模拟线和第二模拟线之间；其中，所述显示面板还包括像素驱动电路，在所述正常显示区，部分所述像素驱动电路对应设置有一个所述第一转接部；且在所述第一方向上相邻的n个像素驱动电路对应设置有m个所述第一转接部；n为大于等于2的正整数，m为大于等于1的正整数，n大于m。

本公开一种示例性实施例中，n等于4，m等于3，所述第一方向为行方向，所述第二方向为列方向；所述显示面板还包括：像素电极层，所述像素电极层包括多个电极部，多个所述电极部中包括第一电极部、第二电极部、第三电极部、第四电极部；在连接于同一行像素驱动电路的多个电极部中，第一电极部、第二电极部、第三电极部、第四电极部在行方向上依次交替分布；在相邻两列像素驱动电路中，所述第一电极部和所述第三电极部连接于同一列像素驱动电路，且连接于同一列像素驱动电路的所述第一电极部和第三电极部在列方向上依次交替分布，所述第二电极部和所述第四电极部连接于另一列像素驱动电路，且连接于同一列像素驱动电路的所述第二电极部和第四电极部在列方向上依次交替分布；在所述第一方向上相邻的四个像素驱动电路中，所述第一电极部对应的像素驱动电路对应设置有所述第一转接部，所述第二电极部对应的像素驱动电路对应设置有所述第一转接部，所述第三电极部对应的像素驱动电路对应设置有所述第一转接部。

本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管、第二晶体管、第五晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极，所述第五晶体管的第一极连接电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；所述显示面板还包括：第一栅极层、第二源漏层，第一栅极层位于所述衬底基板的一侧，所述第一栅极层包括第一导电部和栅线，所述栅线在所述衬底基板上的正投影沿所述第一方向延伸，所述第一导电部用于形成所述驱动晶体管的栅极，所述栅线的部分结构用于形成所述第二晶体管的栅极；第二源漏层位于所述第一栅极层背离所述衬底基板的一侧，所述第二源漏层包括所述电源线和所述数据线，所述电源线在所述衬底基板上的正投影和所述数据线在所述衬底基板上的正投影沿所述第二方向延伸；所述第一模拟线和所述像素驱动电路对应设置，在相互对应的所述像素驱动电路和所述第一模拟线中，所述第一模拟线在所述衬底基板上的正投影位于第一导电部在所述衬底基板上的正投影远离所述栅线在所述衬底基板上的正投影的一侧；所述第二模拟线和所述像素驱动电路对应设置，在相互对应的所述像素驱动电路和所述第二模拟线中，所述第二模拟线在所述衬底基板上的正投影位于所述电源线在所述衬底基板上的正投影远离所述数据线在所述衬底基板上的正投影的一侧；所述第一转接部和与其直接连接的第一模拟线和第二模拟线对应设置，与同一组所述第一模拟线、第二模拟线对应的像素驱动电路和所述第一转接部对应设置。

根据本公开的一个方面，提供一种显示装置，其中，包括上述的显示面板。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中显示面板一种示例性实施例的结构示意图；

图2为图1中正常显示区的结构版图；

图3为图2中第一源漏层的结构版图；

图4为图2中第二源漏层的结构版图；

图5为图2中像素电极层的结构版图；

图6为图2中第一源漏层和第二源漏层的结构版图；

图7为本公开显示面板一种示例性实施例的结构示意图；

图8为图7中正常显示区的结构版图；

图9为图8中第一源漏层的结构版图；

图10为图8中第二源漏层的结构版图；

图11为图8中像素电极层和像素界定层的结构版图；

图12为图8中第一源漏层和第二源漏层的结构版图；

图13为图7中扇出区部分区域K1的结构版图；

图14为图13中第一源漏层的结构版图；

图15为图13中第二源漏层的结构版图；

图16为图13中像素电极层和像素界定层的结构版图；

图17为图13中第一源漏层和第二源漏层的结构版图；

图18为本公开显示面板一种示例性实施例中像素驱动电路的结构示意图；

图19为图18所示像素电路一种驱动方法中各节点上信号的时序图；

图20为本公开显示面板一种示例性实施例的结构版图；

图21为图20中有源层的结构版图；

图22为图20中第一栅极层的结构版图；

图23为图20中第二栅极层的结构版图；

图24为图20中第一源漏层的结构版图；

图25为图20中第二源漏层的结构版图；

图26为图20中有源层和第一栅极层的结构版图；

图27为图20中有源层和第一栅极层、第二栅极层的结构版图；

图28为图20中有源层和第一栅极层、第二栅极层、第一源漏层的结构版图；

图29为图20所示显示面板沿虚线BB剖开的部分剖视图；

图30为图7中区域K3的局部版图结构；

图31为图30中第一源漏层的结构版图；

图32为图30中第二源漏层的结构版图；

图33为图7中区域K4的局部版图结构；

图34为图33中第一源漏层的结构版图；

图35为图33中第二源漏层的结构版图；

图36为图7中区域K5的局部版图结构；

图37为图36中第一栅极层的结构版图；

图38为图36中第二栅极层的结构版图；

图39为图36中第一源漏层的结构版图；

图40为图36中第二源漏层的结构版图；

图41为图36中第一栅极层、第二栅极层的结构版图；

图42为图36中第一栅极层、第二栅极层、第一源漏层的结构版图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

如图1所示，为相关技术中显示面板一种示例性实施例的结构示意图。该显示面板可以包括显示区AA，显示区AA可以包括扇出区FT和位于扇出区以外的正常显示区。该显示面板还可以包括衬底基板、多条数据线Da、多条第一信号线L1、多条第二信号线L2。多条数据线Da位于所述显示区AA，所述数据线Da在所述衬底基板上的正投影沿第一方向X间隔分布且沿第二方向Y延伸，所述第一方向X和所述第二方向Y相交，例如，第一方向X可以为行方向，第二方向Y可以为列方向。多条第一信号线L1在所述衬底基板上的正投影沿所述第一方向X延伸且沿所述第二方向Y间隔分布，位于所述扇出区FT的部分所述第一信号线L1形成第一数据扇出线Fa1，位于所述扇出区FT的部分所述第一信号线L1形成第三模拟线Dm3，位于所述正常显示区的所述第一信号线L1形成第一模拟线Dm1，所述第一数据扇出线Fa1与所述数据线Da对应设置，所述第一数据扇出线Fa1连接与其对应的所述数据线Da；多条第二信号线L2与所述第一信号线L1位于不同导电层，所述第二信号线L2在所述衬底基板上的正投影沿所述第二方向Y延伸且沿所述第一方向X间隔分布，位于所述扇出区FT的部分所述第二信号线L2形成第二数据扇出线Fa2，位于所述扇出区FT的部分所述第二信号线L2形成第四模拟线Dm4，位于所述正常显示区的所述第二信号线L2形成第二模拟线Dm2，所述第二数据扇出线Fa2与所述第一数据扇出线Fa1对应设置，所述第二数据扇出线Fa2连接与其对应的所述第一数据扇出线Fa1。

如图1所示，第一模拟线Dm1和第三模拟线Dm3连接，第二模拟线Dm2和第四模拟线Dm4连接，第三模拟线Dm3和第一数据扇出线Fa1间隔设置，第四模拟线Dm4和第二数据扇出线Fa2间隔设置。第一模拟线Dm1、第二模拟线Dm2、第三模拟线Dm3、第四模拟线Dm4可以使得正常显示区和扇出区FT中第一信号线L1和第二信号线L2的分布密度相同，从而可以改善显示面板的息屏mura。

如图1所示，相关技术中，在衬底基板上正投影相交的第一模拟线Dm1和第二模拟线Dm2可以通过过孔H(黑色圆圈)连接，第一模拟线Dm1和第二模拟线Dm2可以连接显示面板中的公共电极层，网格结构的第一模拟线Dm1和第二模拟线Dm2可以降低公共电极层的自身电阻，从而降低公共电极层不同位置上的电压差，提高显示面板的显示均一性。

如图2-6所示，图2为图1中正常显示区的结构版图，该显示面板可以包括依次层叠设置的第一源漏层、第二源漏层、像素电极层。图3为图2中第一源漏层的结构版图，图4为图2中第二源漏层的结构版图，图5为图2中像素电极层的结构版图，图6为图2中第一源漏层和第二源漏层的结构版图。

第一模拟线Dm1位于第一源漏层，第二模拟线Dm2位于第二源漏层。第一源漏层还可以包括第一转接部Cnt1，第一转接部Cnt1连接第一模拟线Dm1，第二模拟线Dm2通过过孔(黑色方块表示过孔的位置)连接第一转接部Cnt1以连接与其相交的第一模拟线Dm1。然而，如图2所示，像素电极层包括有第一电极部R、第二电极部G1、第三电极部B、第四电极部G2。第四电极部G2在衬底基板上的正投影和第一转接部Cnt1在衬底基板上的正投影交叠，与第一转接部Cnt1交叠的第四电极部G2会在交叠位置局部凸起，同时由于扇出区中没有设置第一转接部，因而，扇出区中第四电极部G2和正常显示区中第四电极部G2具有不同的反光特性，从而导致显示面板出现息屏mura。

基于此，本示例性实施例提供一种显示面板，如图7-11所示，图7为本公开显示面板一种示例性实施例的结构示意图，该显示面板可以包括依次层叠设置的第一源漏层、第二源漏层、像素电极层、像素界定层。图8为图7中正常显示区的结构版图。图9为图8中第一源漏层的结构版图，图10为图8中第二源漏层的结构版图，图11为图8中像素电极层和像素界定层的结构版图，图12为图8中第一源漏层和第二源漏层的结构版图。

相比于图1所示的显示面板，在图7所示的显示面板中，第一模拟线Dm1和所述第二模拟线Dm2在所述衬底基板上正投影的部分交点和所述第一转接部Cnt1对应设置，所述第一转接部Cnt1连接于与其对应的所述第一模拟线和第二模拟线之间。其中，第一转接部Cnt1和形成与其对应交点的第一模拟线和第二模拟线对应设置。第一模拟线Dm1在所述衬底基板上的正投影和所述第二模拟线Dm2在所述衬底基板上的正投影的交点个数大于所述第一转接部Cnt1的个数。即图7所示显示面板在正常显示区中去除了部分第一转接部，从而使得第一转接部和任一电极部在衬底基板上的正投影均不交叠，该设置可以改善显示面板息屏mura的问题。

如图8、11所示，像素界定层上可以形成有多个像素开口PH，像素开口PH和电极部对应设置，像素开口PH在衬底基板上的正投影位于与其对应的电极部在衬底基板上的正投影上。电极部在衬底基板上的正投影面积略大于像素开口PH在衬底基板上的正投影面积。

应该理解的是，在其他示例性实施例中，也可以通过其他方式避免第一转接部和电极部在衬底基板上的正投影交叠，例如，可以通过改变第一转接部的形状、位置等方式避免第一转接部和电极部交叠。此外，在其他示例性实施例中，第一信号线L1也可以位于其他导电层，第二信号线L2也可以位于其他导电层，所述第二信号线所在导电层位于所述第一信号线所在导电层背离所述衬底基板的一侧，第一转接部和所述第一模拟线可以同层连接，所述第一转接部和所述第二模拟线可以通过过孔连接。

如图8所示，所述第二模拟线Dm2在所述衬底基板上的正投影可以覆盖所述第一转接部Cnt1在所述衬底基板上的正投影。该设置可以使得第一转接部Cnt1不会影响正常显示区中遮光结构的分布密度，从而可以使得扇出区和正常显示区具有相同或大致相同的遮光结构分布密度，即可以改善显示面板息屏mura的问题。

如图8、9、12所示，所述第一转接部Cnt1可以包括第一过孔接触部TH1，所述第一过孔接触部TH1通过过孔连接所述第二模拟线Dm2。第二模拟线Dm2和第一过孔接触部TH1连接部分会出现下凹结构，该下凹结构会改变第二模拟线Dm2的反光特性，从而导致未设置第一转接部区域的第二模拟线、第二数据扇出线和设置有第一转接部区域的第二模拟线具有不同的反光特性，进而导致显示面板息屏mura。

如图8、9、12所示，本示例性实施例中，第一信号线所在导电层还可以包括：第二模拟过孔接触部DTH2，第二模拟过孔接触部DTH2位于正常显示区，所述第一模拟线Dm1和所述第二模拟线Dm2在所述衬底基板上正投影的交点中，未与所述第一转接部Cnt1对应设置的交点和所述第二模拟过孔接触部DTH2对应设置，所述第二模拟过孔接触部DTH2和所述第一模拟线Dm1绝缘设置，所述第二模拟线Dm2通过过孔连接与其对应的所述第二模拟过孔接触部DTH2。形成交点的第二模拟线Dm2和与该交点对应的第二模拟过孔接触部DTH2对应设置。该设置可以使得正常显示区中各条第二模拟线的反光特性一致，从而改善显示面板息屏mura。

图13为图7中扇出区部分区域K1的结构版图。图14为图13中第一源漏层的结构版图，图15为图13中第二源漏层的结构版图，图16为图13中像素电极层和像素界定层的结构版图，图17为图13中第一源漏层和第二源漏层的结构版图。

如图7所示，位于所述扇出区FT的部分所述第一信号线L1形成第三模拟线Dm3，位于所述扇出区FT的部分所述第二信号线L2形成第四模拟线Dm4。第一模拟线Dm1和第三模拟线Dm3连接，第二模拟线Dm2和第四模拟线Dm4连接。

本示例性实施例中，第一信号线L1所在导电层还可以包括：第一模拟过孔接触部DTH1，第一模拟过孔接触部DTH1位于所述扇出区FT，位于扇出区FT的第一信号线L1(第一数据扇出线Fa1)和所述第二信号线L2(第四模拟线Dm4)在所述衬底基板上正投影的交点和所述第一模拟过孔接触部DTH1对应设置，所述第一模拟过孔接触部DTH1和第一信号线L1绝缘设置，第二信号线L2通过过孔连接与其对应的所述第一模拟过孔接触部DTH1，形成交点的第二信号线L2和与该交点对应的第一模拟过孔接触部DTH1相对应。该设置可以使得正常显示区中第二信号线和扇出区FT中第二信号线的反光特性一致，从而改善显示面板息屏mura。

应该理解的是，在图7所示显示面板扇出区FT的局部区域K2中，位于扇出区FT的第一信号线L1(第三模拟线)和所述第二信号线L2(第二数据扇出线)在所述衬底基板上正投影的交点也可以对应设置有第一模拟过孔接触部DTH1。第二信号线L2通过过孔连接与其对应的所述第一模拟过孔接触部DTH1。

本示例性实施例中，所述第一模拟过孔接触部DTH1、第二模拟过孔接触部DTH2、第一过孔接触部TH1形成过孔接触部；相邻所述过孔接触部在所述衬底基板上的正投影在所述第一方向X上的最小距离为S1，相邻所述过孔接触部在所述衬底基板上的正投影在所述第一方向X上的最大距离为S2，其中，(S2-S1)/S1大于等于0且小于等于0.2，例如，(S2-S1)/S1可以等于0、0.1、0.2等。相邻所述过孔接触部在所述衬底基板上的正投影在所述第二方向Y上的最小距离为S3，相邻所述过孔接触部在所述衬底基板上的正投影在所述第二方向Y上的最大距离为S4，其中，(S4-S3)/S3大于等于0且小于等于0.2。(S4-S3)/S3可以等于0、0.1、0.2等。该设置可以使得过孔接触部均匀分布，从而可以进一步改善显示面板息屏mura问题。

本示例性实施例中，相邻两所述第一信号线L1在所述衬底基板上的正投影在所述第二方向Y上的最小距离为S5，相邻两所述第一信号线L1在所述衬底基板上的正投影在所述第二方向Y上的最大距离为S6，其中，(S6-S5)/S5大于等于0且小于等于0.2。例如，S6-S5)/S5可以等于0、0.1、0.2等。相邻两所述第二信号线L2在所述衬底基板上的正投影在所述第一方向X上的最小距离为S7，相邻两所述第二信号线L2在所述衬底基板上的正投影在所述第一方向X上的最大距离为S8，其中，(S8-S7)/S7大于等于0且小于等于0.2。例如，(S8-S7)/S7可以等于0、0.1、0.2等。该设置可以使得第一信号线L1和第二信号线L2均匀分布，从而可以进一步改善显示面板息屏mura问题。

本示例性实施例中，显示面板可以包括像素驱动电路，如图18所示，为本公开显示面板一种示例性实施例中像素驱动电路的结构示意图。该像素驱动电路可以包括：驱动晶体管T3、第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。其中，第四晶体管T4的第一极连接数据信号端Da，第四晶体管T4的第二极连接驱动晶体管T3的第一极，第四晶体管T4的栅极连接第二复位信号端Re2；第五晶体管T5的第一极连接第一电源端VDD，第五晶体管T5的第二极连接驱动晶体管T3的第一极，第五晶体管T5的栅极连接使能信号端EM；驱动晶体管T3的栅极连接节点N；第二晶体管T2的第一极连接节点N，第二晶体管T2的第二极连接驱动晶体管T3的第二极，第二晶体管T2的栅极连接栅极驱动信号端Gate；第六晶体管T6的第一极连接驱动晶体管T3的第二极，第六晶体管T6第二极连接第七晶体管T7的第二极，第六晶体管T6栅极连接使能信号端EM，第七晶体管T7的第一极连接第二初始信号端Vinit2，第七晶体管T7的栅极连接第二复位信号端Re2；第一晶体管T1的第二极连接节点N，第一晶体管T1的第一极连接第一初始信号端Vinit1，第一晶体管T1的栅极连接第一复位信号端Re1；电容C的第一电极连接节点N，电容C的第二电极连接第一电源端VDD。该像素驱动电路可以连接一发光单元OLED，像素驱动电路用于驱动该发光单元OLED发光，发光单元OLED的第一电极可以连接于第六晶体管T6的第二极，发光单元的第二电极可以连接第二电源端VSS，发光单元的第一电极可以为发光单元的阳极，发光单元的第二电极可以为发光单元的阴极。其中，第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型晶体管，P型晶体管具有较高的载流子迁移率，从而有利于实现高分辨率、高反应速度、高像素密度、高开口率的显示面板。第一初始信号端和第二初始信号端可以根据实际情况输出相同或不同电压信号。

如图19所示，为图18所示像素电路一种驱动方法中各节点上信号的时序图。其中，Gate表示栅极驱动信号端Gate上信号的时序图，Re1表示第一复位信号端Re1上信号的时序图，Re2表示第二复位信号端Re2上信号的时序图，EM表示使能信号端EM上信号的时序图。该像素电路的驱动方法可以包括复位阶段t1、补偿阶段t2，发光阶段t3。在复位阶段t1：第一复位信号端Re1输出低电平信号，第一晶体管T1导通，第一初始信号端Vinit1向节点N输入第一初始信号。在补偿阶段t2：第二复位信号端Re2、栅极驱动信号端Gate输出低电平信号，第四晶体管T4、第二晶体管T2、第七晶体管T7导通，同时数据信号端Da输出数据信号以向节点N写入电压Vdata+Vth，其中Vdata为数据信号的电压，Vth为驱动晶体管T3的阈值电压，第二初始信号端Vini2向第六晶体管T6的第二极输入第二初始信号。在发光阶段t3：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在节点N的电压Vdata+Vth作用下驱动发光单元发光。根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth)²，其中，μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。本公开像素电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)²。该像素电路能够避免驱动晶体管阈值对其输出电流的影响。

本示例性实施例中，如图7所示，第一模拟线Dm1和第二模拟线Dm2可以连接显示面板的公共电极层，公共电极层可以形成发光单元第二电极。应该理解的是，在其他示例性实施例中，第一模拟线和第二模拟线还可以传输其他信号。例如，第一模拟线和第二模拟线还可以用于提供第一电源端、第一初始信号端、第二初始信号端等。

本示例性实施例中，显示面板可以包括图18所示的像素驱动电路。该显示面板还可以包括依次层叠设置的衬底基板、有源层、第一栅极层、第二栅极层、第一源漏层、第二源漏层，上述层级结构之间可以设置有绝缘层。如图20-28所示，图20为本公开显示面板一种示例性实施例的结构版图，图21为图20中有源层的结构版图，图22为图20中第一栅极层的结构版图，图23为图20中第二栅极层的结构版图，图24为图20中第一源漏层的结构版图，图25为图20中第二源漏层的结构版图，图26为图20中有源层和第一栅极层的结构版图，图27为图20中有源层和第一栅极层、第二栅极层的结构版图，图28为图20中有源层和第一栅极层、第二栅极层、第一源漏层的结构版图。

如图20、21、26所示，有源层可以包括：第一有源部61、第三有源部63、第四有源部64、第五有源部65、第六有源部66、第七有源部67、第一子有源部621、第二子有源部622、第三子有源部623、第八有源部68、第九有源部69、第十有源部610、第十一有源部611、第十二有源部612、第十三有源部613、第十四有源部614、第十五有源部615。第一有源部61用于形成第一晶体管T1的沟道区；第一子有源部621和第二子有源部622用于形成第二晶体管T2的沟道区；第三子有源部623连接于第一子有源部621和第二子有源部622之间；第三有源部63用于形成驱动晶体管DT的沟道区；第四有源部64用于形成第四晶体管T4的沟道区；第五有源部65用于形成第五晶体管T5的沟道区；第六有源部66用于形成第六晶体管T6的沟道区；第七有源部67用于形成第七晶体管T7的沟道区；第八有源部68和第十三有源部613连接于第四有源部64的两端；第九有源部69连接于第三有源部63和第五有源部65之间；第十有源部610连接于第一有源部61和第一子有源部621之间；第十一有源部611连接于第一有源部61远离第一有源部61的一端；第十二有源部612连接于第七有源部67远离第六有源部66的一端；第十四有源部614连接于第七有源部67和第六有源部66之间。第十五有源部615连接于第五有源部65远离第三有源部63的一端。有源层可以由多晶硅材料形成，相应的，第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型的低温多晶硅薄膜晶体管。

如图20、22、26所示，第一栅极层可以包括第一复位信号线Re1、第二复位信号线Re2、栅线Gate、使能信号线EM、第一导电部11。第一复位信号线Re1、第二复位信号线Re2、栅线Gate、使能信号线EM在衬底基板上的正投影均可以沿第一方向X延伸。第一复位信号线Re1用于提供第一复位信号端；第二复位信号线Re2用于提供第二复位信号端；栅线Gate用于提供栅极驱动信号端；能信号线EM用于提供使能信号端。第一复位信号线Re1在衬底基板上的正投影覆盖第一有源部61在衬底基板上的正投影，第一复位信号线Re1的部分结构用于形成第一晶体管T1的栅极；第二复位信号线Re2在衬底基板上的正投影覆盖第七有源部67、第四有源部64在衬底基板上的正投影，第二复位信号线Re2的部分结构用于形成第七晶体管T7的栅极，第二复位信号线Re2的部分结构用于形成第四晶体管T4的栅极；栅线Gate在衬底基板上的正投影覆盖第一子有源部621、第二子有源部622在衬底基板上的正投影，栅线Gate的部分结构用于形成第二晶体管T2的栅极；使能信号线EM在衬底基板上的正投影覆盖第五有源部65、第六有源部66在衬底基板上的正投影，使能信号线EM的部分结构用于形成第五晶体管T5的栅极，使能信号线EM的部分结构用于形成第六晶体管T6的栅极；第一导电部11在衬底基板上的正投影覆盖第三有源部63在衬底基板上的正投影，第一导电部11用于形成驱动晶体管T3的栅极。第一导电部11还可以复用为电容的第一电极。在本示例性实施例中，某一结构在衬底基板上的正投影沿某一方向延伸，可以理解为，该结构在衬底基板上的正投影沿该方向直线延伸或弯折延伸。此外，该显示面板可以利用第一栅极层为掩膜对有源层进行导体化处理，即有源层中被第一栅极层覆盖的区域可以形成晶体管的沟道区，有源层中未被第一栅极层覆盖的区域形成导电结构。

如图20、23、27所示，第二栅极层可以包括第一初始信号线Vinit1、第二初始信号线Vinit2、第二导电部22。第一初始信号线Vinit1在衬底基板上的正投影、第二初始信号线Vinit2在衬底基板上的正投影可以沿第二方向Y延伸。第一初始信号线Vinit1可以用于提供第一初始信号端，第二初始信号线Vinit2可以用于提供第二初始信号端。第二导电部22在衬底基板上的正投影可以与第一导电部11在衬底基板上的正投影交叠，第二导电部22可以用于形成电容C的第一电极。

如图20、24、28所示，第一源漏层可以包括第一桥接部31、第二桥接部32、第三桥接部33、第四桥接部34、第五桥接部35、第七桥接部37、第一信号线L1。其中，第一桥接部31可以分别通过过孔(黑色方块表示过孔位置)连接第八有源部68和第九有源部69，以连接第四晶体管T4的第二极和驱动晶体管T3的第一极。第二桥接部32可以分别通过过孔连接第十一有源部611和第一初始信号线Vinit1，以连接第一晶体管T1的第一极和第一初始信号端。第三桥接部33可以分别通过过孔连接第一导电部11和第十有源部610，以连接第一晶体管T1的第二极、驱动晶体管T3的栅极、第二晶体管T2的第一极。其中，第二导电部22上形成有开口221，连接于第三桥接部33和第一导电部11之间的过孔在衬底基板上的正投影位于开口221在衬底基板上的正投影内，以和第二导电部22绝缘。第四桥接部34可以通过过孔连接第十四有源部614，以连接第六晶体管T6的第二极和第七晶体管的第二极。第五桥接部35可以通过过孔连接第十三有源部613，以连接第四晶体管T4的第一极。第六桥接部36分别通过过孔连接第十二有源部612和第二初始信号线Vinit2，以连接第七晶体管的第一极和第二初始信号端。第七桥接部37可以分别通过过孔连接第二导电部22和第十五有源部615，以连接第五晶体管T5的第一极和电容C的第二电极。

如图20、25所示，第二源漏层可以包括电源线VDD、数据线Da、第二信号线L2、第八桥接部48。电源线VDD、第二信号线L2、数据线Da在衬底基板上的正投影可以沿第二方向Y延伸。电源线VDD可以用于提供第一电源端，电源线VDD可以分别通过过孔连接第七桥接部37，以连接第一电源端和第五晶体管T5的第一极、电容C的第二电极。数据线Da可以用于提供数据信号端，数据线Da可以通过过孔连接第五桥接部35，以连接数据信号端和第四晶体管T4的第一极。第八桥接部48可以通过过孔连接第四桥接部34，以连接第六晶体管T6的第二极和第七晶体管T7的第二极。第八桥接部48还可以通过过孔连接电极部。

本示例性实施例中，如图8、20所示，第一模拟线Dm1和所述像素驱动电路对应设置，在相互对应的所述像素驱动电路和所述第一模拟线Dm1中，所述第一模拟线Dm1在所述衬底基板上的正投影位于第一导电部11在所述衬底基板上的正投影远离栅线Gate在所述衬底基板上的正投影的一侧；所述第二模拟线Dm2和所述像素驱动电路对应设置，在相互对应的所述像素驱动电路和所述第二模拟线Dm2中，所述第二模拟线Dm2在所述衬底基板上的正投影位于所述电源线VDD在所述衬底基板上的正投影远离所述数据线Da在所述衬底基板上的正投影的一侧；所述第一转接部Cnt1和与其直接连接的第一模拟线Dm1和第二模拟线Dm2对应设置，与同一组所述第一模拟线Dm1、第二模拟线Dm2对应的像素驱动电路和所述第一转接部Cnt1对应设置。

本示例性实施例中，如图8、13所示，多个所述电极部中包括第一电极部R、第二电极部G1、第三电极部B、第四电极部G2。第一电极部R可以同于形成红色发光单元的第一电极，第二电极部G1、第四电极部G2可以用于形成绿色发光单元的第一电极，第三电极部B可以用于形成蓝色发光单元的第一电极。在连接于同一行像素驱动电路的多个电极部中，第一电极部R、第二电极部G1、第三电极部B、第四电极部G2在行方向上依次交替分布；在相邻两列像素驱动电路中，所述第一电极部R和所述第三电极部B连接于同一列像素驱动电路，且连接于同一列像素驱动电路的所述第一电极部R和第三电极部B在列方向上依次交替分布，所述第二电极部G1和所述第四电极部G2连接于另一列像素驱动电路，且连接于同一列像素驱动电路的所述第二电极部G1和第四电极部G2在列方向上依次交替分布；在所述第一方向上相邻的四个像素驱动电路中，所述第一电极部R对应的像素驱动电路对应设置有所述第一转接部，所述第二电极部G1对应的像素驱动电路对应设置有所述第一转接部，所述第三电极部B对应的像素驱动电路对应设置有所述第一转接部。第四电极部G2没有对应设置第一转接部。

应该理解的是，在其他示例性实施例中，在所述正常显示区，在所述第一方向上相邻的n个像素驱动电路对应设置有m个所述第一转接部；其中，n为大于等于2的正整数，m为大于等于1的正整数，n大于m。

如图29所示，为图20所示显示面板沿虚线BB剖开的部分剖视图。该显示面板还可以包括缓冲层92、第一绝缘层93、第二绝缘层94、第一介电层95、钝化层96、平坦层97，其中，衬底基板91、缓冲层92、有源层、第一绝缘层93、第一栅极层、第二绝缘层94、第二栅极层、第一介电层95、第一源漏层、钝化层96、平坦层97、第二源漏层依次层叠设置。第一绝缘层93、第二绝缘层94可以氧化硅层，第一介电层95可以为氮化硅层，钝化层96、缓冲层92的材料可以为氧化硅、氮化硅等，平坦层97的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板91可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一栅极层、第二栅极层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第一源漏层、第二源漏层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。第一栅极层、第二栅极层中任一导电层的方块电阻可以大于第一源漏层、第二源漏层中任一导电层的方块电阻。

如图30-32所示，图30为图7中区域K3的局部版图结构，图31为图30中第一源漏层的结构版图，图32为图30中第二源漏层的结构版图。

如图7所示，显示面板还包括位于所述显示区AA周围的边框区CC。所述边框区CC可以包括在所述第一方向上相对设置的第一边框区(左边框)和第二边框区(右边框)、在所述第二方向上相对设置的第三边框区(上边框)和第四边框区(下边框)。如图30-32所示，该显示面板可以包括位于边框区的电极环4HVSS，电极环4HVSS可以通过过孔连接公共电极层，其中，电极环4HVSS可以位于第二源漏层。在该显示面板的上边框，第二模拟线Dm2可以连接于位于上边框的电极环4HVSS。

如图30-32所示，第一源漏层还可以包括位于上边框的第一电极线3HVSS，第一电极线3HVSS在衬底基板上的正投影沿第一方向X延伸，电极环4HVSS可以通过过孔(黑色矩形块)连接第一电极线3HVSS，第一电极线3HVSS可以降低电极环4HVSS的电阻，从而降低电极环4HVSS不同位置之间的压差。

如图30-32所示，该显示面板还可以包括位于上边框的模拟像素驱动电路Dpix，模拟像素驱动电路Dpix所在子像素单元不发光。图30中仅画出了两行模拟像素驱动电路Dpix的部分结构。第一源漏层还可以包括第二电极线3VDD1，第二电极线3VDD1在衬底基板上的正投影可以沿第一方向延伸，第二电极线3VDD1可以连接显示区中的电源线VDD。

如图33-35所示，图33为图7中区域K4的局部版图结构，图34为图33中第一源漏层的结构版图，图35为图33中第二源漏层的结构版图。

位于左边框的电极环4HVSS可以通过过孔连接第一模拟线Dm1。相同的，位于右边框的电极环4HVSS也可以通过过孔连接第一模拟线Dm1。

第一源漏层还可以包括：第一初始接入线3Vinit1、第二初始接入线3Vinit2，第一初始接入线3Vinit1、第二初始接入线3Vinit2在衬底基板上的正投影均可以沿第二方向Y延伸。第一初始接入线3Vinit1可以连接位于显示区的第一初始信号线Vinit1，第二初始接入线3Vinit2可以连接位于显示区的第二初始信号线Vinit2。

第二源漏层还可以包括第一初始导电部4Vinit1和第二初始导电部4Vinit2。第一初始导电部4Vinit1可以通过过孔连接第一初始接入线3Vinit1，以降低第一初始接入线3Vinit1的电阻；第二初始导电部4Vinit2可以通过过孔连接第二初始接入线3Vinit2，以降低第二初始接入线3Vinit2的电阻。

如图36-42所示，图36为图7中区域K5的局部版图结构，图37为图36中第一栅极层的结构版图，图38为图36中第二栅极层的结构版图，图39为图36中第一源漏层的结构版图，图40为图36中第二源漏层的结构版图，图41为图36中第一栅极层、第二栅极层的结构版图，图42为图36中第一栅极层、第二栅极层、第一源漏层的结构版图。

如图36-42所示，第一栅极层还可以包括第一数据引出线1Da。第二栅极层还可以包括第二数据引出线2Da。第一数据引出线1Da在衬底基板上的正投影和第二数据引出线2Da在衬底基板上的正投影可以依次交替设置。显示区中的数据线Da、第二数据扇出线Fa2可以通过第九桥接部39连接第一数据引出线1Da；显示区中的数据线Da可以通过第十桥接部310连接第二数据引出线2Da。

如图36-42所示，第一源漏层还可以包括电源接入线3VDD2，电源接入线3VDD2在衬底基板上的正投影可以沿第一方向X延伸，位于显示区的电源线VDD可以通过第十一桥接部311连接电源接入线3VDD2。

如图36-42所示，位于显示区的第二模拟线Dm2可以连接位于下边框的电极环4HVSS。该显示面板的电源管理电路可以向位于下边框的电极环4HVSS提供电源信号。

如图36-42所示，第一栅极层还可以包括第一初始模拟线1Vinit1，第二栅极层还可以包括第二初始模拟线2Vinit1，第一初始模拟线1Vinit1和第二初始模拟线2Vinit1均可以和位于显示区的第一初始信号线连接，例如，第一初始模拟线1Vinit1和第二初始模拟线2Vinit1可以连接第一初始接入线3Vinit1。第一初始模拟线1Vinit1和第二初始模拟线2Vinit1可以使得显示面板不同区域具有较为均匀的栅线分布密度，从而提高显示面板的显示均一性。

如图36-42所示，第二模拟线Dm2可以通过第一模拟过孔DH1连接位于有源层的第一模拟导电部(未画出)，第一模拟导电部可以和第一模拟过孔DH1一一对应设置。第十一桥接部311可以通过第二模拟过孔DH2连接位于有源层的第二模拟导电部(未画出)，第二模拟导电部可以和第二模拟过孔DH2一一对应设置。第一模拟导电部和第二模拟导电部独立设置。第一模拟过孔DH1和第二模拟过孔DH2可以使得显示面板不同区域具有较为均匀的过孔分布密度，从而提高显示面板的显示均一性。

需要说明的是，在上述实施例中，画于第二源漏层背离衬底基板一侧的黑色方块表示第二源漏层连接面向衬底基板一侧的其他层级的过孔；画于第一源漏层背离衬底基板一侧的黑色方块表示第一源漏层连接面向衬底基板一侧的其他层级的过孔。该黑色方块仅表示过孔的位置，不同位置黑色方块所表示的不同过孔可以贯穿于不同绝缘层。

需要说明的是，本公开中的附图比例可以作为实际工艺中的参考，但不限于此，例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图。此外，第一、第二等限定词仅用于限定不同的结构名称，其并没有特定顺序和数量的含义。晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区，并且电流能够流过漏极、沟道区以及源极。在本示例性实施例中，沟道区是指电流主要流过的区域。在本示例性实施例中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况下，“源极”及“漏极”的功能有时互相调换。因此，在本示例性实施例中，“源极”和“漏极”可以互相调换。另外，栅极还可以称为控制极。

本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。

本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (20)

1.一种显示面板，其中，所述显示面板的显示区包括扇出区和位于所述扇出区以外的正常显示区，所述显示面板还包括：

衬底基板；

多条数据线，位于所述显示区，所述数据线在所述衬底基板上的正投影沿第一方向间隔分布且沿第二方向延伸，所述第一方向和所述第二方向相交；

多条第一信号线，所述第一信号线在所述衬底基板上的正投影沿所述第一方向延伸且沿所述第二方向间隔分布，位于所述扇出区的部分所述第一信号线形成第一数据扇出线，位于所述正常显示区的所述第一信号线形成第一模拟线，所述第一数据扇出线与所述数据线对应设置，所述第一数据扇出线连接与其对应的所述数据线；

多条第二信号线，与所述第一信号线位于不同导电层，所述第二信号线在所述衬底基板上的正投影沿所述第二方向延伸且沿所述第一方向间隔分布，位于所述扇出区的部分所述第二信号线形成第二数据扇出线，位于所述正常显示区的所述第二信号线形成第二模拟线，所述第二数据扇出线与所述第一数据扇出线对应设置，所述第二数据扇出线连接与其对应的所述第一数据扇出线；

多个第一转接部，位于所述正常显示区，所述第一转接部连接于在所述衬底基板上正投影相交的所述第一模拟线和第二模拟线之间；

像素电极层，所述像素电极层包括多个电极部，所述电极部在所述衬底基板上的正投影和所述第一转接部在所述衬底基板上的正投影不交叠。

2.根据权利要求1所述的显示面板，其中，多条所述第一信号线和所述第一转接部位于同一导电层，多条所述第二信号线位于同一导电层；

所述第二信号线所在导电层位于所述第一信号线所在导电层背离所述衬底基板的一侧；

所述第一转接部和所述第一模拟线同层连接，所述第一转接部和所述第二模拟线通过过孔连接；

所述第二模拟线在所述衬底基板上的正投影覆盖所述第一转接部在所述衬底基板上的正投影。

3.根据权利要求2所述的显示面板，其中，所述显示面板还包括：

第一源漏层，位于所述衬底基板和所述像素电极层之间，所述第一源漏层包括所述第一信号线和所述第一转接部；

第二源漏层，位于所述第一源漏层和所述像素电极层之间，所述第二源漏层包括所述第二信号线和所述数据线。

4.根据权利要求1所述的显示面板，其中，所述第一模拟线和所述第二模拟线在所述衬底基板上正投影的部分交点和所述第一转接部对应设置，所述第一转接部连接于与其对应的所述第一模拟线和第二模拟线之间；

所述第一模拟线在所述衬底基板上的正投影和所述第二模拟线在所述衬底基板上的正投影的交点个数大于所述第一转接部的个数。

5.根据权利要求4所述的显示面板，其中，所述显示面板包括像素驱动电路；

在所述正常显示区，部分所述像素驱动电路对应设置有一个所述第一转接部，且在所述第一方向上相邻的n个像素驱动电路对应设置有m个所述第一转接部；

其中，n为大于等于2的正整数，m为大于等于1的正整数，n大于m。

6.根据权利要求5所述的显示面板，其中，n等于4，m等于3，所述第一方向为行方向，所述第二方向为列方向；

多个所述电极部中包括第一电极部、第二电极部、第三电极部、第四电极部；

在连接于同一行像素驱动电路的多个电极部中，第一电极部、第二电极部、第三电极部、第四电极部在行方向上依次交替分布；

在相邻两列像素驱动电路中，所述第一电极部和所述第三电极部连接于同一列像素驱动电路，且连接于同一列像素驱动电路的所述第一电极部和第三电极部在列方向上依次交替分布，所述第二电极部和所述第四电极部连接于另一列像素驱动电路，且连接于同一列像素驱动电路的所述第二电极部和第四电极部在列方向上依次交替分布；

在所述第一方向上相邻的四个像素驱动电路中，所述第一电极部对应的像素驱动电路对应设置有所述第一转接部，所述第二电极部对应的像素驱动电路对应设置有所述第一转接部，所述第三电极部对应的像素驱动电路对应设置有所述第一转接部。

7.根据权利要求5所述的显示面板，其中，所述像素驱动电路包括驱动晶体管、第二晶体管、第五晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极，所述第五晶体管的第一极连接电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；

所述显示面板还包括：

第一栅极层，位于所述衬底基板和所述像素电极层之间，所述第一栅极层包括第一导电部和栅线，所述栅线在所述衬底基板上的正投影沿所述第一方向延伸，所述第一导电部用于形成所述驱动晶体管的栅极，所述栅线的部分结构用于形成所述第二晶体管的栅极；

第二源漏层，位于所述第一栅极层和所述像素电极层之间，所述第二源漏层包括所述电源线和所述数据线，所述电源线在所述衬底基板上的正投影和所述数据线在所述衬底基板上的正投影沿所述第二方向延伸；

所述第一模拟线和所述像素驱动电路对应设置，在相互对应的所述像素驱动电路和所述第一模拟线中，所述第一模拟线在所述衬底基板上的正投影位于第一导电部在所述衬底基板上的正投影远离所述栅线在所述衬底基板上的正投影的一侧；

所述第二模拟线和所述像素驱动电路对应设置，在相互对应的所述像素驱动电路和所述第二模拟线中，所述第二模拟线在所述衬底基板上的正投影位于所述电源线在所述衬底基板上的正投影远离所述数据线在所述衬底基板上的正投影的一侧；

所述第一转接部和与其直接连接的第一模拟线和第二模拟线对应设置，与同一组所述第一模拟线、第二模拟线对应的像素驱动电路和所述第一转接部对应设置。

8.根据权利要求4所述的显示面板，其中，所述第一信号线所在导电层还包括：

第一模拟过孔接触部，位于所述扇出区，位于所述扇出区的所述第一信号线和所述第二信号线在所述衬底基板上正投影的交点和所述第一模拟过孔接触部对应设置，所述第一模拟过孔接触部和所述第一信号线绝缘设置，所述第二信号线通过过孔连接与其对应的所述第一模拟过孔接触部；

第二模拟过孔接触部，位于所述正常显示区，所述第一模拟线和所述第二模拟线在所述衬底基板上正投影的交点中，未与所述第一转接部对应设置的交点和所述第二模拟过孔接触部对应设置，所述第二模拟过孔接触部和所述第一模拟线绝缘设置，所述第二模拟线通过过孔连接与其对应的所述第二模拟过孔接触部。

9.根据权利要求8所述的显示面板，其中，所述第一转接部包括第一过孔接触部，所述第一过孔接触部通过过孔连接所述第二模拟线；

所述第一模拟过孔接触部、第二模拟过孔接触部、第一过孔接触部形成过孔接触部；

相邻所述过孔接触部在所述衬底基板上的正投影在所述第一方向上的最小距离为S1，相邻所述过孔接触部在所述衬底基板上的正投影在所述第一方向上的最大距离为S2，其中，(S2-S1)/S1大于等于0且小于等于0.2；

相邻所述过孔接触部在所述衬底基板上的正投影在所述第二方向上的最小距离为S3，相邻所述过孔接触部在所述衬底基板上的正投影在所述第二方向上的最大距离为S4，其中，(S4-S3)/S3大于等于0且小于等于0.2。

10.根据权利要求8所述的显示面板，其中，所述第一模拟过孔接触部在所述衬底基板上的正投影和所述电极部在所述衬底基板上的正投影至少部分交叠；

所述第二模拟过孔接触部在所述衬底基板上的正投影和所述电极部在所述衬底基板上的正投影至少部分交叠。

11.根据权利要求1所述的显示面板，其中，所述显示面板还包括像素驱动电路和发光单元，所述像素驱动电路连接所述发光单元的第一电极；

所述显示面板还包括：

公共电极层，所述公共电极层用于形成所述发光单元的第二电极；

其中，所述第一模拟线、所述第二模拟线连接所述公共电极层。

12.根据权利要求11所述的显示面板，其中，所述显示面板还包括位于所述显示区周围的边框区，所述边框区包括在所述第一方向上相对设置的第一边框区和第二边框区、在所述第二方向上相对设置的第三边框区和第四边框区；

所述显示面板还包括：

电极环，所述电极环位于所述边框区，且连接所述公共电极层，所述电极环位于所述第一边框区的至少部分结构连接所述第一模拟线，所述电极环位于所述第二边框区的至少部分结构连接所述第一模拟线，所述电极环位于所述第三边框区的至少部分结构连接所述第二模拟线，所述电极环位于所述第四边框区的至少部分结构连接所述第二模拟线。

13.根据权利要求1所述的显示面板，其中，相邻两所述第一信号线在所述衬底基板上的正投影在所述第二方向上的最小距离为S5，相邻两所述第一信号线在所述衬底基板上的正投影在所述第二方向上的最大距离为S6，其中，(S6-S5)/S5大于等于0且小于等于0.2；

和/或，相邻两所述第二信号线在所述衬底基板上的正投影在所述第一方向上的最小距离为S7，相邻两所述第二信号线在所述衬底基板上的正投影在所述第一方向上的最大距离为S8，其中，(S8-S7)/S7大于等于0且小于等于0.2。

14.根据权利要求1所述的显示面板，其中，所述显示面板还包括发光单元和用于驱动所述发光单元的像素驱动电路，所述像素驱动电路包括驱动晶体管、第四晶体管、第七晶体管，所述第四晶体管的第一极连接所述数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述第七晶体管的第一极连接第二初始信号线，所述第七晶体管的第二极连接所述发光单元的第一电极；

所述显示面板还包括：

有源层，位于所述衬底基板和所述像素电极层之间，所述有源层包括第七有源部、第四有源部，所述第七有源部用于形成所述第七晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区；

第一栅极层，位于所述有源层和所述像素电极层之间，所述第一栅极层包括第二复位信号线，所述第二复位信号线在所述衬底基板上的正投影覆盖所述第四有源部在所述衬底基板上的正投影和所述第七有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极，所述第二复位信号线的部分结构用于形成所述第四晶体管的栅极。

15.根据权利要求14所述的显示面板，其中，所述有源层还包括：

第三有源部，用于形成所述驱动晶体管的沟道区；

第八有源部，连接于所述第四有源部；

第九有源部，连接于所述第三有源部；

所述显示面板还包括：

第一源漏层，位于所述第一栅极层和所述像素电极层之间，所述第一源漏层包括第一桥接部，所述第一桥接部分别通过过孔连接所述第八有源部和第九有源部。

16.根据权利要求1所述的显示面板，其中，所述显示面板还包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第一晶体管、第二晶体管，所述第一晶体管的第一极连接第一初始信号线，所述第一晶体管的第二极连接所述驱动晶体管的栅极，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极；

所述显示面板还包括：

有源层，位于所述衬底基板和所述像素电极层之间，所述有源层包括第一有源部、第十有源部、第一子有源部、第二子有源部、连接于所述第一子有源部和所述第二子有源部之间的第三子有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第一子有源部和第二子有源部用于形成所述第二晶体管的沟道区，所述第十有源部连接于所述第一有源部和所述第一子有源部之间；

第二栅极层，位于所述有源层和所述像素电极层之间，所述第二栅极层包括所述第一初始信号线、第一凸起部、第二凸起部，所述第一凸起部连接于所述第一初始信号线，所述第二凸起部连接于所述第一初始信号线；

其中，所述第一凸起部在所述衬底基板上的正投影和所述第三子有源部在所述衬底基板上的正投影至少部分交叠，所述第二凸起部在所述衬底基板上的正投影和所述第十有源部在所述衬底基板上的正投影至少部分交叠。

17.一种显示面板，其中，所述显示面板的显示区包括扇出区和位于所述扇出区以外的正常显示区，所述显示面板还包括：

衬底基板；

多条数据线，位于所述显示区，所述数据线在所述衬底基板上的正投影沿第一方向间隔分布且沿第二方向延伸，所述第一方向和所述第二方向相交；

多条第一信号线，所述第一信号线在所述衬底基板上的正投影沿所述第一方向延伸且沿所述第二方向间隔分布，位于所述扇出区的部分所述第一信号线形成第一数据扇出线，位于所述正常显示区的所述第一信号线形成第一模拟线，所述第一数据扇出线与所述数据线对应设置，所述第一数据扇出线连接与其对应的所述数据线；

多条第二信号线，与所述第一信号线位于不同导电层，所述第二信号线在所述衬底基板上的正投影沿所述第二方向延伸且沿所述第一方向间隔分布，位于所述扇出区的部分所述第二信号线形成第二数据扇出线，位于所述正常显示区的所述第二信号线形成第二模拟线，所述第二数据扇出线与所述第一数据扇出线对应设置，所述第二数据扇出线连接与其对应的所述第一数据扇出线；

多个第一转接部，位于所述正常显示区，所述第一转接部连接于在所述衬底基板上正投影相交的所述第一模拟线和第二模拟线之间；

其中，所述显示面板还包括像素驱动电路，在所述正常显示区，部分所述像素驱动电路对应设置有一个所述第一转接部；

且在所述第一方向上相邻的n个像素驱动电路对应设置有m个所述第一转接部；

n为大于等于2的正整数，m为大于等于1的正整数，n大于m。

18.根据权利要求17所述的显示面板，其中，n等于4，m等于3，所述第一方向为行方向，所述第二方向为列方向；

所述显示面板还包括：

像素电极层，所述像素电极层包括多个电极部，多个所述电极部中包括第一电极部、第二电极部、第三电极部、第四电极部；

在连接于同一行像素驱动电路的多个电极部中，第一电极部、第二电极部、第三电极部、第四电极部在行方向上依次交替分布；

在相邻两列像素驱动电路中，所述第一电极部和所述第三电极部连接于同一列像素驱动电路，且连接于同一列像素驱动电路的所述第一电极部和第三电极部在列方向上依次交替分布，所述第二电极部和所述第四电极部连接于另一列像素驱动电路，且连接于同一列像素驱动电路的所述第二电极部和第四电极部在列方向上依次交替分布；

在所述第一方向上相邻的四个像素驱动电路中，所述第一电极部对应的像素驱动电路对应设置有所述第一转接部，所述第二电极部对应的像素驱动电路对应设置有所述第一转接部，所述第三电极部对应的像素驱动电路对应设置有所述第一转接部。

19.根据权利要求17所述的显示面板，其中，所述像素驱动电路包括驱动晶体管、第二晶体管、第五晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极，所述第五晶体管的第一极连接电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；

所述显示面板还包括：

第一栅极层，位于所述衬底基板的一侧，所述第一栅极层包括第一导电部和栅线，所述栅线在所述衬底基板上的正投影沿所述第一方向延伸，所述第一导电部用于形成所述驱动晶体管的栅极，所述栅线的部分结构用于形成所述第二晶体管的栅极；

第二源漏层，位于所述第一栅极层背离所述衬底基板的一侧，所述第二源漏层包括所述电源线和所述数据线，所述电源线在所述衬底基板上的正投影和所述数据线在所述衬底基板上的正投影沿所述第二方向延伸；

所述第一模拟线和所述像素驱动电路对应设置，在相互对应的所述像素驱动电路和所述第一模拟线中，所述第一模拟线在所述衬底基板上的正投影位于第一导电部在所述衬底基板上的正投影远离所述栅线在所述衬底基板上的正投影的一侧；

所述第二模拟线和所述像素驱动电路对应设置，在相互对应的所述像素驱动电路和所述第二模拟线中，所述第二模拟线在所述衬底基板上的正投影位于所述电源线在所述衬底基板上的正投影远离所述数据线在所述衬底基板上的正投影的一侧；

所述第一转接部和与其直接连接的第一模拟线和第二模拟线对应设置，与同一组所述第一模拟线、第二模拟线对应的像素驱动电路和所述第一转接部对应设置。

20.一种显示装置，其中，所述显示装置包括权利要求1-19任一项所述的显示面板。

Images