CN117976669A - 显示面板、显示装置 - Google Patents

Abstract

本公开涉及显示技术领域，提出一种显示面板、显示装置，显示面板包括显示区、边框区，以及位于显示区的像素驱动电路，显示面板还包括：衬底基板、第二源漏层，第二源漏层位于衬底基板的一侧，第二源漏层包括数据线和至少一条静电传输线，数据线用于向像素驱动电路提供数据信号，数据线位于显示区，静电传输线用于传输显示面板上的静电荷，静电传输线位于边框区。该显示面板具有较高的安全稳定性。

Description

显示面板、显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板、显示装置。

背景技术

相关技术中，显示面板上的静电容易击穿像素驱动电路中的晶体管，从而导致显示面板显示异常。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

根据本公开的一个方面，提供一种显示面板，其中，所述显示面板包括显示区、边框区，以及位于所述显示区的像素驱动电路，所述显示面板还包括：衬底基板、第二源漏层；第二源漏层位于所述衬底基板的一侧，所述第二源漏层包括数据线和至少一条静电传输线，所述数据线用于向所述像素驱动电路提供数据信号，所述数据线位于所述显示区，所述静电传输线用于传输所述显示面板上的静电荷，所述静电传输线位于所述边框区。

本公开一种示例性实施例中，所述显示面板还包括：信号线，所述信号线位于所述衬底基板和所述第二源漏层之间，所述静电传输线通过过孔连接所述信号线。

本公开一种示例性实施例中，所述信号线包括电源线、初始信号线中的至少一种；所述电源线用于向所述像素驱动电路提供电源信号，所述初始信号线用于向所述像素驱动电路提供初始信号。

本公开一种示例性实施例中，所述边框区包括电源线集成区，所述显示面板还包括：第一源漏层，第一源漏层位于所述衬底基板和所述第二源漏层之间，所述第一源漏层包括：多条第一电源线、电源接入线，多条第一电源线位于所述显示区，所述第一电源线用于向所述像素驱动电路提供高电平信号，所述第一电源线在所述衬底基板上的正投影沿第二方向延伸且沿第一方向间隔分布，所述第一方向和所述第二方向相交；电源接入线位于所述电源线集成区，所述电源接入线在所述衬底基板上的正投影沿所述第一方向延伸，所述电源接入线连接多条所述第一电源线；至少一条所述静电传输线中包括第一静电传输线，所述第一静电传输线在所述衬底基板上的正投影和所述电源接入线在所述衬底基板上的正投影至少部分交叠，且所述第一静电传输线通过过孔连接所述电源接入线。

本公开一种示例性实施例中，所述显示面板还包括虚拟像素驱动电路，所述边框区包括虚拟像素区，所述虚拟像素驱动电路位于所述虚拟像素区；至少一条所述静电传输线中包括至少一条第二静电传输线，所述第二静电传输线位于所述虚拟像素区。

本公开一种示例性实施例中，所述显示面板还包括：第一源漏层，第一源漏层位于所述衬底基板和所述第二源漏层之间，所述第一源漏层包括：多条虚拟电源线，多条虚拟电源线位于所述虚拟像素区，所述虚拟电源线在所述衬底基板上的正投影沿第二方向延伸且沿第一方向间隔分布，所述第一方向和所述第二方向相交；所述第二静电传输线通过过孔连接所述虚拟电源线。

本公开一种示例性实施例中，所述第一源漏层还包括：虚拟电源连接线，虚拟电源连接线位于所述虚拟像素区，所述虚拟电源连接线在所述衬底基板上的正投影沿所述第一方向延伸且和所述虚拟电源线在所述衬底基板上的正投影相交；所述第二静电传输线在所述衬底基板上的正投影和所述虚拟电源连接线在所述衬底基板上的正投影相交，所述第二静电传输线通过过孔直接连接所述虚拟电源连接线。

本公开一种示例性实施例中，所述像素驱动电路包括多个晶体管，所述第一源漏层还包括：一个或多个桥接部，所述桥接部通过过孔连接所述晶体管；其中，至少部分桥接部和所述虚拟电源线连接。

本公开一种示例性实施例中，至少一条所述第二静电传输线中包括：多条第一子静电传输线，所述第一子静电传输线在所述衬底基板上的正投影沿第二方向延伸且沿第一方向间隔分布，所述第一方向和所述第二方向相交。

本公开一种示例性实施例中，至少一条所述第二静电传输线中还包括：至少一条第二子静电传输线，至少一条所述第二子静电传输线在所述衬底基板上的正投影沿第一方向延伸且沿第二方向间隔分布；所述第二子静电传输线在所述衬底基板上的正投影和所述第一子静电传输线在所述衬底基板上的正投影相交。

本公开一种示例性实施例中，至少一条所述静电传输线中包括多条所述第二静电传输线，多条所述第二静电传输线形成网格结构，所述网格结构的镂空形状包括圆形、多边形、不规则图形中的一种或多种。

本公开一种示例性实施例中，所述数据线在所述衬底基板上的正投影沿第二方向延伸，所述显示面板还包括绑定区，所述绑定区、显示区、边框区在所述第二方向上分布，且所述显示区位于所述绑定区和所述边框区之间。

本公开一种示例性实施例中，所述边框区包括电源线集成区和虚拟像素区，所述电源线集成区位于所述虚拟像素区和所述显示区之间。

本公开一种示例性实施例中，所述像素驱动电路包括：驱动晶体管、第四晶体管，所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极。

根据本公开的一个方面，提供一种显示装置，其中，所述显示装置包括上述的显示面板。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图；

图2为图1所示像素驱动电路一种驱动方法中各节点信号的时序图；

图3为本公开显示面板一种示例性实施例的结构示意图；

图4为图3所示显示面板中显示区的结构版图；

图5图4中第一有源层的结构版图；

图6为图4中第一栅极层的结构版图；

图7为图4中第二栅极层的结构版图；

图8为图4中第一源漏层的结构版图；

图9为图4中第二源漏层的结构版图；

图10为图4中第一有源层、第一栅极层的结构版图；

图11为图4中第一有源层、第一栅极层、第二栅极层的结构版图；

图12为图4中第一有源层、第一栅极层、第二栅极层、第一源漏层的结构版图；

图13为图4所示显示面板沿虚线EE剖开的部分剖视图；

图14为本公开显示面板一种示例性实施例的结构示意图；

图15为图14所示显示面板局部区域D的结构示意图；

图16为本公开显示面板另一种示例性实施例中的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

如图1所示，为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。其中，第一晶体管T1的第一极连接第一初始信号端Vinit1，第二极连接节点N，栅极连接第一复位信号端Re1；第二晶体管T2第一极连接驱动晶体管T3的栅极，第二极连接驱动晶体管T3的第二极；栅极连接第一栅极驱动信号端G1；驱动晶体管T3的栅极连接节点N；第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第一极，栅极连接第一栅极驱动信号端G1；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；第六晶体管T6第一极连接驱动晶体管T3的第二极，栅极连接使能信号端EM；第七晶体管T7的第一极连接第二初始信号端Vinit2，第二极连接第六晶体管T6的第二极，栅极连接第二复位信号端Re2。电容C的第一电极连接驱动晶体管T3的栅极，电容C的第二电极连接第一电源端VDD。该像素驱动电路可以连接一发光单元OLED，该像素驱动电路用于驱动该发光单元OLED发光，发光单元OLED的第一电极可以连接第六晶体管T6的第二极，发光单元OLED的第二电极可以连接第二电源端VSS，第一电源端VDD为高电平电源端，第二电源端VSS为低电平电源端。其中，第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以均为P型晶体管。

如图2所示，为图1所示像素驱动电路一种驱动方法中各节点信号的时序图。其中，G1表示第一栅极驱动信号端G1信号的时序，Re1表示第一复位信号端Re1信号的时序，Re2表示第二复位信号端Re2信号的时序，EM表示使能信号端EM信号的时序，Da表示数据信号端Da信号的时序。该像素驱动电路的驱动方法可以包括复位阶段t1、数据写入阶段t2，发光阶段t3。在复位阶段t1：第一复位信号端Re1输出低电平信号，第一晶体管T1导通，第一初始信号端Vinit1向节点N输入第一初始信号。在数据写入阶段t2：第二复位信号端Re2、第一栅极驱动信号端G1输出低电平信号，第四晶体管T4、第二晶体管T2、第七晶体管T7导通，同时数据信号端Da输出数据信号以向节点N写入电压Vdata+Vth，其中Vdata为数据信号的电压，Vth为驱动晶体管T3的阈值电压，第二初始信号端Vinit2向第六晶体管T6的第二极输入第二初始信号。在发光阶段t3：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在节点N的电压Vdata+Vth作用下驱动发光单元发光。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)²。其中，μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。

如图3所示，为本公开显示面板一种示例性实施例的结构示意图，该显示面板可以包括显示区AA、边框区BB，以及位于显示区AA的多个图1所示的像素驱动电路，多个像素驱动电路可以沿第一方向X和第二方向Y阵列分布，第一方向X和第二方向Y相交，例如，第一方向X为行方向，第二方向为列方向。该显示面板还可以包括依次层叠设置的衬底基板、有源层、第一栅极层、第二栅极层、第一源漏层、第二源漏层，上述结构层之间设置有绝缘层。其中，有源层部分结构可以用于形成像素驱动电路中晶体管的沟道区；第一栅极层的部分结构可以用于形成像素驱动电路中晶体管的栅极；第二栅极层的部分结构可以用于形成像素驱动电路中电容的第二电极；第一源漏层包括多个桥接部和第一电源线，桥接部用于通过过孔连接像素驱动电路中晶体管，例如，桥接部可以过孔连接晶体管的源极、漏极、或栅极，第一电源线用于向像素驱动电路提供高电平电源信号，例如，第一电源线可以用于提供图1中的第一电源端；第二源漏层至少部分结构用于形成数据线，数据线用于向像素驱动电路的数据信号端提供数据信号。

例如，如图4-12所示，图4为图3所示显示面板中显示区的结构版图，图5图4中第一有源层的结构版图，图6为图4中第一栅极层的结构版图，图7为图4中第二栅极层的结构版图，图8为图4中第一源漏层的结构版图，图9为图4中第二源漏层的结构版图，图10为图4中第一有源层、第一栅极层的结构版图，图11为图4中第一有源层、第一栅极层、第二栅极层的结构版图，图12为图4中第一有源层、第一栅极层、第二栅极层、第一源漏层的结构版图。

如图4、5、10所示，第一有源层可以包括第一有源部71、第二有源部72、第三有源部73、第四有源部74、第五有源部75、第六有源部76、第七有源部77。其中，第一有源部71用于形成第一晶体管T1的沟道区，第二有源部72用于形成第二晶体管T2的沟道区，第三有源部73用于形成驱动晶体管T3的沟道区，第四有源部74用于形成第四晶体管T4的沟道区，第五有源部75用于形成第五晶体管T5的沟道区，第六有源部76用于形成第六晶体管T6的沟道区，第七有源部77用于形成第七晶体管T7的沟道区。其中，第一有源部71包括第四子有源部714和第五子有源部715，第二有源部72包括第一子有源部721和第二子有源部722。第一有源层还可以包括连接于第四子有源部714和第五子有源部715之间的第六子有源部716、连接于第一子有源部721和第二子有源部722之间的第三子有源部723、连接于第二有源部72和第一有源部71之间的第八有源部78、连接于第四有源部74远离第三有源部73一侧的第九有源部79、连接于第一有源部71远离第二有源部72一侧的第十有源部710、连接于第六有源部76和第七有源部77之间的第十一有源部711、连接于第五有源部75远离第三有源部73一侧的第十二有源部712、连接于第七有源部77远离第六有源部76一侧的第十三有源部713。第一有源层可以由多晶硅材料形成，相应的，第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型的低温多晶硅薄膜晶体管。

如图4、6、10所示，第一栅极层可以包括：第一复位信号线Re1、第二复位信号线Re2、第一栅线G1、使能信号线EM、第一导电部11。其中，第一复位信号线Re1用于提供图1中的第一复位信号端，第二复位信号线Re2用于提供图1中的第二复位信号端，第一栅线G1用于提供图1中的第一栅极驱动信号端，使能信号线EM用于提供图1中的使能信号端。第一复位信号线Re1在衬底基板上的正投影可以沿第一方向X延伸且覆盖第一有源部71在衬底基板上的正投影，第一复位信号线Re1的部分结构用于形成第一晶体管T1的栅极。第二复位信号线Re2在衬底基板上的正投影可以沿第一方向X延伸且覆盖第七有源部77在衬底基板上的正投影，第二复位信号线Re2的部分结构用于形成第七晶体管T7的栅极。使能信号线EM在衬底基板上的正投影可以沿第一方向X延伸且覆盖第五有源部75在衬底基板上的正投影、第六有源部76在衬底基板上的正投影，使能信号线EM的部分结构用于形成第五晶体管T5的栅极，使能信号线EM的另外部分结构用于形成第六晶体管T6的栅极。第一栅线G1在衬底基板上的正投影沿第一方向X延伸且覆盖第二有源部72在衬底基板上的正投影、第四有源部74在衬底基板上的正投影，第一栅线G1的部分结构用于形成第二晶体管T2的栅极，第一栅线G1的另外部分结构用于形成第四晶体管T4的栅极。第一导电部11在衬底基板上的正投影覆盖第三有源部73在衬底基板上的正投影，第一导电部11用于形成驱动晶体管T3的栅极。第一导电部11还可以复用为电容C的第一电极。其中，第一导电部11在衬底基板上的正投影可以位于第一栅线G1在衬底基板上的正投影和使能信号线EM在衬底基板上的正投影之间。第一复位信号线Re1在衬底基板上的正投影可以位于第一栅线G1在衬底基板上的正投影远离第一导电部11在衬底基板上的正投影的一侧。第二复位信号线Re2在衬底基板上的正投影可以位于使能信号线EM在衬底基板上的正投影远离第一导电部11在衬底基板上的正投影的一侧。在相邻行像素驱动电路中，上一行像素驱动电路中的第二复位信号线Re2可以共用为本行像素驱动电路中的第一复位信号线Re1，该设置可以减小像素驱动电路在第二方向Y上的尺寸。此外，该显示面板可以利用第一栅极层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一栅极层覆盖的区域可以形成晶体管的沟道区，第一有源层中未被第一栅极层覆盖的区域形成导体结构。

如图4、7、11所示，第二栅极层可以包括第一初始信号线Vinit1、第二初始信号线Vinit2、第二导电部22、第三导电部23。第一初始信号线Vinit1可以用于提供图1中的第一初始信号端，第二初始信号线Vinit2可以用于提供图1中的第二初始信号端。第一初始信号线Vinit1在衬底基板上的正投影、第二初始信号线Vinit2在衬底基板上的正投影均可以沿第一方向X延伸。第三导电部23在衬底基板上的正投影可以与第一导电部11在衬底基板上的正投影至少部分交叠，第三导电部23可以用于形成电容C的第二电极，其中，在第一方向X上分布的多个第三导电部23可以依次连接。在相邻像素驱动电路行中，下一行像素驱动电路中的第一初始信号线Vinit1在衬底基板上的正投影可以位于本行像素驱动电路中第二初始信号线Vinit2在衬底基板上的正投影和本行像素驱动电路中第二复位信号线Re2在衬底基板上的正投影之间，该设置可以进一步减小像素驱动电路在第二方向上的尺寸。第二导电部22可以包括的第三子导电部223，第三子导电部223在衬底基板上的正投影与第三子有源部723在衬底基板上的正投影至少部分交叠，第二导电部22可以连接一稳定电压源，第三子导电部223可以对第三子有源部723起到稳压作用，从而可以改善由于第三子有源部723电压变化产生向第二晶体管T2源漏极漏电的问题。第一初始信号线Vinit1在衬底基板上的正投影可以与本行像素驱动电路中第六子有源部716在衬底基板上的正投影至少部分交叠，第一初始信号线Vinit1可以对第六子有源部716起到稳压作用，从而可以改善由于第六子有源部716电压变化产生向第一晶体管T1源漏极漏电的问题。

如图4、8、12所示，第一源漏层可以包括第一电源线VDD、多个桥接部，多个桥接部中可以包括第五桥接部35、第六桥接部36、第七桥接部37、第八桥接部38、第九桥接部39。其中，第一电源线VDD可以用于提供图1所示像素驱动电路中的第一电源端。第一电源线VDD在衬底基板上的正投影可以沿第二方向Y延伸，第一电源线VDD可以通过过孔H连接第二导电部22以向第二导电部22提供稳定电压源。应该理解的是，在其他示例性实施例中，还可以通过其他信号线向第二导电部22提供稳定电压源，例如，可以通过第一初始信号线Vinit1、第二初始信号线Vinit2向第二导电部22提供稳定电压源。第一电源线VDD还可以通过过孔连接第三导电部23以连接电容的第二电极和第一电源端。第一电源线VDD可以和在第一方向X上连接的第三导电部23形成网格结构，该设置可以降低由于第一电源线VDD自身电阻造成的压降。第一电源线VDD还可以通过过孔连接第十二有源部712，以连接第五晶体管T5的第一极和第一电源端。第五桥接部35可以分别通过过孔连接第一导电部11和第八有源部78，以连接驱动晶体管T3的栅极和第一晶体管T1的第二极、第二晶体管T2的第一极。如图7所示，第三导电部23上可以设置有开口231，连接于第五桥接部35和第一导电部11的过孔在衬底基板上的正投影可以位于开口231在衬底基板上的正投影以内，以避免该过孔与第三导电部23连接。第六桥接部36可以通过过孔连接第九有源部79，以连接第四晶体管T4的第一极。第七桥接部37可以分别通过过孔连接第十三有源部713和第二初始信号线Vinit2，以连接第七晶体管的第一极和第二初始信号端。第八桥接部38可以分别通过过孔连接第十有源部710和第一初始信号线Vinit1，以连接第一晶体管T1的第一极和第一初始信号端。第九桥接部39可以通过过孔连接第十一有源部711，以连接第六晶体管T6的第二极和第七晶体管T7的第二极。

如图4、9所示，第二源漏层可以包括：数据线Da、第十桥接部410。数据线Da用于提供图1所示像素驱动电路中的数据信号端。每列像素驱动电路对应设置一条数据线Da，数据线连接同一列像素驱动电路中的第四晶体管的第一极。数据线Da可以通过过孔连接第六桥接部36，以连接第四晶体管T4的第一极和数据信号端。

需要说明的是，如图4、12所示，画于第一源漏层背离衬底基板一侧的黑色方块表示第一源漏层连接面向衬底基板一侧的其他层级的过孔；画于第二源漏层背离衬底基板一侧的黑色方块表示第二源漏层连接面向衬底基板一侧的其他层级的过孔。该黑色方块仅表示过孔的位置，不同位置黑色方块所表示的不同过孔可以贯穿于不同绝缘层。

如图13所示，为图4所示显示面板沿虚线EE剖开的部分剖视图。该显示面板还可以包括第一绝缘层91、第二绝缘层92、介电层93、钝化层94、第一平坦层95。衬底基板90、有源层、第一绝缘层91、第一栅极层、第二绝缘层92、第二栅极层、介电层93、第一源漏层、钝化层94、第一平坦层95、第二源漏层可以依次层叠设置。第一绝缘层91、第二绝缘层92可以氧化硅层，介电层93可以为氮化硅层，钝化层94的材料可以为氧化硅、氮化硅等，第一平坦层95的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板90可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一栅极层、第二栅极层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等导电层。第一源漏层、第二源漏层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层等导电层。

本示例性实施例中，第一电源线VDD位于第一源漏层，数据线Da位于显示区AA的第二源漏层，第二源漏层在边框区BB没有布线，因而显示面板容易在边框区BB累积较多的静电荷，静电荷容易击穿图1中的第四晶体管T4，从而导致第四晶体管的栅极和数据线短接，像素驱动电路在发光阶段，第四晶体管T4的栅极常为高电平，因而数据线Da常为高电平，从而该数据线会驱动像素驱动电路所在子像素显示低灰阶画面，进而显示面板会出现黑线C。

基于此，本示例性实施例提供一种显示面板，如图14、15所示，图14为本公开显示面板一种示例性实施例的结构示意图，图15为图14所示显示面板局部区域D的结构示意图。显示面板包括显示区AA、边框区BB，以及位于显示区AA的像素驱动电路Pix，显示面板还包括：衬底基板、第二源漏层，第二源漏层位于衬底基板的一侧，第二源漏层包括数据线da和至少一条静电传输线LE，数据线Da用于向像素驱动电路Pix提供数据信号，数据线Da位于显示区AA，静电传输线LE用于传输显示面板上的静电荷，静电传输线LE位于边框区BB。

本示例性实施例在边框区BB增设静电传输线LE，静电传输线LE可以分散边框区BB位置的静电荷，分散分布的静电荷不易击穿像素驱动电路中的晶体管，从而该设置可以提高显示面板的安全稳定性。

需要说明的是，图14所示显示面板显示区的像素驱动电路可以如图4所示。应该理解的是，在其他示例性实施例中，像素驱动电路还可以为其他结构，本示例性实施例均可以通过静电传输线LE释放或分散静电。

本示例性实施例中，如图15所示，边框区BB还包括电源线集成区B1，显示面板还包括：第一源漏层，第一源漏层位于衬底基板和第二源漏层之间，第一源漏层包括：多条第一电源线VDD，第一电源线VDD位于显示区，第一电源线VDD用于向像素驱动电路Pix提供高电平信号，例如，第一电源线VDD用于提供图1中的第一电源端。第一电源线VDD在衬底基板上的正投影沿第二方向Y延伸且沿第一方向X间隔分布，第一方向X和第二方向Y相交，例如，第一方向可以为行方向，第二方向可以为列方向；电源接入线LVDD位于电源线集成区B1，电源接入线LVDD在衬底基板上的正投影沿第一方向X延伸，电源接入线LVDD连接多条第一电源线VDD；至少一条静电传输线LE中包括第一静电传输线LE1，第一静电传输线LE1在衬底基板上的正投影和电源接入线LVDD在衬底基板上的正投影至少部分交叠，且第一静电传输线LE1通过过孔连接电源接入线LVDD。本示例性实施例中，第一静电传输线LE1可以通过电源接入线LVDD释放静电荷，从而可以进一步避免边框区BB上的静电荷聚集。

需要说明的是，在其他示例性实施例中，电源线集成区B1还可以和显示区最靠近边框区的一行像素驱动电路所在区域交叠，相应的，该行像素驱动电路可以不驱动发光单元发光。

本示例性实施例中，如图15所示，显示面板还包括虚拟像素驱动电路DPix，边框区BB还包括虚拟像素区B2，虚拟像素驱动电路DPix位于虚拟像素区B2，虚拟像素驱动电路Dpix可以改善有源层的边缘效应，虚拟像素驱动电路Dpix所在子像素单元并不发光。至少一条静电传输线LE中还包括至少一条第二静电传输线LE2，第二静电传输线LE2位于虚拟像素区B2。位于虚拟像素区B2的第二静电传输线LE2可以分散虚拟像素区B2的静电荷，从而避免静电聚集。

本示例性实施例中，如图15所示，第一源漏层还可以包括：多条虚拟电源线DVDD，虚拟电源线DVDD位于虚拟像素区B2，虚拟电源线DVDD在衬底基板上的正投影沿第二方向Y延伸且沿第一方向X间隔分布；第二静电传输线LE2通过过孔连接虚拟电源线DVDD。第二静电传输线LE2上的静电荷可以传输到虚拟电源线DVDD，从而可以进一步分散静电荷。其中，第二静电传输线LE2可以通过过孔直接连接虚拟电源线DVDD，即连接于第二静电传输线LE2的过孔也连接虚拟电源线DVDD；此外，第二静电传输线LE2也可以通过过孔间接连接虚拟电源线DVDD，即连接于第二静电传输线LE2的过孔通过其他结构和虚拟电源线DVDD连接。

本示例性实施例中，如图15所示，第一源漏层还包括：虚拟电源连接线VDDx，虚拟电源连接线VDDx位于虚拟像素区B2，虚拟电源连接线VDDx在衬底基板上的正投影沿第一方向X延伸且和虚拟电源线DVDD在衬底基板上的正投影相交；第二静电传输线LE2在衬底基板上的正投影和虚拟电源连接线VDDx在衬底基板上的正投影相交，第二静电传输线LE2通过过孔直接连接虚拟电源连接线VDDx。虚拟电源连接线VDDx可以将虚拟电源线DVDD形成网格结构，网格结构的虚拟电源线DVDD可以较为均匀的分散静电荷。

本示例性实施例中，如图15所示，第一源漏层还包括：多个桥接部3，桥接部3通过过孔连接于像素驱动电路中晶体管，桥接部3可以用于过孔连接晶体管的源极、漏极、或栅极，从而实现各个晶体管之间的连接，以及晶体管和各信号端之间的连接。其中，至少部分桥接部3和虚拟电源线DVDD连接。该设置可以通过桥接部3以及和桥接部3连接的晶体管、信号线分散静电荷，从而可以进一步避免静电荷聚集。

本示例性实施例中，虚拟电源线DVDD以及和虚拟电源线DVDD连接的导电结构可以悬浮设置，即虚拟电源线DVDD以及和虚拟电源线DVDD连接的导电结构不连接显示面板外部的信号端或电源端。边框区BB的静电可以分散在虚拟电源线DVDD以及和虚拟电源线DVDD连接的导电结构上。应该理解的是，在其他示例性实施例中，虚拟电源线DVDD以及和虚拟电源线DVDD连接的导电结构也可以连接外部电路，边框区BB的静电可以通过虚拟电源线DVDD以及和虚拟电源线DVDD连接的导电结构向外部释放。

本示例性实施例中，如图16所示，为本公开显示面板另一种示例性实施例中的结构示意图。至少一条第二静电传输线中还可以包括：多条第一子静电传输线LE21，第一子静电传输线LE21在衬底基板上的正投影沿第二方向Y延伸且沿第一方向X间隔分布。

本示例性实施例中，如图16所示，至少一条第二静电传输线中还可以包括：至少一条第二子静电传输线LE22，至少一条第二子静电传输线LE22在衬底基板上的正投影沿第一方向X延伸且沿第二方向Y间隔分布；第二子静电传输线LE22在衬底基板上的正投影和第一子静电传输线LE21在衬底基板上的正投影相交。第二子静电传输线LE22和第一子静电传输线LE21可以形成网格结构，网格结构的第二子静电传输线LE22和第一子静电传输线LE21可以更加均匀的分散静电荷，从而避免静电荷聚集。

本示例性实施例中，静电传输线LE包括多条第二静电传输线LE2，多条第二静电传输线LE2可以形成网格结构，网格结构的镂空形状可以包括圆形、多边形、不规则图形中的一种或多种。多边形可以为三角形、矩形、菱形、五边形、六边形等。

本示例性实施例中，如图14-16所示，显示区AA和边框区BB在第二方向Y上分布。显示面板还可以包括绑定区PAD，绑定区PAD可以用于绑定源极驱动电路、驱动IC、触控IC等驱动芯片，绑定区PAD可以弯折到显示面板的背面。其中，绑定区PAD未弯折前，边框区BB可以位于显示区AA背离绑定区PAD的一侧。

本示例性实施例中，如图4-6所示，电源线集成区B1位于虚拟像素区B2和显示区AA之间。

本示例性实施例中，显示面板还包括：信号线，信号线位于衬底基板和第二源漏层之间，静电传输线通过过孔连接信号线。静电传输线可以通过信号线释放静电荷。其中，信号线可以包括电源线、初始信号线中的至少一种。电源线用于向像素驱动电路提供电源信号，例如，电源线可以用于向像素驱动电路提供高电平或低电平电源信号；初始信号线用于向像素驱动电路提供初始信号，例如，初始信号线可以用于向像素驱动电路提供第一初始信号、第二初始信号等。

需要说明的是，本公开中的附图比例可以作为实际工艺中的参考，但不限于此，例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图。此外，第一、第二等限定词仅用于限定不同的结构名称，其并没有特定顺序的含义，同一结构层可以通过同一构图工艺形成。在本示例性实施例中，某一结构在衬底基板上的正投影沿某一方向延伸，可以理解为，该结构在衬底基板上的正投影沿该方向直线延伸或弯折延伸。

本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。

本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (15)

1.一种显示面板，其中，所述显示面板包括显示区、边框区，以及位于所述显示区的像素驱动电路，所述显示面板还包括：

衬底基板；

第二源漏层，位于所述衬底基板的一侧，所述第二源漏层包括数据线和至少一条静电传输线，所述数据线用于向所述像素驱动电路提供数据信号，所述数据线位于所述显示区，所述静电传输线用于传输所述显示面板上的静电荷，所述静电传输线位于所述边框区。

2.根据权利要求1所述的显示面板，其中，所述显示面板还包括：

信号线，所述信号线位于所述衬底基板和所述第二源漏层之间，所述静电传输线通过过孔连接所述信号线。

3.根据权利要求2所述的显示面板，其中，所述信号线包括电源线、初始信号线中的至少一种；

所述电源线用于向所述像素驱动电路提供电源信号，所述初始信号线用于向所述像素驱动电路提供初始信号。

4.根据权利要求1所述的显示面板，其中，所述边框区包括电源线集成区，所述显示面板还包括：

第一源漏层，位于所述衬底基板和所述第二源漏层之间，所述第一源漏层包括：

多条第一电源线，位于所述显示区，所述第一电源线用于向所述像素驱动电路提供高电平信号，所述第一电源线在所述衬底基板上的正投影沿第二方向延伸且沿第一方向间隔分布，所述第一方向和所述第二方向相交；

电源接入线，位于所述电源线集成区，所述电源接入线在所述衬底基板上的正投影沿所述第一方向延伸，所述电源接入线连接多条所述第一电源线；

至少一条所述静电传输线中包括第一静电传输线，所述第一静电传输线在所述衬底基板上的正投影和所述电源接入线在所述衬底基板上的正投影至少部分交叠，且所述第一静电传输线通过过孔连接所述电源接入线。

5.根据权利要求1所述的显示面板，其中，所述显示面板还包括虚拟像素驱动电路，所述边框区包括虚拟像素区，所述虚拟像素驱动电路位于所述虚拟像素区；

至少一条所述静电传输线中包括至少一条第二静电传输线，所述第二静电传输线位于所述虚拟像素区。

6.根据权利要求5所述的显示面板，其中，所述显示面板还包括：

第一源漏层，位于所述衬底基板和所述第二源漏层之间，所述第一源漏层包括：

多条虚拟电源线，位于所述虚拟像素区，所述虚拟电源线在所述衬底基板上的正投影沿第二方向延伸且沿第一方向间隔分布，所述第一方向和所述第二方向相交；

所述第二静电传输线通过过孔连接所述虚拟电源线。

7.根据权利要求6所述的显示面板，其中，所述第一源漏层还包括：

虚拟电源连接线，位于所述虚拟像素区，所述虚拟电源连接线在所述衬底基板上的正投影沿所述第一方向延伸且和所述虚拟电源线在所述衬底基板上的正投影相交；

所述第二静电传输线在所述衬底基板上的正投影和所述虚拟电源连接线在所述衬底基板上的正投影相交，所述第二静电传输线通过过孔直接连接所述虚拟电源连接线。

8.根据权利要求6所述的显示面板，其中，所述像素驱动电路包括多个晶体管，所述第一源漏层还包括：

一个或多个桥接部，所述桥接部通过过孔连接所述晶体管；

其中，至少部分桥接部和所述虚拟电源线连接。

9.根据权利要求5所述的显示面板，其中，至少一条所述第二静电传输线中包括：

多条第一子静电传输线，所述第一子静电传输线在所述衬底基板上的正投影沿第二方向延伸且沿第一方向间隔分布，所述第一方向和所述第二方向相交。

10.根据权利要求9所述的显示面板，其中，至少一条所述第二静电传输线中还包括：

至少一条第二子静电传输线，至少一条所述第二子静电传输线在所述衬底基板上的正投影沿第一方向延伸且沿第二方向间隔分布；

所述第二子静电传输线在所述衬底基板上的正投影和所述第一子静电传输线在所述衬底基板上的正投影相交。

11.根据权利要求5所述的显示面板，其中，至少一条所述静电传输线中包括多条所述第二静电传输线，多条所述第二静电传输线形成网格结构，所述网格结构的镂空形状包括圆形、多边形、不规则图形中的一种或多种。

12.根据权利要求1所述的显示面板，其中，所述数据线在所述衬底基板上的正投影沿第二方向延伸，所述显示面板还包括绑定区，所述绑定区、显示区、边框区在所述第二方向上分布，且所述显示区位于所述绑定区和所述边框区之间。

13.根据权利要求12所述的显示面板，其中，所述边框区包括电源线集成区和虚拟像素区，所述电源线集成区位于所述虚拟像素区和所述显示区之间。

14.根据权利要求1所述的显示面板，其中，所述像素驱动电路包括：驱动晶体管、第四晶体管，所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极。

15.一种显示装置，其中，所述显示装置包括权利要求1-14任一项所述的显示面板。