CN117957942A - 显示面板及显示装置 - Google Patents
显示面板及显示装置 Download PDFInfo
- Publication number
- CN117957942A CN117957942A CN202280002938.XA CN202280002938A CN117957942A CN 117957942 A CN117957942 A CN 117957942A CN 202280002938 A CN202280002938 A CN 202280002938A CN 117957942 A CN117957942 A CN 117957942A
- Authority
- CN
- China
- Prior art keywords
- substrate
- transistor
- orthographic projection
- active
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 327
- 239000003990 capacitor Substances 0.000 claims description 19
- 238000003491 array Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 259
- 238000010586 diagram Methods 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 10
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 7
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 101100004188 Arabidopsis thaliana BARD1 gene Proteins 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种显示面板及显示装置，显示面板包括：像素驱动电路，像素驱动电路包括驱动晶体管(T3)、第一晶体管(T1)、第二晶体管(T2)，第二晶体管(T2)的第一极连接驱动晶体管(T3)的栅极，第二晶体管(T2)的第二极连接驱动晶体管(T3)的第二极，第一晶体管(T1)的第一极连接第一初始信号线(Vinit1)，第一晶体管(T1)的第二极连接第二晶体管(T2)的第二极；显示面板还包括：衬底基板(90)、第一复位信号线(Re1)、第二栅线(3G2)、第一导电部(11)，第一复位信号线(Re1)在衬底基板(90)上的正投影沿第一方向(X)延伸，第一复位信号线(Re1)的部分结构用于形成第一晶体管(T1)的栅极；第二栅线(3G2)在衬底基板(90)上的正投影沿第一方向(X)延伸，第二栅线(3G2)的部分结构用于形成第二晶体管(T2)的栅极；第一导电部(11)用于形成驱动晶体管(T3)的栅极；其中，第二栅线(3G2)在衬底基板(90)上的正投影位于第一复位信号线(Re1)在衬底基板(90)上的正投影和第一导电部(11)在衬底基板(90)上的正投影之间。该显示面板可以提高显示效果。
Description
本公开涉及显示技术领域，尤其涉及一种显示面板及显示装置。
相关技术中，显示面板通常包括有像素驱动电路和发光单元，像素驱动电路用于驱动发光单元发光。像素驱动电路包括驱动晶体管，驱动晶体管根据其栅极电压向发光单元提供驱动电流。然而，驱动晶体管的栅极存在漏电问题，从而导致显示异常。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
根据本公开的一个方面，提供一种显示面板，所述显示面板包括：像素驱动电路，所述像素驱动电路包括驱动晶体管、第一晶体管、第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极，所述第一晶体管的第一极连接第一初始信号线，所述第一晶体管的第二极连接所述第二晶体管的第二极；所述显示面板还包括：衬底基板、第一复位信号线、第二栅线、第一导电部，所述第一复位信号线在所述衬底基板上的正投影沿第一方向延伸，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极；所述第二栅线在所述衬底基板上的正投影沿所述第一方向延伸，所述第二栅线的部分结构用于形成所述第二晶体管的栅极；所述第一导电部用于形成所述驱动晶体管的栅极；其中，所述第二栅线在所述衬底基板上的正投影位于所述第一复位信号线在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述显示面板还包括：第一有源部、第 二有源部、第十七有源部、第二十有源部、第五桥接部，所述第一复位信号线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第一有源部用于形成所述第一晶体管的沟道区；所述第二栅线在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影，所述第二有源部用于形成所述第二晶体管的沟道区；第十七有源部连接于第一有源部；第二十有源部连接于所述第二有源部；所述第五桥接部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向和所述第一方向相交，所述第五桥接部分别通过过孔连接所述第十七有源部和所述第二十有源部，且所述第五桥接部在所述衬底基板上的正投影与所述第二栅线在所述衬底基板上的正投影相交。
本公开一种示例性实施例中，所述显示面板还包括：第一有源部、第十七有源部、第三有源部、第十八有源部、第五桥接部，所述第一复位信号线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第一有源部用于形成所述第一晶体管的沟道区；第十七有源部连接于第一有源部；所述第一导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第三有源部用于形成所述驱动晶体管的沟道区；第十八有源部连接于所述第三有源部；所述第五桥接部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向和所述第一方向相交，所述第五桥接部分别通过过孔连接所述第十七有源部和第十八有源部，且所述第五桥接部在所述衬底基板上的正投影与所述第二栅线在所述衬底基板上的正投影相交。
本公开一种示例性实施例中，所述显示面板还包括：第十九有源部、第四桥接部，第十九有源部连接于所述第二有源部远离所述第二十有源部的一侧；第四桥接部所述第四桥接部分别通过过孔连接所述第十九有源部和所述第一导电部；其中，所述第四桥接部在所述衬底基板上的正投影沿所述第二方向延伸且与所述第二栅线在所述衬底基板上的正投影相交。
本公开一种示例性实施例中，所述显示面板还包括：第一有源层、第一导电层、第二有源层、第三导电层、第四导电层，第一有源层位于所述衬底基板的一侧，所述第一有源层包括第一有源部、第三有源部、第十七有源部、第十八有源部，所述第一有源部用于用于形成所述第一晶体管的 沟道区，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第十七有源部连接于第一有源部，所述第十八有源部连接于所述第三有源部；第一导电层位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括所述第一复位信号线、第一导电部；第二有源层位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括第二有源部、第十九有源部、第二十有源部，所述第二有源部用于形成所述第二晶体管的沟道区，所述第十九有源部和第二十有源部分别连接于所述第二有源部的两端；第三导电层位于所述第二有源层背离所述衬底基板的一侧，所述第三导电层包括所述第二栅线；第四导电层位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括第四桥接部、第五桥接部，所述第四桥接部分别通过过孔连接所述第十九有源部和所述第一导电部，所述第五桥接部分别通过过孔连接所述第十八有源部、第十七有源部、所述第二十有源部。
本公开一种示例性实施例中，所述像素驱动电路还包括第四晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极；所述显示面板还包括；第一有源层、第二有源层，第一有源层位于所述衬底基板的一侧，所述第一有源层包括第三有源部和第四有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区；第二有源层位于所述第一有源层背离所述衬底基板的一侧，所述第二有源层包括第二有源部，所述第二栅线在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影，所述第二有源部用于形成所述第二晶体管的沟道区；其中，在所述第一方向上，所述第三有源部在所述衬底基板上的正投影位于所述第二有源部在所述衬底基板上的正投影和所述第四有源部在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述像素驱动电路还包括第四晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极；所述显示面板还包括：第一导电层，第一导电层位于所述衬底基板的一侧，所述第一导电层包括第一栅线，所述第一栅线在所述衬底基板上的正投影沿所述第一方向延伸且位于所述第一复位信号线在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投 影之间，所述第一栅线的部分结构用于形成所述第四晶体管的栅极；其中，所述第十九有源部在所述衬底基板上的正投影与所述第一栅线在所述衬底基板上的正投影至少部分交叠。
本公开一种示例性实施例中，所述第十九有源部在所述衬底基板上的正投影在所述第一方向上的最大尺寸大于所述第十九有源部在所述衬底基板上的正投影在第二方向上的最大尺寸。
本公开一种示例性实施例中，所述第十九有源部在所述衬底基板上的正投影在所述第一方向上的最大尺寸为L1，所述第十九有源部在所述衬底基板上的正投影在第二方向上的最大尺寸为L2，L1/L2大于等于1.5且小于等于5。
本公开一种示例性实施例中，所述像素驱动电路还包括第四晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述第四晶体管的栅极连接第一栅线；其中，所述第一导电部的等电位结构和所述第一栅线的等电位结构形成的电容容量为C1，所述第一导电部的等电位结构和所述第二栅线的等电位结构形成的电容容量为C2，C1大于C2。
本公开一种示例性实施例中，所述显示面板还包括：第二有源部、第十九有源部、第四桥接部，第二有源部用于形成所述第二晶体管的沟道区；第十九有源部连接于所述第二有源部，所述第十九有源部在所述衬底基板上的正投影和所述第一栅线在所述衬底基板上的正投影至少部分交叠；第四桥接部所述第四桥接部分别通过过孔连接所述第十九有源部和所述第一导电部，所述第四桥接部在所述衬底基板上的正投影沿所述第二方向延伸且与所述第二栅线在所述衬底基板上的正投影至少部分交叠；其中，所述第十九有源部在所述衬底基板上的正投影和所述第一栅线在所述衬底基板上的正投影的交叠面积为S1，所述第四桥接部在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影的交叠面积为S2；S1/S2大于等于1.2且小于等于2。
本公开一种示例性实施例中，所述显示面板还包括发光单元，所述像素驱动电路用于驱动所述发光单元发光，所述像素驱动电路还包括第七晶体管，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发 光单元的第一电极；所述显示面板还包括：第四导电层，第四导电层位于所述衬底基板的一侧，所述第四导电层包括所述第二初始信号线；其中，所述第二初始信号线包括第一子初始信号线和第二子初始信号线，所述第一子初始信号线在所述衬底基板上的正投影沿所述第一方向延伸，所述第二子初始信号线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向和所述第一方向相交；所述第一子初始信号线连接与其在所述衬底基板上正投影相交的所述第二子初始信号线。
本公开一种示例性实施例中，所述像素驱动电路还包括第五晶体管，所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第一极；所述显示面板还包括：第四导电层、第五导电层，第五导电层位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括所述电源线；所述电源线上形成有第一缺口，所述第一缺口至少部分位于所述显示面板的透光区。
本公开一种示例性实施例中，所述电源线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向和所述第一方向相交；所述电源线包括第一电源线段、第二电源线段、第三电源线段，所述第二电源线段连接于所述第一电源线段和所述第三电源线段之间；所述第二电源线段在所述衬底基板上的正投影在所述第一方向上的尺寸大于所述第一电源线段在所述衬底基板上的正投影在所述第一方向上的尺寸，所述第二电源线段在所述衬底基板上的正投影在所述第一方向上的尺寸大于所述第三电源线段在所述衬底基板上的正投影在所述第一方向上的尺寸；所述第一缺口包括第一侧边和第二侧边，所述第一侧边在所述衬底基板上的正投影和所述第二侧边在所述衬底基板上的正投影形成的夹角小于90°；且所述第一侧边由所述第二电源线段的部分边沿形成，所述第二侧边由所述第一电源线段的部分边沿形成。
本公开一种示例性实施例中，所述像素驱动电路还包括电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接电源线，所述第一导电部复用为所述电容的第一电极；所述显示面板还包括：第一导电层、第二有源层、第二导电层，第一导电层位于所述衬底基板的一侧；第二有源层位于所述第一导电层背离所述衬底基板的一侧；第二导 电层位于所述第一导电层和所述第二有源层之间，所述第二导电层包括第二导电部，所述第二导电部在所述衬底基板上的正投影与所述第一导电部在所述衬底基板上的正投影至少部分交叠，所述第二导电部用于形成所述电容的第二电极；其中，在所述第一方向上相邻的至少部分所述第二导电部相连接。
本公开一种示例性实施例中，所述显示面板包括沿所述第一方向和第二方向阵列分布的重复单元，所述第一方向和所述第二方向相交，所述重复单元包括在所述第一方向上分布的两个所述像素驱动电路，同一重复单元中两所述像素驱动电路至少部分镜像对称设置；所述第二导电层还包括：第一连接部，第一连接部连接于同一所述重复单元中两所述第二导电部之间，所述第一连接部在所述衬底基板上的正投影在所述第二方向上的尺寸小于所述第二导电部在所述衬底基板上的正投影在所述第二方向上的尺寸，所述第一连接部和与其连接的所述第二导电部形成第三缺口；所述第三缺口在衬底基板上的正投影和所述驱动晶体管第二极的等电位结构在所述衬底基板上的正投影至少部分交叠。
本公开一种示例性实施例中，所述显示面板包括沿所述第一方向和第二方向阵列分布的重复单元，所述第一方向和所述第二方向相交，所述重复单元包括在所述第一方向上分布的两个所述像素驱动电路，同一重复单元中两所述像素驱动电路至少部分镜像对称设置；多条所述第二栅线连接同一信号端；所述第二导电层还包括：第二连接部，所述第二连接部连接于在所述第一方向上相邻的所述重复单元中两相邻所述第二导电部之间，所述第二连接部在所述衬底基板上的正投影在所述第二方向上的尺寸小于所述第二导电部在所述衬底基板上的正投影在所述第二方向上的尺寸，所述第二连接部和与其连接的所述第二导电部形成第二缺口；所述第二缺口在衬底基板上的正投影和所述驱动晶体管第一极的等电位结构在所述衬底基板上的正投影至少部分交叠。
本公开一种示例性实施例中，所述显示面板还包括发光单元，所述像素驱动电路用于驱动所述发光单元发光，所述像素驱动电路还包括第七晶体管、第八晶体管，所述第七晶体管的第一极连接第二初始信号线，所述第七晶体管的第二极连接所述发光单元的第一电极，所述第八晶体管的第 一极连接第三初始信号线，所述第八晶体管的第二极连接所述驱动晶体管的第一极；所述显示面板还包括：第一导电层、第三导电层，第一导电层位于所述衬底基板的一侧，所述第一导电层包括第二复位信号线，所述第二复位信号线在所述衬底基板上的正投影沿所述第一方向延伸，且所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极；第三导电层位于所述第一导电层背离所述衬底基板的一侧，所述第三导电层包括所述第三初始信号线，所述第三初始信号线在所述衬底基板上的正投影沿所述第一方向延伸；其中，所述第二复位信号线在所述衬底基板上的正投影和所述第三初始信号线在所述衬底基板上的正投影至少部分交叠。
本公开一种示例性实施例中，所述显示面板还包括发光单元，所述像素驱动电路用于驱动所述发光单元发光，所述像素驱动电路还包括：第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、电容，第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极；第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第一极；第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极；第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极；第八晶体管的第一极连接第三初始信号线，第二极连接所述驱动晶体管的第一极；电容连接于所述驱动晶体管栅极和所述电源线之间；所述显示面板还包括：第一有源层、第一导电层、第二有源层、第三导电层。所述第一有源层包括第一有源部、第三有源部、第四有源部、第五有源部、第六有源部、第七有源部、第八有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第三有源部用于形成驱动晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区，所述第五有源部用于形成第五晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区，所述第七有源部用于形成所述第七晶体管的沟道区，所述第八有源部用于形成所述第八晶体管的沟道区；第一导电层位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括所述第一复位信号线、第一栅线、第二复位信号线、使能信号线、第一导电部，所述第一栅线的部分结构用于形成所述第四晶体管的栅极，所述使能信号线的部分结构分别用于形成所述第五晶体管、第六晶体管的栅极，所述第二复位 信号线的部分结构分别用于形成所述第七晶体管和第八晶体管的栅极；第二有源层位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括第二有源部，所述第二有源部用于形成所述第二晶体管的沟道区；第三导电层位于所述第二有源层背离所述衬底基板的一侧，所述第三导电层包括所述第二栅线；其中，所述使能信号线在所述衬底基板上的正投影沿所述第一方向延伸且位于所述第一导电部在所述衬底基板上的正投影远离所述第一复位信号线在所述衬底基板上的正投影的一侧；所述第一栅线在所述衬底基板上的正投影沿所述第一方向延伸且位于所述第二栅线在所述衬底基板上的正投影和所述第一复位信号线在所述衬底基板上的正投影之间；所述第二复位信号线在所述衬底基板上的正投影沿所述第一方向延伸且位于所述使能信号线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。
本公开一种示例性实施例中，所述第一晶体管、驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管为P型晶体管，所述第二晶体管为N型晶体管。
根据本公开的一个方面，提供一种显示装置，其中，包括上述的显示面板。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图；
图2为图1所示像素驱动电路中各节点上信号的时序图；
图3为本公开显示面板一种示例性实施例中的结构版图；
图4为图3中遮挡层的结构版图；
图5为图3中第一有源层的结构版图；
图6为图3中第一导电层的结构版图；
图7为图3中第二导电层的结构版图；
图8为图3中第二有源层的结构版图；
图9为图3中第三导电层的结构版图；
图10为图3中第四导电层的结构版图；
图11为图3中第五导电层的结构版图；
图12为图3中电极层的结构版图；
图13为图3中遮挡层、第一有源层的结构版图；
图14为图3中遮挡层、第一有源层、第一导电层的结构版图；
图15为图3中遮挡层、第一有源层、第一导电层、第二导电层的结构版图；
图16为图3中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图；
图17为图3中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图；
图18为图3中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；
图19为图3中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层的结构版图；
图20为图3所示显示面板沿虚线AA剖开的部分剖视图；
图21为本公开显示面板另一种示例性实施例中第五导电层的结构示意图；
图22为本公开显示面板另一种示例性实施例中第四导电层的结构示意图。
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实 施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
本示例性实施例提供一种显示面板，如图1所示，为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、电容C。其中，第二晶体管T2的第一极连接驱动晶体管T3的栅极，第二极连接驱动晶体管T3的第二极，栅极连接第二栅极驱动信号端G2；第一晶体管T1的第一极连接第一初始信号端Vinit1，第二极连接第二晶体管T2的第二极，栅极连接第一复位信号端Re1；第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第一极，栅极连接第一栅极驱动信号端G1；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第一极，栅极连接使能信号端EM，第六晶体管T6的第一极连接驱动晶体管T3的第二极，栅极连接使能信号端EM；第七晶体管T7的第一极连接第二初始信号端Vinit2，第二极连接第六晶体管T6的第二极，栅极连接第二复位信号端Re2；第八晶体管T8的第一极连接第三初始信号端Vinit3，第二极连接驱动晶体管T3的第一极，栅极连接第二复位信号端Re2；电容的第一电极连接驱动晶体管T3的栅极，第二电极连接第一电源端VDD。该像素驱动电路可以用于驱动发光单元L发光，发光单元L的第一电极连接第六晶体管T6的第二极，发光单元L的第二电极连接第二电源端VSS。其中，第一晶体管T1、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8可以均为P型晶体管，第二晶体管T2可以为N型晶体管。
如图2所示，为图1所示像素驱动电路中各节点上信号的时序图。其中，EM表示使能信号端上信号的时序图；G1表示第一栅极驱动信号端上 信号的时序图；G2表示第二栅极驱动信号端上信号的时序图；Re1表示第一复位信号端上信号的时序图；Re2表示第二复位信号端上信号的时序图。
本公开中像素驱动电路的驱动方法可以包括扫描帧Ft和保持帧St。扫描帧Ft可以包括：第一复位阶段t1、第二复位阶段t2、第三复位阶段t3、数据写入阶段t4、发光阶段t5。在第一复位阶段t1：第二栅极驱动信号端G2输出高电平信号，第二复位信号端Re2输出低电平信号，第二晶体管T2、第七晶体管T7、第八晶体管T8导通，第二初始信号端Vinit2向发光单元L的第一电极输入第二初始信号，第三初始信号端Vinit3向驱动晶体管的第一极输入第三初始信号，同时，驱动晶体管T3可以导通，第三初始信号端Vinit3向驱动晶体管栅极写入复位信号Vinit3+Vth，其中，Vinit3为第三初始信号的电压，Vth为驱动晶体管T3的阈值电压；在第二复位阶段t2：第二栅极驱动信号端G2输出高电平信号，第一复位信号端Re1输出低电平信号，第一晶体管T1、第二晶体管T2导通，第一初始信号端Vinit1向驱动晶体管T3的栅极输入第一初始信号；在第三复位阶段t3：第二栅极驱动信号端G2输出高电平信号，第一复位信号端Re1输出低电平信号，第一晶体管T1、第二晶体管T2导通，第一初始信号端Vinit1向驱动晶体管T3的栅极输入第一初始信号；在数据写入阶段t4，第一栅极驱动信号端G1输出低电平信号，第二栅极驱动信号端G2输出高电平信号，第二晶体管T2、第四晶体管T4导通，数据信号端Da输出数据信号以向驱动晶体管的栅极写入补偿电压Vdata+Vth，其中Vdata为数据信号的电压，Vth为驱动晶体管T3的阈值电压；在发光阶段t5：使能信号端EM输出低电平信号，第五晶体管T5、第六晶体管T6导通，驱动晶体管T3在其栅极的电压Vdata+Vth作用下驱动发光单元L发光。根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth)
2，其中，μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)
2。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。
本示例性实施例中，驱动晶体管T3的栅极通过第二晶体管T2和第一 晶体管T1连接第一初始信号端，从而可以降低驱动晶体管T3在发光阶段向第一初始信号端的漏电流。此外，在第一复位阶段t1，第三初始信号端向驱动晶体管的栅极输入复位信号，向驱动晶体管的第一极输入第三初始信号，该设置可以恢复驱动晶体管T3由于前一帧偏压造成的磁滞，以及解决首帧亮度偏暗等问题。
本示例性实施例中，第一复位信号端、第二复位信号端、使能信号端在保持帧St中的时序可以和其在扫描帧中的时序相同，该设置可以使得驱动晶体管在扫描帧和保持帧中具有相同的磁滞状态，以改善由于相邻帧亮度不一导致的显示面板闪烁问题。
需要说明的是，在其他示例性实施例中，该像素驱动电路还可以有其他驱动方法，本申请不对像素驱动电路的驱动方法进行限定。
本示例性实施例中，显示面板可以包括依次层叠设置的衬底基板、遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层、电极层，其中，上述相邻层级之间可以设置有绝缘层。如图3-19所示，图3为本公开显示面板一种示例性实施例中的结构版图，图4为图3中遮挡层的结构版图，图5为图3中第一有源层的结构版图，图6为图3中第一导电层的结构版图，图7为图3中第二导电层的结构版图，图8为图3中第二有源层的结构版图，图9为图3中第三导电层的结构版图，图10为图3中第四导电层的结构版图，图11为图3中第五导电层的结构版图，图12为图3中电极层的结构版图，图13为图3中遮挡层、第一有源层的结构版图，图14为图3中遮挡层、第一有源层、第一导电层的结构版图，图15为图3中遮挡层、第一有源层、第一导电层、第二导电层的结构版图，图16为图3中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图，图17为图3中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图，图18为图3中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图，图19为图3中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层的结构版图。该显示面板可以包括多个图1所示的像素驱动电路。如图19所示，多个像素驱动电路中可以包括在第一方 向X上相邻分布第一像素驱动电路P1和第二像素驱动电路P2，第一像素驱动电路P1和第二像素驱动电路P2的至少部分结构可以以镜像对称面BB镜像对称设置。其中，镜像对称面BB可以垂直于衬底基板。且第一像素驱动电路P1在衬底基板上的正投影和第二像素驱动电路P2在衬底基板上的正投影的至少部分结构可以以镜像对称面BB与衬底基板的交线为对称轴对称设置。其中，第一像素驱动电路P1和第二像素驱动电路P2可以形成一重复单元，该显示面板可以包括在第一方向X和第二方向Y上阵列分布的多个重复单元。其中，第二方向Y和第一方向X可以相交，例如，第一方向X可以为行方向，第二方向Y可以为列方向。
如图3、图4、图13所示，遮挡层可以包括多个遮挡部71、连接部73、连接部72，连接部73在衬底基板上的正投影沿第二方向Y延伸，且连接于在第二方向Y上相邻的遮挡部71之间；连接部72在衬底基板上的正投影沿第一方向X延伸，且连接于在第一方向X上相邻的遮挡部71之间。
如图3、5、13、14所示，第一有源层可以包括第一有源部61、第三有源部63、第四有源部64、第五有源部65、第六有源部66、第七有源部67、第八有源部68。其中，第一有源部61用于形成第一晶体管T1的沟道区，第三有源部63用于形成驱动晶体管T3的沟道区，第四有源部64用于形成第四晶体管T4的沟道区，第五有源部65用于形成第五晶体管T5的沟道区，第六有源部66用于形成第六晶体管T6的沟道区，第七有源部67用于形成第七晶体管T7的沟道区，第八有源部68用于形成第八晶体管T8的沟道区。此外，第一有源层还可以包括：第九有源部69、第十有源部610、第十一有源部611、第十二有源部612、第十三有源部613、第十四有源部614、第十五有源部615、第十六有源部616、第十七有源部617、第十八有源部618。第九有源部69连接于第四有源部64远离第三有源部63的一端；第十有源部610连接于第五有源部65远离第三有源部63的一端，其中，在第一方向X上相邻的重复单元中，相邻第五有源部65通过第十有源部610连接；第十一有源部611连接于第五有源部65和第三有源部63之间；第十二有源部612连接于第七有源部67远离第六有源部66的一端；第十三有源部613和第十四有源部614分别连接于第八有源部68 的两端；第十五有源部615连接于第六有源部66和第七有源部67之间；第十六有源部616和第十七有源部617连接于第一有源部61的两端，其中，在同一重复单元中，相邻两第一有源部61通过第十六有源部616连接；第十八有源部618连接于第三有源部63和第六有源部66之间。其中，在第一方向上，第八有源部68在衬底基板上的正投影位于第七有源部67在衬底基板上的正投影和第五有源部65在衬底基板上的正投影之间。
如图3、5、13、14所示，遮挡部71在衬底基板上的正投影可以覆盖第三有源部63在衬底基板上的正投影，遮挡部71可以对第三有源部63进行遮光，以降低光照对驱动晶体管T3驱动特性的影响。此外，遮挡层可以为导电材料，遮挡层还可以连接一稳定电压源，以对驱动晶体管T3进行噪音屏蔽，例如，遮挡层可以连接第一电源端VDD、第一初始信号端Vinit1、第二初始信号端Vinit2、第三初始信号端Vinit3、第二电源端VSS等。第一有源层可以由多晶硅材料形成，相应的，第一晶体管T1、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8可以为P型的低温多晶硅薄膜晶体管。
如图3、6、14所示，第一导电层可以包括第一复位信号线Re1、第一栅线G1、使能信号线EM、第二复位信号线Re2、第一导电部11。第一复位信号线Re1、第一栅线G1、使能信号线EM、第二复位信号线Re2在衬底基板上的正投影可以沿第一方向X延伸。第一复位信号线Re1可以用于提供图1中的第一复位信号端。第一复位信号线Re1在衬底基板上的正投影可以覆盖第一有源部61在衬底基板上的正投影，第一复位信号线Re1的部分结构可以用于形成第一晶体管T1的栅极。第一栅线G1可以用于提供图1中的第一栅极驱动信号端。第一栅线G1在衬底基板上的正投影可以覆盖第四有源部64在衬底基板上的正投影。第一栅线G1的部分结构可以用于形成第四晶体管T4的栅极。使能信号线EM用于提供图1中的使能信号端，使能信号线EM在衬底基板上的正投影可以覆盖第五有源部65在衬底基板上的正投影、第六有源部66在衬底基板上的正投影，使能信号线EM的部分结构可以用于形成第五晶体管T5的栅极，使能信号线EM的另外部分结构可以用于形成第六晶体管T6的栅极。第二复位信号线Re2用于提供图1中的第二复位信号端。第二复位信号线Re2在衬底基板上的正投 影可以覆盖第七有源部67在衬底基板上的正投影。第二复位信号线Re2的部分结构可以用于形成第七晶体管T7的栅极。第一导电部11在衬底基板上的正投影可以覆盖第三有源部63在衬底基板上的正投影，第一导电部11可以用于形成驱动晶体管T3的栅极和电容C的第一电极。
如图3、6、14所示，第一复位信号线Re1在衬底基板上的正投影、第一栅线G1在衬底基板上的正投影、第一导电部11在衬底基板上的正投影、使能信号线EM在衬底基板上的正投影、第二复位信号线Re2在衬底基板上的正投影可以沿第二方向Y依次分布。此外，该显示面板可以利用第一导电层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，第一有源层中未被第一导电层覆盖的区域形成导体结构。
如图3、7、15所示，第二导电层可以包括第三栅线2G2、第一初始信号线Vinit1、第二导电部22。第一初始信号线Vinit1在衬底基板上的正投影、第三栅线2G2在衬底基板上的正投影均可以沿第一方向X延伸。第一初始信号线Vinit1用于提供图1中的第一初始信号端，第三栅线2G2用于提供图1中的第二栅极驱动信号端。第二导电部22在衬底基板上的正投影可以与第一导电部11在衬底基板上的正投影交叠，第二导电部22可以用于形成电容C的第二电极。应该理解的是，在其他示例性实施例中，第一初始信号线Vinit1还可以位于其他导电层，例如，第一初始信号线Vinit1还可以位于遮挡层、第三导电层、第四导电层等。如图7所示，第二导电层还包括第一连接部23、第二连接部24，第一连接部23连接于同一重复单元中两第二导电部22之间，第二连接部24连接于在第一方向X上相邻重复单元中相邻两第二导电部22之间。第二导电部22上还形成有开口221。
如图3、8、16所示，第二有源层可以包括多个有源部8，有源部8包括第二有源部82、第十九有源部819、第二十有源部820，第二有源部82连接于第十九有源部819和第二十有源部820之间，第二有源部82用于形成第二晶体管的沟道区。第三栅线2G2在衬底基板上的正投影可以覆盖第二有源部82在衬底基板上的正投影，第三栅线2G2的部分结构可以用于形成第二晶体管T2的底栅。在所述第一方向X上，所述第三有源部 63在所述衬底基板上的正投影位于所述第二有源部82在所述衬底基板上的正投影和所述第四有源部64在所述衬底基板上的正投影之间。其中，第二有源层可以由氧化铟镓锌形成，相应的，第二晶体管T2可以为N型的金属氧化物薄膜晶体管。
如图3、9、17所示，第三导电层可以包括：第二栅线3G2、第三初始信号线Vinit3，第二栅线3G2在衬底基板上的正投影、第三初始信号线Vinit3在衬底基板上的正投影均可以沿第一方向X延伸。第二栅线3G2用于提供图1中的第二栅极驱动信号端，第二栅线3G2在衬底基板上的正投影可以覆盖第二有源部82在衬底基板上的正投影，第二栅线3G2的部分结构可以用于形成第二晶体管T2的顶栅。同一行像素驱动电路中的第二栅线3G2和第三栅线2G2可以通过过孔连接，连接于第二栅线3G2和第三栅线2G2之间的过孔可以位于显示面板显示区以外的边沿走线区。第三初始信号线Vinit3可以用于提供图1中的第三初始信号端，第三初始信号线Vinit3在衬底基板上的正投影可以和第二复位信号线Re2在衬底基板上的正投影交叠，该设置可以提高显示面板的透过率。此外，该显示面板可以利用第三导电层为掩膜对第二有源层进行导体化处理，即第二有源层中被第三导电层覆盖的区域可以形成晶体管的沟道区，第二有源层中未被第三导电层覆盖的区域形成导体结构。
如图3、10、18所示，第四导电层可以包括：第二初始信号线Vinit2、第一桥接部41、第二桥接部42、第三桥接部43、第四桥接部44、第五桥接部45、第六桥接部46、第七桥接部47、第八桥接部48。第二初始信号线Vinit2可以用于提供图1中的第二初始信号端。第二初始信号线Vinit2可以包括第一子初始信号线Vinit21和第二子初始信号线Vinit22。第一子初始信号线Vinit21在衬底基板上的正投影沿第一方向X延伸，第二子初始信号线Vinit22在衬底基板上的正投影沿第二方向Y延伸，且第一子初始信号线Vinit21在衬底基板上的正投影和第二子初始信号线Vinit22在衬底基板上的正投影相交。每行像素驱动电路可以对应设置一条第一子初始信号线Vinit21，每列重复单元可以对应设置一条第二子初始信号线Vinit22。第一子初始信号线Vinit21和第二子初始信号线Vinit22可以形成网格结构，该设置可以降低第二初始信号线的自身电阻，进而降低显 示面板不同位置上第二初始信号端的电压差异。第二初始信号线Vinit2可以通过过孔H连接第十二有源部612，以连接第二初始信号端和第七晶体管T7的第一极。本示例性实施例中，黑色方块表示过孔的位置。第四导电层面向衬底基板一侧的相邻绝缘层在第三栅线2G2、第二栅线3G2所在位置会出现凸起结构，从而容易导致第二子初始信号线Vinit22断裂。本示例性实施例中，第三栅线2G2、第二栅线3G2均包括沿第一方向X延伸的两侧边，第二子初始信号线Vinit2在衬底基板上的正投影和第三栅线2G2中两侧边在衬底基板上的正投影垂直或接近垂直，例如，第二子初始信号线Vinit2在衬底基板上的正投影和第三栅线2G2中两侧边在衬底基板上的正投影的夹角均大于等于80°且小于等于100°，第二子初始信号线Vinit2在衬底基板上的正投影和第三栅线2G2中两侧边在衬底基板上的正投影的夹角可以等于80°、90°、100°等。第二子初始信号线Vinit2在衬底基板上的正投影和第二栅线3G2中两侧边在衬底基板上的正投影垂直或接近垂直，例如，第二子初始信号线Vinit2在衬底基板上的正投影和第二栅线3G2中两侧边在衬底基板上的正投影的夹角均大于等于80°且小于等于100°，第二子初始信号线Vinit2在衬底基板上的正投影和第二栅线3G2中两侧边在衬底基板上的正投影的夹角可以等于80°、90°、100°等。该设置可以降低第二子初始信号线Vinit2断裂的风险。此外，本示例性实施例中，在衬底基板上的正投影与第二子初始信号线Vinit22相交的第三栅线2G2的部分侧边和在衬底基板上的正投影与第二子初始信号线Vinit22相交的第三栅线2G2的部分侧边在衬底基板上的正投影不交叠，该设置可以使得第四导电层面向衬底基板一侧的相邻绝缘层在第三栅线2G2、第二栅线3G2所在位置形成坡度，从而该设置同样可以降低第二子初始信号线Vinit2断裂的风险。第一桥接部41可以分别通过过孔连接第十六有源部616、第一初始信号线Vinit1，以连接第一晶体管T1的第一极和第一初始信号端。第二桥接部42可以通过过孔连接第九有源部69，以连接第四晶体管T4的第一极。第三桥接部43可以分别通过过孔连接第二连接部24和第十有源部610，以连接第五晶体管T5的第一极和电容的第二电极。第四桥接部44可以分别通过过孔连接第十九有源部819和第一导电部11，以连接第二晶体管T2的第一极和驱动晶体管 T3的栅极，连接于第一导电部11和第四桥接部44之间的过孔在衬底基板上的正投影位于开口221在衬底基板上的正投影以内，以使连接于第一导电部11和第四桥接部44之间的过孔与第二导电部22绝缘。第四桥接部44在所述衬底基板上的正投影可以沿所述第二方向Y延伸且与所述第二栅线3G2在所述衬底基板上的正投影相交。第五桥接部45可以分别通过过孔连接第十七有源部617、第十八有源部618、第二十有源部820，以连接第一晶体管T1的第二极、驱动晶体管T3的第二极、第二晶体管T2的第二极。第五桥接部45在衬底基板上的正投影可以和有源部8在衬底基板上的正投影至少部分交叠，该设置可以提供显示面板的透过率。此外，第五桥接部45在所述衬底基板上的正投影可以沿第二方向Y延伸且与第二栅线3G2在所述衬底基板上的正投影相交。第六桥接部46可以分别通过过孔连接第十一有源部611和第十四有源部614，以连接第八晶体管的第二极和驱动晶体管T3的第一极。第七桥接部47可以通过过孔连接第十五有源部615，以连接第六晶体管的第二极。第八桥接部48可以分别通过过孔连接第十三有源部613和第三初始信号线Vinit3，以连接第八晶体管T8的第一极和第三初始信号端。应该理解的是，在其他示例性实施例中，第二初始信号线Vinit2还可以位于其他导电层，例如，第二初始信号线Vinit2可以位于遮挡层、第二导电层、第三导电层等；第二初始信号线Vinit2也可以仅包括第一子初始信号线Vinit21或第二子初始信号线Vinit22。
本示例性实施例中，多行像素驱动电路中的多条第二栅线3G2可以由同一信号端提供第二栅极驱动信号。例如，相邻奇偶像素驱动电路行中的两条第二栅线3G2可以由栅极驱动电路中同一级移位寄存器单元提供第二栅极驱动信号。本示例性实施例中，驱动晶体管T3第一极的等电位结构与其他导电结构形成寄生电容，在第四晶体管T4关断后，驱动晶体管T3第一极等电位结构可以持续向驱动晶体管栅极写入补偿电压。由于接收同一第二栅极驱动信号的两行像素驱动电路中，两行像素驱动电路在数据写入阶段均需要将第二晶体管T2导通。因而，上一行像素驱动电路通过驱动晶体管T3第一极等电位结构向驱动晶体管栅极写入补偿电压的时长大于相邻下一行像素驱动电路通过驱动晶体管T3第一极等电位结构向驱动 晶体管栅极写入补偿电压的时长。从而导致显示面板相邻子像素行存在显示差异。
如图7所示，第二连接部24在所述衬底基板上的正投影在所述第二方向Y上的尺寸小于所述第二导电部22在所述衬底基板上的正投影在所述第二方向Y上的尺寸，第二连接部24和第二导电部22之间形成有第二缺口25，第二缺口25在衬底基板上的正投影和驱动晶体管T3第一极等电位结构在衬底基板上的正投影交叠，例如，第二缺口25在衬底基板上的正投影和第六桥接部46在衬底基板上的正投影、第十一有源部611在衬底基板上的正投影交叠。该设置可以降低驱动晶体管T3第一极等电位结构与其他结构之间的寄生电容，从而改善显示面板相邻子像素行存在显示差异的问题。
如图7所示，第一连接部23在所述衬底基板上的正投影在所述第二方向Y上的尺寸小于所述第二导电部22在所述衬底基板上的正投影在所述第二方向Y上的尺寸。第一连接部23和第二导电部22之间形成有第三缺口26，第三缺口26在衬底基板上的正投影和驱动晶体管T3第二极等电位结构在衬底基板上的正投影交叠，例如，第三缺口26在衬底基板上的正投影和第五桥接部45在衬底基板上的正投影交叠。该设置可以降低驱动晶体管T3第二极等电位结构与其他结构的寄生电容，从而提高数据信号端向驱动晶体管T3栅极写入补偿电压的效率。
如图3、8、17、18所示，本示例性实施例中，第十九有源部819在衬底基板上的正投影和第一栅线G1在衬底基板上的正投影至少部分交叠。在数据写入阶段结束时，第一栅线G1可以能够通过第十九有源部819拉高驱动晶体管T3栅极的电压。该设置可以降低显示面板黑画面下数据信号的电压，从而降低显示面板的功耗。第十九有源部819在衬底基板上的正投影在第一方向X上的最大尺寸可以大于第十九有源部819在衬底基板上的正投影在第二方向Y上的最大尺寸。所述第十九有源部819在所述衬底基板上的正投影在所述第一方向X上的最大尺寸为L1，所述第十九有源部在所述衬底基板上的正投影在第二方向Y上的最大尺寸为L2，L1/L2可以大于等于1.5且小于等于5，例如，L1/L2可以等于1.5、2、2.5、3、4、5等。第十九有源部819和第一栅线G1之间的电容容量不易过大，即本示 例性实施例中第十九有源部819在所述衬底基板上的正投影在所述第一方向X上的最大尺寸不易过大。如果第十九有源部819和第一栅线G1之间的电容容量过大，第十九有源部819和第一栅线G1之间的电容容量容易受到工艺误差造成较大的变化，从而导致显示面板显示不均等问题。
本示例性实施例中，驱动晶体管T3栅极的等电位结构和第二栅线3G2的等电位结构同样可以形成寄生电容，例如，第四桥接部44和第二栅线3G2可以形成寄生电容，数据写入阶段结束时，第二栅线3G2会通过第四桥接部44拉低驱动晶体管T3栅极的电压。本示例性实施例中，驱动晶体管T3栅极的等电位结构和第二栅线3G2的等电位结构形成的寄生电容可以小于驱动晶体管T3栅极的等电位结构和第一栅线G1的等电位结构形成的寄生电容。所述第一导电部11的等电位结构和所述第一栅线G1的等电位结构形成的电容容量为C1，所述第一导电部11的等电位结构和所述第二栅线3G2的等电位结构形成的电容容量为C2，C1大于C2。
第十九有源部819在衬底基板上的正投影和第一栅线G1在衬底基板上的正投影的交叠面积为S1，第四桥接部44在衬底基板上的正投影和第二栅线3G2在衬底基板上的正投影的交叠面积为S2；S1/S2可以大于等于1.2且小于等于2，例如，S1/S2可以等于1.2、1.5、2等。
如图3、11、19所示，第五导电层可以包括数据线Da、电源线VDD、第九桥接部59。其中，数据线Da可以用于提供图1中的数据信号端，电源线VDD可以用于提供图1中的第一电源端。数据线Da在衬底基板上的正投影、电源线VDD在衬底基板上的正投影可以沿第二方向Y延伸。数据线Da可以通过过孔连接第二桥接部42，以连接第四晶体管T4的第一极和数据信号端。每列像素驱动电路可以对应设置一条电源线VDD，电源线VDD可以通过连接部52与第三桥接部43过孔连接，以连接第一电源端和电容C的第二电极、第五晶体管T5的第一极。本示例性实施例中，电源线VDD可以包括第一电源线段VDD1、第二电源线段VDD2、第三电源线段VDD3，第二电源线段VDD2连接于第一电源线段VDD1和第三电源线段VDD3之间，第二电源线段VDD2在所述衬底基板上的正投影在第一方向X上的尺寸可以大于第一电源线段VDD1在所述衬底基板上的正投影在第一方向X上的尺寸，且所述第二电源线段VDD2在所述衬底基板上的正投影在第一方向X 上的尺寸可以大于所述第三电源线段VDD3在所述衬底基板上的正投影在第一方向X上的尺寸。此外，第二电源线段VDD2在衬底基板上的正投影还可以覆盖有源部8在衬底基板上的正投影，第二电源线段VDD2可以降低光照对第二晶体管T2的特性影响。此外，电源线VDD在衬底基板上的正投影还可以覆盖第四桥接部44在衬底基板上的正投影，电源线VDD可以用于屏蔽其他信号对第四桥接部44的噪音干扰，从而提高驱动晶体管T3栅极电压的稳定性。第九桥接部59可以通过过孔连接第七桥接部47以连接第六晶体管T6的第二极。
在其他示例性实施例中，第一电源线段VDD1可以沿第一方向X加宽设置，以使第一电源线段VDD1在衬底基板上的正投影和第六桥接部46在衬底基板上的正投影交叠。一方面，该设置可以降低电源线的电阻，另一方面，该设置可以通过第一电源线段VDD1对第六桥接部46进行稳压，以提高驱动晶体管第一极电压的稳定性，再一方面，该设置可以提高驱动晶体管第一极的寄生电容，从而使得第四晶体管T4关断后，该寄生电容存储的数据信号依然可以向驱动晶体管栅极写入补偿电压。
如图3、11、19所示，本示例性实施例中，在同一重复单元中，相邻两第二电源线段VDD2可以相互连接。电源线VDD和在第一方向X上相连接的第二导电部22可以形成网格结构，该网格结构的电源线具有较小的电阻，从而可以降低显示面板不同位置上第一电源端之间的电压差，进而提高显示面板显示的均一性。应该理解的是，在其他示例性实施例中，第二导电层也可以仅设置第一连接部23、第二连接部24中的一个，或第二导电层也可以不设置第一连接部23和第二连接部24。该设置可以提高显示面板的透过率。
如图3、11、19所示，电源线VDD上形成有第一缺口51，第一缺口至少部分可以位于显示面板的透光区。显示面板的透光区可以指除电极层以外没有设置阻挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层等遮光结构的区域。其中，第一缺口51可以包括第一侧边VDD21和第二侧边VDD11，第一侧边VDD21可以由第二电源线段VDD2的部分边沿形成，第二侧边VDD11可以由第一电源线段VDD1的部分边沿形成，第一侧边VDD21在衬底基板上的正投影和第二 侧边VDD11在衬底基板上的正投影形成的夹角可以小于90°。第一缺口51在衬底基板上的正投影还可以与第一初始信号线Vinit1、第一复位信号线Re1等信号线在衬底基板上的正投影交叠，第一缺口51可以降低第一初始信号线Vinit1、第一复位信号线Re1等信号线的寄生电容，从而提高信号线的充电效率。
应该理解的是，在其他示例性实施例中，第一缺口、第二缺口、第三缺口还可以位于其他位置，第一缺口、第二缺口、第三缺口在衬底基板上的正投影还可以为其他形状，第一缺口、第二缺口、第三缺口即可以为闭合形状也可以非闭合形状。
如图3、11、19所示，除第三桥接部43、连接部52、第九桥接部59以外，第一像素驱动电路P1和第二像素驱动电路P2的其他结构可以沿镜像对称面BB镜像对称设置。
如图3、12所示，本示例性实施例中，电极层可以包括多个电极部：第一电极部R、第二电极部B、第三电极部G，各个电极部可以通过过孔连接第九桥接部59，以连接第六晶体管T6的第二极。第一电极部R可以用于形成红色发光单元的第一电极，第二电极部B可以用于形成蓝色发光单元的第一电极，第三电极部G可以用于形成绿色发光单元的第一电极。其中，多个电极部沿第一方向X和第二方向Y阵列分布，沿第一方向X分布的多个电极部形成电极行，沿第二方向Y分布的多个电极部形成电极列。在同一电极行中，第一电极部R、第三电极部G、第二电极部B、第三电极部G在第一方向X上依次交替分布。多个电极列包括依次相邻的第一电极列ROW1、第二电极列ROW2、第三电极列ROW3、第四电极列ROW4，第一电极列ROW1包括在第二方向Y上依次交替分布的第一电极部R、第二电极部B；第二电极列ROW2包括多个在第二方向Y上分布的第三电极部G；第三电极列ROW3包括在第二方向Y上依次交替分布的第二电极部B、第一电极部R；第四电极列ROW4包括多个在第二方向Y上分布的第三电极部G。位于同一电极列相邻电极行的两个第三电极部G在所述衬底基板上的正投影在第二方向Y上的最小距离K1可以大于所述第一电极部R在所述衬底基板上的正投影在第二方向Y上的尺寸K2，或者大于所述第二电极部B所述衬底基板上的正投影在第二方向Y上的尺寸K3。显示面板还可以包括位于 电极层背离衬底基板一侧的像素定义层，所述像素定义层上形成有用于形成发光单元的像素开口。其中，第一电极部R在衬底基板上的正投影和像素定义层上与其对应的像素开口在衬底基板上的正投影重合，第二电极部B在衬底基板上的正投影和像素定义层上与其对应的像素开口在衬底基板上的正投影重合，第三电极部G在衬底基板上的正投影和像素定义层上与其对应的像素开口在衬底基板上的正投影重合。
需要说明的是，如图3、18、19所示，画于第四导电层背离衬底基板一侧的黑色方块表示第四导电层连接面向衬底基板一侧的其他层级的过孔；画于第五导电层背离衬底基板一侧的黑色方块表示第五导电层连接面向衬底基板一侧的其他层级的过孔；画于电极层背离衬底基板一侧的黑色方块表示电极层连接面向衬底基板一侧的其他层级的过孔。该黑色方块表示过孔的位置，不同位置黑色方块所表示的不同过孔可以贯穿于不同绝缘层。
如图20所示，为图3所示显示面板沿虚线AA剖开的部分剖视图。该显示面板还可以包括第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95、第一介电层96、钝化层97、第一平坦层98、第二平坦层99，其中，衬底基板90、遮挡层、第一绝缘层91、第一有源层、第二绝缘层92、第一导电层、第三绝缘层93、第二导电层、第四绝缘层94、第二有源层、第五绝缘层95、第三导电层、第一介电层96、第四导电层、钝化层97、第一平坦层98、第五导电层、第二平坦层99、电极层依次层叠设置。第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95可以为单层结构或多层结构，且第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95的材料可以为氮化硅，氧化硅，氮氧化硅中的至少一种；第一介电层96可以为氮化硅层；第一平坦层98、第二平坦层99的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板90可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。钝化层97可以为氧化硅层。第一导电层、第二导电层、第三导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第四导 电层、第五导电层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。电极层可以包括氧化铟锡层、银层。第一导电层、第二导电层、第三导电层中任一导电层的方块电阻可以大于第四导电层、第五导电层中任一导电层的方块电阻。
应该理解的是，在其他示例性实施例中，如图21所示，为本公开显示面板另一种示例性实施例中第五导电层的结构示意图。其中，电源线VDD上也可以不设置第一缺口，该设置可以降低电源线的电阻。如图22所示，为本公开显示面板另一种示例性实施例中第四导电层的结构示意图。第二初始信号线也可以仅包括第一子初始信号线Vinit21。
需要说明的是，本公开中的附图比例可以作为实际工艺中的参考，但不限于此，例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图。此外，第一、第二等限定词仅用于限定不同的结构名称，其并没有特定顺序和数量的含义。在本示例性实施例中，某一结构在衬底基板上的正投影沿某一方向延伸，可以理解为该结构在衬底基板上的正投影沿该方向直线延伸或弯折延伸。晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区，并且电流能够流过漏极、沟道区以及源极。在本示例性实施例中，沟道区是指电流主要流过的区域。在本示例性实施例中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况下，“源极”及“漏极”的功能有时互相调换。因此，在本示例性实施例中，“源极”和“漏极”可以互相调换。另外，栅极还可以称为控制极。
本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应 性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。
Claims (21)
- 一种显示面板，其中，所述显示面板包括：像素驱动电路，所述像素驱动电路包括驱动晶体管、第一晶体管、第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极，所述第一晶体管的第一极连接第一初始信号线，所述第一晶体管的第二极连接所述第二晶体管的第二极；所述显示面板还包括：衬底基板；第一复位信号线，所述第一复位信号线在所述衬底基板上的正投影沿第一方向延伸，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极；第二栅线，所述第二栅线在所述衬底基板上的正投影沿所述第一方向延伸，所述第二栅线的部分结构用于形成所述第二晶体管的栅极；第一导电部，所述第一导电部用于形成所述驱动晶体管的栅极；其中，所述第二栅线在所述衬底基板上的正投影位于所述第一复位信号线在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影之间。
- 根据权利要求1所述的显示面板，其中，所述显示面板还包括：第一有源部，所述第一复位信号线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第一有源部用于形成所述第一晶体管的沟道区；第二有源部，所述第二栅线在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影，所述第二有源部用于形成所述第二晶体管的沟道区；第十七有源部，连接于第一有源部；第二十有源部，连接于所述第二有源部；第五桥接部，所述第五桥接部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向和所述第一方向相交，所述第五桥接部分别通过过孔连接所述第十七有源部和所述第二十有源部，且所述第五桥接部在所述衬底基板上的正投影与所述第二栅线在所述衬底基板上的正投影相交。
- 根据权利要求1所述的显示面板，其中，所述显示面板还包括：第一有源部，所述第一复位信号线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第一有源部用于形成所述第一晶体管的沟道区；第十七有源部，连接于第一有源部；第三有源部，所述第一导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第三有源部用于形成所述驱动晶体管的沟道区；第十八有源部，连接于所述第三有源部；第五桥接部，所述第五桥接部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向和所述第一方向相交，所述第五桥接部分别通过过孔连接所述第十七有源部和第十八有源部，且所述第五桥接部在所述衬底基板上的正投影与所述第二栅线在所述衬底基板上的正投影相交。
- 根据权利要求2所述的显示面板，其中，所述显示面板还包括：第十九有源部，连接于所述第二有源部远离所述第二十有源部的一侧；第四桥接部，所述第四桥接部分别通过过孔连接所述第十九有源部和所述第一导电部；其中，所述第四桥接部在所述衬底基板上的正投影沿所述第二方向延伸且与所述第二栅线在所述衬底基板上的正投影相交。
- 根据权利要求1所述的显示面板，其中，所述显示面板还包括：第一有源层，位于所述衬底基板的一侧，所述第一有源层包括第一有源部、第三有源部、第十七有源部、第十八有源部，所述第一有源部用于用于形成所述第一晶体管的沟道区，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第十七有源部连接于第一有源部，所述第十八有源部连接于所述第三有源部；第一导电层，位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括所述第一复位信号线、第一导电部；第二有源层，位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括第二有源部、第十九有源部、第二十有源部，所述第二有源部用于形成所述第二晶体管的沟道区，所述第十九有源部和第二十有源部 分别连接于所述第二有源部的两端；第三导电层，位于所述第二有源层背离所述衬底基板的一侧，所述第三导电层包括所述第二栅线；第四导电层，位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括第四桥接部、第五桥接部，所述第四桥接部分别通过过孔连接所述第十九有源部和所述第一导电部，所述第五桥接部分别通过过孔连接所述第十八有源部、第十七有源部、所述第二十有源部。
- 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括第四晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极；所述显示面板还包括；第一有源层，位于所述衬底基板的一侧，所述第一有源层包括第三有源部和第四有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区；第二有源层，位于所述第一有源层背离所述衬底基板的一侧，所述第二有源层包括第二有源部，所述第二栅线在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影，所述第二有源部用于形成所述第二晶体管的沟道区；其中，在所述第一方向上，所述第三有源部在所述衬底基板上的正投影位于所述第二有源部在所述衬底基板上的正投影和所述第四有源部在所述衬底基板上的正投影之间。
- 根据权利要求4所述的显示面板，其中，所述像素驱动电路还包括第四晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极；所述显示面板还包括：第一导电层，位于所述衬底基板的一侧，所述第一导电层包括第一栅线，所述第一栅线在所述衬底基板上的正投影沿所述第一方向延伸且位于所述第一复位信号线在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影之间，所述第一栅线的部分结构用于形成所述第四晶体管的栅极；其中，所述第十九有源部在所述衬底基板上的正投影与所述第一栅线在所述衬底基板上的正投影至少部分交叠。
- 根据权利要求7所述的显示面板，其中，所述第十九有源部在所述衬底基板上的正投影在所述第一方向上的最大尺寸大于所述第十九有源部在所述衬底基板上的正投影在第二方向上的最大尺寸。
- 根据权利要求8所述的显示面板，其中，所述第十九有源部在所述衬底基板上的正投影在所述第一方向上的最大尺寸为L1，所述第十九有源部在所述衬底基板上的正投影在第二方向上的最大尺寸为L2，L1/L2大于等于1.5且小于等于5。
- 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括第四晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述第四晶体管的栅极连接第一栅线；其中，所述第一导电部的等电位结构和所述第一栅线的等电位结构形成的电容容量为C1，所述第一导电部的等电位结构和所述第二栅线的等电位结构形成的电容容量为C2，C1大于C2。
- 根据权利要求10所述的显示面板，其中，所述显示面板还包括：第二有源部，用于形成所述第二晶体管的沟道区；第十九有源部，连接于所述第二有源部，所述第十九有源部在所述衬底基板上的正投影和所述第一栅线在所述衬底基板上的正投影至少部分交叠；第四桥接部，所述第四桥接部分别通过过孔连接所述第十九有源部和所述第一导电部，所述第四桥接部在所述衬底基板上的正投影沿所述第二方向延伸且与所述第二栅线在所述衬底基板上的正投影至少部分交叠；其中，所述第十九有源部在所述衬底基板上的正投影和所述第一栅线在所述衬底基板上的正投影的交叠面积为S1，所述第四桥接部在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影的交叠面积为S2；S1/S2大于等于1.2且小于等于2。
- 根据权利要求1所述的显示面板，其中，所述显示面板还包括发 光单元，所述像素驱动电路用于驱动所述发光单元发光，所述像素驱动电路还包括第七晶体管，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极；所述显示面板还包括：第四导电层，位于所述衬底基板的一侧，所述第四导电层包括所述第二初始信号线；其中，所述第二初始信号线包括第一子初始信号线和第二子初始信号线，所述第一子初始信号线在所述衬底基板上的正投影沿所述第一方向延伸，所述第二子初始信号线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向和所述第一方向相交；所述第一子初始信号线连接与其在所述衬底基板上正投影相交的所述第二子初始信号线。
- 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括第五晶体管，所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第一极；所述显示面板还包括：第四导电层；第五导电层，位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括所述电源线；所述电源线上形成有第一缺口，所述第一缺口至少部分位于所述显示面板的透光区。
- 根据权利要求13所述的显示面板，其中，所述电源线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向和所述第一方向相交；所述电源线包括第一电源线段、第二电源线段、第三电源线段，所述第二电源线段连接于所述第一电源线段和所述第三电源线段之间；所述第二电源线段在所述衬底基板上的正投影在所述第一方向上的尺寸大于所述第一电源线段在所述衬底基板上的正投影在所述第一方向上的尺寸，所述第二电源线段在所述衬底基板上的正投影在所述第一方向上的尺寸大于所述第三电源线段在所述衬底基板上的正投影在所述第一方向上的尺寸；所述第一缺口包括第一侧边和第二侧边，所述第一侧边在所述衬底基板上的正投影和所述第二侧边在所述衬底基板上的正投影形成的夹角小于90°；且所述第一侧边由所述第二电源线段的部分边沿形成，所述第二侧边由所述第一电源线段的部分边沿形成。
- 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接电源线，所述第一导电部复用为所述电容的第一电极；所述显示面板还包括：第一导电层，位于所述衬底基板的一侧；第二有源层，位于所述第一导电层背离所述衬底基板的一侧；第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括第二导电部，所述第二导电部在所述衬底基板上的正投影与所述第一导电部在所述衬底基板上的正投影至少部分交叠，所述第二导电部用于形成所述电容的第二电极；其中，在所述第一方向上相邻的至少部分所述第二导电部相连接。
- 根据权利要求15所述的显示面板，其中，所述显示面板包括沿所述第一方向和第二方向阵列分布的重复单元，所述第一方向和所述第二方向相交，所述重复单元包括在所述第一方向上分布的两个所述像素驱动电路，同一重复单元中两所述像素驱动电路至少部分镜像对称设置；所述第二导电层还包括：第一连接部，连接于同一所述重复单元中两所述第二导电部之间，所述第一连接部在所述衬底基板上的正投影在所述第二方向上的尺寸小于所述第二导电部在所述衬底基板上的正投影在所述第二方向上的尺寸，所述第一连接部和与其连接的所述第二导电部形成第三缺口；所述第三缺口在衬底基板上的正投影和所述驱动晶体管第二极的等电位结构在所述衬底基板上的正投影至少部分交叠。
- 根据权利要求15所述的显示面板，其中，所述显示面板包括沿所述第一方向和第二方向阵列分布的重复单元，所述第一方向和所述第二方向相交，所述重复单元包括在所述第一方向上分布的两个所述像素驱动 电路，同一重复单元中两所述像素驱动电路至少部分镜像对称设置；多条所述第二栅线连接同一信号端；所述第二导电层还包括：第二连接部，所述第二连接部连接于在所述第一方向上相邻的所述重复单元中两相邻所述第二导电部之间，所述第二连接部在所述衬底基板上的正投影在所述第二方向上的尺寸小于所述第二导电部在所述衬底基板上的正投影在所述第二方向上的尺寸，所述第二连接部和与其连接的所述第二导电部形成第二缺口；所述第二缺口在衬底基板上的正投影和所述驱动晶体管第一极的等电位结构在所述衬底基板上的正投影至少部分交叠。
- 根据权利要求1所述的显示面板，其中，所述显示面板还包括发光单元，所述像素驱动电路用于驱动所述发光单元发光，所述像素驱动电路还包括第七晶体管、第八晶体管，所述第七晶体管的第一极连接第二初始信号线，所述第七晶体管的第二极连接所述发光单元的第一电极，所述第八晶体管的第一极连接第三初始信号线，所述第八晶体管的第二极连接所述驱动晶体管的第一极；所述显示面板还包括：第一导电层，位于所述衬底基板的一侧，所述第一导电层包括第二复位信号线，所述第二复位信号线在所述衬底基板上的正投影沿所述第一方向延伸，且所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极；第三导电层，位于所述第一导电层背离所述衬底基板的一侧，所述第三导电层包括所述第三初始信号线，所述第三初始信号线在所述衬底基板上的正投影沿所述第一方向延伸；其中，所述第二复位信号线在所述衬底基板上的正投影和所述第三初始信号线在所述衬底基板上的正投影至少部分交叠。
- 根据权利要求1所述的显示面板，其中，所述显示面板还包括发光单元，所述像素驱动电路用于驱动所述发光单元发光，所述像素驱动电路还包括：第四晶体管，第一极连接数据线，第二极连接所述驱动晶体管的第一 极；第五晶体管，第一极连接电源线，第二极连接所述驱动晶体管的第一极；第六晶体管，第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极；第七晶体管，第一极连接第二初始信号线，第二极连接所述发光单元的第一电极；第八晶体管，第一极连接第三初始信号线，第二极连接所述驱动晶体管的第一极；电容，连接于所述驱动晶体管栅极和所述电源线之间；所述显示面板还包括：第一有源层，所述第一有源层包括第一有源部、第三有源部、第四有源部、第五有源部、第六有源部、第七有源部、第八有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第三有源部用于形成驱动晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区，所述第五有源部用于形成第五晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区，所述第七有源部用于形成所述第七晶体管的沟道区，所述第八有源部用于形成所述第八晶体管的沟道区；第一导电层，位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括所述第一复位信号线、第一栅线、第二复位信号线、使能信号线、第一导电部，所述第一栅线的部分结构用于形成所述第四晶体管的栅极，所述使能信号线的部分结构分别用于形成所述第五晶体管、第六晶体管的栅极，所述第二复位信号线的部分结构分别用于形成所述第七晶体管和第八晶体管的栅极；第二有源层，位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括第二有源部，所述第二有源部用于形成所述第二晶体管的沟道区；第三导电层，位于所述第二有源层背离所述衬底基板的一侧，所述第三导电层包括所述第二栅线；其中，所述使能信号线在所述衬底基板上的正投影沿所述第一方向延 伸且位于所述第一导电部在所述衬底基板上的正投影远离所述第一复位信号线在所述衬底基板上的正投影的一侧；所述第一栅线在所述衬底基板上的正投影沿所述第一方向延伸且位于所述第二栅线在所述衬底基板上的正投影和所述第一复位信号线在所述衬底基板上的正投影之间；所述第二复位信号线在所述衬底基板上的正投影沿所述第一方向延伸且位于所述使能信号线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。
- 根据权利要求19所述的显示面板，其中，所述第一晶体管、驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管为P型晶体管，所述第二晶体管为N型晶体管。
- 一种显示装置，其中，所述显示装置包括权利要求1-20任一项所述的显示面板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/116185 WO2024045037A1 (zh) | 2022-08-31 | 2022-08-31 | 显示面板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117957942A true CN117957942A (zh) | 2024-04-30 |
Family
ID=90100000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280002938.XA Pending CN117957942A (zh) | 2022-08-31 | 2022-08-31 | 显示面板及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117957942A (zh) |
| WO (1) | WO2024045037A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110890056A (zh) * | 2019-11-25 | 2020-03-17 | 南京中电熊猫平板显示科技有限公司 | 一种自发光显示装置以及像素内补偿电路 |
| KR20220060606A (ko) * | 2020-11-04 | 2022-05-12 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN113838420B (zh) * | 2021-08-05 | 2022-03-18 | 京东方科技集团股份有限公司 | 像素电路、显示装置和驱动方法 |
| CN216818344U (zh) * | 2021-12-16 | 2022-06-24 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
| CN114495835B (zh) * | 2022-01-20 | 2023-09-29 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示面板、显示装置 |
-
2022
- 2022-08-31 WO PCT/CN2022/116185 patent/WO2024045037A1/zh unknown
- 2022-08-31 CN CN202280002938.XA patent/CN117957942A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024045037A9 (zh) | 2024-05-16 |
| WO2024045037A1 (zh) | 2024-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11785171B2 (en) | Display device having an emission layer | |
| CN113053982A (zh) | 显示面板、显示装置 | |
| CN216818344U (zh) | 显示面板和显示装置 | |
| CN115152030B (zh) | 显示面板及显示装置 | |
| CN114373773A (zh) | 显示面板及显示装置 | |
| CN115274708A (zh) | 显示面板及显示装置 | |
| WO2022147679A9 (zh) | 显示面板、显示装置 | |
| CN117957942A (zh) | 显示面板及显示装置 | |
| WO2024045059A1 (zh) | 显示面板及显示装置 | |
| EP4303931A1 (en) | Display panel and display apparatus | |
| WO2024065591A1 (zh) | 显示面板及显示装置 | |
| US20240161692A1 (en) | Display panel | |
| WO2023109232A1 (zh) | 显示面板和显示装置 | |
| WO2023159602A1 (zh) | 显示面板、显示装置 | |
| CN118015987A (zh) | 显示面板、显示装置 | |
| WO2023023949A1 (zh) | 显示面板、显示装置 | |
| CN117642801A (zh) | 显示面板及显示装置 | |
| WO2023230871A1 (zh) | 显示面板及显示装置 | |
| EP4141948A1 (en) | Display panel and display device | |
| CN117280409A (zh) | 显示面板及显示装置 | |
| CN117836842A (zh) | 显示面板及显示装置 | |
| CN117337099A (zh) | 显示面板及显示装置 | |
| KR20240072087A (ko) | 표시 패널 및 표시 장치 | |
| CN117642804A (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
| CN116322166A (zh) | 显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |