CN118540985A - 显示面板及显示装置 - Google Patents

Abstract

本公开涉及显示技术领域，提出一种显示面板及显示装置，显示面板包括多个阵列分布的重复单元，重复单元包括沿第一方向镜像对称设置的两个像素驱动电路；像素驱动电路包括驱动晶体管、电容，电容的第一电极连接驱动晶体管的栅极，第二电极连接电源线；显示面板还包括：依次层叠设置的衬底基板、第二导电层、第四导电层、第五导电层，第二导电层包括形成电容的第二电极的第二导电部；第四导电层包括第一桥接部；第五导电层包括电源线；第一桥接部分别通过过孔连接第二导电层的部分结构和第五导电层的部分结构；在第一方向上相邻的两重复单元中，相邻两像素驱动电路共用同一第一桥接部。该显示面板具有较高的集成度。

Description

显示面板及显示装置

本申请是申请日为2022年8月31日、中国申请号为202280002939.4、发明名称为“显示面板及显示装置”的发明申请的分案申请。

技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

相关技术中，显示面板的集成度较低，从而影响高像素显示面板的设计。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

根据本公开的一个方面，提供一种显示面板，所述显示面板包括：衬底基板、像素驱动电路。像素驱动电路，位于所述衬底基板的一侧，所述像素驱动电路包括：驱动晶体管、第九晶体管、第八晶体管、第一晶体管、第二晶体管。所述第九晶体管的第一极连接第三初始信号线，所述第九晶体管的第二极连接所述驱动晶体管的第一极；所述第八晶体管的第一极连接所述驱动晶体管的栅极；所述第一晶体管的第一极连接第一初始信号线，所述第一晶体管的第二极连接所述第八晶体管的第二极；所述第二晶体管的第一极连接所述第八晶体管的第二极，所述第二晶体管的第二极连接所述驱动晶体管的第二极。

本公开一种示例性实施例中，所述显示面板还包括：第一有源层、第一导电层、第二有源层、第三导电层。第一有源层位于所述衬底基板的一侧，所述第一有源层包括第二有源部和第三有源部，所述第二有源部用于形成所述第二晶体管的沟道区，所述第三有源部用于形成所述驱动晶体管的沟道区；第一导电层位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括第一栅线和第一导电部，所述第一栅线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第二有源部在所述衬底基板上的正投影，所述第一栅线的部分结构用于形成所述第二晶体管的栅极，所述第一导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极；第二有源层位于所述第一导电层背离所述衬底基板的一侧，所述第二有源层包括第八有源部，所述第八有源部用于形成所述第八晶体管的沟道区；第三导电层位于所述第二有源层背离所述衬底基板的一侧，所述第三导电层包括第二栅线，所述第二栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第八有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第八晶体管的顶栅；其中，所述第一栅线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影之间。

本公开一种示例性实施例中，所述第二有源部还包括连接于所述第八有源部的第二十有源部，所述第二十有源部连接所述第一导电部；所述第二十有源部在所述衬底基板上的投影和所述第一栅线在所述衬底基板上的正投影至少部分交叠。

本公开一种示例性实施例中，所述第二十有源部在所述衬底基板上的正投影在所述第一方向上的尺寸大于所述第二十有源部在所述衬底基板上的正投影在第二方向上的尺寸；其中，所述第一方向和所述第二方向相交。

本公开一种示例性实施例中，所述第八有源部在所述衬底基板上的正投影在所述第一方向上的尺寸为L1，所述第二十有源部在所述衬底基板上的正投影在所述第一方向上的尺寸为L2；其中，L2/L1大于等于2且小于等于7。

本公开一种示例性实施例中，所述像素驱动电路还包括：第四晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极。所述显示面板还包括：第一有源层、第二有源层，所述第一有源层包括第二有源部、第四有源部，所述第二有源部用于形成所述第二晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区；第二有源层位于所述第一有源层背离所述衬底基板的一侧，所述第二有源层包括第八有源部，所述第八有源部用于形成所述第八晶体管的沟道区；其中，在第一方向上，所述第八有源部在所述衬底基板上的正投影位于所述第二有源部在所述衬底基板上的正投影和所述第四有源部在所述衬底基板上的正投影之间。

本公开一种示例性实施例中，所述显示面板还包括发光单元，所述像素驱动电路连接所述发光单元的第一电极，所述像素驱动电路还包括：第七晶体管，所述第七晶体管的第一极连接第二初始信号线，所述第七晶体管的第二极连接所述发光单元的第一电极。所述显示面板还包括：第一有源层、第一导电层，第一有源层位于所述衬底基板的一侧，所述第一有源层包括第七有源部、第九有源部，所述第七有源部用于形成所述第七晶体管的沟道区，所述第九有源部用于形成所述第九晶体管的沟道区；第一导电层位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括第二复位信号线，所述第二复位信号线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第七有源部在所述衬底基板上的正投影、所述第九有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极，所述第二复位信号线的部分结构用于形成所述第九晶体管的栅极。

本公开一种示例性实施例中，所述第一有源层还包括：第一有源部，所述第一有源部用于形成所述第一晶体管的沟道区；所述第一导电层还包括：第一复位信号线、第一导电部，所述第一复位信号线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极，所述第一导电部用于形成所述驱动晶体管的栅极；其中，在同一像素驱动电路中，所述第一导电部在所述衬底基板上的正投影位于所述第一复位信号线在所述衬底基板上的正投影和所述第二复位信号线在所述衬底基板上的正投影之间；本行像素驱动电路中的所述第二复位信号线共用为相邻下一行像素驱动电路中的第一复位信号线。

本公开一种示例性实施例中，所述显示面板还包括：第一导电层、第二导电层、第三导电层，第一导电层位于所述衬底基板的一侧，所述第一导电层包括：第一复位信号线和第一导电部，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极，所述第一导电部用于形成所述驱动晶体管的栅极；第二导电层位于所述第一导电层背离所述衬底基板的一侧，所述第二导电层包括所述第三初始信号线；第三导电层位于所述第二导电层背离所述衬底基板的一侧，所述第三导电层包括第二栅线，所述第二栅线的部分结构用于形成所述第八晶体管的顶栅；其中，在同一所述像素驱动电路中，所述第一复位信号线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；相邻上一行像素驱动电路中的所述第三初始信号线在所述衬底基板上的正投影位于本行像素驱动电路中所述第一复位信号线在所述衬底基板上的正投影和本行像素驱动电路中所述第二栅线在所述衬底基板上的正投影之间。

本公开一种示例性实施例中，所述显示面板还包括发光单元，所述像素驱动电路连接所述发光单元的第一电极，所述像素驱动电路还包括：第七晶体管，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极。所述显示面板还包括：第一导电层、第三导电层，第一导电层位于所述衬底基板的一侧，所述第一导电层包括第一导电部、第二复位信号线、第一栅线，所述第一导电部用于形成所述驱动晶体管的栅极，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极，所述第一栅线的部分结构用于形成所述第二晶体管的栅极；第三导电层位于所述第一导电层背离所述衬底基板的一侧，所述第三导电层包括所述第一初始信号线；其中，在同一所述像素驱动电路中，所述第二复位信号线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影远离所述第一栅线在所述衬底基板上的正投影的一侧；相邻下一行像素驱动电路中所述第一初始信号线在所述衬底基板上的正投影位于本行像素驱动电路中所述第二复位信号线在所述衬底基板上的正投影和本行像素驱动电路中所述第一导电部在所述衬底基板上的正投影之间。

本公开一种示例性实施例中，所述像素驱动电路还包括第五晶体管，所述第五晶体管的第一极连接电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极。所述显示面板还包括：第一有源层、第一导电层、第三导电层，第一有源层位于所述衬底基板的一侧，所述第一有源层包括第五有源部，所述第五有源部用于形成所述第五晶体管的沟道区；第一导电层位于所述第一有源层背离所述衬底基板的一侧，所述第一导电层包括使能信号线，所述使能信号线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第五有源部在所述衬底基板上的正投影，所述使能信号线的部分结构用于形成所述第五晶体管的栅极；第三导电层位于所述第一导电层背离所述衬底基板的一侧，所述第三导电层包括所述第一初始信号线；其中，相邻下一行像素驱动电路中所述第一初始信号线在所述衬底基板上的正投影和本行像素驱动电路中所述使能信号线在所述衬底基板上的正投影至少部分交叠。

本公开一种示例性实施例中，第一单位像素中，相邻下一行像素驱动电路中所述第一初始信号线在所述衬底基板上的正投影的面积为S1；在所述第一单位像素中，相邻下一行像素驱动电路中所述第一初始信号线在所述衬底基板上的正投影和本行像素驱动电路中所述使能信号线在所述衬底基板上的正投影的交叠面积为S2；其中，S2/S1大于等于60％。

本公开一种示例性实施例中，所述显示面板还包括发光单元，所述像素驱动电路连接所述发光单元的第一电极，所述像素驱动电路还包括：第七晶体管，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极。所述显示面板还包括：第三导电层、第四导电层，第三导电层位于所述衬底基板的一侧；第四导电层位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括所述第二初始信号线，所述第二初始信号线包括第一子初始信号线和/或第二子初始信号线；所述第一子初始信号线在所述衬底基板上的正投影沿第一方向延伸，所述第二子初始信号线在所述衬底基板上的正投影沿第二方向延伸，所述第一方向和所述第二方向相交。

本公开一种示例性实施例中，当所述第二初始信号线包括第一子初始信号线时，所述第一子初始信号线在所述衬底基板上的正投影与所述第三初始信号线在所述衬底基板上的正投影至少部分交叠。

本公开一种示例性实施例中，第二单位像素中，所述第一子初始信号线在所述衬底基板上的正投影的面积为S3，所述第一子初始信号线在所述衬底基板上的正投影与所述第三初始信号线在所述衬底基板上的正投影的交叠面积为S4，S4/S3大于等于50％。

本公开一种示例性实施例中，当所述第二初始信号线包括第一子初始信号线和第二子初始信号线时，所述第二子初始信号线连接与其相交的所述第一子初始信号线。

本公开一种示例性实施例中，所述显示面板包括多个沿所述第一方向和第二方向阵列分布的重复单元，所述重复单元包括沿所述第一方向分布的两个像素驱动电路，同一重复单元中的两个所述像素驱动电路沿镜像对称面镜像对称设置；在所述第二方向上分布的多个所述重复单元形成重复单元列，当所述第二初始信号线包括所述第二子初始信号线时，至少部分所述重复单元列对应设置一条所述第二子初始信号线，且所述镜像对称面在所述衬底基板上的正投影位于所述第二子初始信号线在所述衬底基板上的正投影上。

本公开一种示例性实施例中，所述显示面板包括多个沿第一方向和第二方向阵列分布的重复单元，所述重复单元包括沿所述第一方向分布的两个像素驱动电路，同一重复单元中的两个所述像素驱动电路沿镜像对称面镜像对称设置，所述第一方向和所述第二方向相交；所述像素驱动电路还包括第五晶体管，所述第五晶体管的第一极连接电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；所述显示面板还包括：第一有源层，所述第一有源层包括第三有源部、第五有源部、第十三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第五有源部用于形成所述第五晶体管的沟道区，所述第十三有源部连接于所述第五有源部远离所述第三有源部的一侧；其中，在所述第一方向上相邻的重复单元中，相邻两像素驱动电路中的所述第五有源部通过同一所述第十三有源部连接，且所述第十三有源部连接所述电源线。

本公开一种示例性实施例中，所述显示面板包括多个沿第一方向和第二方向阵列分布的重复单元，所述重复单元包括沿所述第一方向分布的两个像素驱动电路，同一重复单元中的两个所述像素驱动电路沿镜像对称面镜像对称设置，所述第一方向和所述第二方向相交；所述显示面板还包括发光单元，所述像素驱动电路连接所述发光单元的第一电极，所述像素驱动电路还包括：第六晶体管、第七晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第六晶体管的第二极连接所述发光单元的第一电极，所述第七晶体管的第一极连接第二初始信号线，所述第七晶体管的第二极连接所述发光单元的第一电极；所述显示面板还包括：第一有源层，所述第一有源层包括第六有源部、第七有源部、第十七有源部，所述第六有源部用于形成所述第六晶体管沟道区，所述第七有源部用于形成所述第七晶体管的沟道区，所述第十七有源部连接于所述第七有源部远离所述第六有源部的一侧；在同一所述重复单元中，相邻两所述像素驱动电路中的第七有源部通过同一所述第十七有源部连接，所述第十七有源部连接所述第二初始信号线。

本公开一种示例性实施例中，显示面板还包括：第四导电层、第五导电层、电极层、像素定义层。第四导电层位于所述衬底基板的一侧；第五导电层位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括电源线，所述电源线在所述衬底基板上的正投影沿第二方向延伸；其中，所述电源线包括第一电源线段、第二电源线段、第三电源线段，所述第二电源线段连接于所述第一电源线段和所述第三电源线段之间，在同一重复单元中，相邻两所述第二电源线段相连接，相连接的所述第二电源线段形成电源部，多个所述电源部中包括第一电源部和第二电源部；电极层位于所述第五导电层背离所述衬底基板的一侧，所述电极层包括多个电极部，多个所述电极部中包括第一电极部和第二电极部，所述第一电极部在所述衬底基板上的正投影小于所述第二电极部在所述衬底基板上的正投影；像素定义层位于所述电极层背离所述衬底基板的一侧，所述像素定义层上形成有用于形成发光单元的多个开口，所述开口与所述电极部对应设置，其中，所述开口在所述衬底基板上的正投影和与其对应设置的所述电极部在所述衬底基板上的正投影重合；其中，所述第一电极部和所述第一电源部对应设置，所述第二电极部和所述第二电源部对应设置，所述第一电极部在所述衬底基板上的正投影和与其对应的所述第一电源部在所述衬底基板上的正投影至少部分交叠，所述第二电极部在所述衬底基板上的正投影和与其对应的所述第二电源部在所述衬底基板上的正投影至少部分交叠；所述第二电源部在所述衬底基板上的正投影的面积大于所述第一电源部在所述衬底基板上的正投影，且所述第二电源部在所述衬底基板上的正投影和与其对应的所述第二电极部在所述衬底基板上的正投影的交叠面积大于所述第一电源部在所述衬底基板上的正投影和与其对应的所述第一电极部在所述衬底基板上的正投影的交叠面积。

本公开一种示例性实施例中，所述显示面板还包括发光单元，所述像素驱动电路还包括：第四晶体管、第五晶体管、第六晶体管、第七晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极；所述第五晶体管的第一极连接电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第六晶体管的第二极连接所述发光单元的第一电极；所述第七晶体管的第一极连接第二初始信号线，所述第七晶体管的第二极连接所述发光单元的第一电极；所述第一晶体管、第二晶体管、驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第九晶体管为P型晶体管，所述第八晶体管为N型晶体管。

根据本公开的一个方面，提供一种显示装置，其中，包括上述的显示面板。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图；

图2为图1所示像素驱动电路中各节点上信号的时序图；

图3为本公开显示面板一种示例性实施例中的结构版图；

图4为图3中遮挡层的结构版图；

图5为图3中第一有源层的结构版图；

图6为图3中第一导电层的结构版图；

图7为图3中第二导电层的结构版图；

图8为图3中第二有源层的结构版图；

图9为图3中第三导电层的结构版图；

图10为图3中第四导电层的结构版图；

图11为图3中第五导电层的结构版图；

图12为图3中电极层的结构版图；

图13为图3中遮挡层、第一有源层的结构版图；

图14为图3中遮挡层、第一有源层、第一导电层的结构版图；

图15为图3中遮挡层、第一有源层、第一导电层、第二导电层的结构版图；

图16为图3中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图；

图17为图3中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图；

图18为图3中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；

图19为图3中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层的结构版图；

图20为本公开显示面板一种示例性实施例中第五导电层和电极层的结构版图；

图21为图20中第五导电层的结构版图；

图22为图20中电极层的结构版图；

图23为图3所示显示面板沿虚线AA剖开的部分剖视图；

图24为图1所示像素驱动电路另一种驱动方法中各节点上信号的时序图；

图25为本公开显示面板另一种示例性实施例的部分结构版图；

图26为图25所示显示面板中第二导电层的结构版图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

如图1所示，为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、电容C。其中，第八晶体管T8的第一极连接驱动晶体管T3的栅极，栅极连接第二栅极驱动信号端G2；第一晶体管T1的第一极连接第一初始信号端Vinit1，第二极连接第八晶体管T8的第二极，栅极连接第一复位信号端Re1；第二晶体管T2的第一极连接第八晶体管T8的第二极，第二极连接驱动晶体管T3的第二极，栅极连接第一栅极驱动信号端G1；第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第一极，栅极连接第一栅极驱动信号端G1；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第一极，栅极连接使能信号端EM，第六晶体管T6的第一极连接驱动晶体管T3的第二极，栅极连接使能信号端EM；第七晶体管T7的第一极连接第二初始信号端Vinit2，第二极连接第六晶体管T6的第二极，栅极连接第二复位信号端Re2；第九晶体管T9的第一极连接第三初始信号端Vinit3，第二极连接驱动晶体管T3的第一极，栅极连接第二复位信号端Re2；电容的第一电极连接驱动晶体管T3的栅极，第二电极连接第一电源端VDD。该像素驱动电路可以用于驱动发光单元OLED发光，发光单元OLED的第一电极连接第六晶体管T6的第二极，发光单元OLED的第二电极连接第二电源端VSS。其中，第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第九晶体管T9可以均为P型晶体管，第八晶体管T8可以为N型晶体管。

如图2所示，为图1所示像素驱动电路中各节点上信号的时序图。其中，EM表示使能信号端上信号的时序图；G1表示第一栅极驱动信号端上信号的时序图；G2表示第二栅极驱动信号端上信号的时序图；Re1表示第一复位信号端上信号的时序图；Re2表示第二复位信号端上信号的时序图。

本公开中像素驱动电路的驱动方法可以包括复位阶段t2、数据写入阶段t4、发光阶段t6。在复位阶段t2：第二栅极驱动信号端G2输出高电平，第一复位信号端Re1、第二复位信号端Re2输出低电平，第八晶体管T8、第一晶体管T1、第七晶体管T7、第九晶体管T9导通，第一初始信号端Vinit1通过第一晶体管T1、第八晶体管T8向驱动晶体管T3栅极输入第一初始信号，第二初始信号端Vinit2通过第七晶体管T7向发光单元的第一电极输入第二初始信号，第三初始信号端Vinit3通过第九晶体管T9向驱动晶体管T3的第一极输入第三初始信号。在数据写入阶段t4：第二栅极驱动信号端G2输出高电平，第一栅极驱动信号端G1输出低电平信号，第八晶体管T8、第二晶体管T2、第四晶体管T4导通，数据信号端Da输出数据信号以向驱动晶体管的栅极写入补偿电压Vdata+Vth，其中Vdata为数据信号的电压，Vth为驱动晶体管T3的阈值电压。在发光阶段t6：使能信号端EM输出低电平信号，第五晶体管T5、第六晶体管T6导通，驱动晶体管T3在其栅极的电压Vdata+Vth作用下驱动发光单元OLED发光。根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth)²，其中，μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)²。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。

本示例性实施例中，显示面板可以通过第九晶体管T9对驱动晶体管T3的第一极进行复位，通过第八晶体管T8、第一晶体管T1对驱动晶体管T3的栅极进行复位，从而可以恢复驱动晶体管的磁滞。此外，该显示面板通过增设第八晶体管T8，从而可以降低驱动晶体管T3栅极通过第一晶体管T1、第二晶体管T2的漏电流。

如图2所示，该像素驱动电路驱动方法还包括预复位阶段t1、磁滞消除阶段t3、再复位阶段t5、重复复位阶段t7。在预复位阶段t1：第二复位信号端Re2输出低电平信号，第九晶体管T9导通，第三初始信号端Vinit3提前向驱动晶体管T3的第一极预充第三初始信号，该设置可以恢复驱动晶体管T3由于前一帧偏压造成的磁滞，从而减轻显示面板残像。在再复位阶段t5：第二复位信号端Re2输出低电平信号，第九晶体管T9导通，第三初始信号端Vinit3再次向驱动晶体管T3的第一极第三初始信号，该设置同样可以恢复驱动晶体管T3的磁滞。在重复复位阶段t7：第二复位信号端Re2输出低电平信号，第七晶体管T7导通，第二初始信号端Vinit2向发光单元OLED的第一电极输入第二初始信号，以对发光单元OLED的第一电极进行复位。其中，在一帧周期中，该像素驱动电路驱动方法可以包括多个重复复位阶段t7。

如图2所示，预复位阶段t1的时长可以为12H；G2在复位阶段t2的上升沿到G1在数据写入阶段t4的下降沿之间的时长可以为8H；数据写入阶段t4的时长可以小于H；重复复位阶段t7的时长可以为56H。H为单位周期时长。在其他示例性实施例中，各个阶段还可以为其他时长。例如，复位阶段t2时长可以为数据写入阶段t4时长的1～3倍，例如，复位阶段t2时长可以为数据写入阶段t4时长的1倍～2倍、2倍～3倍等。再复位阶段t5时长可以为数据写入阶段t4时长的1-5倍，例如，再复位阶段t5时长可以为数据写入阶段t4时长的1倍～2倍、2倍～3倍、3倍～4倍、4倍～5倍等。第一初始信号的电压可以为-2V到-5V，例如，第一初始信号的电压可以为-2V、-3V、-4V、-5V。第二初始信号的电压可以为-2V到-5V，例如，第二初始信号的电压可以为-2V、-3V、-4V、-5V。第三初始信号的电压可以为3V到7V，例如，第三初始信号的电压可以为3V、4V、5V、6V、7V。

本示例性实施例还提供一种显示面板，该显示面板可以包括依次层叠设置的衬底基板、遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层、电极层，其中，上述相邻层级之间可以设置有绝缘层。如图3-19所示，图3为本公开显示面板一种示例性实施例中的结构版图，图4为图3中遮挡层的结构版图，图5为图3中第一有源层的结构版图，图6为图3中第一导电层的结构版图，图7为图3中第二导电层的结构版图，图8为图3中第二有源层的结构版图，图9为图3中第三导电层的结构版图，图10为图3中第四导电层的结构版图，图11为图3中第五导电层的结构版图，图12为图3中电极层的结构版图，图13为图3中遮挡层、第一有源层的结构版图，图14为图3中遮挡层、第一有源层、第一导电层的结构版图，图15为图3中遮挡层、第一有源层、第一导电层、第二导电层的结构版图，图16为图3中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图，图17为图3中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图，图18为图3中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图，图19为图3中遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层的结构版图。该显示面板可以包括多个图1所示的像素驱动电路。如图19所示，多个像素驱动电路中可以包括在第一方向X上相邻分布第一像素驱动电路P1和第二像素驱动电路P2，第一像素驱动电路P1和第二像素驱动电路P2可以以镜像对称面BB镜像对称设置。其中，镜像对称面BB可以垂直于衬底基板。且第一像素驱动电路P1在衬底基板上的正投影和第二像素驱动电路P2在衬底基板上的正投影可以以镜像对称面BB与衬底基板的交线为对称轴对称设置。第一像素驱动电路P1和第二像素驱动电路P2可以形成一重复单元，该显示面板可以包括在第一方向X和第二方向Y上阵列分布的多个重复单元。其中，第二方向Y和第一方向X可以相交，例如，第一方向X可以为行方向，第二方向Y可以为列方向。其中，像素驱动电路可以包括位于遮挡层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层的结构，像素驱动电路不包括位于电极层的结构。此外，本示例性实施例中，显示面板可以存在设计误差和工艺误差，第一像素驱动电路P1和第二像素驱动电路P2可以大致以镜像对称面BB镜像对称。

如图3、图4、图13所示，遮挡层可以包括多个遮挡部71、第一延伸部73、第二延伸部72，第一延伸部73在衬底基板上的正投影沿第二方向Y延伸，且连接于在第二方向Y上相邻的遮挡部71之间；第二延伸部72在衬底基板上的正投影沿第一方向X延伸，且连接于在第一方向X上相邻的遮挡部71之间。

如图3、5、13、14所示，第一有源层可以包括第一有源部61、第二有源部62、第三有源部63、第四有源部64、第五有源部65、第六有源部66、第七有源部67、第九有源部69。其中，第一有源部61用于形成第一晶体管T1的沟道区，第二有源部62用于形成第二晶体管T2的沟道区，第三有源部63用于形成驱动晶体管T3的沟道区，第四有源部64用于形成第四晶体管T4的沟道区，第五有源部65用于形成第五晶体管T5的沟道区，第六有源部66用于形成第六晶体管T6的沟道区，第七有源部67用于形成第七晶体管T7的沟道区、第九有源部69用于形成第九晶体管T9的沟道区。此外，第一有源层还可以包括：第十有源部610、第十一有源部611、第十二有源部612、第十三有源部613、第十四有源部614、第十五有源部615、第十六有源部616、第十七有源部617、第十八有源部618。第十有源部610连接于第四有源部64远离第三有源部63的一端；第十一有源部611连接于第一有源部61和第二有源部62之间；第十二有源部612连接于第三有源部63和第五有源部65之间；第十三有源部613连接于第五有源部65远离第三有源部63的一端，第十四有源部614连接于第六有源部66和第七有源部67之间；第十五有源部615和第十六有源部616连接于第九有源部69的两端；第十七有源部617连接于第七有源部67远离第六有源部66的一端，且同一重复单元中，相邻两像素驱动电路中的第七有源部67通过同一第十七有源部617连接；第十八有源部618连接于第一有源部61远离第二有源部62的一端。遮挡部71在衬底基板上的正投影可以覆盖第三有源部63在衬底基板上的正投影，遮挡部71可以对第三有源部63进行遮光，以降低光照对驱动晶体管T3驱动特性的影响。此外，遮挡层可以为导电材料，遮挡层还可以连接一稳定电压源，以对驱动晶体管T3进行噪音屏蔽，例如，遮挡层可以连接第一电源端VDD、第一初始信号端Vinit1、第二初始信号端Vinit2、第三初始信号端Vinit3等。第一有源层可以由多晶硅材料形成，相应的，第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第九晶体管T9可以为P型的低温多晶硅薄膜晶体管。

如图3、6、14所示，第一导电层可以包括第一复位信号线Re1、第一栅线G1、使能信号线EM、第二复位信号线Re2、第一导电部11。第一复位信号线Re1可以用于提供图1中的第一复位信号端。第一复位信号线Re1在衬底基板上的正投影可以覆盖第一有源部61在衬底基板上的正投影，第一复位信号线Re1的部分结构可以用于形成第一晶体管T1的栅极。第一栅线G1可以用于提供图1中的第一栅极驱动信号端。第一栅线G1在衬底基板上的正投影可以覆盖第二有源部62在衬底基板上的正投影、第四有源部64在衬底基板上的正投影。第一栅线G1的部分结构可以用于形成第二晶体管T2的栅极，第一栅线G1的另外部分结构可以用于形成第四晶体管T4的栅极。使能信号线EM用于提供图1中的使能信号端，使能信号线EM在衬底基板上的正投影可以沿第一方向X延伸且覆盖第五有源部65在衬底基板上的正投影、第六有源部66在衬底基板上的正投影，使能信号线EM的部分结构可以用于形成第五晶体管T5的栅极，使能信号线EM的另外部分结构可以用于形成第六晶体管T6的栅极。第二复位信号线Re2用于提供图1中的第二复位信号端。第二复位信号线Re2在衬底基板上的正投影可以覆盖第七有源部67在衬底基板上的正投影、第九有源部69在衬底基板上的正投影。第二复位信号线Re2的部分结构可以用于形成第七晶体管T7的栅极，第二复位信号线段Re22的另外部分结构可以用于形成第九晶体管的栅极。第一导电部11在衬底基板上的正投影可以覆盖第三有源部63在衬底基板上的正投影，第一导电部11可以用于形成驱动晶体管T3的栅极和电容C的第一电极。

如图3、6、14所示，第一复位信号线Re1在衬底基板上的正投影、第一栅线G1在衬底基板上的正投影、第一导电部11在衬底基板上的正投影、使能信号线EM在衬底基板上的正投影、第二复位信号线Re2在衬底基板上的正投影可以沿第二方向Y依次分布。本行像素驱动电路中的第一复位信号线Re1可以复用为相邻上一行像素驱动电路中的第二复位信号线Re2。该设置可以提高像素驱动电路在第二方向Y上的集成度。此外，该显示面板可以利用第一导电层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，第一有源层中未被第一导电层覆盖的区域形成导体结构。

如图3、7、15所示，第二导电层可以包括第三栅线2G2、第三初始信号线Vinit3、第二导电部22。第三初始信号线Vinit3在衬底基板上的正投影、第三栅线2G2在衬底基板上的正投影均可以沿第一方向X延伸。第三初始信号线Vinit3用于提供图1中的第三初始信号端，第三栅线2G2用于提供图1中的第二栅极驱动信号端。第二导电部22在衬底基板上的正投影可以与第一导电部11在衬底基板上的正投影交叠，第二导电部22可以用于形成电容C的第二电极。如图3、7、15所示，相邻上一行像素驱动电路中第三初始信号线Vinit3在衬底基板上的正投影可以位于本行像素驱动电路中第三栅线2G2在衬底基板上的正投影和本行像素驱动电路中第一复位信号线Re1在衬底基板上的正投影之间。该设置可以进一步提高像素驱动电路在第二方向Y上的集成度。其中，第二导电层还可以包括第一连接部23、第二连接部24，第一连接部23连接于同一重复单元中相邻两第二导电部22之间。第二连接部24连接于在第一方向X上相邻重复单元中相邻两第二导电部22之间。

如图3、8、16所示，第二有源层可以包括多个子有源部8，子有源部8包括第八有源部88、第十九有源部819、第二十有源部820，第八有源部88连接于第十九有源部819和第二十有源部820之间，第八有源部88用于形成第八晶体管的沟道区。第三栅线2G2在衬底基板上的正投影可以覆盖第八有源部88在衬底基板上的正投影，第三栅线2G2的部分结构可以用于形成第八晶体管T8的底栅。其中，第二有源层可以由氧化铟镓锌形成，相应的，第八晶体管T8可以为N型的金属氧化物薄膜晶体管。

如图3、9、17所示，第三导电层可以包括：第二栅线3G2、第一初始信号线Vinit1，第二栅线3G2在衬底基板上的正投影、第一初始信号线Vinit1在衬底基板上的正投影均可以沿第一方向X延伸。第二栅线3G2用于提供图1中的第二栅极驱动信号端，第二栅线3G2在衬底基板上的正投影可以覆盖第八有源部88在衬底基板上的正投影，第二栅线3G2的部分结构可以用于形成第八晶体管T8的顶栅。同一行像素驱动电路中的第二栅线3G2和第三栅线2G2可以通过过孔连接，连接于第二栅线3G2和第三栅线2G2之间的过孔可以位于显示面板显示区以外的边沿走线区。第一初始信号线Vinit1可以用于提供图1中的第一初始信号端。本示例性实施例中，相邻下一行像素驱动电路中第一初始信号线Vinit1在衬底基板上的正投影可以位于本行像素驱动电路中第一导电部11在衬底基板上的正投影和本行像素驱动电路中第二复位信号线Re2在衬底基板上的正投影之间，该设置可以进一步提高像素驱动电路在第二方向Y的集成度。此外，相邻下一行像素驱动电路中第一初始信号线Vinit1在衬底基板上的正投影可以与本行像素驱动电路中使能信号线EM在衬底基板上的正投影至少部分交叠，该设置可以提高显示面板的透过率，以满足光学屏下指纹传感对显示面板透过率的要求。其中，第一单位像素中，相邻下一行像素驱动电路中第一初始信号线Vinit1在衬底基板上的正投影的面积为S1，在所述第一单位像素中，相邻下一行像素驱动电路中第一初始信号线Vinit1在衬底基板上的正投影与本行像素驱动电路中使能信号线EM在衬底基板上的正投影的交叠面积为S2。S2/S1可以大于60％，例如，S2/S1可以等于60％、70％、80％、90％、100％等。其中，第一单位像素包括两行n列像素驱动电路，n为大于等于1正整数，第一单位像素中两行像素驱动电路相邻设置。例如，第一单位像素可以包括两行一列像素驱动电路，再例如，第一单元像素可以包括位于显示区的两整行像素驱动电路。此外，该显示面板可以利用第三导电层为掩膜对第二有源层进行导体化处理，即第二有源层中被第三导电层覆盖的区域可以形成晶体管的沟道区，第二有源层中未被第三导电层覆盖的区域形成导体结构。

如图3、9、17所示，在同一像素驱动电路中，且在第一方向X上，第二有源部62在衬底基板上的正投影位于第八有源部88在衬底基板上的正投影远离第一延伸部73在衬底基板上的正投影的一侧。该设置可以使得第二有源部62远离第一延伸部73，从而可以避免第一延伸部73边缘形貌引起的第一有源层晶化状态变化以及隧穿风险。应该理解的是，在其他示例性实施例中，在同一像素驱动电路中，且在第一方向X上，第二有源部62在衬底基板上的正投影也可以位于第八有源部88在衬底基板上的正投影和第一延伸部73在衬底基板上的正投影之间。

如图3、9、17所示，第一有源部61在衬底基板上的正投影与遮挡层在衬底基板上的正投影之间的最小距离为L3，第一有源部61在衬底基板上的正投影在第一方向X上的尺寸为L4，L3可以大于等于L4。例如，L3可以为L4的1倍、2倍、3倍、4倍等。第九有源部69在衬底基板上的正投影与遮挡层在衬底基板上的正投影之间的最小距离为L5，第九有源部69在衬底基板上的正投影在第一方向X上的尺寸为L6，L5可以大于等于L6。例如，L5可以为L6的1倍、2倍、3倍、4倍等。第二有源部62在衬底基板上的正投影与遮挡层在衬底基板上的正投影之间的最小距离为L7，第二有源部62在衬底基板上的正投影在第一方向X上的尺寸为L8，L7可以大于等于L8。例如，L7可以为L8的1倍、2倍、3倍、4倍等。第四有源部64在衬底基板上的正投影与遮挡层在衬底基板上的正投影之间的最小距离为L9，第四有源部64在衬底基板上的正投影在第一方向X上的尺寸为L10，L9可以大于等于L10。例如，L9可以为L10的1倍、2倍、3倍、4倍等。第五有源部65在衬底基板上的正投影与遮挡层在衬底基板上的正投影之间的最小距离为L11，第五有源部65在衬底基板上的正投影在第一方向X上的尺寸为L12，L11可以大于等于L12。例如，L11可以为L12的1倍、2倍、3倍、4倍等。第六有源部66在衬底基板上的正投影与遮挡层在衬底基板上的正投影之间的最小距离为L13，第六有源部66在衬底基板上的正投影在第一方向X上的尺寸为L14，L13可以大于等于L14。例如，L13可以为L14的1倍、2倍、3倍、4倍等。第七有源部67在衬底基板上的正投影与遮挡层在衬底基板上的正投影之间的最小距离为L15，第七有源部67在衬底基板上的正投影在第一方向X上的尺寸为L16，L15可以大于等于L16。例如，L15可以为L16的1倍、2倍、3倍、4倍等。

如图3、10、18所示，第四导电层可以包括：第二初始信号线Vinit2、第一桥接部41、第二桥接部42、第三桥接部43、第四桥接部44、第五桥接部45、第六桥接部46、第七桥接部47、第八桥接部48、第九桥接部49。第二初始信号线Vinit2可以用于提供图1中的第二初始信号端。第二初始信号线Vinit2可以包括第一子初始信号线Vinit21和第二子初始信号线Vinit22，第一子初始信号线Vinit21在衬底基板上的正投影可以沿第一方向X延伸，第二子初始信号线Vinit22可以沿第二方向Y延伸，其中，相交的第一子初始信号线Vinit21和第二子初始信号线Vinit22相连接。第二初始信号线Vinit2可以通过过孔H连接第十七有源部617，以连接第七晶体管T7的第一极和第二初始信号端，第十七有源部617连接于相邻第七有源部67之间，该设置可以提高像素驱动电路在第一方向上的集成度，同时可以降低过孔的数量。其中，黑色方块表示过孔的位置。本示例性实施例中，每一行像素驱动电路可以对应设置一条第一子初始信号线Vinit21，每一列重复单元可以对应设置一条第二子初始信号线Vinit22，多条第一子初始信号线Vinit21和多条第二子初始信号线Vinit22可以形成网格结构，网格结构的第二初始信号线Vinit2具有较小的电阻，从而可以降低显示面板不同位置之间第二初始信号端之间的电压差。本示例性实施例中，如图19所示，所述镜像对称面BB在所述衬底基板上的正投影可以位于所述第二子初始信号线Vinit22在所述衬底基板上的正投影上。应该理解的是，在其他示例性实施例中，第二初始信号线Vinit2还可以具有其他布置方式，例如，多行像素驱动电路可以对应设置一条第一子初始信号线Vinit21和/或多列重复单元可以对应设置一条第二子初始信号线Vinit22。再例如，第二初始信号线Vinit2可以仅包括第一子初始信号线Vinit21或第二子初始信号线Vinit22。第一桥接部41可以分别通过过孔连接第十三有源部613和第二连接部24，以连接第五晶体管T5的第一极和电容C的第二极。其中，在第一方向X上相邻的两重复单元中，相邻两像素驱动电路可以共用同一第一桥接部41，且利用该共用的第一桥接部41通过同一过孔连接第二连接部24。此外，在第一方向X上相邻的两重复单元中，相邻两像素驱动电路中的第五有源部65可以通过第十三有源部613连接，该设置可以提高显示面板在第一方向上的集成度，同时，第十三有源部613可以通过单个过孔连接第一桥接部41，以降低过孔的数量。第二桥接部42可以分别通过过孔连接第十二有源部612和第十五有源部615，以连接第九晶体管T9的第二极和驱动晶体管的第一极。第三桥接部43可以分别通过过孔连接第十六有源部616和第三初始信号线Vinit3，以连接第九晶体管T9的第一极和第三初始信号端。第四桥接部44可以分别通过过孔连接第一导电部11和第二十有源部820，以连接驱动晶体管T3的栅极和第八晶体管T8的第一极。如图7所示，第二导电部22上形成有开口221，连接于第一导电部11和第四桥接部44之间的过孔在衬底基板上的正投影位于开口221在衬底基板上的正投影以内，以使连接于第一导电部11和第四桥接部44之间的过孔与第二导电部22绝缘。第五桥接部45可以分别通过过孔连接第十八有源部618和第一初始信号线Vinit1，以连接第一晶体管T1的第一极和第一初始信号端。第六桥接部46可以通过过孔连接第十四有源部614，以连接第六晶体管T6的第二极和第七晶体管T7的第二极。第八桥接部48可以分别通过过孔连接第十九有源部819和第十一有源部611以连接第八晶体管T8的第二极和第一晶体管的第二极、第二晶体管的第一极。第九桥接部49通过过孔连接第十有源部610，以连接第四晶体管的第一极。

如图3、8、17、18所示，本示例性实施例将第一栅线G1设置于第一导电部11和第二栅线3G2之间，从而可以增加第一栅线G1和第一导电部11之间的耦合作用，在数据写入阶段结束时，第一栅线G1的电压升高，第一栅线G1可以拉高驱动晶体管T3栅极的电压。该设置可以降低显示面板黑画面下数据信号的电压，从而降低显示面板的功耗。本示例性实施例中，第二十有源部820在衬底基板上的正投影和第一栅线G1在衬底基板上的正投影至少部分交叠。在数据写入阶段结束时，第一栅线G1可以能够通过第二十有源部820拉高驱动晶体管T3栅极的电压。该设置可以进一步降低显示面板黑画面下数据信号的电压，从而降低显示面板的功耗。如图8所示，第二十有源部820在衬底基板上的正投影可以沿第一方向X延伸，第二十有源部820在衬底基板上的正投影在第一方向X上的尺寸可以大于第二十有源部820在衬底基板上的正投影在第二方向Y上的尺寸。本示例性实施例中，所述第八有源部88在所述衬底基板上的正投影在所述第一方向上的尺寸为L1，所述第二十有源部820在所述衬底基板上的正投影在所述第一方向上的尺寸为L2；其中，L2/L1大于等于2且小于等于7。例如，L2/L1可以等于2、3、4、5、6、7等。

如图3、10、18所示，第一子初始信号线Vinit21在衬底基板上的正投影可以与第三初始信号线Vinit3在衬底基板上的正投影至少部分交叠，该设置可以提高显示面板的透过率。例如，第二单位像素中，第一子初始信号线Vinit21在衬底基板上的正投影的面积可以S3，第一子初始信号线Vinit21在衬底基板上的正投影和第三初始信号线Vinit3在衬底基板上的正投影的交叠面积为S4，S4/S3可以大于等于50％，例如，S4/S3可以等于50％、60％、70％、80％、90％、100％等。其中，第二单位像素包括一行m列像素驱动电路，m为大于等于1正整数，例如，第二单位像素可以包括一行一列像素驱动电路，再例如，第二单元像素可以包括位于显示区的一整行像素驱动电路。

如图3、11、19所示，第五导电层可以包括数据线Da、电源线VDD、第十桥接部510。其中，数据线Da可以用于提供图1中的数据信号端，电源线VDD可以用于提供图1中的第一电源端。数据线Da在衬底基板上的正投影、电源线VDD在衬底基板上的正投影可以沿第二方向Y延伸。数据线Da可以通过过孔连接第九桥接部49，以连接第四晶体管T4的第一极和数据信号端。每列像素驱动电路可以对应设置一条电源线VDD，电源线VDD可以通过过孔连接第一桥接部41，以连接第一电源端和电容C的第二电极、第五晶体管T5的第一极。本示例性实施例中，电源线VDD可以包括第一电源线段VDD1、第二电源线段VDD2、第三电源线段VDD3，第二电源线段VDD2连接于第一电源线段VDD1和第三电源线段VDD3之间，第二电源线段VDD2在所述衬底基板上的正投影在第一方向X上的尺寸可以大于第一电源线段VDD1在所述衬底基板上的正投影在第一方向X上的尺寸，且所述第二电源线段VDD2在所述衬底基板上的正投影在第一方向X上的尺寸可以大于所述第三电源线段VDD3在所述衬底基板上的正投影在第一方向X上的尺寸。此外，第二电源线段VDD2在衬底基板上的正投影还可以覆盖第八有源部88在衬底基板上的正投影，第二电源线段VDD2可以降低光照对第八晶体管T8的特性影响。此外，电源线VDD在衬底基板上的正投影还可以覆盖第二十有源部820在衬底基板上的正投影、第四桥接部44在衬底基板上的正投影，电源线VDD可以用于屏蔽其他信号对第二十有源部820、第四桥接部44的噪音干扰，从而提高驱动晶体管T3栅极电压的稳定性。第十桥接部510可以通过过孔连接第六桥接部46以连接第六晶体管T6的第二极。

如图3、11、19所示，本示例性实施例中，在同一重复单元中，相邻两第二电源线段VDD2可以相互连接。电源线VDD和在第一方向X上相连接的第二导电部22可以形成网格结构，该网格结构的电源线具有较小的电阻，从而可以降低显示面板不同位置上第一电源端之间的电压差，进而提高显示面板显示的均一性。

如图3、12、20、21、22所示，图20为本公开显示面板一种示例性实施例中第五导电层和电极层的结构版图，图21为图20中第五导电层的结构版图，图22为图20中电极层的结构版图。本示例性实施例中，电极层可以包括多个电极部：第一电极部R、第三电极部G、第二电极部B，各个电极部可以通过过孔连接第十桥接部510，以连接第六晶体管T6的第二极。第一电极部R可以用于形成红色发光单元的第一电极，第二电极部B可以用于形成蓝色发光单元的第一电极，第三电极部G可以用于形成绿色发光单元的第一电极。其中，多个电极部沿第一方向X和第二方向Y阵列分布，沿第一方向X分布的多个电极部形成电极行，沿第二方向Y分布的多个电极部形成电极列。在同一电极行中，第一电极部R、第三电极部G、第二电极部B、第三电极部G在第一方向X上依次交替分布。多个电极列包括依次相邻的第一电极列ROW1、第二电极列ROW2、第三电极列ROW3、第四电极列ROW4，第一电极列ROW1包括在第二方向Y上依次交替分布的第一电极部R、第二电极部B；第二电极列ROW2包括多个在第二方向Y上分布的第三电极部G；第三电极列ROW3包括在第二方向Y上依次交替分布的第二电极部B、第一电极部R；第四电极列ROW4包括多个在第二方向Y上分布的第三电极部G。位于同一电极列相邻电极行的两个第三电极部G在所述衬底基板上的正投影在第二方向Y上的最小距离K1大于所述第一电极部R在所述衬底基板上的正投影在第二方向Y上的尺寸K2，或者大于所述第二电极部B所述衬底基板上的正投影在第二方向Y上的尺寸K3。其中，第一电极部R在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合，第二电极部B在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合，第三电极部G在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合。

如图20、21、22所示，第一电极部R在衬底基板上的正投影的面积大于第三电极部G在衬底基板上的正投影的面积，且小于第二电极部B在衬底基板上的正投影的面积。在同一重复单元中，相连接的两第二电源线段VDD2形成一电源部。多个电源部中包括：与第一电极部R对应的第一电源部Vx1、与第二电极部B对应设置的第二电源部Vx2。第一电极部R在衬底基板上的正投影和与其对应的第一电源部Vx1在衬底基板上的正投影至少部分交叠，第二电极部B在衬底基板上的正投影和与其对应的第二电源部Vx2在衬底基板上的正投影至少部分交叠。

如图20、21、22所示，第一电极部R在衬底基板上的正投影和与其对应的第一电源部Vx1在衬底基板上的正投影的交叠面积为B1，第一电极部R在衬底基板上的正投影的面积为B2，B1/B2可以大于等于80％，例如，B1/B2可以等于80％、90％、95％、100％。当B1/B2等于100％时，即第一电极部R在衬底基板上的正投影位于与其对应的第一电源部Vx1在衬底基板上的正投影上。第二电极部B在衬底基板上的正投影和与其对应的第二电源部Vx2在衬底基板上的正投影的交叠面积为C1，第二电极部B在衬底基板上的正投影的面积为C2，C1/C2可以大于等于80％，例如，C1/C2可以等于80％、90％、95％、100％。当C1/C2等于100％时，即第二电极部B在衬底基板上的正投影位于与其对应的第二电源部Vx2在衬底基板上的正投影上。

如图20、21、22所示，与第一电极部R对应的第一电源部Vx1在衬底基板上的正投影的面积为A1，与第二电极部B对应的第二电源部Vx2在衬底基板上的正投影的面积为A2，其中，A2大于A1。本示例性实施例中，通过增加第二电源部Vx2在衬底基板上的面积，可以使得第二电极部B全部或大部分结构在衬底基板上的正投影位于第二电源部Vx2在衬底基板的正投影上，从而可以提高第二电极部B的平坦度，进而可以降低显示面板在不同视角下出现色偏的风险。本示例性实施例中，第二电源部Vx2在所述衬底基板上的正投影和与其对应的所述第二电极部B在所述衬底基板上的正投影的交叠面积可以大于所述第一电源部Vx1在所述衬底基板上的正投影和与其对应的所述第一电极部R在所述衬底基板上的正投影的交叠面积。

如图20、21、22所示，第二电源部Vx2可以包括本体部Vx21和两个增设部Vx22，两个增设部可以分别连接于本体部Vx21在第二方向Y上的两侧。其中，本体部Vx21包括在第二方向Y一侧的第一侧边Vx211，增设部Vx22包括与所述第一侧边Vx211连接的第二侧边Vx222，第一侧边Vx211在衬底基板上的正投影和第二侧边Vx222在衬底基板上的正投影的夹角可以小于180°。

需要说明的是，如图3、18、19、20所示，画于第四导电层背离衬底基板一侧的黑色方块表示第四导电层连接面向衬底基板一侧的其他层级的过孔；画于第五导电层背离衬底基板一侧的黑色方块表示第五导电层连接面向衬底基板一侧的其他层级的过孔；画于电极层背离衬底基板一侧的黑色方块表示电极层连接面向衬底基板一侧的其他层级的过孔。该黑色方块仅表示过孔的位置，不同位置黑色方块所表示的不同过孔可以贯穿于不同绝缘层。

如图23所示，为图3所示显示面板沿虚线AA剖开的部分剖视图。该显示面板还可以包括第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95、第一介电层96、钝化层97、第一平坦层98、第二平坦层99，其中，衬底基板90、遮挡层、第一绝缘层91、第一有源层、第二绝缘层92、第一导电层、第三绝缘层93、第二导电层、第四绝缘层94、第二有源层、第五绝缘层95、第三导电层、第一介电层96、第四导电层、钝化层97、第一平坦层98、第五导电层、第二平坦层99、电极层依次层叠设置。第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95可以为单层结构或多层结构，且第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95的材料可以为氮化硅，氧化硅，氮氧化硅中的至少一种；第一介电层96可以为氮化硅层；第一平坦层98、第二平坦层99的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板90可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。钝化层97可以为氧化硅层。第一导电层、第二导电层、第三导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第四导电层、第五导电层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。电极层可以包括氧化铟锡层、银层。第一导电层、第二导电层、第三导电层中任一导电层的方块电阻可以大于第四导电层、第五导电层中任一导电层的方块电阻。

需要说明的是，本公开中的附图比例可以作为实际工艺中的参考，但不限于此，例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图。此外，第一、第二等限定词仅用于限定不同的结构名称，其并没有特定顺序的含义。在本示例性实施例中，某一结构在衬底基板上的正投影沿某一方向延伸，可以理解为该结构在衬底基板上的正投影沿该方向直线延伸或弯折延伸。晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区，并且电流能够流过漏极、沟道区以及源极。在本示例性实施例中，沟道区是指电流主要流过的区域。在本示例性实施例中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况下，“源极”及“漏极”的功能有时互相调换。因此，在本示例性实施例中，“源极”和“漏极”可以互相调换。另外，栅极还可以称为控制极。

如图24所示，为图1所示像素驱动电路另一种驱动方法中各节点上信号的时序图。其中，EM表示使能信号端上信号的时序图；G1表示第一栅极驱动信号端上信号的时序图；G2表示第二栅极驱动信号端上信号的时序图；Re1表示第一复位信号端上信号的时序图；Re2表示第二复位信号端上信号的时序图。该驱动方法与图2所示驱动方法可以仅区别在于，第一复位信号端上信号的时序不同。本示例性实施例中，第一复位信号端和第二复位信号端可以由不同栅极驱动电路提供信号。第一复位信号端可以仅在复位阶段t2输出低电平信号。

如图25-26所示，图25为本公开显示面板另一种示例性实施例的部分结构版图。该显示面板与图3所示显示面板可以仅区别在于第二导电层不同。图26为图25所示显示面板中第二导电层的结构版图。该显示面板中第二导电层还可以包括耦合部25，耦合部25在衬底基板上的正投影和第一栅线G1在衬底基板上的正投影至少部分交叠，第二十有源部820可以通过过孔连接耦合部25。由于第二十有源部820为驱动晶体管T3栅极的等电位结构，因此，数据写入阶段结束时，第一栅线G1可以通过耦合部25拉高驱动晶体管栅极的电压，该设置可以降低显示面板的黑态电压，或者在黑态电压不变的情况下降低第二十有源部820在衬底基板上正投影的面积。

本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。

本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (15)

1.一种显示面板，其中，所述显示面板包括多个沿第一方向和第二方向阵列分布的重复单元，所述重复单元包括沿所述第一方向分布的两个像素驱动电路，同一重复单元中的两个所述像素驱动电路沿镜像对称面镜像对称设置，所述第一方向和所述第二方向相交；

所述像素驱动电路包括驱动晶体管、电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接电源线；

所述显示面板还包括：

衬底基板；

第二导电层，包括第二导电部，所述第二导电部用于形成所述电容的第二电极；

第四导电层，位于所述第二导电层背离所述衬底基板的一侧，所述第四导电层包括第一桥接部；

第五导电层，位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括所述电源线；

其中，所述第一桥接部分别通过过孔连接所述第二导电层的部分结构和所述第五导电层的部分结构；

在所述第一方向上相邻的两重复单元中，相邻两像素驱动电路共用同一所述第一桥接部。

2.根据权利要求1所述的显示面板，其中，所述第一桥接部分别通过过孔连接所述第二导电部和所述电源线。

3.根据权利要求2所述的显示面板，其中，所述第二导电层还包括：

第二连接部，所述第二连接部连接于在第一方向上相邻重复单元中相邻两第二导电部之间；

在所述第一方向上相邻的两重复单元中，相邻两像素驱动电路利用共用的所述第一桥接部通过同一过孔连接所述第二连接部。

4.根据权利要求2所述的显示面板，其中，所述像素驱动电路还包括第五晶体管，所述第五晶体管的第一极连接电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；

所述显示面板还包括：

第一有源层，位于所述衬底基板和所述第二导电层之间，所述第一有源层包括第三有源部、第五有源部、第十三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第五有源部用于形成所述第五晶体管的沟道区，所述第十三有源部连接于所述第五有源部远离所述第三有源部的一侧；

其中，在所述第一方向上相邻的重复单元中，相邻两像素驱动电路中的所述第五有源部通过同一所述第十三有源部连接，且所述第十三有源部连接所述电源线。

5.根据权利要求4所述的显示面板，其中，所述第十三有源部通过单个过孔连接所述第一桥接部。

6.根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括第八晶体管，所述第八晶体管的第一极连接所述驱动晶体管的栅极；

所述显示面板还包括：

第二有源层，位于所述第二导电层和第四导电层之间，所述第二有源层包括第八有源部，所述第八有源部用于形成所述第八晶体管的沟道区；

所述电源线包括第二电源线段，所述第二电源线段在衬底基板上的正投影覆盖所述第八有源部在衬底基板上的正投影。

7.根据权利要求1所述的显示面板，其中，所述电源线包括第一电源线段、第二电源线段、第三电源线段，所述第二电源线段连接于所述第一电源线段和所述第三电源线段之间；

所述第二电源线段在所述衬底基板上的正投影在第一方向上的尺寸大于第一电源线段在所述衬底基板上的正投影在第一方向上的尺寸，且所述第二电源线段在所述衬底基板上的正投影在第一方向上的尺寸大于所述第三电源线段在所述衬底基板上的正投影在第一方向上的尺寸。

8.根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括：

第九晶体管，所述第九晶体管的第一极连接第三初始信号线，所述第九晶体管的第二极连接所述驱动晶体管的第一极；

第八晶体管，所述第八晶体管的第一极连接所述驱动晶体管的栅极；

第一晶体管，所述第一晶体管的第一极连接第一初始信号线，所述第一晶体管的第二极连接所述第八晶体管的第二极；

第二晶体管，所述第二晶体管的第一极连接所述第八晶体管的第二极，所述第二晶体管的第二极连接所述驱动晶体管的第二极。

9.根据权利要求8所述的显示面板，其中，所述显示面板还包括：

第一有源层，位于所述衬底基板和所述第二导电层之间，所述第一有源层包括第二有源部和第三有源部，所述第二有源部用于形成所述第二晶体管的沟道区，所述第三有源部用于形成所述驱动晶体管的沟道区；

第一导电层，位于所述第一有源层和所述第二导电层之间，所述第一导电层包括第一栅线和第一导电部，所述第一栅线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第二有源部在所述衬底基板上的正投影，所述第一栅线的部分结构用于形成所述第二晶体管的栅极，所述第一导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极；

第二有源层，位于所述第二导电层和所述第四导电层之间，所述第二有源层包括第八有源部，所述第八有源部用于形成所述第八晶体管的沟道区；

第三导电层，位于所述第二有源层和所述第四导电层之间，所述第三导电层包括第二栅线，所述第二栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第八有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第八晶体管的顶栅；

其中，所述第一栅线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影之间。

10.根据权利要求9所述的显示面板，其中，所述第二有源层还包括连接于所述第八有源部的第二十有源部，所述第二十有源部连接所述第一导电部；

所述第二十有源部在所述衬底基板上的投影和所述第一栅线在所述衬底基板上的正投影至少部分交叠。

11.根据权利要求10所述的显示面板，其中，所述第二十有源部在所述衬底基板上的正投影在所述第一方向上的尺寸大于所述第二十有源部在所述衬底基板上的正投影在第二方向上的尺寸；

其中，所述第一方向和所述第二方向相交。

12.根据权利要求8所述的显示面板，其中，所述像素驱动电路还包括：第四晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极；

所述显示面板还包括：

第一有源层，位于所述衬底基板和所述第二导电层之间，所述第一有源层包括第二有源部、第四有源部，所述第二有源部用于形成所述第二晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区；

第二有源层，位于所述第二导电层和所述第四导电层之间，所述第二有源层包括第八有源部，所述第八有源部用于形成所述第八晶体管的沟道区；

其中，在第一方向上，所述第八有源部在所述衬底基板上的正投影位于所述第二有源部在所述衬底基板上的正投影和所述第四有源部在所述衬底基板上的正投影之间。

13.根据权利要求8所述的显示面板，其中，所述显示面板还包括发光单元，所述像素驱动电路连接所述发光单元的第一电极，所述像素驱动电路还包括：第六晶体管、第七晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第六晶体管的第二极连接所述发光单元的第一电极，所述第七晶体管的第一极连接第二初始信号线，所述第七晶体管的第二极连接所述发光单元的第一电极；

所述显示面板还包括：

第一有源层，位于所述衬底基板和所述第二导电层之间，所述第一有源层包括第六有源部、第七有源部、第十七有源部，所述第六有源部用于形成所述第六晶体管沟道区，所述第七有源部用于形成所述第七晶体管的沟道区，所述第十七有源部连接于所述第七有源部远离所述第六有源部的一侧；

在同一所述重复单元中，相邻两所述像素驱动电路中的第七有源部通过同一所述第十七有源部连接，所述第十七有源部连接所述第二初始信号线。

14.根据权利要求8所述的显示面板，其中，所述显示面板还包括发光单元，所述像素驱动电路还包括：

第四晶体管，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极；

第五晶体管，所述第五晶体管的第一极连接电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；

第六晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第六晶体管的第二极连接所述发光单元的第一电极；

第七晶体管，所述第七晶体管的第一极连接第二初始信号线，所述第七晶体管的第二极连接所述发光单元的第一电极；

所述第一晶体管、第二晶体管、驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第九晶体管为P型晶体管，所述第八晶体管为N型晶体管。

15.一种显示装置，其中，包括权利要求1-14任一项所述的显示面板。