CN114695491A - 显示面板及显示装置 - Google Patents

Abstract

本公开涉及显示技术领域，公开一种显示面板及显示装置，该显示面板包括：衬底基板，包括沿第二方向相邻设置的第一显示区和第二显示区；第五导电层，位于所述衬底基板的一侧，所述第五导电层包括：多条所述数据线，在所述衬底基板的正投影沿第二方向延伸且在第一方向间隔分布，所述第一方向与所述第二方向相交；第六导电层，位于所述第五导电层背离所述衬底基板的一侧，所述第六导电层包括：多条转接线，在所述衬底基板的正投影位于所述第一显示区，所述转接线通过过孔连接所述数据线；多条虚拟信号线，在所述衬底基板的正投影沿所述第一方向延伸且在所述第二方向间隔分布，且至少部分所述虚拟信号线在所述衬底基板的正投影位于所述第二显示区。

Description

显示面板及显示装置

技术领域

本公开涉及显示技术领域，具体而言，涉及一种显示面板及显示装置。

背景技术

FIAA又称为Fout in AA，是一种解决窄边框、超窄边框下Border Fanout走线困难的一种设计方案。相关技术中，存在膜层分布不均而影响光学显示的问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于克服上述现有技术的不足，提供一种显示面板及显示装置。

根据本公开的一个方面，提供一种显示面板，所述显示面板包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第四晶体管，所述第四晶体管的第一极连接数据线，第二极连接驱动晶体管的第一极；所述显示面板还包括：衬底基板，包括沿第二方向相邻设置的第一显示区和第二显示区；第五导电层，位于所述衬底基板的一侧，所述第五导电层包括：多条所述数据线，在所述衬底基板的正投影沿第二方向延伸且在第一方向间隔分布，所述第一方向与所述第二方向相交；第六导电层，位于所述第五导电层背离所述衬底基板的一侧，所述第六导电层包括：多条转接线，在所述衬底基板的正投影位于所述第一显示区，所述转接线通过过孔连接所述数据线；多条虚拟信号线，在所述衬底基板的正投影沿所述第一方向延伸且在所述第二方向间隔分布，且至少部分所述虚拟信号线在所述衬底基板的正投影位于所述第二显示区。

在本公开的示例性实施例中，所述像素驱动电路还包括第五晶体管，所述第五晶体管的第二极连接第一电源线，第二极连接所述第四晶体管的第二极；所述第五导电层还包括：所述第一电源线，在所述衬底基板的正投影沿所述第二方向延伸；其中，所述虚拟信号线通过过孔连接所述第一电源线。

在本公开的示例性实施例中，所述虚拟信号线均位于所述第二显示区；所述转接线包括第一组成部和第二组成部，所述虚拟信号线包括第三组成部和第四组成部，所述第一组成部在所述衬底基板的正投影、所述第二组成部在所述衬底基板的正投影均沿所述第一方向延伸，所述第一组成部与所述第三组成部在第二方向上相对设置，所述第二组成部与所述第四组成部在第二方向上相对设置；其中，所述转接线中位于所述第一组成部的任意一点在所述衬底基板的正投影与相邻所述转接线在所述衬底基板的正投影在第二方向上的距离为L1，所述虚拟信号线中位于所述第三组成部的任意一点在所述衬底基板的正投影与相邻所述虚拟信号线在所述衬底基板的正投影在第二方向上的距离为L2，L1＝L2；所述转接线中位于所述第二组成部的任意一点在所述衬底基板的正投影与相邻所述转接线在所述衬底基板的正投影在第二方向上的距离为L3，所述虚拟信号线中位于所述第四组成部的任意一点在所述衬底基板的正投影与相邻所述虚拟信号线在所述衬底基板的正投影在第二方向上的距离为 L4，L3＝L4。

在本公开的示例性实施例中，任意相邻的两条转接线中，所述第一组成部在所述衬底基板的正投影互为镜像且所述第二组成部在所述衬底基板的正投影互为镜像；任意所述虚拟信号线在所述衬底基板的正投影与相邻所述虚拟信号线在所述衬底基板的正投影互为镜像。

在本公开的示例性实施例中，所述多条虚拟信号线包括多条第一虚拟信号线和多条第二虚拟信号线，所述第一虚拟信号线在所述衬底基板的正投影位于所述第一显示区，所述第二虚拟信号线在所述衬底基板的正投影位于所述第二显示区，且相邻所述转接线之间分布有一条所述第一虚拟信号线。

在本公开的示例性实施例中，所述转接线包括第一延伸部，所述第一延伸部在所述衬底基板的正投影沿所述第一方向延伸；其中，位于相邻两条所述转接线之间的所述第一虚拟信号线在所述衬底基板的正投影与相邻所述转接线的第一延伸部在所述衬底基板的正投影互为镜像；任意所述第二虚拟信号线在所述衬底基板的正投影与相邻所述第二虚拟信号线在所述衬底基板的正投影互为镜像。

在本公开的示例性实施例中，所述第一虚拟信号线包括第一分段和第二分段，所述第二虚拟信号线包括第三分段和第四分段，所述第一分段、所述第三分段在所述第二方向上相对设置，所述第二分段、所述第四分段在所述第二方向上相对设置；其中，位于相邻像素行之间的第一虚拟信号线中的第一分段上的任意一点在所述衬底基板的正投影与下一像素行的转接线在所述衬底基板的正投影在第二方向上的距离为L5，所述第二虚拟信号线中的第三分段中的任意一点在所述衬底基板的正投影与下一虚拟像素行的所述第二虚拟信号线在所述衬底基板的正投影在第二方向上的距离为L6，L5＝L6；位于相邻像素行之间的第一虚拟信号线中的第二分段上的任意一点在所述衬底基板的正投影与下一像素行的转接线在所述衬底基板的正投影在第二方向上的距离为L7，所述第二虚拟信号线中的第四分段中的任意一点在所述衬底基板的正投影与下一虚拟像素行的所述第二虚拟信号线在所述衬底基板的正投影在第二方向上的距离为L8，L7＝L8。

在本公开的示例性实施例中，L5＜L7。

在本公开的示例性实施例中，所述第五晶体管的栅极连接使能信号线，第一极连接所述驱动晶体管的第一极，所述第四晶体管的栅极连接第一栅线；所述显示面板还包括：第一有源层，位于所述衬底基板和所述第五导电层之间，所述第一有源层包括：第五有源部，用于形成所述第五晶体管的沟道区；第四有源部，用于形成所述第四晶体管的沟道区：第一导电层，位于所述第一有源层和所述第五导电层之间，所述第一导电层包括：所述使能信号线，在所述衬底基板的正投影沿所述第一方向延伸，所述使能信号线在所述衬底基板的正投影覆盖所述第五有源部，所述使能信号线的部分结构用于形成所述第五晶体管的栅极；第三导电层，位于所述第一导电层和所述第五导电层之间，所述第三导电层包括：所述第一栅线，在所述衬底基板的正投影沿所述第一方向延伸，所述第一栅线在所述衬底基板的正投影覆盖所述第四有源部在所述衬底基板的正投影，所述第一栅线的部分结构用于形成所述第四晶体管的栅极；所述第五导电层还包括：所述第一电源线，在所述衬底基板的正投影沿所述第二方向延伸；其中，同一像素驱动电路中，所述转接线中的第一延伸部在所述衬底基板的正投影位于所述第一栅线衬底基板的正投影和所述使能信号线衬底基板的正投影之间。

在本公开的示例性实施例中，所述显示面板包括多个所述像素驱动电路，多个所述像素驱动在所述第一方向和所述第二方向上阵列分布；所述像素驱动电路还包括第一晶体管，所述第一晶体管的第一极通过第八晶体管连接所述驱动晶体管的栅极，栅极连接复位信号线；所述第一有源层还包括：第一有源部，用于形成所述第一晶体管的沟道区；所述第一导电层还包括：所述复位信号线，在所述衬底基板的正投影沿所述第一方向延伸，所述复位信号线在所述衬底基板的正投影覆盖所述第一有源部在所述衬底基板的正投影，所述复位信号线的部分结构用于形成所述第一晶体管的栅极；其中，所述第一虚拟信号线在所述衬底基板的正投影与所述复位信号线在所述衬底基板的正投影部分交叠。

在本公开的示例性实施例中，所述像素驱动电路还包括存储电容、第六晶体管和第七晶体管，所述存储电容的第一极连接所述驱动晶体管的栅极，第二极连接所述第一电源线；所述第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述第七晶体管的第一极，栅极连接所述使能信号线；所述第七晶体管的第二极连接第二初始信号线，栅极连接所述复位信号线；所述第一晶体管的第二极连接第一初始信号线；所述第一有源层还包括：第三有源部，用于形成所述驱动晶体管的沟道区；所述第一导电层还包括：第一导电部，在所述衬底基板的正投影覆盖所述第三有源部在所述衬底基板的正投影，所述第一导电部用于形成所述驱动晶体管的栅极和所述存储电容的第一电极；所述第三导电层还包括：所述第一初始信号线，在所述衬底基板的正投影沿所述第一方向延伸；所述显示面板还包括第四导电层，位于所述第五导电层和所述第三导电层之间，所述第四导电层包括：所述第二初始信号线，在所述衬底基板的正投影沿所述第一方向延伸；其中，所述第一栅线在所述衬底基板的正投影、所述使能信号线在所述衬底基板的正投影位于所述第一导电部在所述衬底基板的正投影的两侧。

在本公开的示例性实施例中，所述第一方向为行方向，所述第二方向为列方向；其中，上一行所述复位信号线在所述衬底基板的正投影覆盖本行所述第一有源部在所述衬底基板的正投影，上一行所述复位信号线的部分结构用于形成本行所述第一晶体管的栅极，且上一行所述复位信号线在所述衬底基板的正投影位于本行所述第一栅线在所述衬底基板的正投影远离本行所述第一导电部在所述衬底基板的正投影的一侧。

在本公开的示例性实施例中，所述显示面板还包括：第二导电层，位于所述第一导电层和所述第三导电层之间，所述第二导电层包括：第二导电部，在所述衬底基板的正投影与所述第一导电部在所述衬底基板的正投影部分交叠，所述第二导电部用于形成所述存储电容的第二电极，所述第二导电部通过过过孔连接所述第一电源线。

在本公开的示例性实施例中，所述第一方向为行方向，所述第二方向为列方向；所述显示面板包括沿行列方向分布的多个重复单元，所述重复单元包括在行方向上相邻的两个所述像素驱动电路，每列所述像素驱动电路对应设置一条所述第一电源线和一个所述第二导电部；同一重复单元中，两条所述第一电源线相连接且两个所述第二导电部相连接；在行方向相邻的重复单元中，相邻所述第二导电部相连接。

在本公开的示例性实施例中，在同一重复单元中，在行方向相邻的两个所述像素驱动电路互为镜像。

在本公开的示例性实施例中，所述像素驱动电路还包括第五晶体管、第七晶体管和存储电容，所述第五晶体管的第一极连接所述驱动晶体管的第一极，第二极连接第一电源线；所述第七晶体管的第一极通过第六晶体管连接所述驱动晶体管的第二极，第二极连接第二初始信号线；所述存储电容的第一极连接所述驱动晶体管的栅极，第二极连接所述第一电源线；所述显示面板还包括：第一有源层，位于所述衬底基板和所述第五导电层之间，所述第一有源层包括：第三有源部，用于形成所述驱动晶体管的沟道区；第五有源部，用于形成所述第五晶体管的沟道区；第七有源部，用于形成所述第七晶体管的沟道区；第九有源部，连接于所述第七有源部的一端，用于形成所述第七晶体管的第二极；第十四有源部，连接于所述第五有源部的一侧，用于形成所述第五晶体管的第二极；第一导电层，位于所述衬底基板和所述第一有源层之间，所述第一导电层包括：第一导电部，在所述衬底基板的正投影覆盖所述第三有源部在所述衬底基板的正投影，所述第一导电部用于形成所述驱动晶体管的栅极和所述存储电容的第一电极；第二导电层，位于所述第一有源层和所述第五导电层之间，所述第二导电层包括：第二导电部，在所述衬底基板的正投影与所述第一导电部在所述衬底基板的正投影部分交叠，所述第二导电部用于形成所述存储电容的第二电极，所述第二导电部通过过过孔连接所述第一电源线；第四导电层，位于所述第五导电层与所述第二导电层之间，所述第四导电层包括：所述第二初始信号线，在所述衬底基板的正投影沿所述第一方向延伸，所述第二初始信号线通过第一过孔连接所述第九有源部；第一桥接部，所述第一桥接部分别通过第二过孔和第三过孔连接所述第十四有源部和所述第二导电部，以及通过另一过孔连接所述第一电源线。

在本公开的示例性实施例中，所述第一方向为行方向，所述第二方向为列方向；所述显示面板包括沿行列方向分布的多个重复单元，所述重复单元包括在行方向上相邻的两个所述像素驱动电路；同一重复单元中的两个所述第九有源部相连接且共用所述第一过孔；在行方向相邻的重复单元中，相邻所述第一桥接部相连接且共用所述第二过孔和所述第三过孔。

在本公开的示例性实施例中，在行方向相邻的重复单元中，相邻所述第一桥接部互为镜像。

在本公开的示例性实施例中，所述像素驱动电路还包括第一晶体管、第二晶体管、第八晶体管，所述第一晶体管的第一极连接所述第二晶体管的第二极，第二极连接第一初始信号线；所述第二晶体管的第一极连接驱动晶体管的第二极，栅极连接第一栅线；所述第八晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述第一晶体管的第一极，栅极连接第三栅线；所述显示面板还包括：第二有源层，位于所述第二导电层和所述第四导电层之间，所述第二有源层包括：第八有源部，用于形成所述第八晶体管的沟道区；第十一有源部，连接于所述第八有源部的一侧，用于形成所述第八晶体管的第一极；第十二有源部，连接于所述第八有源部的另一侧，用于形成所述第八晶体管的第二极；第三导电层，位于所述第二有源层和所述第四导电层之间，所述第三导电层包括：第二栅线，在所述衬底基板的正投影沿所述第一方向延伸，所述第二栅线在所述衬底基板的正投影覆盖所述第八有源部在所述衬底基板的正投影，所述第二栅线的部分结构用于形成所述第八晶体管的顶栅；所述第一初始信号线，在所述衬底基板的正投影沿所述第一方向延伸；所述第二导电层还包括：第三栅线，在所述衬底基板的正投影沿所述第一方向延伸，所述第三栅线在所述衬底基板的正投影覆盖所述第八有源部在所述衬底基板的正投影，所述第三栅线的部分结构用于形成所述第八晶体管的底栅；所述第一有源层还包括：第一有源部，用于形成所述第一晶体管的沟道区；第十七有源部，连接于所述第一有源部的一侧，用于形成所述第一晶体管的第一极；第十八有源部，连接于所述第一有源部的另一侧，用于形成所述第一晶体管的第二极；第四有源部，用于形成所述第四晶体管的沟道区；第十五有源部，连接于所述第四有源部的一侧，用于形成所述第四晶体管的第一极；第二有源部，用于形成所述第二晶体管的沟道区；第十九有源部，连接于所述第二有源部与所述第三有源部之间，用于形成所述第二晶体管的第一极；第二十有源部，连接于所述第二有源部与所述第十七有源部之间，用于形成所述第二晶体管的第二极；所述第四导电层还包括：第二桥接部，一端通过过孔连接所述第十一有源部，另一端通过过孔连接所述第一导电部；第三桥接部，一端通过过孔连接所述第十七有源部，另一端通过过孔连接所述第十二有源部；第四桥接部，一端通过过孔连接所述第十八有源部，另一端通过过孔连接所述第一初始信号线；第三导电部，通过过孔连接所述第十五有源部和所述数据线。

在本公开的示例性实施例中，所述显示面板还包括：第四导电层，位于所述衬底基板和所述第五导电层之间，所述第四导电层包括：第一转接部，所述第一转接部通过过孔连接所述第十有源部；所述第五导电层还包括：第二转接部，所述第二转接部通过过孔连接所述第一转接部；所述第六导电层还包括：第三转接部，所述第三转接部通过过孔连接所述第二转接部；所述显示面板还包括：像素界定层，位于所述第六导电层背离所述衬底基板的一侧，包括多个像素开口，其中，至少部分位于所述第一显示区的像素开口在所述衬底基板的正投影位于所述转接线在所述衬底基板的正投影和所述第一虚拟信号线在所述衬底基板的正投影上，至少部分位于所述第二显示区的像素开口在所述衬底基板的正投影位于相邻的两条所述第二虚拟信号线在所述衬底基板的正投影上。

根据本公开的另一个方面，还提供一种显示装置，包括本公开任意实施例所述的显示面板。

本公开提供的显示面板，通过在第六导电层设置多条虚拟信号线，且至少部分虚拟信号线位于第二显示区，因为第一显示区布设有转接线，通过在第二显示区布设虚拟信号线，可以改善显示区的走线均一性，从而提高阳极平坦度，解决因为走线不均造成的阳极平坦部差异所导致的显示不良问题。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为根据本公开一种实施方式显示面板中像素驱动电路的电路结构示意图；

图2为图1中像素驱动电路一种驱动方法中各节点的时序图；

图3为根据本公开一种实施方式的显示面板的结构版图；

图4为图3中第五导电层的结构版图；

图5为图3中第六导电层的结构版图；

图6为根据本公开一种实施方式的显示面板的结构示意图；

图7为图6所示显示面板中的第六导电层的结构版图；

图8为根据本公开另一种实施方式的显示面板的结构示意图；

图9为图3中第一有源层的结构版图；

图10为图3中第一导电层的结构版图；

图11为图3中第二导电层的结构版图；

图12为图3中第二有源层的结构版图；

图13为图3中第三导电层的结构版图；

图14为图3中第四导电层的结构版图；

图15为图3中像素界定层的结构版图；

图16为图3中第一有源层和第二有源层的叠层版图；

图17为图3中第一有源层、第一导电层、第二导电层、第二有源层和第三导电层的底层结构版图；

图18为三个重复单元中的第二导电层和第五导电层的叠层结构版图；

图19为ILD层的结构版图；

图20为PVX层和PLN1层的结构版图；

图21为PLN2层和PLN3层的结构版图；

图22为图3中沿虚线AA的部分剖视图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

图1为根据本公开一种实施方式显示面板中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、存储电容C。其中，第一晶体管T1的第一极连接第五节点N5，第二极连接第一初始信号端Vinit1，栅极连接复位信号端Re；第二晶体管T2第一极连接驱动晶体管T3的第二极，第二极连接第五节点N5；栅极连接第一栅极驱动信号端Gate1；驱动晶体管T3 的栅极连接第一节点N1；第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第一极，栅极连接第一栅极驱动信号端 Gate1；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；第六晶体管T6第一极连接驱动晶体管T3的第二极，栅极连接使能信号端EM；第七晶体管 T7的第一极连接第六晶体管T6的第二极，第二极连接第二初始信号端 Vinit2，栅极连接复位信号端Re。第八晶体管T8的第一极连接第一节点 N1，第二极连接第五节点N5，栅极连接第二栅线Gate2。存储电容C连接于驱动晶体管T3的栅极和第一电源端VDD之间。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，晶体管T1-T7可以均为P型晶体管，第八晶体管T8可以为N型晶体管。

需要说明的是，本公开各实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。

图2为图1中像素驱动电路一种驱动方法中各节点的时序图。其中， Gate1表示第一栅极驱动信号端Gate1的时序，Gate2表示第二栅极驱动信号端Gate2的时序，Re表示复位信号端Re的时序，EM表示使能信号端EM的时序，Da表示数据信号端Da的时序。该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2、发光阶段t3。在复位阶段t1：复位信号端Re输出低电平信号，第二栅极驱动信号端Gate2输出高电平，第一晶体管T1、第七晶体管T7、第八晶体管T8导通，第一初始信号端 Init1向第一节点N1输入初始信号，第七晶体管T7导通，第二初始信号端INIT2向第六晶体管T6的第二极输入初始信号。在补偿阶段t2：第一栅极驱动信号端Gate1、第二栅极驱动信号端Gate2均输出高电平信号，第四晶体管T4、第二晶体管T2导通，同时数据信号端Data输出驱动信号以向第二节点N2写入电压Vdata+Vth(即电压Vdata与Vth之和)，其中Vdata为驱动信号的电压，Vth为驱动晶体管T3的阈值电压。发光阶段t3：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管 T5导通，驱动晶体管T3在电容C存储的电压Vdata+Vth作用下发光。

根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth)²，其中，μ为载流子迁移率；Cox为单位面积栅极存储电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差， Vth为驱动晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)²。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。

本示例性实施例提供一种显示面板，该显示面板可以包括像素驱动电路，该像素驱动电路可以包括驱动晶体管T3、第四晶体管T4，第四晶体管T4的第一极连接数据线Vdata，第二极连接驱动晶体管T3的第一极，该像素驱动电路可以如图1所示，当然，在其他示例性实施例中，该显示面板中的像素驱动电路还可以为其他结构，例如，7T1C、9T1C 等。图3为根据本公开一种实施方式的显示面板的结构版图，图4为图 3中第五导电层的结构版图，图5为图3中第六导电层的结构版图，如图3-5所示，该显示面板可以包括：衬底基板、第五导电层8、第六导电层9，其中，衬底基板可包括沿第二方向Y相邻设置的第一显示区A1 和第二显示区A2；第五导电层8位于衬底基板的一侧，第五导电层8可包括多条数据线Vdata，多条数据线Vdata在衬底基板的正投影沿第二方向Y延伸且在第一方向X间隔分布，第一方向X与第二方向Y相交；第六导电层9位于第五导电层8背离衬底基板的一侧，第六导电层9可包括多条转接线D1和多条虚拟信号线dummy，多条转接线D1在衬底基板的正投影位于第一显示区A1，转接线D1通过过孔连接数据线Vdata；多条虚拟信号线dummy在衬底基板的正投影沿第一方向X延伸且在第二方向Y间隔分布，且至少部分虚拟信号线在衬底基板的正投影位于第二显示区A2。

本示例性实施例提供的显示面板，通过在第六导电层9设置多条虚拟信号线dummy，且至少部分虚拟信号线位于第二显示区A2，因为第一显示区A1布设有转接线D1，通过在第二显示区A2布设虚拟信号线，可以改善显示区的走线均一性，从而提高阳极平坦度，解决因为走线不均造成的阳极平坦部差异所导致的显示不良问题。

图6为根据本公开一种实施方式的显示面板的结构示意图，如图6 所示，本示例性实施例中，第一显示区A1可以为显示区中靠近源极驱动电路S-IC一侧的子显示区，第二显示区A2可以为显示区中远离源极驱动电路S-IC一侧的子显示区，其中的源极驱动电路S-IC用于向各子像素提供数据信号。

如图3所示，本示例性实施例中，第一方向X可以为行方向，第二方向Y可以为列方向。可以理解的是，位于同一列的子像素使用同一条数据线D连接至源极驱动电路S-IC，即源极驱动电路S-IC通过列方向延伸的数据线D向同一列的子像素传输数据信号。转接线D1的数量与像素列的数量一一对应，一条转接线D1对应连接一条数据线D，具体而言，一条转接线D1连接一列的数据线D，以通过该转接线D1将第五导电层8的数据信号通过第六导电层9进行输出，由此可释放下边框的 Fanout走线，有利于窄边框设计。

如图6所示，本示例性实施例中，虚拟信号线dummy可仅布设在第二显示区A2，此时，虚拟信号线dummy的布线密度可与转接线D1的布线密度相同，布线密度可以理解为在行方向相邻的两条虚拟信号线 dummy或两条转接线D1的间隔距离。示例性的，图7为图6所示显示面板中的第六导电层的结构版图，如图7所示，转接线D1可以包括第一组成部111和第一组成部112，虚拟信号线dummy可以包括第三组成部113和第四组成部114，第一组成部111与第三组成部113在第二方向 Y上相对设置，第一组成部112与第四组成部114在第二方向Y上相对设置，其中，转接线D1中位于第一组成部111的任意一点在衬底基板的正投影与相邻转接线D1在衬底基板的正投影在第二方向Y上的距离为L1，虚拟信号线dummy中位于第三组成部113的任意一点在衬底基板的正投影与相邻虚拟信号线dummy在衬底基板的正投影在第二方向 Y上的距离为L2，L1＝L2；转接线D1中位于第一组成部112的任意一点在衬底基板的正投影与相邻转接线D1在衬底基板的正投影在第二方向Y上的距离为L3，虚拟信号线dummy中位于第四组成部114的任意一点在衬底基板的正投影与相邻虚拟信号线dummy在衬底基板的正投影在第二方向Y上的距离为L4，L3＝L4。相当于是在列方向上的同一位置，位于第一显示区A1的相邻的两条转接线D1的间隔距离与位于第二显示区A2中相邻的两条虚拟信号线dummy的间隔距离相同，从而使得第二显示区A2中的虚拟信号线dummy的布线密度与第一显示区A1中的转接线D1的布线密度相同或相当，从而提高显示区的走线均一性。在此基础上，转接线D1可以设置为在列方向镜像对称的结构，虚拟信号线dummy也可设置为在列方向镜像对称的结构，提高阳极下方的平坦度，可以保证阳极下方的两个区域的高度差一致，使得光学显示更加均匀。当然，在其他示例性实施例中，转接线D1和虚拟信号线dummy也可以在第一方向上沿一直线延伸，即在第二方向上没有凸起结构。

本示例性实施例中，两条信号线在第二方向Y上相对设置可以理解为，其中的一条信号线的第一端点沿第二方向Y无限延伸后与另一信号线的一个端点重合，且该信号线的第二端点沿第二方向Y无限延伸后与另一信号线的另一端点重合。

图8为根据本公开另一种实施方式的显示面板的结构示意图，如图 8所示，本示例性实施例中，还可以在第一显示区A1和第二显示区A2 同时布设虚拟信号线dummy。如图5、8所示，多条虚拟信号线dummy 可以包括多条第一虚拟信号线dummy1和多条第二虚拟信号线dummy2，第一虚拟信号线dummy1在衬底基板的正投影位于第一显示区A1，第二虚拟信号线dummy2在衬底基板的正投影位于第二显示区A2，且相邻转接线D1之间分布有一条第一虚拟信号线dummy1，即在第一显示区A1 中，在相邻的两条转接线D1中间穿插一条第一虚拟信号线dummy1。在此基础上，第一虚拟信号线dummy1与相邻的转接线D1可互为镜像，且第二虚拟信号线dummy2可互为镜像。第一虚拟信号线dummy1与转接线D1采用镜像对称设置，可以保证阳极下方区域的高度差一致，使得光学显示更加均匀。同样地，在第二显示区A2的第二虚拟信号线 dummy2也采用镜像对称设置，可以起到同样的效果。示例性的，如图5 所示，转接线D1可以包括第一延伸部D11，第一延伸部D11在衬底基板的正投影沿第一方向X延伸，其中，位于相邻两条转接线D1之间的第一虚拟信号线dummy1在衬底基板的正投影与相邻转接线D1的第一延伸部D11在衬底基板的正投影互为镜像，任意第二虚拟信号线dummy2 在衬底基板的正投影与相邻第二虚拟信号线dummy2在衬底基板的正投影互为镜像。可以理解的是，转接线D1还可以包括第二延伸部D12，第二延伸部D12在衬底基板的正投影可以沿第二方向Y延伸，转接线 D1通过第二延伸部D12将对应列的数据线连接至源极驱动电路S-IC。

如图5所示，本示例性实施例中，第一虚拟信号线dummy1可包括第一分段D111和第二分段D112，第二虚拟信号线dummy2可包括第三分段DM113和第四分段DM114，第一分段D111、第三分段DM113在第二方向Y上相对设置，第二分段D112、第四分段DM114在第二方向Y上相对设置，位于相邻像素行之间的第一虚拟信号线dummy1中的第一分段D111上的任意一点在衬底基板的正投影与下一像素行的转接线 D1在衬底基板的正投影在第二方向Y上的距离为L5，第二虚拟信号线dummy2中的第三分段DM113中的任意一点在衬底基板的正投影与下一虚拟像素行的第二虚拟信号线dummy2在衬底基板的正投影在第二方向 Y上的距离为L6，L5＝L6；位于相邻像素行之间的第一虚拟信号线 dummy1中的第二分段D112上的任意一点在衬底基板的正投影与下一像素行的转接线D1在衬底基板的正投影在第二方向Y上的距离为L7，第二虚拟信号线dummy2中的第四分段DM114中的任意一点在衬底基板的正投影与下一虚拟像素行的第二虚拟信号线dummy2在衬底基板的正投影在第二方向Y上的距离为L8，L7＝L8。相当于是在列方向上的同一位置处，第一显示区A1中转接线D1与相邻的第一虚拟信号线dummy1的间隔距离与第二显示区A2中相邻的两条第二虚拟信号线dummy2的间隔距离相同，使得显示面板在整体上呈等间隔布线，进一步提高显示面板的布线均一性，提升显示效果。本示例性实施例中，L5可设置为大于 L7，当然，在其他示例性实施例中，L5、L6、L7、L8也可以设置为相同，即第一虚拟信号线dummy1、第二虚拟信号线dummy2在行方向上沿一直线延伸。

如图3所示，本示例性实施例中，显示面板还可以包括遮光层、第一有源层2、第一导电层3、第二导电层4、第二有源层5、第三导电层 6、第四导电层7、第五导电层8、第六导电层9和像素界定层，其中，衬底基板、遮光层、第一有源层2、第一导电层3、第二导电层4、第二有源层5、第三导电层6、第四导电层7、第五导电层8、第六导电层9、像素界定层依次层叠设置，上述功能层之间可以设置有绝缘层。第一导电层3可以为第一栅金属层(Gate1层)，第二导电层4可以为第二栅金属层(Gate2层)，第三导电层6可以为第三栅金属层(Gate3层)，第四导电层7可以为第一金属走线层(SD1层)，第五导电层8可以为第二金属走线层(SD2层)，第六导电层9可以为第三金属走线层(SD3层)。遮光层可以包括在行方向X和列方向Y上分布的多个遮光部，相邻遮光部之间可以相互连接。遮光层可以为导体结构，例如，遮光层可以为遮光金属层。

图9为图3中第一有源层的结构版图，图10为图3中第一导电层的结构版图，图11为图3中第二导电层的结构版图，图12为图3中第二有源层的结构版图，图13为图3中第三导电层的结构版图，图14为图 3中第四导电层的结构版图，图15为图3中像素界定层的结构版图，图 16为图3中第一有源层和第二有源层的叠层版图，图17为图3中第一有源层、第一导电层、第二导电层、第二有源层和第三导电层的底层结构版图，图18为三个重复单元中的第二导电层和第五导电层的叠层结构版图。

如图3、9所示，本示例性实施例中，第一有源层2可以包括第一有源部71、第二有源部72、第三有源部73、第四有源部74、第五有源部 75、第六有源部76、第七有源部77，其中，第一有源部71可用于形成第一晶体管T1的沟道区，第二有源部72可用于形成第二晶体管T2的沟道区，第三有源部73可用于形成驱动晶体管T3的沟道区，第四有源部74可用于形成第四晶体管T4的沟道区，第五有源部75可用于形成第五晶体管T5的沟道区，第六有源部76可以用于形成第六晶体管T6的沟道区，第七有源部77可用于形成第七晶体管T7的沟道区。第一有源层2还可以包括第九有源部79、第十有源部710、第十三有源部713～第二十有源部720，其中，第九有源部79、第十有源部710连接于第七有源部77的两侧，分别用于形成第七晶体管T7的第二极和第一极，第九有源部79可通过第一过孔H1连接位于第四导电层7的第二初始信号线Vinit2，将第七晶体管T7的第二极连接至第二初始信号线Vinit2，第十有源部710还与第六有源部76连接，同时，第十有源部710可通过过孔连接位于像素界定层的阳极，使得第七晶体管T7的第一极和第六晶体管T6的第二极连接发光单元的阳极。第十三有源部713、第十四有源部 714连接于第五有源部75的两侧，分别用于形成第五晶体管T5的第一极和第二极，第十三有源部713可通过过孔连接位于第四导电层7的第一桥接部41，从而通过第一桥接部41连接位于第五导电层8的第一电源线Vdd，第十四有源部714连接于第三有源部73的一侧，形成图1中的第二节点N2。第十七有源部717、第十八有源部718连接于第一有源部71的两侧，分别用于形成第一晶体管T1的第一极和第二极，第十七有源部717可通过过孔H7连接位于第四导电层7的第三桥接部43，通过第三桥接部43连接位于第二有源层5的第十二有源部712，将第一晶体管T1的第一极与第八晶体管T8的第二极相连接，第十八有源部718 可通过过孔H10连接位于第四导电层7的第四桥接部44，通过该第四桥接部44将第一晶体管T1的第二极连接第一初始信号线Vinit1。第十五有源部715连接于第四有源部74的一侧，用于形成第四晶体管T4的第一极，第十五有源部715可通过过孔H11连接位于第四导电层7的第三导电部45，通过该第三导电部45将第四晶体管T4的第一极连接至位于第五导电层8的数据线Vdata，此外，第十三有源部713还与第四有源部74远离第十五有源部715的一侧相连接，相当于第十三有源部713 还形成第四晶体管T4的第二极。第十九有源部719、第二十有源部720 分别连接于第二有源部72的两侧，分别用于形成第二晶体管T2的第一极和第二极，第十九有源部719还与第三有源部73、第六有源部76相连接，即第十九有源部719还用于形成图1中的第三节点N3以及驱动晶体管T3的第二极、第六晶体管T6的第一极，第二十有源部720还与第十七有源部717连接，此外，如图19所示，第二十有源部720和第十七有源部717可通过过孔H8连接位于第二有源层5的第十二有源部712 相连接，以使得第一晶体管T1的第一极、第二晶体管T2的第二极与第八晶体管T8的第二极相连接。第一有源层2可以由多晶硅半导体材料形成，相应的，本公开显示面板中的晶体管可以为P型低温多晶硅薄膜晶体管。

如图3、10、17所示，本示例性实施例中，第一导电层3可以包括第一导电部11，第一导电部11，第一导电部11在衬底基板的正投影可覆盖第三有源部73在衬底基板的正投影，第一导电部11可用于形成驱动晶体管T3的栅极和存储电容C的第一电极。第一导电层3还可以包括使能信号线EM、复位信号线Re和第一栅线G1，其中，使能信号线 EM可用于提供图1中的使能信号端EM，使能信号线EM在衬底基板的正投影可以沿第一方向X延伸且覆盖第五有源部75和第六有源部76在衬底基板的正投影，使能信号线EM的部分结构用于形成第五晶体管T5 的栅极、部分结构用于形成第六晶体管T6的栅极。第一栅线G1可用于提供图1中的第一栅极驱动信号端Gate1，该第一栅线G1在衬底基板的正投影沿第一方向X延伸且覆盖第二有源部72和第四有源部74在衬底基板的正投影，第一栅线G1的部分结构用于形成第二晶体管T2的栅极、部分结构用于形成第四晶体管T4的栅极，分别向第二晶体管T2和第四晶体管T4的栅极提供第一栅极驱动信号。复位信号线Re可用于提供图 1中的复位信号端Re，复位信号线Re在衬底基板的正投影可以沿第一方向X延伸且覆盖第七有源部77，复位信号线Re的部分结构用于形成第七晶体管T7的栅极，向第七晶体管T7的栅极提供复位信号。

本示例性实施例中，显示面板可以以第一导电层3为掩膜对有源层进行导体化处理，即被第一导电层3覆盖的有源层形成晶体管的沟道区，未被第一导电层3覆盖的区域形成导体结构。

应该理解的是，本示例性实施例中所述的某一结构A在衬底基板的正投影覆盖另一结构B在衬底基板的正投影可以理解为，B在衬底基板平面的投影的轮廓完全位于A在同一平面内投影的轮廓的内部。

应该理解的是，本示例性实施例中，某一结构A沿B方向延伸是指， A可以包括主要部分和与主要部分连接的次要部分，主要部分为线、线段或条形状体，主要部分沿B方向伸展，且主要部分沿B方向伸展的长度大于次要部分沿其他方向伸展的长度。

如图3、11、17所示，本示例性实施例中，第二导电层4可以包括第二导电部22，该第二导电部22在衬底基板的正投影与第一导电部11 在衬底基板的正投影部分交叠，第二导电部22可用于形成存储电容C 的第二电极，第二导电部22可通过过孔连接位于第五导电层8的第一电源线Vdd，以使得存储电容C的第二电极连接至第一电源线Vdd。第二导电层4还可以包括第二栅线G2，第二栅线G2可用于提供图1中的第二栅极驱动信号端Gate1，第二栅线G2在衬底基板的正投影可以沿第一方向X延伸且覆盖第八有源部78在衬底基板的正投影，第二栅线G2的部分结构用于形成第八晶体管T8的底栅。

如图3、12、17所示，本示例性实施例中，第二有源层5可以包括第八有源部78、第十一有源部711和第十二有源部712，第八有源部78 可用于形成第八晶体管T8的沟道区，第十一有源部711、第十二有源部 712连接于第八有源部78的两侧，分别用于形成第八晶体管T8的第一极和第二极，第十一有源部711可通过过孔连接位于第四导电层7的第二桥接部42，通过该第二桥接部42将第八晶体管T8第一极连接至驱动晶体管T3的栅极，第十二有源部712可通过过孔连接位于第四导电层7 的第三桥接部43，通过该第三桥接部43将第八晶体管T8的第二极与第一晶体管T1的第一极和第二晶体管T2的第二极相连接。第二有源层5 可以由氧化铟镓锌形成，相应的，第八晶体管T8可以为N型的金属氧化物薄膜晶体管。

如图3、13、17所示，本示例性实施例中，第三导电层6可以包括第三栅线G3和第一初始信号线Vinit1，第一初始信号线Vinit1在衬底基板的正投影可以沿第一方向X延伸，第一初始信号线Vinit1可用于提供图1中的第一初始信号端Vinit1，第一初始信号线Vinit1可通过过孔H10 连接位于第四导电层7的第四桥接部44，通过该第四桥接部44连接位于第一有源层2的第十八有源部718，从而将第一晶体管T1的第二极连接该第一初始信号线Vinit1。第三栅线G3在衬底基板的正投影可以沿第一方向X延伸且覆盖第八有源部78在衬底基板的正投影，第三栅线G3 的部分结构用于形成第八晶体管T8的顶栅。此外，该显示面板可以利用第三导电层6为掩膜对第二有源层5进行导体化处理，即第二有源层5 中被第三导电层6覆盖的区域可以形成晶体管的沟道区，第二有源层5 中未被第三导电层6覆盖的区域形成导体结构。

如图3、14所示，本示例性实施例中，第四导电层7可以包括第一桥接部41、第二桥接部42、第三桥接部43、第四桥接部44、第三导电部45，其中，第一桥接部41的一端可通过第二过孔H2连接第十四有源部714，另一端通过第三过孔H3连接第二导电部22，并且，第一桥接部41可通过位于第一平坦化层PLN1的过孔H22连接位于第五导电层8 的第一电源线Vdd，从而使得第五晶体管T5的第二极分别与存储电容C 的第二极和第一电源线Vdd相连接。第二桥接部42可通过位于ILD层的过孔H5连接第十一有源部711，以与第八晶体管T8的第一极相连接，第二桥接部42还通过位于ILD层的过孔H6连接第一导电部11，从而通过该第二桥接部42将第八晶体管T8的第一极与驱动晶体管T3的栅极相连接。第三桥接部43可通过ILD层的过孔H7连接第十七有源部717，以连接第一晶体管T1的第一极，第三桥接部43还可通过ILD层的过孔H8连接第十二有源部712，以与第八晶体管T8的第二极相连接，从而通过该第三桥接部43，将第八晶体管T8的第二极与第一晶体管T1的第一极相连接。第四桥接部44可通过ILD层的过孔H9连接第十八有源部 718，以与第一晶体管T1的第二极相连接，第四桥接部44还可通过ILD 层的过孔H10连接第一初始信号线Vinit1，从而通过该第四桥接部44将第一晶体管T1的第二极连接第一初始信号线Vinit1。第三导电部45可通过ILD层的过孔H11连接第十五有源部715以及通过PLN1层的过孔 H23连接数据线Vdata，从而将第四晶体管T4的第一极连接数据线Vdata。此外，第四导电层7还可以包括第一转接部46，该第一转接部可通过ILD 层的过孔H12连接第十有源部710，以与第六晶体管T6的第二极和第七晶体管T7的第一极相连接，同时，该第一转接部可通过PLN1层的过孔 H24连接位于第五导电层8的第二转接部52，该第二转接部用于连接阳极。此外，第四导电层7还可以包括第二初始信号线Vinit2，该第二初始信号线Vinit2在衬底基板的正投影可以沿第一方向X延伸，第二初始信号线Vinit2可用于提供图1中的第二初始信号端Vinit2。第二初始信号线Vinit2可通过位于ILD层的过孔H1连接第九有源部79，以与第七晶体管T7的第二极连接。本示例性实施例中，第一初始信号线Vinit1 用于提供第一初始化信号，第二初始信号线Vinit2用于提供第二初始化信号，第一初始化信号与第二初始化信号可以不相等，因此，该像素驱动电路可以根据实际需求向第一节点N1和发光器件的第一电极提供不同的初始化信号。例如，可以将第一初始化信号的有效电平电压设置为 -3V，将第二初始化信号的有效电平电压设置为-4V，可以确保显示屏幕在黑态下具有低亮度，改善画面显示效果。此外，可以理解的是，本示例性实施例中，钝化层(PVX层)对应PLN1层的开孔位置也开设有过孔。

如图3、4所示，本示例性实施例中，第五导电层8还可以包括第二转接部52，该第二转接部52可以通过PLN2的过孔H34连接位于第六导电层9的第三转接部63，以通过该第三转接部63连接阳极。此外，第五导电层8还可以包括第一电源线Vdd和数据线Vdata，第一电源线 Vdd在衬底基板的正投影、数据线Vdata在衬底基板的正投影均可以沿第二方向Y延伸，其中，第一电源线Vdd可用于提供图1中的第一电源端VDD，第一电源线Vdd可通过PLN1层的过孔H22连接位于第四导电层7的第一桥接部41，从而通过该第一桥接部41将第五晶体管T5的第二极以及存储电容C的第二极连接第一电源线Vdd。数据线Vdata可用于提供图1中的数据信号端Data，数据线Vdata可通过PLN1层的过孔H23连接第四导电层7的第三导电部45，从而通过该第三导电部45 将第四晶体管T4的第一极连接数据线Vdata。

本示例性实施例中，某一结构A沿B方向延伸是指，A可以包括主要部分和与主要部分连接的次要部分，主要部分为线、线段或条形状体，主要部分沿B方向伸展，且主要部分沿B方向伸展的长度大于次要部分沿其他方向伸展的长度。

如图3、5所示，本示例性实施例中，第六导电层9可以包括第三转接部63，该第三转接部63可通过PLN3层的过孔H41连接阳极。第六导电层9还可以包括转接线D1和虚拟信号线dummy，转接线D1在衬底基板的正投影位于第一显示区A1，虚拟信号线dummy可以包括第一虚拟信号线dummy1和第二虚拟信号线dummy2，第一虚拟信号线 dummy1在衬底基板的正投影可以位于第一显示区A1，第二虚拟信号线 dummy2在衬底基板的正投影可以位于第二显示区A2，本示例性实施例通过设置第一虚拟信号线dummy1和第二虚拟信号线dummy2可以改善显示区的走线均一性，有关虚拟信号线dummy的具体结构请参见上述实施例的介绍，此处不再赘述。此外，需要注意的是，本示例性实施例中，第一虚拟信号线dummy1、第二虚拟信号线dummy2均通过位于PLN2 层的过孔H35连接第五导电层8的第一电源线Vdd，由此一方面通过向第一虚拟信号线dummy1、第二虚拟信号线dummy2提供稳定的电压信号，可防止第一虚拟信号线dummy1、第二虚拟信号线dummy2悬空受到其他信号干扰，另一方面可降低第一电源线Vdd信号的RC loading，从而有利于降低第一电源线Vdd的压降损耗，提高发光单元的发光稳定性。

如图3、15所示，本示例性实施例中，显示面板还可以包括像素界定层，像素界定层包括像素开口，其中，至少部分位于第一显示区A1 的像素开口在衬底基板的正投影位于转接线D1在衬底基板的正投影和第一虚拟信号线dummy1在衬底基板的正投影上，至少部分位于第二显示区A2的像素开口在衬底基板的正投影位于相邻的两条第二虚拟信号线dummy2在衬底基板的正投影上。如上所述，因为在第一显示区A1 的转接线D1的第一延伸部与相邻的第一虚拟信号线dummy1为镜像对称设置，位于第二显示区A2的相邻的两条第二虚拟信号线dummy2为镜像对称设置，由此可使得像素界定层中的阳极下方的两个区域的高度差一致，使得光学显示更加均匀。示例性的，可以将第一显示区中的R 子像素和B子像素的像素开口在衬底基板的正投影设置为位于转接线 D1在衬底基板的正投影和第一虚拟信号线dummy1在衬底基板的正投影上，将第二显示区中的R子像素和B子像素的像素开口在衬底基板的正投影设置为位于相邻的两条第二虚拟信号线dummy2在衬底基板的正投影上。当然，在其他示例性实施例中，G子像素的像素开口也可以具有上述特征，本公开对此不作限定。

如图3、18所示，本示例性实施例中，多个像素驱动电路中可以包括在行方向X上相邻分布的第一像素驱动电路P1和第二像素驱动电路 P2，第一像素驱动电路P1和第二像素驱动电路P2可以镜像对称设置。其中，第一像素驱动电路P1和第二像素驱动电路P2可以形成一重复单元Q，该显示面板可以包括在行方向X和列方向Y上阵列分布的多个重复单元Q。并且在行方向上相邻的两个重复单元Q中，一个重复单元Q 中的第一像素驱动电路P1与相邻的另一重复单元Q中的第二像素驱动电路P2相邻设置，一个重复单元Q中的第二像素驱动电路P2与另一重复单元Q中的第一像素驱动电路P1相邻设置。

如图3、18所示，本示例性实施例中，在一个重复单元Q中，第一像素驱动电路P1和第二像素驱动电路P2为镜像对称设置，并且第一像素驱动电路P1中的第一电源线Vdd和第二像素驱动电路P2中的第一电源线Vdd可以连接为一整体，同时第二导电部2232连接为一整体，而在行方向上相邻的两个重复单元Q中，第一像素驱动电路P1中的第一电源线Vdd与相邻重复单元Q中的第二像素驱动电路P2中的第一电源线Vdd可以不连接，且第一像素驱动电路P1中的第二导电部2232和相邻重复单元Q中的第二像素驱动电路P2中的第二导电部2232相连接，从而电源线VDD和第二导电部2232可以形成网格结构，该网格结构的电源线可以降低其上电源信号的压降。此外，如图3所示，同一重复单元Q中，第一像素驱动电路P1中的数据线Vdata和第二像素驱动电路 P2中的数据线Vdata不连接，且两条数据线Vdata分布于两条第一电源线Vdd的两侧。

如图3、18所示，本示例性实施例中，在行方向相邻的两个重复单元Q中，第一像素驱动电路P1中第一桥接部41和相邻重复单元Q中第二像素驱动中的第一桥接部41可以相互连接，并且第一像素驱动电路 P1和相邻重复单元Q中的第二像素驱动电路P2可以共用一个第二过孔 H2和第三过孔H3，两个子像素共用一个第二过孔H2和共用一个第三过孔H3，可以节省子像素的占用空间，有利于提高对显示面板的空间利用率。此外，同一重复单元Q中，第一像素驱动电路P1和第二像素驱动电路P2共用一个第一过孔H1，同样地，两个子像素共用一个第一过孔H1，可以节省子像素的占用空间，提高对显示面板的空间利用率。

如图22所示，为图3中沿虚线AA的部分剖视图。该显示面板可以包括第一绝缘层81、第二绝缘层82、第三绝缘层83、第四绝缘层84、第五绝缘层85、第一介电层86、第一平坦层87，其中，衬底基板80、遮光层、第一绝缘层81、第一有源层2、第二绝缘层82、第一导电层3、第三绝缘层83、第二导电层4、第四绝缘层84、第二有源层5、第五绝缘层85、第三导电层6、第一介电层86、第四导电层7、第一平坦层87、第五导电层8、第二平坦层88、第六导电层9依次层叠设置。第一绝缘层81、第二绝缘层82可以氧化硅层，第一介电层86可以为氮化硅层。衬底基板可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一导电层3、第二导电层4的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第三导电层6、第四导电层7的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。

本公开还提供一种显示装置，该显示装置可以包括本公开任意实施例所述的显示面板。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性远离并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

Claims (21)

1.一种显示面板，其特征在于，所述显示面板包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第四晶体管，所述第四晶体管的第一极连接数据线，第二极连接驱动晶体管的第一极；所述显示面板还包括：

衬底基板，包括沿第二方向相邻设置的第一显示区和第二显示区；

第五导电层，位于所述衬底基板的一侧，所述第五导电层包括：

多条所述数据线，在所述衬底基板的正投影沿第二方向延伸且在第一方向间隔分布，所述第一方向与所述第二方向相交；

第六导电层，位于所述第五导电层背离所述衬底基板的一侧，所述第六导电层包括：

多条转接线，在所述衬底基板的正投影位于所述第一显示区，所述转接线通过过孔连接所述数据线；

多条虚拟信号线，在所述衬底基板的正投影沿所述第一方向延伸且在所述第二方向间隔分布，且至少部分所述虚拟信号线在所述衬底基板的正投影位于所述第二显示区。

2.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路还包括第五晶体管，所述第五晶体管的第二极连接第一电源线，第二极连接所述第四晶体管的第二极；所述第五导电层还包括：

所述第一电源线，在所述衬底基板的正投影沿所述第二方向延伸；

其中，所述虚拟信号线通过过孔连接所述第一电源线。

3.根据权利要求2所述的显示面板，其特征在于，所述虚拟信号线均位于所述第二显示区；所述转接线包括第一组成部和第二组成部，所述虚拟信号线包括第三组成部和第四组成部，所述第一组成部在所述衬底基板的正投影、所述第二组成部在所述衬底基板的正投影均沿所述第一方向延伸，所述第一组成部与所述第三组成部在第二方向上相对设置，所述第二组成部与所述第四组成部在第二方向上相对设置；

其中，所述转接线中位于所述第一组成部的任意一点在所述衬底基板的正投影与相邻所述转接线在所述衬底基板的正投影在第二方向上的距离为L1，所述虚拟信号线中位于所述第三组成部的任意一点在所述衬底基板的正投影与相邻所述虚拟信号线在所述衬底基板的正投影在第二方向上的距离为L2，L1＝L2；

所述转接线中位于所述第二组成部的任意一点在所述衬底基板的正投影与相邻所述转接线在所述衬底基板的正投影在第二方向上的距离为L3，所述虚拟信号线中位于所述第四组成部的任意一点在所述衬底基板的正投影与相邻所述虚拟信号线在所述衬底基板的正投影在第二方向上的距离为L4，L3＝L4。

4.根据权利要求3所述的显示面板，其特征在于，任意相邻的两条转接线中，所述第一组成部在所述衬底基板的正投影互为镜像且所述第二组成部在所述衬底基板的正投影互为镜像；

任意所述虚拟信号线在所述衬底基板的正投影与相邻所述虚拟信号线在所述衬底基板的正投影互为镜像。

5.根据权利要求2所述的显示面板，其特征在于，所述多条虚拟信号线包括多条第一虚拟信号线和多条第二虚拟信号线，所述第一虚拟信号线在所述衬底基板的正投影位于所述第一显示区，所述第二虚拟信号线在所述衬底基板的正投影位于所述第二显示区，且相邻所述转接线之间分布有一条所述第一虚拟信号线。

6.根据权利要求5所述的显示面板，其特征在于，所述转接线包括第一延伸部，所述第一延伸部在所述衬底基板的正投影沿所述第一方向延伸；

其中，位于相邻两条所述转接线之间的所述第一虚拟信号线在所述衬底基板的正投影与相邻所述转接线的第一延伸部在所述衬底基板的正投影互为镜像；

任意所述第二虚拟信号线在所述衬底基板的正投影与相邻所述第二虚拟信号线在所述衬底基板的正投影互为镜像。

7.根据权利要求6所述的显示面板，其特征在于，所述第一虚拟信号线包括第一分段和第二分段，所述第二虚拟信号线包括第三分段和第四分段，所述第一分段、所述第三分段在所述第二方向上相对设置，所述第二分段、所述第四分段在所述第二方向上相对设置；

其中，位于相邻像素行之间的第一虚拟信号线中的第一分段上的任意一点在所述衬底基板的正投影与下一像素行的转接线在所述衬底基板的正投影在第二方向上的距离为L5，所述第二虚拟信号线中的第三分段中的任意一点在所述衬底基板的正投影与下一虚拟像素行的所述第二虚拟信号线在所述衬底基板的正投影在第二方向上的距离为L6，L5＝L6；

位于相邻像素行之间的第一虚拟信号线中的第二分段上的任意一点在所述衬底基板的正投影与下一像素行的转接线在所述衬底基板的正投影在第二方向上的距离为L7，所述第二虚拟信号线中的第四分段中的任意一点在所述衬底基板的正投影与下一虚拟像素行的所述第二虚拟信号线在所述衬底基板的正投影在第二方向上的距离为L8，L7＝L8。

8.根据权利要求7所述的显示面板，其特征在于，L5＜L7。

9.根据权利要求6所述的显示面板，其特征在于，所述第五晶体管的栅极连接使能信号线，第一极连接所述驱动晶体管的第一极，所述第四晶体管的栅极连接第一栅线；所述显示面板还包括：

第一有源层，位于所述衬底基板和所述第五导电层之间，所述第一有源层包括：

第五有源部，用于形成所述第五晶体管的沟道区；

第四有源部，用于形成所述第四晶体管的沟道区；

第一导电层，位于所述第一有源层和所述第五导电层之间，所述第一导电层包括：

所述使能信号线，在所述衬底基板的正投影沿所述第一方向延伸，所述使能信号线在所述衬底基板的正投影覆盖所述第五有源部，所述使能信号线的部分结构用于形成所述第五晶体管的栅极；

第三导电层，位于所述第一导电层和所述第五导电层之间，所述第三导电层包括：

所述第一栅线，在所述衬底基板的正投影沿所述第一方向延伸，所述第一栅线在所述衬底基板的正投影覆盖所述第四有源部在所述衬底基板的正投影，所述第一栅线的部分结构用于形成所述第四晶体管的栅极；

所述第五导电层还包括：

所述第一电源线，在所述衬底基板的正投影沿所述第二方向延伸；

其中，同一像素驱动电路中，所述转接线中的第一延伸部在所述衬底基板的正投影位于所述第一栅线衬底基板的正投影和所述使能信号线衬底基板的正投影之间。

10.根据权利要求9所述的显示面板，其特征在于，所述显示面板包括多个所述像素驱动电路，多个所述像素驱动在所述第一方向和所述第二方向上阵列分布；所述像素驱动电路还包括第一晶体管，所述第一晶体管的第一极通过第八晶体管连接所述驱动晶体管的栅极，栅极连接复位信号线；

所述第一有源层还包括：

第一有源部，用于形成所述第一晶体管的沟道区；

所述第一导电层还包括：

所述复位信号线，在所述衬底基板的正投影沿所述第一方向延伸，所述复位信号线在所述衬底基板的正投影覆盖所述第一有源部在所述衬底基板的正投影，所述复位信号线的部分结构用于形成所述第一晶体管的栅极；

其中，所述第一虚拟信号线在所述衬底基板的正投影与所述复位信号线在所述衬底基板的正投影部分交叠。

11.根据权利要求9所述的显示面板，其特征在于，所述像素驱动电路还包括存储电容、第六晶体管和第七晶体管，所述存储电容的第一极连接所述驱动晶体管的栅极，第二极连接所述第一电源线；所述第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述第七晶体管的第一极，栅极连接所述使能信号线；所述第七晶体管的第二极连接第二初始信号线，栅极连接所述复位信号线；所述第一晶体管的第二极连接第一初始信号线；

所述第一有源层还包括：

第三有源部，用于形成所述驱动晶体管的沟道区；

所述第一导电层还包括：

第一导电部，在所述衬底基板的正投影覆盖所述第三有源部在所述衬底基板的正投影，所述第一导电部用于形成所述驱动晶体管的栅极和所述存储电容的第一电极；

所述第三导电层还包括：

所述第一初始信号线，在所述衬底基板的正投影沿所述第一方向延伸；

所述显示面板还包括第四导电层，位于所述第五导电层和所述第三导电层之间，所述第四导电层包括：

所述第二初始信号线，在所述衬底基板的正投影沿所述第一方向延伸；

其中，所述第一栅线在所述衬底基板的正投影、所述使能信号线在所述衬底基板的正投影位于所述第一导电部在所述衬底基板的正投影的两侧。

12.根据权利要求11所述的显示面板，其特征在于，所述第一方向为行方向，所述第二方向为列方向；其中，

上一行所述复位信号线在所述衬底基板的正投影覆盖本行所述第一有源部在所述衬底基板的正投影，上一行所述复位信号线的部分结构用于形成本行所述第一晶体管的栅极，且上一行所述复位信号线在所述衬底基板的正投影位于本行所述第一栅线在所述衬底基板的正投影远离本行所述第一导电部在所述衬底基板的正投影的一侧。

13.根据权利要求9所述的显示面板，其特征在于，所述显示面板还包括：

第二导电层，位于所述第一导电层和所述第三导电层之间，所述第二导电层包括：

第二导电部，在所述衬底基板的正投影与所述第一导电部在所述衬底基板的正投影部分交叠，所述第二导电部用于形成所述存储电容的第二电极，所述第二导电部通过过过孔连接所述第一电源线。

14.根据权利要求13所述的显示面板，其特征在于，所述第一方向为行方向，所述第二方向为列方向；

所述显示面板包括沿行列方向分布的多个重复单元，所述重复单元包括在行方向上相邻的两个所述像素驱动电路，每列所述像素驱动电路对应设置一条所述第一电源线和一个所述第二导电部；

同一重复单元中，两条所述第一电源线相连接且两个所述第二导电部相连接；

在行方向相邻的重复单元中，相邻所述第二导电部相连接。

15.根据权利要求14所述的显示面板，其特征在于，在同一重复单元中，在行方向相邻的两个所述像素驱动电路互为镜像。

16.根据权利要求1所述的显示面板，其特征在于，所述像素驱动电路还包括第五晶体管、第七晶体管和存储电容，所述第五晶体管的第一极连接所述驱动晶体管的第一极，第二极连接第一电源线；所述第七晶体管的第一极通过第六晶体管连接所述驱动晶体管的第二极，第二极连接第二初始信号线；所述存储电容的第一极连接所述驱动晶体管的栅极，第二极连接所述第一电源线；所述显示面板还包括：

第一有源层，位于所述衬底基板和所述第五导电层之间，所述第一有源层包括：

第三有源部，用于形成所述驱动晶体管的沟道区；

第五有源部，用于形成所述第五晶体管的沟道区；

第七有源部，用于形成所述第七晶体管的沟道区；

第九有源部，连接于所述第七有源部的一端，用于形成所述第七晶体管的第二极；

第十四有源部，连接于所述第五有源部的一侧，用于形成所述第五晶体管的第二极；

第一导电层，位于所述衬底基板和所述第一有源层之间，所述第一导电层包括：

第一导电部，在所述衬底基板的正投影覆盖所述第三有源部在所述衬底基板的正投影，所述第一导电部用于形成所述驱动晶体管的栅极和所述存储电容的第一电极；

第二导电层，位于所述第一有源层和所述第五导电层之间，所述第二导电层包括：

第二导电部，在所述衬底基板的正投影与所述第一导电部在所述衬底基板的正投影部分交叠，所述第二导电部用于形成所述存储电容的第二电极，所述第二导电部通过过过孔连接所述第一电源线；

第四导电层，位于所述第五导电层与所述第二导电层之间，所述第四导电层包括：

所述第二初始信号线，在所述衬底基板的正投影沿所述第一方向延伸，所述第二初始信号线通过第一过孔连接所述第九有源部；

第一桥接部，所述第一桥接部分别通过第二过孔和第三过孔连接所述第十四有源部和所述第二导电部，以及通过另一过孔连接所述第一电源线。

17.根据权利要求16所述的显示面板，其特征在于，所述第一方向为行方向，所述第二方向为列方向；

所述显示面板包括沿行列方向分布的多个重复单元，所述重复单元包括在行方向上相邻的两个所述像素驱动电路；

同一重复单元中的两个所述第九有源部相连接且共用所述第一过孔；

在行方向相邻的重复单元中，相邻所述第一桥接部相连接且共用所述第二过孔和所述第三过孔。

18.根据权利要求16所述的显示面板，其特征在于，在行方向相邻的重复单元中，相邻所述第一桥接部互为镜像。

19.根据权利要求15所述的显示面板，其特征在于，所述像素驱动电路还包括第一晶体管、第二晶体管、第八晶体管，所述第一晶体管的第一极连接所述第二晶体管的第二极，第二极连接第一初始信号线；所述第二晶体管的第一极连接驱动晶体管的第二极，栅极连接第一栅线；所述第八晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述第一晶体管的第一极，栅极连接第三栅线；所述显示面板还包括：

第二有源层，位于所述第二导电层和所述第四导电层之间，所述第二有源层包括：

第八有源部，用于形成所述第八晶体管的沟道区；

第十一有源部，连接于所述第八有源部的一侧，用于形成所述第八晶体管的第一极；

第十二有源部，连接于所述第八有源部的另一侧，用于形成所述第八晶体管的第二极；

第三导电层，位于所述第二有源层和所述第四导电层之间，所述第三导电层包括：

第二栅线，在所述衬底基板的正投影沿所述第一方向延伸，所述第二栅线在所述衬底基板的正投影覆盖所述第八有源部在所述衬底基板的正投影，所述第二栅线的部分结构用于形成所述第八晶体管的顶栅；

所述第一初始信号线，在所述衬底基板的正投影沿所述第一方向延伸；

所述第二导电层还包括：

第三栅线，在所述衬底基板的正投影沿所述第一方向延伸，所述第三栅线在所述衬底基板的正投影覆盖所述第八有源部在所述衬底基板的正投影，所述第三栅线的部分结构用于形成所述第八晶体管的底栅；

所述第一有源层还包括：

第一有源部，用于形成所述第一晶体管的沟道区；

第十七有源部，连接于所述第一有源部的一侧，用于形成所述第一晶体管的第一极；

第十八有源部，连接于所述第一有源部的另一侧，用于形成所述第一晶体管的第二极；

第四有源部，用于形成所述第四晶体管的沟道区；

第十五有源部，连接于所述第四有源部的一侧，用于形成所述第四晶体管的第一极；

第二有源部，用于形成所述第二晶体管的沟道区；

第十九有源部，连接于所述第二有源部与所述第三有源部之间，用于形成所述第二晶体管的第一极；

第二十有源部，连接于所述第二有源部与所述第十七有源部之间，用于形成所述第二晶体管的第二极；

所述第四导电层还包括：

第二桥接部，一端通过过孔连接所述第十一有源部，另一端通过过孔连接所述第一导电部；

第三桥接部，一端通过过孔连接所述第十七有源部，另一端通过过孔连接所述第十二有源部；

第四桥接部，一端通过过孔连接所述第十八有源部，另一端通过过孔连接所述第一初始信号线；

第三导电部，通过过孔连接所述第十五有源部和所述数据线。

20.根据权利要求4所述的显示面板，其特征在于，所述显示面板还包括：

第四导电层，位于所述衬底基板和所述第五导电层之间，所述第四导电层包括：

第一转接部，所述第一转接部通过过孔连接所述第十有源部；

所述第五导电层还包括：

第二转接部，所述第二转接部通过过孔连接所述第一转接部；

所述第六导电层还包括：

第三转接部，所述第三转接部通过过孔连接所述第二转接部；

所述显示面板还包括：

像素界定层，位于所述第六导电层背离所述衬底基板的一侧，包括多个像素开口，其中，至少部分位于所述第一显示区的像素开口在所述衬底基板的正投影位于所述转接线在所述衬底基板的正投影和所述第一虚拟信号线在所述衬底基板的正投影上，至少部分位于所述第二显示区的像素开口在所述衬底基板的正投影位于相邻的两条所述第二虚拟信号线在所述衬底基板的正投影上。

21.一种显示装置，其特征在于，包括权利要求1-20任一项所述的显示面板。

Images