WO2023230810A9 - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
WO2023230810A9
WO2023230810A9 PCT/CN2022/096130 CN2022096130W WO2023230810A9 WO 2023230810 A9 WO2023230810 A9 WO 2023230810A9 CN 2022096130 W CN2022096130 W CN 2022096130W WO 2023230810 A9 WO2023230810 A9 WO 2023230810A9
Authority
WO
WIPO (PCT)
Prior art keywords
base substrate
orthographic projection
transistor
conductive
active
Prior art date
Application number
PCT/CN2022/096130
Other languages
English (en)
French (fr)
Other versions
WO2023230810A1 (zh
Inventor
李灵通
舒晓青
杨慧娟
廖茂颖
魏立恒
陈南豪
龙祎璇
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to CN202280001535.3A priority Critical patent/CN117501839A/zh
Priority to PCT/CN2022/096130 priority patent/WO2023230810A1/zh
Publication of WO2023230810A1 publication Critical patent/WO2023230810A1/zh
Publication of WO2023230810A9 publication Critical patent/WO2023230810A9/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示面板及显示装置，显示面板包括像素驱动电路，像素驱动电路包括驱动晶体管(T3)、第四晶体管(T4)，第四晶体管(T4)的第一极连接数据线(Da)，第二极连接驱动晶体管(T3)的第一极，显示面板还包括：衬底基板(91)、第一导电层、第二导电部(12)、第三导电部(23)，第一导电层位于衬底基板(91)的一侧，第一导电层包括第一栅线(G1)和第一导电部(11)，第一栅线(G1)在衬底基板(91)上的正投影沿第一方向(X)延伸且第一栅线(G1)的部分结构用于形成第四晶体管(T4)的栅极，第一导电部(11)用于形成驱动晶体管(T3)的栅极；第二导电部(12)连接于第一栅线(G1)；第三导电部(23)在衬底基板(91)上的正投影与第二导电部(12)在衬底基板上的正投影至少部分交叠；第四导电层位于第一导电层背离衬底基板(91)的一侧，第四导电层包括第一桥接部(41)，第一桥接部(41)分别通过过孔连接第三导电部(23)和第一导电部(11)。该显示面板能够降低黑画面的数据电压。

Description

显示面板及显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种显示面板及显示装置。
背景技术
相关技术中，显示面板显示黑画面所需要的数据信号电压较大，从而导致显示面板的功耗较高。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
根据本公开的一个方面，提供一种显示面板，所述显示面板包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第四晶体管，所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极，所述显示面板还包括：衬底基板、第一导电层、第二导电部、第三导电部、第四导电层，第一导电层位于所述衬底基板的一侧，所述第一导电层包括第一栅线和第一导电部，所述第一栅线在所述衬底基板上的正投影沿第一方向延伸，且所述第一栅线的部分结构用于形成所述第四晶体管的栅极，所述第一导电部用于形成所述驱动晶体管的栅极；第二导电部连接于所述第一栅线；第三导电部与所述第二导电层位于不同导电层，且所述第三导电部在所述衬底基板上的正投影与所述第二导电部在所述衬底基板上的正投影至少部分交叠；第四导电层位于所述第一导电层背离所述衬底基板的一侧，所述第四导电层包括第一桥接部，所述第一桥接部分别通过过孔连接所述第三导电部和所述第一导电部。
本公开一种示例性实施例中，所述像素驱动电路还包括第八晶体管、第一晶体管、第二晶体管；所述第八晶体管的第一极连接所述驱动晶体管的栅极，所述第八晶体管的第二极连接所述第一晶体管的第二极，所述第 一晶体管的第一极连接第一初始信号线，所述第二晶体管的第一极连接所述第八晶体管的第二极，所述第二晶体管的第二极连接所述驱动晶体管的第二极。
本公开一种示例性实施例中，所述第二导电部所在导电层位于所述第一导电层或位于所述第一导电层和所述第四导电层之间；所述第三导电部所在导电层位于所述第二导电部所在导电层和所述第四导电层之间。
本公开一种示例性实施例中，所述像素驱动电路还包括电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接电源线，所述第一导电部还用于形成所述电容的第一电极。所述显示面板还包括：第二导电层，所述第二导电层位于所述第一导电层和所述第四导电层之间，所述第二导电层包括：第四导电部，所述第四导电部在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影至少部分交叠，所述第四导电部用于形成所述电容的第二电极；其中，所述第三导电部位于所述第二导电层。
本公开一种示例性实施例中，所述显示面板还包括：第二有源层，位于所述第一导电层和所述第四导电层之间，所述第二有源层包括第八有源部，所述第八有源部用于形成所述第八晶体管的沟道区；其中，所述第三导电部位于所述第二有源层。
本公开一种示例性实施例中，所述第二导电部在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；所述第三导电部在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。
本公开一种示例性实施例中，所述像素驱动电路还包括第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，所述第一栅线的部分结构用于形成所述第二晶体管的栅极。所述显示面板还包括：第一有源层，第一有源层位于所述衬底基板和所述第一导电层之间，所述第一有源层包括第二有源部和第四有源部，所述第一栅线在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影、所述第四有源部在所述衬底基板上的正投影，所述第 二有源部用于形成所述第二晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区；其中，在所述第一方向上，所述第二导电部在所述衬底基板上的正投影位于所述第二有源部在所述衬底基板上的正投影和所述第四有源部在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，在所述第一方向上，所述第三导电部在所述衬底基板上的正投影位于所述第二有源部在所述衬底基板上的正投影和所述第四有源部在所述衬底基板上的正投影之间；所述第三导电部在所述衬底基板上的正投影与所述第四有源部在所述衬底基板上的正投影在所述第一方向上的距离大于所述第三导电部在所述衬底基板上的正投影与所述第二有源部在所述衬底基板上的正投影在所述第一方向上的距离。
本公开一种示例性实施例中，所述第三导电部包括在所述第一方向上相对设置的第一边沿和第二边沿，以及在第二方向上相对设置的第三边沿和第四边沿，所述第二方向和所述第一方向相交；所述第二导电部包括在所述第一方向上相对设置的第五边沿和第六边沿；在所述第一方向上，所述第五边沿在所述衬底基板上的正投影位于所述第一边沿在所述衬底基板上的正投影和所述第二边沿在所述衬底基板上的正投影之间，所述第六边沿在所述衬底基板上的正投影位于所述第一边沿在所述衬底基板上的正投影和所述第二边沿在所述衬底基板上的正投影之间；所述第三边沿在所述衬底基板上的正投影、所述第四边沿在所述衬底基板上的正投影均与所述第二导电部在所述衬底基板上的正投影相交。
本公开一种示例性实施例中，所述显示面板还包括：
第二有源层，位于所述第一导电层和所述第四导电层之间，所述第二有源层包括第八有源部，所述第八有源部用于形成所述第八晶体管的沟道区；
第三导电层，位于所述第二有源层和所述第四导电层之间，所述第三导电层包括第二栅线，所述第二栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第八有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第八晶体管的顶栅；
其中，所述第二栅线在所述衬底基板上的正投影位于所述第一导电部 在所述衬底基板上的正投影和所述第一栅线在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述显示面板还包括：
第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：第三栅线，所述第三栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第八有源部在所述衬底基板上的正投影，所述第三栅线的部分结构用于形成所述第八晶体管的底栅；
所述第三导电层还包括第五导电部，所述第五导电部连接所述第二栅线，且所述第五导电部在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影面向所述第一栅线在所述衬底基板上的正投影的一侧，所述第五导电部包括远离所述第二栅线的第七边沿，以及与所述第七边沿连接的第八边沿，所述第七边沿在所述衬底基板上的正投影沿所述第一方向延伸且与所述第八边沿在所述衬底基板上的正投影相交；所述第二栅线包括在第二方向上相对设置的第九边沿和第十边沿，所述第二方向和所述第一方向相交，所述第九边沿在所述衬底基板上的正投影和第十边沿在所述衬底基板上的正投影均沿所述第一方向延伸，所述第九边沿在所述衬底基板上的正投影位于所述第十边沿在所述衬底基板上的正投影面向所述第一栅线在所述衬底基本上的正投影的一侧，且所述第九边沿与所述第八边沿连接，所述第八边沿在所述衬底基板上的正投影和所述第九边沿在所述衬底基板上的正投影的夹角小于180°；所述第三栅线包括在第二方向上相对设置的第十一边沿和第十二边沿，所述第十一边沿在所述衬底基板上的正投影和第十二边沿在所述衬底基板上的正投影均沿所述第一方向延伸，所述第十一边沿在所述衬底基板上的正投影位于所述第十二边沿在所述衬底基板上的正投影面向所述第一栅线在所述衬底基本上的正投影的一侧；所述第一桥接部在所述衬底基板上的正投影与所述第七边沿在所述衬底基板上的正投影、所述第十边沿在所述衬底基板上的正投影、所述第十一边沿在所述衬底基板上的正投影、所述第十二边沿在所述衬底基板上的正投影相交；所述第一桥接部的部分结构在所述衬底基板上的正投影同时与所述第二栅线在所述衬底基板上的正投影、所述第三栅线在所述衬底基板上的正投影交叠。
本公开一种示例性实施例中，所述第七边沿在所述衬底基板上的正投影与所述第十一边沿在所述衬底基板上的正投影在所述第二方向上的距离大于所述第九边沿在所述衬底基板上的正投影与所述第十一边沿在所述衬底基板上的正投影在所述第二方向上的距离。
本公开一种示例性实施例中，所述第七边沿在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影上。
本公开一种示例性实施例中，所述显示面板还包括发光单元，所述像素驱动电路还包括：第五晶体管、第六晶体管、第七晶体管，所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第一极，所述第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极。所述显示面板还包括：第一有源层，第一有源层位于所述衬底基板和所述第一导电层之间，所述第一有源层包括第一有源部、第五有源部、第六有源部、第七有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第五有源部用于形成所述第五晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区，所述第七有源部用于形成所述第七晶体管的沟道区。第一导电层还包括：使能信号线、第一复位信号线、第二复位信号线，使能信号线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第五有源部在所述衬底基板上的正投影、第六有源部在所述衬底基板上的正投影，所述使能信号线的部分结构用于形成所述第五晶体管的栅极，所述使能信号线的另外部分结构用于形成所述第六晶体管的栅极；第一复位信号线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第一有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极；第二复位信号线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第七有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极；其中，所述使能信号线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影远离所述第一栅线在所述衬底基板上的正投影的一侧；所述第二复位信号线在所述衬底基板上的正投影位于所述使能信号线在所述衬底基板上的正投影远离所述 所述第一导电部在所述衬底基板上的正投影的一侧；所述第一复位信号线在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。
本公开一种示例性实施例中，所述第一方向为行方向，相邻上一行所述像素驱动电路中的所述第二复位信号线复用为本行像素驱动电路中的所述第一复位信号线。
本公开一种示例性实施例中，所述第一方向为行方向，所述第三导电层还包括：所述第一初始信号线，所述第一初始信号线在所述衬底基板上的正投影沿所述第一方向延伸，且位于所述第一复位信号线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；相邻下一行像素驱动电路中的所述第一初始信号线在所述衬底基板上的正投影位于本行像素驱动电路中所述第二复位信号线在所述衬底基板上的正投影和本行像素驱动电路中所述第一导电部在所述衬底基板上的正投影之间，且相邻下一行像素驱动电路中的所述第一初始信号线在所述衬底基板上的正投影与本行像素驱动电路中所述使能信号线在所述衬底基板上的正投影至少部分交叠。
本公开一种示例性实施例中，所述第一方向为行方向，所述第四导电层还包括：所述第二初始信号线，所述第二初始信号线在所述衬底基板上的正投影沿所述第一方向延伸，且位于所述第二复位信号线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；相邻上一行像素驱动电路中的所述第二初始信号线在所述衬底基板上的正投影位于本行像素驱动电路中所述第一复位信号线在所述衬底基板上的正投影和本行像素驱动电路中所述第一栅线在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述显示面板还包括：第二有源层、第五导电层，第二有源层位于所述第一导电层和所述第四导电层之间，所述第二有源层包括第八有源部，所述第八有源部用于形成所述第八晶体管的沟道区；第五导电层位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括电源线，所述电源线包括：第一延伸部、第二延伸部、第三延伸部，所述第二延伸部连接于所述第一延伸部和所述第三延伸部之间； 其中，所述第二延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸大于第一延伸部在所述衬底基板上的正投影在所述第一方向方向上的尺寸，且所述第二延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸大于所述第三延伸部在所述衬底基板上的正投影在第一方向上的尺寸；所述第二延伸部在所述衬底基板上的正投影覆盖所述第八有源部在所述衬底基板上的正投影、所述第一桥接部在所述衬底基板上的正投影。
本公开一种示例性实施例中，所述像素驱动电路还包括电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接电源线；所述电源线包括：第一延伸部、第二延伸部、第三延伸部，所述第二延伸部连接于所述第一延伸部和所述第三延伸部之间；所述第一方向为行方向，所述显示面板包括沿行列方向分布的多个重复单元，每个所述重复单元包括两个所述像素驱动电路，两个所述像素驱动电路包括沿行方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；每列所述像素驱动电路对应设置一条所述电源线，同一所述重复单元中，两所述电源线的所述第二延伸部相连接；所述显示面板还包括：第二导电层，所述第二导电层位于所述第一导电层和所述第四导电层之间，所述第二导电层包括：第四导电部，所述第四导电部在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影至少部分交叠，所述第四导电部用于形成所述电容的第二电极；在行方向上相邻的所述重复单元中，相邻所述第四导电部连接。
本公开一种示例性实施例中，所述第二导电层还包括第一连接部，在行方向上相邻的所述重复单元中，相邻所述第四导电部通过所述第一连接部连接；所述像素驱动电路还包括第五晶体管，所述第五晶体管的第一极连接所述电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；所述显示面板还包括：第一有源层，所述第一有源层位于所述衬底基板和所述第一导电层之间，所述第一有源层包括：第三有源部、第五有源部、第九有源部，第三有源部用于形成所述驱动晶体管的沟道区；第五有源部用于形成所述第五晶体管的沟道区；第九有源部连接于所述第五有源部远离所述第三有源部的一侧，连接于在行方向上相邻的所述重复单元中两所述第五有源部之间。所述第四导电层还包括：第二桥接部，所述第二桥接 部分别通过过孔连接所述第九有源部、第一连接部，且所述第二桥接部通过过孔连接所述电源线。
本公开一种示例性实施例中，所述第一晶体管、第二晶体管、驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管，所述第八晶体管为N型晶体管。
根据本公开的一个方面，提供一种显示装置，其中，包括上述的显示面板。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图；
图2为本公开显示面板一种示例性实施例的功能框图；
图3为图2中部分移位寄存器单元输出端上信号的时序图；
图4为本公开显示面板一种示例性实施例中的结构版图；
图5为图4中遮光层的结构版图；
图6为图4中第一有源层的结构版图；
图7为图4中第一导电层的结构版图；
图8为图4中第二导电层的结构版图；
图9为图4中第二有源层的结构版图；
图10为图4中第三导电层的结构版图；
图11为图4中第四导电层的结构版图；
图12为图4中第五导电层的结构版图；
图13为图4中电极层的结构版图；
图14为图4中遮光层、第一有源层的结构版图；
图15为图4中遮光层、第一有源层、第一导电层的结构版图；
图16为图4中遮光层、第一有源层、第一导电层、第二导电层的结构版图；
图17为图4中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图；
图18为图4中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图；
图19为图4中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；
图20为图4中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层的结构版图；
图21为图4所示显示面板沿虚线AA剖开的部分剖视图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
如图1所示，为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、电容C。其中，第八晶体管T8的第一极连接驱动晶体管T3的栅极，栅极连接第二栅极驱动信号端G2；第一晶体管T1的第一极连接第一初始信号端Vinit1，第二极连接第八晶体管T8的第二极，栅极连接第一复位信号端Re1；第二晶体管T2的第一极连接第八晶 体管T8的第二极，第二极连接驱动晶体管T3的第二极，栅极连接第一栅极驱动信号端G1；第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第一极，栅极连接第一栅极驱动信号端G1；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第一极，栅极连接使能信号端EM，第六晶体管T6的第一极连接驱动晶体管T3的第二极，栅极连接使能信号端EM；第七晶体管T7的第一极连接第二初始信号端Vinit2，第二极连接第六晶体管T6的第二极，栅极连接第二复位信号端Re2；电容的第一电极连接驱动晶体管T3的栅极，第二电极连接第一电源端VDD。该像素驱动电路可以用于驱动发光单元OLED发光，发光单元OLED的第一电极连接第六晶体管T6的第二极，发光单元OLED的第二电极连接第二电源端VSS。其中，第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以均为P型晶体管，第八晶体管T8可以为N型晶体管。
如图2所示，为本公开显示面板一种示例性实施例的功能框图。该显示面板包括沿行列方向阵列分布的多个像素驱动电路，其中，ROW1表示第一行像素驱动电路，ROW2表示第二行像素驱动电路，依次类推，ROWn表示第n行像素驱动电路，其中，n为大于4的正整数。该显示面板还可以包括第一栅极驱动电路GOAP、第二栅极驱动电路GOAN、第三栅极驱动电路GOAEM。第一栅极驱动电路GOAP可以包括多个级联的第一移位寄存器单元Re1……Re(n+16)，第一移位寄存器单元Re1……Re(n+16)依次输出移位信号，第一级第一移位寄存器单元Re1的输出端连接第一行像素驱动电路Row1的第一复位信号端，第二级第一移位寄存器单元Re2连接第二行像素驱动电路Row2中的第一复位信号端，依次类推，第n级第一移位寄存器单元Ren的输出端连接第n行像素驱动电路的第一复位信号端。此外，第(n+10)级第一移位寄存器单元Re(n+10)的输出端还可以连接第n-4行像素驱动电路中的第一栅极驱动信号端。第二栅极驱动电路GOAN包括多个级联的第二移位寄存器单元GN1&2、GN3&4……GNn&(n+1)、GN(n+2)&(n+3)。其中，第一级第二移位寄存器单元GN1&2连接第一行像素驱动电路Row1和第二行像素驱动电路Row2中的第二栅极驱动信号端G2，依次类推，第(n+1)/2级第二移位寄存器单元GNn&(n+1)连接第n行像素 驱动电路Rown和第n+1行像素驱动电路Row(n+1)中的第二栅极驱动信号端。第三栅极驱动电路GOAEM可以包括多个依次级联的第三移位寄存器单元EM1&2、EM3&4、EMn&(n+1)、Em(n+2)&(n+3)，其中，第一级第三移位寄存器单元EM1&2连接第一行像素驱动电路Row1和第二行像素驱动电路Row2中的使能信号端EM，依次类推，第(n+1)/2级第三移位寄存器单元EMn&(n+1)连接第n行像素驱动电路Rown和第n+1行像素驱动电路Row(n+1)中的使能信号端。此外，在该显示面板中，本行像素驱动电路中的第一复位信号端和相邻上一行像素驱动电路中的第二复位信号端可以连接同一级第一移位寄存器单元的输出端。该显示面板可以分别设置两组第一栅极驱动电路GOAP、两组第二栅极驱动电路GOAN，两组第三栅极驱动电路GOAEM，其中，两组第一栅极驱动电路GOAP分别设置于显示面板在行方向上的两侧，以分别对对应的栅线进行驱动。两组第二栅极驱动电路GOAN分别设置于显示面板在行方向上的两侧，以分别对对应的栅线进行驱动。两组第三栅极驱动电路GOAEM分别设置于显示面板在行方向上的两侧，以分别对对应的栅线进行驱动。
如图3所示，为图2中部分移位寄存器单元输出端上信号的时序图。其中，Ren表示第n级第一移位寄出器单元Ren输出端上信号的时序图，Re(n+1)表示第n+1级第一移位寄出器单元Re(n+1)输出端上信号的时序图，Re(n+14)表示第n+14级第一移位寄出器单元输Re(n+14)出端上信号的时序图，GNn&(n+1)表示第(n+1)/2级第二移位寄存器单元GNn&(n+1)输出端上信号的时序图，EMn&(n+1)表示第(n+1)/2级第三移位寄存器单元EMn&(n+1)输出端上信号的时序图，GN(n+2)&(n+3)表示第(n+3)/2级第二移位寄存器单元(n+2)&(n+3)输出端上信号的时序图，EM(n+2)&(n+3)表示第(n+3)/2级第三移位寄存器单元EM(n+2)&(n+3)输出端上信号的时序图。
本公开中像素驱动电路的驱动方法可以包括第一复位阶段、第二复位阶段、数据写入阶段、发光阶段。以第n行像素驱动电路为例，在第n行像素驱动电路的第一复位阶段t1，第一移位寄出器单元Ren向第n行像素驱动电路的第一复位信号端输入低电平信号，第二移位寄存器单元GNn&(n+1)向第n行像素驱动电路的第二栅极驱动信号端输入高电平信号，第一晶体管T1、第八晶体管T8导通，第一初始信号端Vinit1向驱动晶体 管T3的栅极输入第一初始信号。在第二复位阶段t2，第一移位寄出器单元Re(n+1)向第n行像素驱动电路的第二复位信号端输入低电平信号，第二移位寄存器单元GNn&(n+1)向第n行像素驱动电路的第二栅极驱动信号端输入高电平信号，第七晶体管T7、第八晶体管T8导通，第二初始信号端Vinit2向第七晶体管T7的第二极输入第一初始信号。在数据写入阶段t3，第一移位寄出器单元Re(n+14)向第n行像素驱动电路的第一栅极驱动信号端输入低电平信号，第二移位寄存器单元GNn&(n+1)向第n行像素驱动电路的第二栅极驱动信号端输入高电平信号，第八晶体管T8、第四晶体管T4、第二晶体管T2导通，数据信号端Da输出数据信号以向驱动晶体管的栅极写入电压Vdata+Vth，其中Vdata为数据信号的电压，Vth为驱动晶体管T3的阈值电压。在发光阶段t4：第三移位寄存器单元EMn&(n+1)向第n行像素驱动电路的使能信号端输入低电平信号，第五晶体管T5、第六晶体管T6导通，驱动晶体管T3在其栅极的电压Vdata+Vth作用下驱动发光单元OLED发光。根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth) 2，其中，μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth) 2。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。
本示例性实施例还提供一种显示面板，该显示面板可以包括依次层叠设置的衬底基板、遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层、电极层，其中，上述相邻层级之间可以设置有绝缘层。如图4-20所示，图4为本公开显示面板一种示例性实施例中的结构版图，图5为图4中遮光层的结构版图，图6为图4中第一有源层的结构版图，图7为图4中第一导电层的结构版图，图8为图4中第二导电层的结构版图，图9为图4中第二有源层的结构版图，图10为图4中第三导电层的结构版图，图11为图4中第四导电层的结构版图，图12为图4中第五导电层的结构版图，图13为图4中电极层的结构版图，图14为图4中遮光层、第一有源层的结构版图，图15为图4中遮光层、第一有源层、第一导电层的结构版图，图16为图4中遮光层、 第一有源层、第一导电层、第二导电层的结构版图，图17为图4中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图，图18为图4中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图，图19为图4中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图，图20为图4中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层的结构版图。该显示面板可以包括多个图1所示的像素驱动电路。如图20所示，多个像素驱动电路中可以包括在第一方向X上相邻分布第一像素驱动电路P1和第二像素驱动电路P2，第一像素驱动电路P1和第二像素驱动电路P2可以以镜像对称面BB镜像对称设置。其中，镜像对称面BB可以垂直于衬底基板。且第一像素驱动电路P1在衬底基板上的正投影和第二像素驱动电路P2在衬底基板上的正投影可以以镜像对称面BB与衬底基板的交线为对称轴对称设置。其中，第一像素驱动电路P1和第二像素驱动电路P2可以形成一重复单元，该显示面板可以包括在第一方向X和第二方向Y上阵列分布的多个重复单元，其中，第一方向X可以为行方向，第二方向Y可以为列方向。
如图4、5、14所示，遮光层可以包括多个遮光部71、相邻遮光部71之间可以相互连接。
如图4、6、15所示，第一有源层可以包括第一有源部61、第二有源部62、第三有源部63、第四有源部64、第五有源部65、第六有源部66、第七有源部67。其中，第一有源部61用于形成第一晶体管T1的沟道区，第二有源部62用于形成第二晶体管T2的沟道区，第三有源部63用于形成驱动晶体管T3的沟道区，第四有源部64用于形成第四晶体管T4的沟道区，第五有源部65用于形成第五晶体管T5的沟道区，第六有源部66用于形成第六晶体管T6的沟道区，第七有源部67用于形成第七晶体管T7的沟道区。此外，第一有源层还可以包括：第九有源部69、第十有源部610、第十一有源部611、第十二有源部612、第十三有源部613、第十四有源部614。第十三有源部613连接于第七有源部67远离第六有源部66的一端，且在同一重复单元中，两第七有源部67通过第十三有源部613连接。第十有源部610连接于第六有源部66和第七有源部67之间。第十 一有源部611连接于第一有源部61远离第二有源部62一端。第十二有源部612连接于第四有源部64远离第三有源部63的一端。第九有源部69连接于第五有源部65远离第三有源部63的一端，且在第一方向上相邻的重复单元中，两第五有源部65通过第九有源部69连接。第十四有源部614连接于第一有源部61和第二有源部62之间。遮光部71在衬底基板上的正投影可以覆盖第三有源部63在衬底基板上的正投影，遮光部71可以对第三有源部63进行遮光，以降低光照对驱动晶体管T3驱动特性的影响。第一有源层可以由多晶硅材料形成，相应的，第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型的低温多晶硅薄膜晶体管。
如图4、7、15所示，第一导电层可以包括第一复位信号线Re1、第一栅线G1、使能信号线EM、第二复位信号线Re2、第一导电部11、第二导电部12。其中，第一复位信号线Re1在衬底基板上的正投影、第一栅线G1在衬底基板上的正投影、使能信号线EM在衬底基板上的正投影、第二复位信号线Re2在衬底基板上的正投影均可以沿第一方向X延伸。在本示例性实施例中，某一结构在衬底基板上的正投影沿某一方向延伸，可以理解为，该结构在衬底基板上的正投影沿该方向直线延伸或弯折延伸。第一复位信号线Re1在衬底基板上的正投影可以覆盖第一有源部61在衬底基板上的正投影，第一复位信号线Re1的部分结构可以用于形成第一晶体管T1的栅极，第一复位信号线Re1可以用于提供图1所示像素驱动电路中的第一复位信号端。第二复位信号线Re2在衬底基板上的正投影可以覆盖第七有源部67在衬底基板上的正投影，第二复位信号线Re2的部分结构可以用于形成第七晶体管T7的栅极，第二复位信号线Re2可以用于提供图1所示像素驱动电路中的第二复位信号端。第一栅线G1在衬底基板上的正投影可以覆盖第二有源部62在衬底基板上的正投影、第四有源部64在衬底基板上的正投影，第一栅线G1的部分结构可以用于形成第二晶体管T2的栅极，第一栅线G1的另外部分结构可以用于形成第四晶体管T4的栅极，第一栅线G1可以用于提供图1所示像素驱动电路中的第一栅极驱动信号端。使能信号线EM在衬底基板上的正投影可以覆盖第五有源部65在衬底基板上的正投影、第六有源部66在衬底基板上的正投影，使能信号线EM 的部分结构可以用于形成第五晶体管T5的栅极，使能信号线EM的另外部分结构可以用于形成第六晶体管T6的栅极，使能信号线EM可以用于提供图1所示像素驱动电路中的使能信号端。第一导电部11在衬底基板上的正投影可以覆盖第三有源部63在衬底基板上的正投影，第一导电部11可以用于形成驱动晶体管T3的栅极，此外，第一导电部11还可以用于形成电容C的第一电极。本示例性实施例中，遮光层可以由导电材料形成，遮光层可以连接一稳定电压源，从而遮光层可以屏蔽外部信号对第一导电部11噪音影响。本示例性实施例中，使能信号线EM在所述衬底基板上的正投影可以位于所述第一导电部11在所述衬底基板上的正投影远离所述第一栅线G1在所述衬底基板上的正投影的一侧；所述第二复位信号线Re2在所述衬底基板上的正投影位于所述使能信号线EM在所述衬底基板上的正投影远离所述所述第一导电部11在所述衬底基板上的正投影的一侧。所述第一复位信号线Re1在所述衬底基板上的正投影位于所述第一栅线G1在所述衬底基板上的正投影远离所述第一导电部11在所述衬底基板上的正投影的一侧。相邻上一行所述像素驱动电路中的所述第二复位信号线Re2可以复用为本行像素驱动电路中的所述第一复位信号线Re1。该设置可以降低像素驱动电路在第二方向Y上的尺寸。此外，该显示面板可以利用第一导电层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，第一有源层中未被第一导电层覆盖的区域形成导体结构。
如图4、8、16所示，第二导电层可以包括第三栅线2G2、第三导电部23、第四导电部24、第一连接部21。第四导电部24在衬底基板上的正投影可以与第一导电部11在衬底基板上的正投影至少部分交叠，第四导电部24可以用于形成电容C的第二电极。在第一方向X上相邻重复单元中，相邻第四导电部24通过第一连接部21连接。第三导电部23在衬底基板上的正投影可以与第二导电部12在衬底基板上的正投影至少部分交叠。
如图4、9、17所示，第二有源层可以包括第八有源部88、第十五有源部815、第十六有源部816，第八有源部88连接于第十五有源部815和第十六有源部816之间，第八有源部88用于形成第八晶体管的沟道区。第三栅线2G2在衬底基板上的正投影可以覆盖第八有源部88在衬底基板 上的正投影，第三栅线2G2的部分结构可以用于形成第八晶体管T8的底栅，第三栅线2G2可以用于提供图1中的第二栅极驱动信号端。其中，第二有源层可以由氧化铟镓锌形成，相应的，第八晶体管T8可以为N型的金属氧化物薄膜晶体管。
如图4、10、18所示，第三导电层可以包括：第二栅线3G2、第一初始信号线Vinit1，第二栅线3G2在衬底基板上的正投影、第一初始信号线Vinit1在衬底基板上的正投影均可以沿第一方向X延伸。第二栅线3G2在衬底基板上的正投影可以覆盖第八有源部88在衬底基板上的正投影，第二栅线3G2的部分结构可以用于形成第八晶体管T8的顶栅，第二栅线3G2用于提供图1中的第二栅极驱动信号端。所述第二栅线3G2在所述衬底基板上的正投影可以位于所述第一导电部11在所述衬底基板上的正投影和所述第一栅线G1在所述衬底基板上的正投影之间。同一行像素驱动电路中的第二栅线3G2和第三栅线2G2可以通过过孔连接，连接于第二栅线3G2和第三栅线2G2之间的过孔可以位于显示面板显示区以外的边沿走线区。第一初始信号线Vinit1可以用于提供图1中的第一初始信号端。本示例性实施例中，相邻下一行像素驱动电路中的所述第一初始信号线Vinit1在所述衬底基板上的正投影可以位于本行像素驱动电路中所述第二复位信号线Re2在所述衬底基板上的正投影和本行像素驱动电路中所述第一导电部11在所述衬底基板上的正投影之间，且相邻下一行像素驱动电路中的所述第一初始信号线Vinit1在所述衬底基板上的正投影可以与本行像素驱动电路中所述使能信号线EM在所述衬底基板上的正投影至少部分交叠。该设置可以进一步降低像素驱动电路在第二方向Y的尺寸。此外，该显示面板可以利用第三导电层为掩膜对第二有源层进行导体化处理，即第二有源层中被第三导电层覆盖的区域可以形成晶体管的沟道区，第二有源层中未被第三导电层覆盖的区域形成导体结构。
如图4、11、19所示，第四导电层可以包括第二初始信号线Vinit2、第一桥接部41、第二桥接部42、第三桥接部43、第四桥接部44、第五桥接部45、第六桥接部46。第二初始信号线Vinit2在衬底基板上的正投影可以沿第一方向X延伸，第二初始信号线Vinit2可以用于提供图1中的第二初始信号端。第二初始信号线Vinit2可以通过过孔H连接第十三有 源部613，以连接第二初始信号端和第七晶体管T7的第一极。其中，黑色方块表示过孔的位置。第一桥接部41可以分别通过过孔连接第一导电部11、第十六有源部816，以连接驱动晶体管T3的栅极和第八晶体管T8的第一极，其中，第四导电部24上开设有开口241，连接于第一桥接部41和第一导电部11的过孔在衬底基板上的正投影位于开口241在衬底基板上的正投影以内，以避免该过孔与第四导电部24连接。第二桥接部42可以分别通过过孔连接第一连接部21、第九有源部69，以连接电容的第二电极和第五晶体管T5的第一极。其中，在第一方向X上相邻的重复单元中的相邻像素驱动电路可以共用同一第二桥接部42。第三桥接部43可以分别通过过孔连接第十一有源部611和第一初始信号线Vinit1，以连接第一初始信号端和第一晶体管的第一极。第四桥接部44分别通过过孔连接第十五有源部815和第十四有源部614，以连接第八晶体管的第二极和第一晶体管的第二极、第二晶体管的第一极。第五桥接部45可以通过过孔连接第十有源部610，以连接第六晶体管T6的第二极，第七晶体管T7的第二极。第六桥接部46可以通过过孔连接第十二有源部612，以连接第四晶体管的第一极。
本示例性实施例中，由于第二导电层和第三导电层具有一定厚度，位于第三栅线2G2背离衬底基板一侧的绝缘层会在第三栅线2G2所在局部位置凸起，位于第二栅线3G2背离衬底基板一侧的绝缘层会在第二栅线3G2所在局部位置凸起。第三栅线2G2在衬底基板上的正投影和第二栅线3G2在衬底基板上的正投影交叠位置会出现较高的凸起。如图19所示，第一桥接部41的部分结构在所述衬底基板上的正投影同时与所述第二栅线3G2在所述衬底基板上的正投影、所述第三栅线2G2在所述衬底基板上的正投影交叠，即第一桥接部41的该部分结构会具有较高的高度，从而容易造成第一桥接部41断裂。如图4、10、11、18、19所示，所述第三导电层还可以包括第五导电部35，所述第五导电部35连接所述第二栅线3G2，且所述第五导电部35在所述衬底基板上的正投影位于所述第二栅线3G2在所述衬底基板上的正投影面向所述第一栅线G1在所述衬底基板上的正投影的一侧。所述第五导电部35包括远离所述第二栅线3G2的第七边沿357，以及与所述第七边沿357连接的第八边沿358，所述第七边沿357 在所述衬底基板上的正投影沿所述第一方向X延伸。所述第二栅线3G2包括在第二方向Y上相对设置的第九边沿3G9和第十边沿3G10，所述第九边沿3G9在所述衬底基板上的正投影和第十边沿3G10在所述衬底基板上的正投影均沿所述第一方向X延伸，所述第九边沿3G9在所述衬底基板上的正投影位于所述第十边沿3G10在所述衬底基板上的正投影面向所述第一栅线G1在所述衬底基本上的正投影的一侧，所述第九边沿3G9与所述第八边沿358连接，所述第八边沿358在所述衬底基板上的正投影和所述第九边沿3G9在所述衬底基板上的正投影的夹角小于180°，例如，所述第八边沿358在所述衬底基板上的正投影和所述第九边沿3G9在所述衬底基板上的正投影的夹角为90°。如图8、16所示，所述第三栅线2G2包括在第二方向Y上相对设置的第十一边沿2G11和第十二边沿2G12，所述第十一边沿2G11在所述衬底基板上的正投影和第十二边沿2G12在所述衬底基板上的正投影均沿所述第一方向X延伸，所述第十一边沿2G11在所述衬底基板上的正投影位于所述第十二边沿2G12在所述衬底基板上的正投影面向所述第一栅线G1在所述衬底基本上的正投影的一侧。其中，如图19所示，所述第一桥接部41在所述衬底基板上的正投影与所述第七边沿357在所述衬底基板上的正投影、所述第十边沿3G10在所述衬底基板上的正投影、所述第十一边沿2G11在所述衬底基板上的正投影、所述第十二边沿2G12在所述衬底基板上的正投影相交。如图18所示，第七边沿357在所述衬底基板上的正投影与所述第十一边沿2G11在所述衬底基板上的正投影在所述第二方向Y上的距离大于所述第九边沿3G9在所述衬底基板上的正投影与所述第十一边沿2G11在所述衬底基板上的正投影在所述第二方向Y上的距离。本示例性实施例通过增设第五导电部35，使得第七边沿357与第十一边沿2G11在第二方向Y上具有较大的距离，从而可以使得第七边沿357与第十一边沿2G11之间具有较小的坡度，进而降低第一桥接部41断裂的风险。
本示例性实施例中，如图18所示，所述第七边沿357在所述衬底基板上的正投影可以位于所述第一栅线G1在所述衬底基板上的正投影上。该设置可以通过提高第七边沿357所在位置的高度，降低第一桥接部41断裂的风险。
本示例性实施例中，如图19所示，相邻上一行像素驱动电路中的所述第二初始信号线Vinit2在所述衬底基板上的正投影位于本行像素驱动电路中所述第一复位信号线Re1在所述衬底基板上的正投影和本行像素驱动电路中所述第一栅线G1在所述衬底基板上的正投影之间。该设置可以减小像素驱动电路在第二方向Y上的尺寸。
如图4、12、20所示，第五导电层可以包括数据线Da、电源线VDD、第七桥接部57。数据线Da、电源线VDD在衬底基板上的正投影均可以沿第二方向Y延伸。数据线Da用于提供数据信号端，电源线VDD用于提供第一电源端。其中，数据线Da可以通过过孔连接第六桥接部46，以连接第四晶体管T4的第一极和数据信号端。电源端VDD可以通过过孔连接第二桥接部42，以连接第一电源端和第五晶体管T5的第一极。第七桥接部57可以通过过孔连接第五桥接部45，以连接第六晶体管T6的第二极。其中，电源线VDD可以包括第一延伸部VDD1、第二延伸部VDD2、第三延伸部VDD3，第二延伸部VDD2连接于第一延伸部VDD1和第三延伸部VDD3之间，第二延伸部VDD2在所述衬底基板上的正投影在第一方向X上的尺寸可以大于第一延伸部VDD1在所述衬底基板上的正投影在第一方向X上的尺寸，且所述第二延伸部VDD2在所述衬底基板上的正投影在第一方向X上的尺寸可以大于所述第三延伸部VDD3在所述衬底基板上的正投影在第一方向X上的尺寸。第二延伸部VDD2在衬底基板上的正投影可以覆盖第八有源部88在衬底基板上的正投影，第二延伸部VDD2可以降低光照对第八晶体管T8的特性影响。第二延伸部VDD2在衬底基板上的正投影还可以覆盖第一桥接部41在衬底基板上的正投影，第二延伸部VDD2可以对第一桥接部41进行稳压和屏蔽，以降低驱动晶体管T3栅极在发光阶段的电压波动。在同一重复单元中，两电源线VDD中的第二延伸部VDD2可以相互连接，从而电源线VDD和第四导电部24可以形成网格结构，该网格结构的电源线可以降低其上电源信号的压降。
如图4、13所示，电极层可以包括多个电极部：R电极部R、G电极部G、B电极部B，各个电极部可以通过过孔连接第七桥接部57以连接第六晶体管的第二极。在连接于同一行像素驱动电路的多个电极部中，R电极部、G电极部、B电极部、G电极部在行方向上依次交替分布；在相邻两列 像素驱动电路中：多个所述R电极部和多个所述B电极部连接于其中一列像素驱动电路，且连接于同一列像素驱动电路的所述R电极部和B电极部在列方向上依次交替分布，多个所述G电极部连接于另一列像素驱动电路；连接于相邻像素驱动电路行且连接于同一像素驱动电路列的两个G电极部在所述衬底基板上的正投影在列方向上的最小距离S1大于所述R电极部在所述衬底基板上的正投影在列方向的尺寸S2或者大于所述B电极部所述衬底基板上的正投影在列方向的尺寸S3。其中，R电极部在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合，G电极部在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合，B电极部在衬底基板上的正投影和像素定义层上与其对应的开口在衬底基板上的正投影重合。
本示例性实施例中，如图4、8、11、19所示，第一桥接部41还可以通过过孔连接第三导电部23。如图3所示，在像素驱动电路数据写入阶段结束后，第一栅线G1带动第二导电部12的电位上拉，在第三导电部和第二导电部12形成的平行板电容耦合作用下，第三导电部23被上拉，即驱动晶体管的栅极电压被上拉，从而该显示面板可以以较低电压的数据信号实现黑画面显示。
本示例性实施例中，如图16所示，所述第二导电部12在所述衬底基板上的正投影可以位于所述第一栅线G1在所述衬底基板上的正投影远离所述第一导电部11在所述衬底基板上的正投影的一侧；所述第三导电部23在所述衬底基板上的正投影可以位于所述第一栅线G1在所述衬底基板上的正投影远离所述第一导电部11在所述衬底基板上的正投影的一侧。在所述第一方向X上，所述第二导电部12在所述衬底基板上的正投影和所述第三导电部23在所述衬底基板上的正投影均可以位于所述第二有源部62在所述衬底基板上的正投影和所述第四有源部64在所述衬底基板上的正投影之间。所述第三导电部23在所述衬底基板上的正投影与所述第四有源部64在所述衬底基板上的正投影在所述第一方向X上的距离S4可以大于所述第三导电部23在所述衬底基板上的正投影与所述第二有源部62在所述衬底基板上的正投影在所述第一方向X上的距离S5。其中，第三导电部23在所述衬底基板上的正投影与所述第四有源部64在所述衬底 基板上的正投影在所述第一方向X上的距离，可以指：第三导电部23在所述衬底基板上的正投影与所述第四有源部64在所述衬底基板上的正投影相邻边沿在所述第一方向X上的距离，同理，所述第三导电部23在所述衬底基板上的正投影与所述第二有源部62在所述衬底基板上的正投影在所述第一方向X上的距离，可以指：所述第三导电部23在所述衬底基板上的正投影与所述第二有源部62在所述衬底基板上的正投影相邻边沿在所述第一方向X上的距离。由于第四有源部64需要连接数据线Da，本示例性实施例将第三导电部23设置于远离第四有源部64的一侧，从而可以降低数据线Da或者数据线Da的等电位点对驱动晶体管栅极的噪音影响。
本示例性实施例中，如图7、8、16所示，所述第三导电部23可以包括在所述第一方向X上相对设置的第一边沿231和第二边沿232，以及在第二方向Y上相对设置的第三边沿233和第四边沿234；所述第二导电部12包括在所述第一方向X上相对设置的第五边沿125和第六边沿126。在第一方向X上，所述第五边沿125在所述衬底基板上的正投影位于所述第一边沿231在所述衬底基板上的正投影和所述第二边沿232在所述衬底基板上的正投影之间；所述第六边沿126在所述衬底基板上的正投影位于所述第一边沿231在所述衬底基板上的正投影和所述第二边沿232在所述衬底基板上的正投影之间；所述第三边沿233在所述衬底基板上的正投影、所述第四边沿234在所述衬底基板上的正投影均与所述第二导电部12在所述衬底基板上的正投影相交。
应该理解的是，第二导电部和第三导电部还可以设置于其他导电层，第二导电部和第三导电部可以设置于第二导电层和第四导电层之间的任意导电层。例如，第三导电部还可以设置于第二有源层或者第三导电层。相较于将第三导电部设置于第二有源层，本示例性实施例将第三导电部设置于第二导电层可以降低第二导电部和第三导电部之间的距离，从而可以提高第二导电部和第三导电部所形成寄生电容的容值，提高第一栅线G1对驱动晶体管T3栅极的上拉效果，进而降低显示面板黑画面所需的数据信号电压。此外，本示例性实施例将第三导电部设置于与数据线Da所在层级较远的第二导电层，从而可以降低数据线对驱动晶体管T3栅极的噪音影响。如下表所示，表1为将第三导电部设置于第二有源层时显示面板 的仿真数据。表2为将第三导电部设置于第二导电层时显示面板的仿真数据。其中，Cx1表示第一栅线等电位结构与驱动晶体管栅极等电位结构之间的寄生电容容值，Cx2表示数据线等电位结构与驱动晶体管栅极等电位结构之间的寄生电容容值。Normal表示显示面板的正常驱动模式，HBM表示显示面板的高亮驱动模式，Vdata@L0表示黑画面状态下各个子像素所需的数据信号电压，R表示红色子像素，G表示绿色子像素，B表示蓝色子像素。V_Crosstalk表示在数据线噪音干扰下驱动晶体管输出电流的变量与理想状态下驱动晶体管输出电流的比值。
表1
Figure PCTCN2022096130-appb-000001
表2
Figure PCTCN2022096130-appb-000002
根据上表可以进一步验证，将第三导电部设置于第二导电层可以提高第二导电部和第三导电部所形成寄生电容的容值，从而降低显示面板黑画面所需的数据信号电压。此外，上表还可以验证，将第三导电部设置于与数据线Da所在层级较远的第二导电层，可以降低数据线对驱动晶体管T3栅极的噪音影响。
应该理解的是，在其他示例性实施例中，通过增设第二导电部和第三导电部，以通过第一栅线G1同步耦合驱动晶体管栅极的设置还可以应用于其他像素驱动电路结构或其他显示面板版图结构中。例如，该设置还可以应用于N型驱动晶体管的电路架构，相应的，第一栅线G1可以在数据写入阶段结束时同步下拉第三导电部，以下拉驱动晶体管的栅极电压。
需要说明的是，如图4、19、20所示，画于第四导电层背离衬底基板一侧的黑色方块表示第四导电层连接面向衬底基板一侧的其他层级的过孔；画于第五导电层背离衬底基板一侧的黑色方块表示第五导电层连接面 向衬底基板一侧的其他层级的过孔；画于电极层背离衬底基板一侧的黑色方块表示电极层连接面向衬底基板一侧的其他层级的过孔。该黑色方块仅表示过孔的位置，不同位置黑色方块所表示的不同过孔可以贯穿于不同绝缘层。
如图21所示，为图4所示显示面板沿虚线AA剖开的部分剖视图。该显示面板还可以包括阻挡层92、第一缓冲层93、第一绝缘层94、第二绝缘层95、第一介电层96、第二缓冲层97、第三绝缘层98、第二介电层99、钝化层910、第一平坦层911、第二平坦层912。其中，衬底基板91、遮光层、阻挡层92、第一缓冲层93、第一有源层、第一绝缘层94、第一导电层、第二绝缘层95、第二导电层、第一介电层96、第二缓冲层97、第二有源层、第三绝缘层98、第三导电层、第二介电层99、第四导电层、钝化层910、第一平坦层911、第五导电层、第二平坦层912、电极层依次层叠设置。其中，衬底基板可以包括依次层叠的第一聚酰亚胺层、第二阻挡层、第二聚酰亚胺层、第三阻挡层，遮光层位于第三阻挡层背离第一聚酰亚胺层的一侧。第一聚酰亚胺层的厚度可以为8-12um，例如，第一聚酰亚胺层的厚度可以为8um、10um、12um。第二阻挡层可以包括非晶硅层和氧化硅层，第二阻挡层中非晶硅层的厚度可以为30埃-50埃，例如，该非晶硅层的厚度可以为30埃、40埃、50埃，第二阻挡层中氧化硅层的厚度可以为5000埃-7000埃，例如，该氧化硅层的厚度可以为5000埃、6000埃、7000埃。第二聚酰亚胺层的厚度可以为4um-7um，例如，第二聚酰亚胺层的厚度可以为4um、5um、5.8um、7um。第三阻挡层可以包括氧化硅层，该氧化硅层的厚度可以为500埃-1500埃，例如，该氧化硅层的厚度可以为500埃、1000埃、1500埃。遮光层可以包括钼层，该钼层的厚度可以为500埃-1500埃，例如，该钼层的厚度可以为500埃、1000埃、1500埃。阻挡层92可以包括氧化硅层，该氧化硅层的厚度可以为3000埃-5000埃，例如，该氧化硅层的厚度可以为3000埃、4000埃、5000埃。第一缓冲层93可以包括氧化硅层和氮化硅层，该氧化硅层的厚度可以为2000埃-4000埃，例如，该氧化硅层的厚度可以为2000埃、3000埃、4000埃，该氮化硅层的厚度可以为500埃-1500埃，例如，该氮化硅层的厚度可以为500埃、1000埃、1500埃。第一有源层可以包括多晶硅层，多晶硅层 的厚度可以为300埃-700埃，例如，该多晶硅层的厚度可以为300埃、500埃、700埃。第一绝缘层94可以包括氧化硅层，该氧化硅层的厚度可以为1000埃-1500埃，例如，该氧化硅层的厚度可以为1000埃、1200埃、1500埃。第一导电层可以包括钼层，该钼层的厚度可以为2000埃-4000埃，例如，该钼层的厚度可以为2000埃、3000埃、4000埃。第二绝缘层95可以包括氮化硅层，该氮化硅层的厚度可以为1000埃-1500埃，例如，该氮化硅层的厚度可以为1000埃、1300埃、1500埃。第二导电层和第一导电层的结构可以相同。第一介电层96可以包括氮化硅层，该氮化硅层的厚度可以为500埃-1500埃，例如，该氮化硅层的厚度可以为500埃、1000埃、1500埃。第二缓冲层97可以包括氧化硅层，该氧化硅层的厚度可以为2000埃-4000埃，例如，该氧化硅层的厚度可以为2000埃、3000埃、4000埃。第二有源层的厚度可以为200埃-400埃，例如，第二有源层的厚度可以为200埃、310埃、400埃。第三绝缘层98可以包括氧化硅层，该氧化硅层的厚度可以为1200埃-1700埃，例如，该氧化硅层的厚度可以为1200埃、1500埃、1700埃。第三导电层可以包括钼层和氮化钛层，钼层的厚度可以为2000埃-3000埃，例如，该钼层的厚度可以为2000埃、2500埃、3000埃，氮化钛层的厚度可以为200埃-400埃，例如，该氮化钛层的厚度可以为200埃、300埃、400埃。第二介电层99可以包括氮化硅层和氧化硅层，该氮化硅层的厚度可以为1500埃-2500埃，例如，该氮化硅层的厚度可以为1500埃、2000埃、2500埃，氧化硅层的厚度可以为2500埃-3500埃，例如，氧化硅层的厚度可以为2500埃、3000埃、3500埃。第四导电层可以包括依次层叠的第一钛层、铝层、第二钛层，第一钛层，第一钛层的厚度可以为400埃-700埃，例如，第一钛层的厚度可以为400埃、550埃、700埃，铝层的厚度可以为5000埃-7000埃，例如，铝层的厚度可以为5000埃、6000埃7000埃，第二钛层的厚度可以为400埃-700埃，例如，第二钛层的厚度可以为400埃、500埃、700埃。钝化层910可以包括氧化硅层，该氧化硅层的厚度可以为2000埃-4000埃，例如，该氧化硅层的厚度可以为2000埃、3000埃4000埃。第一平坦层911可以包括聚酰亚胺层，该聚酰亚胺层的厚度可以为1um-2um，例如，该聚酰亚胺层的厚度可以为1um、1.5um、2um。第五导电层的结构可以与第四 导电层的结构相同。第二平坦层912的结构可以与第一平坦层911的结构相同。电极层可以包括依次层叠设置的第一氧化铟锡层、银层、第二氧化铟锡层，第一氧化铟锡层的厚度可以为50埃-90埃，例如，第一氧化铟锡层的厚度可以为50埃、70埃、90埃，银层的厚度可以为700埃-1000埃，例如，银层的厚度可以为700埃、850埃、1000埃，第二氧化铟锡层的厚度可以为40埃-80埃，例如，第二氧化铟锡层的厚度可以为40埃、60埃、80埃。该显示面板还可以包括位于电极层背离衬底基板一侧的像素定义层，像素定义层可以包括聚酰亚胺层，该聚酰亚胺层的厚度可以为1.5um-3um，例如，该聚酰亚胺层的厚度可以为1.5um、2.1um、3um。
需要说明的是，本公开中的附图比例可以作为实际工艺中的参考，但不限于此，例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图。此外，第一、第二等限定词仅用于限定不同的结构名称，其并没有特定顺序的含义。
本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (22)

  1. 一种显示面板，所述显示面板包括像素驱动电路，所述像素驱动电路包括驱动晶体管、第四晶体管，所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极，所述显示面板还包括：
    衬底基板；
    第一导电层，位于所述衬底基板的一侧，所述第一导电层包括第一栅线和第一导电部，所述第一栅线在所述衬底基板上的正投影沿第一方向延伸，且所述第一栅线的部分结构用于形成所述第四晶体管的栅极，所述第一导电部用于形成所述驱动晶体管的栅极；
    第二导电部，连接于所述第一栅线；
    第三导电部，与所述第二导电层位于不同导电层，且所述第三导电部在所述衬底基板上的正投影与所述第二导电部在所述衬底基板上的正投影至少部分交叠；
    第四导电层，位于所述第一导电层背离所述衬底基板的一侧，所述第四导电层包括第一桥接部，所述第一桥接部分别通过过孔连接所述第三导电部和所述第一导电部。
  2. 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括第八晶体管、第一晶体管、第二晶体管；
    所述第八晶体管的第一极连接所述驱动晶体管的栅极，所述第八晶体管的第二极连接所述第一晶体管的第二极，所述第一晶体管的第一极连接第一初始信号线，所述第二晶体管的第一极连接所述第八晶体管的第二极，所述第二晶体管的第二极连接所述驱动晶体管的第二极。
  3. 根据权利要求1或2所述的显示面板，其中，所述第二导电部所在导电层位于所述第一导电层或位于所述第一导电层和所述第四导电层之间；
    所述第三导电部所在导电层位于所述第二导电部所在导电层和所述第四导电层之间。
  4. 根据权利要求3所述的显示面板，其中，所述像素驱动电路还包括电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接电源线，所述第一导电部还用于形成所述电容的第一电极；
    所述显示面板还包括：第二导电层，所述第二导电层位于所述第一导电层和所述第四导电层之间，所述第二导电层包括：
    第四导电部，所述第四导电部在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影至少部分交叠，所述第四导电部用于形成所述电容的第二电极；
    其中，所述第三导电部位于所述第二导电层。
  5. 根据权利要求2所述的显示面板，其中，所述显示面板还包括：
    第二有源层，位于所述第一导电层和所述第四导电层之间，所述第二有源层包括第八有源部，所述第八有源部用于形成所述第八晶体管的沟道区；
    其中，所述第三导电部位于所述第二有源层。
  6. 根据权利要求1所述的显示面板，其中，所述第二导电部在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；
    所述第三导电部在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。
  7. 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，所述第一栅线的部分结构用于形成所述第二晶体管的栅极；
    所述显示面板还包括：
    第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层包括第二有源部和第四有源部，所述第一栅线在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影、所述第四有源部在所述衬底基板上的正投影，所述第二有源部用于形成所述第二晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区；
    其中，在所述第一方向上，所述第二导电部在所述衬底基板上的正投影位于所述第二有源部在所述衬底基板上的正投影和所述第四有源部在所述衬底基板上的正投影之间。
  8. 根据权利要求7所述的显示面板，其中，在所述第一方向上，所述第三导电部在所述衬底基板上的正投影位于所述第二有源部在所述衬底基板上的正投影和所述第四有源部在所述衬底基板上的正投影之间；
    所述第三导电部在所述衬底基板上的正投影与所述第四有源部在所述衬底基板上的正投影在所述第一方向上的距离大于所述第三导电部在所述衬底基板上的正投影与所述第二有源部在所述衬底基板上的正投影在所述第一方向上的距离。
  9. 根据权利要求6所述的显示面板，其中，所述第三导电部包括在所述第一方向上相对设置的第一边沿和第二边沿，以及在第二方向上相对设置的第三边沿和第四边沿，所述第二方向和所述第一方向相交；
    所述第二导电部包括在所述第一方向上相对设置的第五边沿和第六边沿；
    在所述第一方向上，所述第五边沿在所述衬底基板上的正投影位于所述第一边沿在所述衬底基板上的正投影和所述第二边沿在所述衬底基板上的正投影之间，所述第六边沿在所述衬底基板上的正投影位于所述第一边沿在所述衬底基板上的正投影和所述第二边沿在所述衬底基板上的正投影之间；
    所述第三边沿在所述衬底基板上的正投影、所述第四边沿在所述衬底基板上的正投影均与所述第二导电部在所述衬底基板上的正投影相交。
  10. 根据权利要求2所述的显示面板，其中，所述显示面板还包括：
    第二有源层，位于所述第一导电层和所述第四导电层之间，所述第二有源层包括第八有源部，所述第八有源部用于形成所述第八晶体管的沟道区；
    第三导电层，位于所述第二有源层和所述第四导电层之间，所述第三导电层包括第二栅线，所述第二栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第八有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第八晶体管的顶栅；
    其中，所述第二栅线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影和所述第一栅线在所述衬底基板上的正投影之间。
  11. 根据权利要求10所述的显示面板，其中，所述显示面板还包括：
    第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：第三栅线，所述第三栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第八有源部在所述衬底基板上的正投影，所述第三栅线的部分结构用于形成所述第八晶体管的底栅；
    所述第三导电层还包括第五导电部，所述第五导电部连接所述第二栅线，且所述第五导电部在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影面向所述第一栅线在所述衬底基板上的正投影的一侧，所述第五导电部包括远离所述第二栅线的第七边沿，以及与所述第七边沿连接的第八边沿，所述第七边沿在所述衬底基板上的正投影沿所述第一方向延伸且与所述第八边沿在所述衬底基板上的正投影相交；
    所述第二栅线包括在第二方向上相对设置的第九边沿和第十边沿，所述第二方向和所述第一方向相交，所述第九边沿在所述衬底基板上的正投影和第十边沿在所述衬底基板上的正投影均沿所述第一方向延伸，所述第九边沿在所述衬底基板上的正投影位于所述第十边沿在所述衬底基板上的正投影面向所述第一栅线在所述衬底基本上的正投影的一侧，且所述第九边沿与所述第八边沿连接，所述第八边沿在所述衬底基板上的正投影和所述第九边沿在所述衬底基板上的正投影的夹角小于180°；
    所述第三栅线包括在第二方向上相对设置的第十一边沿和第十二边沿，所述第十一边沿在所述衬底基板上的正投影和第十二边沿在所述衬底基板上的正投影均沿所述第一方向延伸，所述第十一边沿在所述衬底基板上的正投影位于所述第十二边沿在所述衬底基板上的正投影面向所述第一栅线在所述衬底基本上的正投影的一侧；
    所述第一桥接部在所述衬底基板上的正投影与所述第七边沿在所述衬底基板上的正投影、所述第十边沿在所述衬底基板上的正投影、所述第十一边沿在所述衬底基板上的正投影、所述第十二边沿在所述衬底基板上的正投影相交；
    所述第一桥接部的部分结构在所述衬底基板上的正投影同时与所述第二栅线在所述衬底基板上的正投影、所述第三栅线在所述衬底基板上的正投影交叠。
  12. 根据权利要求11所述的显示面板，其中，
    所述第七边沿在所述衬底基板上的正投影与所述第十一边沿在所述衬底基板上的正投影在所述第二方向上的距离大于所述第九边沿在所述衬底基板上的正投影与所述第十一边沿在所述衬底基板上的正投影在所述第二方向上的距离。
  13. 根据权利要求11或12所述的显示面板，其中，所述第七边沿在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影上。
  14. 根据权利要求10所述的显示面板，其中，所述显示面板还包括发光单元，所述像素驱动电路还包括：第五晶体管、第六晶体管、第七晶体管，所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第一极，所述第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极；
    所述显示面板还包括：
    第一有源层，位于所述衬底基板和所述第一导电层之间，所述第一有源层包括第一有源部、第五有源部、第六有源部、第七有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第五有源部用于形成所述第五晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区，所述第七有源部用于形成所述第七晶体管的沟道区；
    第一导电层还包括：
    使能信号线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第五有源部在所述衬底基板上的正投影、第六有源部在所述衬底基板上的正投影，所述使能信号线的部分结构用于形成所述第五晶体管的栅极，所述使能信号线的另外部分结构用于形成所述第六晶体管的栅极；
    第一复位信号线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第一有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的栅极；
    第二复位信号线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第七有源部在所述衬底基板上的正投影，所述第二复位信号线的 部分结构用于形成所述第七晶体管的栅极；
    其中，所述使能信号线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影远离所述第一栅线在所述衬底基板上的正投影的一侧；
    所述第二复位信号线在所述衬底基板上的正投影位于所述使能信号线在所述衬底基板上的正投影远离所述所述第一导电部在所述衬底基板上的正投影的一侧；
    所述第一复位信号线在所述衬底基板上的正投影位于所述第一栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。
  15. 根据权利要求14所述的显示面板，其中，所述第一方向为行方向，相邻上一行所述像素驱动电路中的所述第二复位信号线复用为本行像素驱动电路中的所述第一复位信号线。
  16. 根据权利要求14所述的显示面板，其中，所述第一方向为行方向，所述第三导电层还包括：
    所述第一初始信号线，所述第一初始信号线在所述衬底基板上的正投影沿所述第一方向延伸，且位于所述第一复位信号线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；
    相邻下一行像素驱动电路中的所述第一初始信号线在所述衬底基板上的正投影位于本行像素驱动电路中所述第二复位信号线在所述衬底基板上的正投影和本行像素驱动电路中所述第一导电部在所述衬底基板上的正投影之间，且相邻下一行像素驱动电路中的所述第一初始信号线在所述衬底基板上的正投影与本行像素驱动电路中所述使能信号线在所述衬底基板上的正投影至少部分交叠。
  17. 根据权利要求14所述的显示面板，其中，所述第一方向为行方向，所述第四导电层还包括：
    所述第二初始信号线，所述第二初始信号线在所述衬底基板上的正投影沿所述第一方向延伸，且位于所述第二复位信号线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；
    相邻上一行像素驱动电路中的所述第二初始信号线在所述衬底基板 上的正投影位于本行像素驱动电路中所述第一复位信号线在所述衬底基板上的正投影和本行像素驱动电路中所述第一栅线在所述衬底基板上的正投影之间。
  18. 根据权利要求2所述的显示面板，其中，所述显示面板还包括：
    第二有源层，位于所述第一导电层和所述第四导电层之间，所述第二有源层包括第八有源部，所述第八有源部用于形成所述第八晶体管的沟道区；
    第五导电层，位于所述第四导电层背离所述衬底基板的一侧，所述第五导电层包括电源线，所述电源线包括：第一延伸部、第二延伸部、第三延伸部，所述第二延伸部连接于所述第一延伸部和所述第三延伸部之间；
    其中，所述第二延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸大于第一延伸部在所述衬底基板上的正投影在所述第一方向方向上的尺寸，且所述第二延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸大于所述第三延伸部在所述衬底基板上的正投影在第一方向上的尺寸；
    所述第二延伸部在所述衬底基板上的正投影覆盖所述第八有源部在所述衬底基板上的正投影、所述第一桥接部在所述衬底基板上的正投影。
  19. 根据权利要求1所述的显示面板，其中，所述像素驱动电路还包括电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接电源线；
    所述电源线包括：第一延伸部、第二延伸部、第三延伸部，所述第二延伸部连接于所述第一延伸部和所述第三延伸部之间；
    所述第一方向为行方向，所述显示面板包括沿行列方向分布的多个重复单元，每个所述重复单元包括两个所述像素驱动电路，两个所述像素驱动电路包括沿行方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；
    每列所述像素驱动电路对应设置一条所述电源线，同一所述重复单元中，两所述电源线的所述第二延伸部相连接；
    所述显示面板还包括：第二导电层，所述第二导电层位于所述第一导电层和所述第四导电层之间，所述第二导电层包括：
    第四导电部，所述第四导电部在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影至少部分交叠，所述第四导电部用于形成所述电容的第二电极；
    在行方向上相邻的所述重复单元中，相邻所述第四导电部连接。
  20. 根据权利要求19所述的显示面板，其中，所述第二导电层还包括第一连接部，在行方向上相邻的所述重复单元中，相邻所述第四导电部通过所述第一连接部连接；
    所述像素驱动电路还包括第五晶体管，所述第五晶体管的第一极连接所述电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；
    所述显示面板还包括：第一有源层，所述第一有源层位于所述衬底基板和所述第一导电层之间，所述第一有源层包括：
    第三有源部，用于形成所述驱动晶体管的沟道区；
    第五有源部，用于形成所述第五晶体管的沟道区；
    第九有源部，连接于所述第五有源部远离所述第三有源部的一侧，连接于在行方向上相邻的所述重复单元中两所述第五有源部之间；
    所述第四导电层还包括：
    第二桥接部，所述第二桥接部分别通过过孔连接所述第九有源部、第一连接部，且所述第二桥接部通过过孔连接所述电源线。
  21. 根据权利要求14所述的显示面板，其中，所述第一晶体管、第二晶体管、驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管，所述第八晶体管为N型晶体管。
  22. 一种显示装置，其中，包括权利要求1-21任一项所述的显示面板。
PCT/CN2022/096130 2022-05-31 2022-05-31 显示面板及显示装置 WO2023230810A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280001535.3A CN117501839A (zh) 2022-05-31 2022-05-31 显示面板及显示装置
PCT/CN2022/096130 WO2023230810A1 (zh) 2022-05-31 2022-05-31 显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/096130 WO2023230810A1 (zh) 2022-05-31 2022-05-31 显示面板及显示装置

Publications (2)

Publication Number Publication Date
WO2023230810A1 WO2023230810A1 (zh) 2023-12-07
WO2023230810A9 true WO2023230810A9 (zh) 2024-02-08

Family

ID=89026586

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/096130 WO2023230810A1 (zh) 2022-05-31 2022-05-31 显示面板及显示装置

Country Status (2)

Country Link
CN (1) CN117501839A (zh)
WO (1) WO2023230810A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220053766A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20230140545A (ko) * 2021-02-10 2023-10-06 보에 테크놀로지 그룹 컴퍼니 리미티드 어레이 기판, 그 표시 패널 및 표시 장치
CN113707704A (zh) * 2021-09-02 2021-11-26 京东方科技集团股份有限公司 显示基板和显示装置
WO2023028944A1 (zh) * 2021-09-02 2023-03-09 京东方科技集团股份有限公司 显示基板及显示装置
CN114122101A (zh) * 2021-11-29 2022-03-01 京东方科技集团股份有限公司 显示面板、显示装置
CN114220839B (zh) * 2021-12-17 2023-08-22 武汉华星光电半导体显示技术有限公司 显示面板

Also Published As

Publication number Publication date
CN117501839A (zh) 2024-02-02
WO2023230810A1 (zh) 2023-12-07

Similar Documents

Publication Publication Date Title
WO2021103604A1 (zh) 显示面板、其制备方法及显示装置
WO2022193712A1 (zh) 显示面板、显示装置
US20220343862A1 (en) Display substrate and display device
WO2024027775A1 (zh) 显示面板及显示装置
WO2022160491A1 (zh) 显示基板及其制备方法、显示装置
WO2024022240A1 (zh) 显示面板及显示装置
EP4319536A1 (en) Display device
WO2021081814A1 (zh) 阵列基板和显示装置
WO2023230885A9 (zh) 显示面板及显示装置
WO2021035416A1 (zh) 显示装置及其制备方法
WO2023230810A9 (zh) 显示面板及显示装置
WO2021184275A1 (zh) 显示面板及显示装置
WO2024045059A1 (zh) 显示面板及显示装置
WO2021035417A1 (zh) 显示装置及其制备方法
WO2024045037A1 (zh) 显示面板及显示装置
WO2024045037A9 (zh) 显示面板及显示装置
WO2024000273A9 (zh) 显示面板及显示装置
WO2024000442A1 (zh) 显示面板及显示装置
WO2024065591A1 (zh) 显示面板及显示装置
US11921388B2 (en) Array substrate and manufacturing method thereof, and display device
WO2023109232A1 (zh) 显示面板和显示装置
WO2023201570A1 (zh) 显示面板及显示装置
WO2023159602A1 (zh) 显示面板、显示装置
WO2024011635A9 (zh) 显示面板及显示装置
WO2023230871A9 (zh) 显示面板及显示装置