WO2023230885A9 - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
WO2023230885A9
WO2023230885A9 PCT/CN2022/096377 CN2022096377W WO2023230885A9 WO 2023230885 A9 WO2023230885 A9 WO 2023230885A9 CN 2022096377 W CN2022096377 W CN 2022096377W WO 2023230885 A9 WO2023230885 A9 WO 2023230885A9
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
base substrate
conductive layer
layer
orthographic projection
Prior art date
Application number
PCT/CN2022/096377
Other languages
English (en)
French (fr)
Other versions
WO2023230885A1 (zh
Inventor
张跳梅
陈军涛
于子阳
蒋志亮
胡明
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to CN202310686743.8A priority Critical patent/CN117156909A/zh
Priority to PCT/CN2022/096377 priority patent/WO2023230885A1/zh
Priority to CN202310689828.1A priority patent/CN117156910A/zh
Priority to CN202280001564.XA priority patent/CN115152030B/zh
Publication of WO2023230885A1 publication Critical patent/WO2023230885A1/zh
Publication of WO2023230885A9 publication Critical patent/WO2023230885A9/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示面板及显示装置，显示面板包括显示区(AA)、位于显示区(AA)的发光单元(OLED)和用于驱动发光单元(OLED)的像素驱动电路像素驱动电路连接发光单元(OLED)的第一电极，显示面板还包括:衬底基板(90)、第一电源线(VSS1)、第二电源线(VSS2 )、公共电极层。第一电源线(VSS1)位于显示面板的显示区(AA)，且第一电源线(VSS1)在衬底基板(90)上的正投影沿第一方向(X)延伸；第二电源线(VSS2)位于显示面板的显示区(AA ), 且第二电源线(VSS2)在衬底基板上的正投影沿第二方向(Y)延伸，第二方向(Y)与第一方向(X)相交，至少部分第二电源线(VSS2)通过过孔连接至少部分第一电源线(VSS1);公共电极层位于衬底基板(90)的一侧,公共电极层用于形成发光单元(0LED)的第二电极，且公共电极层连接第一电源线(VSS1)、第二电源线(VSS2), 该显示面板具有较好的显示均一性。

Description

显示面板及显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种显示面板及显示装置。
背景技术
相关技术中，显示面板中发光单元的一电极共用一公共电极，然而由于公共电极的自身电阻较大，从而导致显示面板不同位置上发光单元的电极电压不同，进而导致显示面板显示不均匀。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
根据本公开的一个方面，提供一种显示面板，其中，所述显示面板包括显示区、位于所述显示区的发光单元和用于驱动所述发光单元的像素驱动电路，所述像素驱动电路连接所述发光单元的第一电极，所述显示面板还包括：衬底基板、第一电源线、第二电源线、公共电极层，第一电源线位于所述显示面板的显示区，且所述第一电源线在所述衬底基板上的正投影沿第一方向延伸；第二电源线位于所述显示面板的显示区，且所述第二电源线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交，至少部分所述第二电源线通过过孔连接至少部分所述第一电源线；公共电极层位于所述衬底基板的一侧，所述公共电极层用于形成所述发光单元的第二电极，且所述公共电极层连接所述第一电源线、所述第二电源线。
本公开一种示例性实施例中，所述第一电源线的两端分别连接所述公共电极层，所述第二电源线的两端分别连接所述公共电极层。
本公开一种示例性实施例中，每条所述第一电源线通过过孔连接与其在所述衬底基板上的正投影相交的每条所述第二电源线。
本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管、第七晶体管，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极。所述显示面板还包括：第一有源层，第一有源层位于所述衬底基板和所述公共电极层之间，所述第一有源层包括第三有源部、第七有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第七有源部用于形成所述第七晶体管的沟道区；所述第二电源线在所述衬底基板上的正投影和所述第三有源部在所述衬底基板上的正投影至少部分交叠，所述第二电源线在所述衬底基板上的正投影和所述第七有源部在所述衬底基板上的正投影至少部分交叠。
本公开一种示例性实施例中，所述像素驱动电路包括N型的晶体管和P型晶体管，所述显示面板还包括：第一有源层、第二有源层、第三导电层。第一有源层位于所述衬底基板和所述公共电极层之间，所述第一有源层的部分结构用于形成所述P型晶体管的沟道区；第二有源层位于所述衬底基板和所述公共电极层之间，所述第二有源层的部分结构用于形成所述N型晶体管的沟道区；第三导电层位于所述第二有源层和所述公共电极层之间，所述第三导电层的部分结构用于形成所述N型晶体管的顶栅；其中，至少部分所述第一电源线位于所述第三导电层。
本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管、第五晶体管，所述第五晶体管的第一极连接第三电源线，第二极连接所述驱动晶体管的第一极。所述显示面板还包括：第五导电层，第五导电层位于所述衬底基板和所述公共电极层之间，所述第五导电层包括所述第三电源线；至少部分所述第二电源线位于所述第五导电层。
本公开一种示例性实施例中，所述显示面板还包括：第三导电层、第四导电层、第五导电层，第三导电层位于所述衬底基板和所述公共电极层之间，所述第一电源线位于所述第三导电层；第四导电层位于所述第三导电层和所述公共电极层之间，所述第四导电层包括第七桥接部；第五导电层位于所述第四导电层和所述公共电极层之间，所述第二电源线位于所述第五导电层；其中，所述第七桥接部在所述衬底基板上的正投影与所述第一电源线在所述衬底基板上的正投影至少部分交叠，所述第七桥接部在所述衬底基板上的正投影与所述第二电源线在所述衬底基板上的正投影至 少部分交叠，所述第七桥接部分别通过过孔连接所述第一电源线和所述第二电源线。
本公开一种示例性实施例中，所述像素驱动电路包括：驱动晶体管、第六晶体管、第七晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第六晶体管的第二极连接所述发光单元的第一电极，所述第七晶体管的第一极连接第二初始信号线，所述第七晶体管的第二极连接所述发光单元的第一电极；所述显示面板还包括：第一有源层，第一有源层位于所述衬底基板和所述第三导电层之间，所述第一有源层包括第六有源部、第七有源部、第十有源部，所述第六有源部用于形成所述第六晶体管的沟道区，所述第七有源部用于形成所述第七晶体管的沟道区，所述第十有源部连接于所述第六有源部和所述第七有源部之间；所述第七桥接部在所述衬底基板上的正投影和所述第十有源部在所述衬底基板上的正投影至少部分交叠。
本公开一种示例性实施例中，所述像素驱动电路还包括第四晶体管，所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极；所述第五导电层还包括所述数据线；其中，所述数据线在所述衬底基板上的正投影、所述第三电源线在所述衬底基板上的正投影沿所述第二方向延伸，且在同一列像素驱动电路中，位于所述第五导电层的所述第二电源线在所述衬底基板上的正投影位于所述数据线在所述衬底基板上的正投影和所述第三电源线在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述第一方向为行方向，所述第二方向为列方向，所述显示面板包括沿行列方向分布的多个重复单元，每个所述重复单元包括沿行方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；所述像素驱动电路包括驱动晶体管、电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接第三电源线，所述显示面板还包括：第二导电层、第五导电层，第二导电层位于所述衬底基板和所述公共电极层之间，所述第二导电层包括：第一导电部，所述第一导电部用于形成所述电容的第二电极；第五导电层位于所述第二导电层和所述公共电极层之间，所述第五导电层包括所述第三电源线，每列所述像素驱动电路对应设置一 条所述第三电源线，所述第三电源线包括：第一延伸部、第二延伸部、第三延伸部，所述第二延伸部连接于所述第一延伸部和所述第三延伸部之间；所述第二延伸部在所述衬底基板上的正投影在行方向上的尺寸大于第一延伸部在所述衬底基板上的正投影在行方向上的尺寸，且所述第二延伸部在所述衬底基板上的正投影在行方向上的尺寸大于所述第三延伸部在所述衬底基板上的正投影在行方向上的尺寸；其中，在同一所述重复单元中，相邻两所述第三电源线中的第二延伸部相连接，在行方向上相邻的所述重复单元中相邻两所述第一导电部相连接。
本公开一种示例性实施例中，所述第二导电层还包括第一连接部，在行方向上相邻的所述重复单元中，相邻所述第一导电部通过所述第一连接部连接；所述像素驱动电路还包括第五晶体管，所述第五晶体管的第一极连接所述第三电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极；所述显示面板还包括：第一有源层、第四导电层，第一有源层所述第一有源层位于所述衬底基板和所述第二导电层之间，所述第一有源层包括：第三有源部、第五有源部、第九有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第五有源部用于形成所述第五晶体管的沟道区，所述第九有源部连接于所述第五有源部远离所述第三有源部的一侧，且所述第九有源部连接于在行方向上相邻的所述重复单元中两相邻所述第五有源部之间；第四导电层位于所述第二导电层和所述第五导电层之间，所述第四导电层包括包括：第一桥接部，所述第一桥接部分别通过过孔连接所述第九有源部、第一连接部，且所述第一桥接部通过过孔连接所述第三电源线。
本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管、第一晶体管、第二晶体管、电容，所述第一晶体管的第一极连接所述驱动晶体管的栅极，所述第一晶体管的第二极连接第一初始信号线，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极，所述电容的第一极连接所述驱动晶体管的栅极，所述电容的第二电极连接第三电源线。所述显示面板还包括：第一有源层、第一导电层、第二有源层、第四导电层、第五导电层，第一有源层位于所述衬底基板和所述公共电极层之间，所述第一有源层包括第三有源部，所 述第三有源部用于形成所述驱动晶体管的沟道区；第一导电层位于所述第一有源层和所述公共电极层之间，所述第一导电层包括第二导电部，所述第二导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第二导电部用于形成所述驱动晶体管的栅极和所述电容的第一电极；第二有源层位于所述第一导电层和所述公共电极层之间，所述第二有源层包括：第一有源部、第二有源部，以及连接于所述第一有源部和所述第二有源部之间的第十五有源部，所述第一有源部用于形成所述第一晶体管的沟道区，所述第二有源部用于形成所述第二晶体管的沟道区；第四导电层位于所述第二有源层和所述公共电极层之间，所述第四导电层包括第四桥接部，所述第四桥接部分别通过过孔连接所述第十五有源部和所述第二导电部；第五导电层位于所述第四导电层和所述公共电极层之间，所述第五导电层包括所述第三电源线，所述第三电源线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影、所述第二有源部在所述衬底基板上的正投影、所述第四桥接部在所述衬底基板上的正投影。
本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、电容，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述第五晶体管的第一极连接第三电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极，所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第七晶体管的第二极连接所述第六晶体管的第二极，所述第七晶体管的第一极连接第二初始信号线，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接所述第三电源线。所述显示面板还包括：第一有源层、第一导电层。第一有源层位于所述衬底基板和所述公共电极层之间，所述第一有源层包括：第三有源部、第四有源部、第五有源部、第六有源部、第七有源部，第三有源部用于形成所述驱动晶体管的沟道区；第四有源部用于形成所述第四晶体管的沟道区；第五有源部用于形成所述第五晶体管的沟道区；第六有源部用于形成所述第六晶体管的沟道区；第七有源部用于形成所述第七晶体管的沟道区。第一导电层位于所述第一有源层和所述公共电极层之间，所述第一导电层包 括：第二栅线、使能信号线、第二复位信号线、第二导电部，第二栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第四有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第四晶体管的栅极；使能信号线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第五有源部在所述衬底基板上的正投影、所述第六有源部在所述衬底基板上的正投影，所述使能信号线的部分结构用于形成所述第六晶体管的栅极，所述使能信号线的另外部分结构用于形成所述第五晶体管的栅极；第二复位信号线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第七有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极；第二导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第二导电部用于形成所述驱动晶体管的栅极和所述电容的第一电极；其中，在同一所述像素驱动电路中，所述第二导电部在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影和所述使能信号线在所述衬底基板上的正投影之间；所述第二复位信号线在所述衬底基板上的正投影位于所述使能信号线在所述衬底基板上的正投影远离所述第二导电部在所述衬底基板上的正投影的一侧。
本公开一种示例性实施例中，行像素驱动电路中的所述第二栅线复用为上一行像素驱动电路中的所述第二复位信号线。
本公开一种示例性实施例中，所述像素驱动电路还包括第一晶体管、第二晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，所述第一晶体管的第二极连接第一初始信号线，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极，所述显示面板还包括：第二有源层、第三导电层，第二有源层位于所述第一导电层和所述公共电极层之间，所述第二有源层包括：第一有源部、第二有源部，第一有源部用于形成所述第一晶体管的沟道区；第二有源部用于形成所述第二晶体管的沟道区。第三导电层位于所述第二有源层和所述公共电极层之间，所述第三导电层包括：第一复位信号线、第一栅线，第一复位信号线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述 第一晶体管的顶栅；第一栅线在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影，所述第一栅线的部分结构用于形成所述第二晶体管的顶栅；在同一所述像素驱动电路中，所述第一栅线在所述衬底基板上的正投影位于所述第二导电部在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影之间，所述第一复位信号线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影远离所述第二导电部在所述衬底基板上的正投影的一侧。
本公开一种示例性实施例中，所述显示面板还包括第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：所述第一初始信号线、第三复位信号线、第三栅线，所述第一初始信号线在所述衬底基板上的正投影位于所述第一复位信号线在所述衬底基板上的正投影远离所述第二导电部在所述衬底基板上的正投影的一侧；第三复位信号线通过过孔连接所述第一复位信号线，在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第三复位信号线的部分结构用于形成所述第一晶体管的底栅；第三栅线在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影，所述第三栅线的部分结构用于形成所述第二晶体管的底栅。
本公开一种示例性实施例中，所述像素驱动电路包括第七晶体管，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极。所述显示面板还包括：第四导电层，第四导电层位于所述衬底基板和所述公共电极层之间，所述第四导电层包括第四桥接部，所述第四桥接部通过过孔连接所述驱动晶体管的栅极；所述第二初始信号线位于所述第四导电层。
本公开一种示例性实施例中，所述显示面板还包括：第三导电层，第三导电层位于所述第一导电层和所述公共电极层之间；至少部分所述第一电源线位于所述第三导电层，位于所述第三导电层的所述第一电源线在所述衬底基板上的正投影位于第二导电部在所述衬底基板上的正投影和所述第二复位信号线在所述衬底基板上的正投影之间，且位于所述第三导电层的所述第一电源线在所述衬底基板上的正投影与所述使能信号线在所述衬底基板上的正投影至少部分交叠。
本公开一种示例性实施例中，位于所述第三导电层的所述第一电源线在所述衬底基板上的正投影的面积为S1；位于所述第三导电层的所述第一电源线在所述衬底基板上的正投影与所述使能信号线在所述衬底基板上的正投影的交叠的面积为S2；其中，S2/S1大于等于80％。
本公开一种示例性实施例中，所述第一晶体管、第二晶体管为N型晶体管；所述驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管。
本公开一种示例性实施例中，所述显示区包括扇出区和正常显示区；多条所述第一电源线包括第一子电源线，所述第一子电源线上形成有位于所述扇出区的两个第一断口，所述第一子电源线包括位于两个所述第一断口之间的第一子电源线段；多条所述第二电源线包括第二子电源线，所述第二子电源线上形成有位于所述扇出区的第二断口，所述第二子电源线包括由所述第二断口分隔出的第二子电源线段，所述第二子电源线段位于所述扇出区；所述显示面板还包括多条数据线，所述数据线在所述衬底基板上的正投影沿所述第二方向延伸，多条所述数据线包括第一数据线；其中，所述第一数据线连接所述第一子电源线段，所述第一子电源线段连接所述第二子电源线段。
本公开一种示例性实施例中，所述显示面板还包括：第三导电层、第四导电层、第五导电层，第三导电层位于所述衬底基板和所述公共电极层之间，所述第三导电层包括所述第一子电源线；第四导电层位于所述第三导电层和所述公共电极层之间，所述第四导电层包括：第七桥接部、第十桥接部；第五导电层位于所述第四导电层和所述公共电极层之间，所述第五导电层包括所述第一数据线、所述第二子电源线；其中，所述第一数据线通过过孔连接所述第十桥接部，所述第十桥接部通过过孔连接所述第一子电源线段，所述第七桥接部通过过孔连接所述第一子电源线段，所述第二子电源线段通过过孔连接所述第七桥接部。
本公开一种示例性实施例中，所述显示面板还包括：第一信号线、第二信号线，第一信号线与像素驱动电路行对应设置，所述第一信号线在所述衬底基板上的正投影沿所述第一方向延伸；第二信号线与像素驱动电路列对应设置，所述第二信号线在所述衬底基板上的正投影沿所述第二方向 延伸；所述显示面板还包括位于所述显示区的虚拟像素行、虚拟像素列，其中，位于所述虚拟像素行的所述第一信号线复用为所述第一电源线，位于所述虚拟像素列的所述第二信号线复用位于所述第二电源线。
本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管、第五晶体管，所述第五晶体管的第一极连接第三电源线，第二极连接所述驱动晶体管的第一极，栅极连接使能信号线；所述第一信号线包括所述使能信号线。
本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管、第四晶体管，所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极；所述第二信号线包括所述数据线。
本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管、电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接第三电源线，所述显示面板还包括：第二导电层、第四导电层，第二导电层位于所述衬底基板和所述公共电极层之间，所述第二导电层包括：第一导电部，所述第一导电部用于形成所述电容的第二电极；第四导电层位于所述第二导电层和所述公共电极层之间，所述第四导电层包括包括：第一桥接部，所述第一桥接部通过过孔连接所述第一导电部；其中，在所述虚拟像素行中，所述第一桥接部相互连接，所述第一信号线包括相连接的所述第一桥接部所形成的信号线。
本公开一种示例性实施例中，所述像素驱动电路还包括第四晶体管，所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极，栅极连接第二栅线，所述第一信号线包括所述第二栅线。
本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管，所述显示面板还包括：第四导电层，第四导电层位于所述衬底基板和所述公共电极层之间，所述第四导电层包括第四桥接部，所述第四桥接部通过过孔连接所述驱动晶体管的栅极；至少部分所述第一电源线位于所述第四导电层。
本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管，所述显示面板还包括：第一有源层、遮光层，第一有源层位于所述衬底基板和所述公共电极层之间，所述第一有源层包括第三有源部，所述第三有源 部用于形成所述驱动晶体管的沟道区；遮光层位于所述衬底基板和所述第一有源层之间，所述遮光层包括遮光部，所述遮光部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影；至少部分所述第二电源线位于所述遮光层。
本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管和电容，所述电容的第一极电极连接所述驱动晶体管的栅极，第二电极连接第三电源线；所述显示面板还包括：第二导电层，第二导电层位于所述衬底基板和所述公共电极层之间，所述第二导电层包括第一导电部，所述第一导电部用于形成所述电容的第二电极；至少部分所述第一电源线位于所述第二导电层。
本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管、第四晶体管、电容，所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极，所述电容的第一电极连接所述驱动晶体管的栅极，第二电极连接第三电源线。所述显示面板还包括：第一有源层、第二导电层，第一有源层位于所述衬底基板和所述公共电极层之间，所述第一有源层包括第三有源部、第四有源部、第十九有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区，所述第十九有源部连接于所述第三有源部和所述第四有源部之间，所述十九有源部在所述衬底基板上的正投影在所述第一方向上的尺寸大于所述第四有源部在所述衬底基板上的正投影在所述第一方向上的尺寸；第二导电层，位于所述第一有源层和所述公共电极层之间，所述第二导电层包括第一导电部、第四导电部，所述第一导电部用于形成所述电容的第二电极，所述第四导电部连接所述第一导电部，所述第四导电部在所述衬底基板上的正投影与所述第十九有源部在所述衬底基板上的正投影至少部分交叠。
本公开一种示例性实施例中，所述像素驱动电路包括P型晶体管，所述显示面板还包括：第一有源层、第一导电层、第四导电层，第一有源层位于所述衬底基板和所述公共电极层之间，所述第一有源层的部分结构用于形成所述P型晶体管的沟道区；第一导电层位于所述第一有源层和所述公共电极层之间，所述第一导电层包括第一栅极驱动信号线，所述第一栅 极驱动信号线包括多条第一栅极驱动信号线段，所述第一栅极驱动信号线段在所述衬底基板上的正投影沿所述第一方向间隔分布且沿所述第一方向延伸，所述第一栅极驱动信号线段的部分结构用于形成所述P型晶体管的栅极；第四导电层位于所述第一导电层和所述公共电极层之间，所述第四导电层包括第一连接线，所述第一连接线在所述衬底基板上的正投影沿所述第一方向延伸，且分别通过过孔连接同一所述第一栅极驱动信号线中的所述第一栅极驱动信号线段；其中，所述第四导电层的方块电阻小于所述第一导电层的方块电阻。
本公开一种示例性实施例中，所述像素驱动电路包括N型晶体管，所述显示面板还包括：第二有源层、第三导电层、第四导电层，第二有源层位于所述第一导电层和所述公共电极层之间，所述第二有源层的部分结构用于形成所述N型晶体管的沟道区；第三导电层位于所述第二有源层和所述公共电极层之间，所述第三导电层包括第二栅极驱动信号线，所述第二栅极驱动信号线包括多条第二栅极驱动信号线段，所述第二栅极驱动信号线段在所述衬底基板上的正投影沿所述第一方向间隔分布且沿所述第一方向延伸，所述第二栅极驱动信号线段的部分结构用于形成所述N型晶体管的栅极；第四导电层位于所述第三导电层和所述公共电极层之间，所述第四导电层包括第二连接线，所述第二连接线在所述衬底基板上的正投影沿所述第一方向延伸，且分别通过过孔连接同一所述第二栅极驱动信号线中的所述第二栅极驱动信号线段；其中，所述第四导电层的方块电阻小于所述第三导电层的方块电阻。
根据本公开的一个方面，提供一种显示装置，其中，包括上述的显示面板。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人 员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开显示面板中像素驱动电路的电路结构示意图；
图2为图1中像素驱动电路一种驱动方法中各节点的时序图；
图3为本公开显示面板一种示例性实施例的结构示意图；
图4为本公开显示面板一种示例性实施例中的结构版图；
图5为图4中遮光层的结构版图；
图6为图4中第一有源层的结构版图；
图7为图4中第一导电层的结构版图；
图8为图4中第二导电层的结构版图；
图9为图4中第二有源层的结构版图；
图10为图4中第三导电层的结构版图；
图11为图4中第四导电层的结构版图；
图12为图4中第五导电层的结构版图；
图13为图4中遮光层、第一有源层的结构版图；
图14为图4中遮光层、第一有源层、第一导电层的结构版图；
图15为图4中遮光层、第一有源层、第一导电层、第二导电层的结构版图；
图16为图4中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图；
图17为图4中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图；
图18为图4中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；
图19为图4所示显示面板沿虚线CC剖开的部分剖视图；
图20为本公开显示面板另一种示例性实施例的结构示意图；
图21为本公开显示面板另一种示例性实施例的结构示意图；
图22为图21所示显示面板第一扇出区的结构版图；
图23为图22中第三导电层的结构版图；
图24为图22中第四导电层的结构版图；
图25为图22中第五导电层的结构版图；
图26为图22中第三导电层和第四导电层的结构版图；
图27为本公开显示面板另一种示例性实施例中的结构示意图；
图28为本公开显示面板一种示例性实施例中的结构版图；
图29为图28中遮光层的结构版图；
图30为图28中第一有源层的结构版图；
图31为图28中第一导电层的结构版图；
图32为图28中第二导电层的结构版图；
图33为图28中第二有源层的结构版图；
图34为图28中第三导电层的结构版图；
图35为图28中第四导电层的结构版图；
图36为图28中第五导电层的结构版图；
图37为图28中遮光层、第一有源层的结构版图；
图38为图28中遮光层、第一有源层、第一导电层的结构版图；
图39为图28中遮光层、第一有源层、第一导电层、第二导电层的结构版图；
图40为图28中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图；
图41为图28中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图；
图42为图28中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；
图43为本公开显示面板另一种示例性实施例中的结构示意图；
图44为本公开显示面板一种示例性实施例中的结构版图；
图45为图44中遮光层的结构版图；
图46为图44中第一有源层的结构版图；
图47为图44中第一导电层的结构版图；
图48为图44中第二导电层的结构版图；
图49为图44中第二有源层的结构版图；
图50为图44中第三导电层的结构版图；
图51为图44中第四导电层的结构版图；
图52为图44中第五导电层的结构版图；
图53为图44中遮光层、第一有源层的结构版图；
图54为图44中遮光层、第一有源层、第一导电层的结构版图；
图55为图44中遮光层、第一有源层、第一导电层、第二导电层的结构版图；
图56为图44中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图；
图57为图44中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图；
图58为图44中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；
图59为图44所示显示面板沿虚线CC剖开的部分剖视图；
图60为本公开显示面板另一种示例性实施例的结构版图；
图61为图60中遮光层的结构版图；
图62为图60中第四导电层的结构版图；
图63为图60中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；
图64为本公开显示面板另一种示例性实施例的结构版图；
图65为图64中遮光层的结构版图；
图66为图64中第四导电层的结构版图；
图67为图64中第五导电层的结构版图；
图68为图64中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图；
图69为本公开显示面板另一种示例性实施例的结构版图；
图70为图69中第二导电层的结构版图；
图71为图69中第五导电层的结构版图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以 多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
如图1所示，为本公开显示面板中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：驱动晶体管T3、第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。其中，第四晶体管T4的第一极连接数据信号端Da，第四晶体管T4的第二极连接驱动晶体管T3的第一极，第四晶体管T4的栅极连接第二栅极驱动信号端G2；第五晶体管T5的第一极连接第一电源端VDD，第五晶体管T5的第二极连接驱动晶体管T3的第一极，第五晶体管T5的栅极连接使能信号端EM；驱动晶体管T3的栅极连接节点N；第二晶体管T2的第一极连接节点N，第二晶体管T2的第二极连接驱动晶体管T3的第二极，第二晶体管T2的栅极连接第一栅极驱动信号端G1；第六晶体管T6的第一极连接驱动晶体管T3的第二极，第六晶体管T6第二极连接第七晶体管T7的第二极，第六晶体管T6栅极连接使能信号端EM，第七晶体管T7的第一极连接第二初始信号端Vinit2，第七晶体管T7的栅极连接第二复位信号端Re2；第一晶体管T1的第二极连接节点N，第一晶体管T1的第一极连接第一初始信号端Vinit1，第一晶体管T1的栅极连接第一复位信号端Re1；电容C的第一电极连接节点N，电容C的第二电极连接第一电源端VDD。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间，发光单元的第一电极可以为发光单元的阳极，发光单元的第二电极可以为发光单元的阴极。其中，第一晶体管T1和第二晶体管T2可以为N型晶体管，例如，第一晶体管T1和第二晶体管T2可以为N型金属氧化物晶体管，N型晶体管具有较小的漏电流，从而可以避免发光阶段，节点N通过第一晶体管T1和第二晶体管T2漏电。同时，驱动晶体管T3、第四晶 体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型晶体管，例如，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型低温多晶体硅晶体管，P型晶体管具有较高的载流子迁移率，从而有利于实现高分辨率、高反应速度、高像素密度、高开口率的显示面板。第一初始信号端和第二初始信号端可以根据实际情况输出相同或不同电压信号。
如图2所示，为图1中像素驱动电路一种驱动方法中各节点的时序图。其中，G1表示第一栅极驱动信号端G1的时序，G2表示第二栅极驱动信号端G2的时序，Re1表示第一复位信号端Re1的时序，Re2表示第二复位信号端Re2的时序，EM表示使能信号端EM的时序，Da表示数据信号端Da的时序。该像素驱动电路的驱动方法可以包括第一复位阶段t1、数据写入阶段t2，第二复位阶段t3、发光阶段t4。在第一复位阶段t1：第一复位信号端Re1输出高电平信号，第一晶体管T1导通，第一初始信号端Vinit1向节点N输入初始信号。在数据写入阶段t2：第一栅极驱动信号端G1输出高电平信号，第二栅极驱动信号端G2输出低电平信号，第四晶体管T4、第二晶体管T2导通，同时数据信号端Da输出数据信号以向节点N写入补偿电压Vdata+Vth，其中Vdata为数据信号的电压，Vth为驱动晶体管T3的阈值电压，在第二复位阶段t3，第二复位信号端Re2输出低电平信号，第七晶体管T7导通，第二初始信号端Vinit2向第六晶体管T6的第二极输入初始信号。发光阶段t4：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的补偿电压Vdata+Vth作用下驱动发光单元发光。
驱动晶体管输出电流公式如下：
I＝(μWCox/2L)(Vgs-Vth) 2
其中，I为驱动晶体管输出电流；μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)2。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。
本示例性实施例中，显示面板中发光单元OLED的第二电极共用一公共电极层。然而由于该公共电极层的自身电阻较大，从而导致显示面板不同位置上发光单元第二电极的电压不同，最终导致显示面板显示不均匀。
基于此，本示例性实施例首先提供一种显示面板，如图3所示，为本公开显示面板的结构示意图。如图3所示，该显示面板包括显示区AA、电极环VSS0、第一电源线VSS1、第二电源线VSS2、衬底基板，电极环VSS0位于显示区AA周围的边框区，第一电源线VSS1在衬底基板上的正投影沿第一方向X延伸，第二电源线VSS2在衬底基板上的正投影沿第二方向延伸，第一方向X和第二方向Y相交，例如，第一方向X为行方向，第二方向Y为列方向。第一电源线VSS1和第二电源线VSS2可以位于不同导电层，在衬底基板上的正投影相交的第一电源线VSS1和第二电源线VSS2可以通过过孔H连接以形成网格结构。其中，多条第一电源线VSS1可以分别位于显示面板中的不同导电层，多条第二电源线VSS2可以分别位于显示面板中的不同导电层。第一电源线VSS1可以连接电极环VSS0，第二电源线VSS2可以连接电极环VSS0，电极环VSS0可以与公共电极层连接。从而，形成网格结构的第一电源线VSS1和第二电源线VSS2可以降低公共电极层上不同位置之间电压差。需要说明的是，当第一电源线VSS1和电极环VSS0位于不同导电层时，第一电源线VSS1和电极环VSS0可以通过过孔连接，当第一电源线VSS1和电极环VSS0位于同一导电层时，第一电源线VSS1和电极环VSS0可以直接连接；同理，当第二电源线VSS2和电极环VSS0位于不同导电层时，第二电源线VSS2和电极环VSS0可以通过过孔连接，当第二电源线VSS2和电极环VSS0位于同一导电层时，第二电源线VSS2和电极环VSS0可以直接连接。
本示例性实施例提供的显示面板可以包括图1所示的像素驱动电路，在其他示例性实施例中，该显示面板中的像素驱动电路也可以为其他结构。
本示例性实施例中，第一电源线VSS1和第二电源线VSS2可以位于显示面板中的不同导电层。例如，在一种示例性实施例中，显示面板可以包括依次层叠设置的衬底基板、遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层，其中，上述相邻层级之间可以设置有绝缘层。如图4-18所示，图4为本公开显示面 板一种示例性实施例中的结构版图，图5为图4中遮光层的结构版图，图6为图4中第一有源层的结构版图，图7为图4中第一导电层的结构版图，图8为图4中第二导电层的结构版图，图9为图4中第二有源层的结构版图，图10为图4中第三导电层的结构版图，图11为图4中第四导电层的结构版图，图12为图4中第五导电层的结构版图，图13为图4中遮光层、第一有源层的结构版图，图14为图4中遮光层、第一有源层、第一导电层的结构版图，图15为图4中遮光层、第一有源层、第一导电层、第二导电层的结构版图，图16为图4中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图，图17为图4中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图，图18为图4中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图。该显示面板可以包括多个图1所示的像素驱动电路。如图4所示，多个像素驱动电路中可以包括在第一方向X上相邻分布第一像素驱动电路P1和第二像素驱动电路P2，第一像素驱动电路P1和第二像素驱动电路P2可以以镜像对称面BB镜像对称设置。其中，镜像对称面BB可以垂直于衬底基板。且第一像素驱动电路P1在衬底基板上的正投影和第二像素驱动电路P2在衬底基板上的正投影可以以镜像对称面BB与衬底基板的交线为对称轴对称设置。其中，第一像素驱动电路P1和第二像素驱动电路P2可以形成一重复单元，该显示面板可以包括在第一方向X和第二方向Y上阵列分布的多个重复单元。
如图4、5、13所示，遮光层可以包括多个遮光部61、相邻遮光部61之间可以相互连接。应该理解的是，在其他示例性实施例中，该显示面板也可以不包括遮光层。此外，遮光部61也可以独立设置，即遮光部61之间可以互不连接。
如图4、6、14所示，第一有源层可以包括第三有源部73、第四有源部74、第五有源部75、第六有源部76、第七有源部77。其中，第三有源部73可以用于形成驱动晶体管T3的沟道区；第四有源部74可以用于形成第四晶体管T4的沟道区；第五有源部75可以用于形成第五晶体管T5的沟道区；第六有源部76可以用于形成第六晶体管T6的沟道区；第七有源部77可以用于形成第七晶体管T7的沟道区。第一有源层还包括第九有 源部79、第十有源部710、第十一有源部711、第十二有源部712、第十三有源部713。其中，第九有源部79连接于第五有源部75远离第三有源部73的一侧，且第九有源部79连接于在第一方向X上相邻重复单元中相邻两第五有源部75之间。第十有源部710连接于第六有源部76和第七有源部77之间，第十一有源部711连接于第六有源部76和第三有源部73之间，第十二有源部712连接于第四有源部74远离第三有源部73的一端，第十三有源部713连接于第七有源部77远离第六有源部76的一端。其中，遮光部61在衬底基板上的正投影可以覆盖第三有源部73在衬底基板上的正投影，遮光部61可以降低光照对驱动晶体管T3驱动特性的影响。第一有源层可以由多晶硅材料形成，相应的，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型的低温多晶硅薄膜晶体管。
如图4、7、14所示，第一导电层可以包括：第二导电部12、第二栅线G2、使能信号线EM、第二复位信号线Re2。第二栅线G2可以用于提供图1中第二栅极驱动信号端；使能信号线EM可以用于提供图1中的使能信号端；第二复位信号线Re2可以用于提供图1中的第二复位信号端。第二栅线G2在衬底基板上的正投影、使能信号线EM在衬底基板上的正投影、第二复位信号线Re2在衬底基板上的正投影均可以沿第一方向X延伸。在本示例性实施例中，某一结构在衬底基板上的正投影沿某一方向延伸，可以理解为，该结构在衬底基板上的正投影沿该方向直线延伸或弯折延伸。第二栅线G2在衬底基板上的正投影覆盖第四有源部74在衬底基板上的正投影，第二栅线G2的部分结构用于形成第四晶体管的栅极。使能信号线EM在衬底基板上的正投影覆盖第五有源部75在衬底基板上的正投影、第六有源部76在衬底基板上的正投影，使能信号线EM的部分结构可以分别用于形成第五晶体管T5、第六晶体管T6的栅极。第二复位信号线Re2在衬底基板上的正投影可以覆盖第七有源部77在衬底基板上的正投影，第二复位信号线Re2的部分结构可以用于形成第七晶体管T7的栅极。第二导电部12在衬底基板上的正投影覆盖第三有源部73在衬底基板上的正投影，第二导电部12可以用于形成驱动晶体管T3的栅极和电容C的第一电极。如图14所示，本行像素驱动电路中的第二栅线G2可以复用为上一行 像素驱动电路中的第二复位信号线Re2。该设置可以提高像素驱动电路的集成度，降低像素驱动电路的布图面积。遮光层还可以连接一稳定电源端，例如，遮光层可以连接图1中的第一电源端、第一初始信号端、第二初始信号端等，遮光部61可以对第二导电部12起到稳压作用，从而降低驱动晶体管T3栅极在发光阶段的电压波动，同时遮光层还可以屏蔽其他信号对驱动晶体管T3的干扰。此外，该显示面板可以利用第一导电层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，第一有源层中未被第一导电层覆盖的区域形成导体结构。此外，遮光层还可以不连接电压，即遮光层处于悬浮状态。
如图4、8、15所示，第二导电层可以包括：第一初始信号线Vinit1、第三复位信号线2Re1、第三栅线2G1、多个第一导电部21。其中，第一初始信号线Vinit1用于提供图1中的第一初始信号端，第三复位信号线2Re1可以用于提供图1中的第一复位信号端，第三栅线2G1可以用于提供图1中的第一栅极驱动信号端。第一初始信号线Vinit1在衬底基板上的正投影、第三复位信号线2Re1在衬底基板上的正投影、第三栅线2G1在衬底基板上的正投影均可以沿第一方向X延伸。如图8所示，第二导电层还可以包括多个第一连接部22，在第一方向X上相邻的重复单元中，第一连接部22连接于在第一方向X上相邻的两第一导电部21之间。此外，在其他示例性实施例中，在同一重复单元中，相邻第一导电部21也可以相连接。
如图4、9、16所示，第二有源层可以包括第一有源部81、第二有源部82、第十四有源部814、第十五有源部815、第十六有源部816。第一有源部81用于形成第一晶体管T1的沟道区，第二有源部82用于形成第二晶体管T2的沟道区。第十五有源部815连接于第一有源部81和第二有源部82之间。第十四有源部814连接于第一有源部81远离第二有源部82的一端，第十六有源部816连接于第二有源部82远离第一有源部81的一端。其中，第二有源层可以由氧化铟镓锌形成，相应的，第一晶体管T1、第二晶体管T2可以为N型的金属氧化物薄膜晶体管。第三栅线2G1在衬底基板上的正投影可以覆盖第二有源部82在衬底基板上的正投影，第三栅线2G1的部分结构可以用于形成第二晶体管T2的底栅。第三复位信号线2Re1在衬底基板上的正投影可以覆盖第一有源部81在衬底基板上的正 投影，第三复位信号线2Re1的部分结构可以用于形成第一晶体管T1的底栅。
如图4、10、17所示，第三导电层可以包括第一复位信号线3Re1、第一栅线3G1、第一电源线VSS1。第一复位信号线3Re1在衬底基板上的正投影、第一栅线3G1在衬底基板上的正投影、第一电源线VSS1在衬底基板上的正投影均可以沿第一方向X延伸。第一复位信号线3Re1可以用于提供图1中的第一复位信号端，第一复位信号线3Re1在衬底基板上的正投影可以覆盖第一有源部81在衬底基板上的正投影，第一复位信号线3Re1的部分结构可以用于形成第一晶体管T1的顶栅，同时，第一复位信号线3Re1可以通过位于显示面板边框区的过孔连接第三复位信号线2Re1。第一栅线3G1可以用于提供图1中的第一栅极驱动信号端，第一栅线3G1在衬底基板上的正投影可以覆盖第二有源部82在衬底基板上的正投影，第一栅线3G1的部分结构可以用于形成第二晶体管T2的顶栅，同时，第一栅线3G1可以通过位于显示面板边框区的过孔连接第三栅线2G1。第一电源线VSS1可以用于提供图1中的第二电源端，第一电源线VSS1可以与像素驱动电路行对应设置，本行像素驱动电路中第一电源线VSS1在衬底基板上的正投影可以位于相邻下一行像素驱动电路中第一初始信号线Vinit1在衬底基板上的正投影和本行像素驱动电路中第二导电部12在衬底基板上的正投影之间，本行像素驱动电路中第一电源线VSS1在衬底基板上的正投影和本行像素驱动电路中使能信号线EM在衬底基板上的正投影至少部分交叠。本示例性实施例中，第一电源线VSS1在所述衬底基板上的正投影的面积为S1；第一电源线VSS1在所述衬底基板上的正投影与所述使能信号线EM在所述衬底基板上的正投影的交叠的面积为S2；其中，S2/S1可以大于等于80％。例如，S2/S1可以为80％、90％、100％等。该设置可以提高像素驱动电路的集成度，降低像素驱动电路在第二方向Y的尺寸，同时该设置还可以提高显示面板的透过率。如图10、17所示，在同一像素驱动电路中，第二导电部12在所述衬底基板上的正投影可以位于所述第一栅线3G1在所述衬底基板上的正投影和所述使能信号线EM在所述衬底基板上的正投影之间；第一复位信号线3Re1在所述衬底基板上的正投影可以位于第一栅线3G1在所述衬底基板上的正投影远离所述第二导 电部12在所述衬底基板上的正投影的一侧。第二栅线G2在衬底基板上的正投影可以位于第一栅线3G1在所述衬底基板上的正投影和第一复位信号线3Re1在所述衬底基板上的正投影之间。第二复位信号线Re2在所述衬底基板上的正投影可以位于所述使能信号线EM在所述衬底基板上的正投影远离所述第二导电部12在所述衬底基板上的正投影的一侧。此外，该显示面板可以利用第三导电层为掩膜对第二有源层进行导体化处理，即第二有源层中被第三导电层覆盖的区域可以形成晶体管的沟道区，第二有源层中未被第三导电层覆盖的区域形成导体结构。
如图4、11、18所示，第四导电层可以包括第一桥接部41、第二桥接部42、第三桥接部43、第四桥接部44、第五桥接部45、第六桥接部46、第七桥接部47、第二初始信号线Vinit2。其中，第一桥接部41可以通过过孔H连接第一连接部22，且通过过孔连接第九有源部79，以连接第五晶体管的第一极和电容C的第二电极。需要说明的是，本示例性实施例中黑色方块表示过孔的位置。此外，在第一方向X上相邻重复单元中的相邻像素驱动电路可以共用同一第一桥接部41。第二桥接部42可以通过过孔连接第十有源部710，以连接第六晶体管T6的第二极和第七晶体管T7的第二极。第三桥接部43可以分别通过过孔连接第十一有源部711、第十六有源部816，以连接第二晶体管T2的第二极、第六晶体管T6的第一极、驱动晶体管T3的第二极。第四桥接部44可以分别通过过孔连接第十五有源部815、第二导电部12，以连接第二晶体管T2的第一极和驱动晶体管的栅极。如图8所示，第一导电部21上形成有开口211，连接于第二导电部12和第四桥接部44之间的过孔在衬底基板上的正投影位于开口211在衬底基板上的正投影以内，以使该过孔与第一导电部21相互绝缘。第五桥接部45可以分别通过过孔连接第十四有源部814、第一初始信号线Vinit1，以连接第一晶体管的第一极和第一初始信号端。其中，同一重复单元中，相邻两像素驱动电路可以共用同一第五桥接部45。第六桥接部46可以通过过孔连接第十二有源部712，以连接第四晶体管的第一极。第二初始信号线Vinit2可以用于提供图1中的第二初始信号端，第二初始信号线Vinit2在衬底基板上的正投影可以沿第一方向X延伸，第二初始信号线Vinit2可以通过过孔连接第十三有源部713，以连接第七晶体管的 第一极和第二初始信号端。第七桥接部47可以通过过孔连接第一电源线VSS1。
如图4、12所示，第五导电层可以包括多条第三电源线VDD、多条数据线Da、第二电源线VSS2、第八桥接部58。其中，第三电源线VDD在衬底基板上的正投影、数据线Da在衬底基板上的正投影、第二电源线VSS2在衬底基板上的正投影均可以沿第二方向Y延伸。第三电源线VDD可以用于提供图1中的第一电源端，数据线Da可以用于提供图1中的数据信号端，第二电源线VSS2可以用于提供图1中的第二电源端。如图4所示，每列像素驱动电路可以对应设置一条第三电源线VDD，第三电源线VDD可以通过过孔连接第一桥接部41，以连接第五晶体管的第一极和第一电源端。数据线Da可以通过过孔连接第六桥接部46，以连接第四晶体管的第一极和数据信号端。第八桥接部58可以通过过孔连接第二桥接部42，以连接第七晶体管的第二极。如图12所示，第三电源线VDD可以包括第一延伸部VDD1、第二延伸部VDD2、第三延伸部VDD3，第二延伸部VDD2连接于第一延伸部VDD1和第三延伸部VDD3之间，第二延伸部VDD2在所述衬底基板上的正投影在第一方向X上的尺寸可以大于第一延伸部VDD1在所述衬底基板上的正投影在第一方向X上的尺寸，且所述第二延伸部VDD2在所述衬底基板上的正投影在第一方向X上的尺寸可以大于所述第三延伸部VDD3在所述衬底基板上的正投影在第一方向X上的尺寸。第二延伸部VDD2在衬底基板上的正投影可以覆盖第一有源部81在衬底基板上的正投影、第二有源部82在衬底基板上的正投影，第二延伸部VDD2可以降低光照对第一晶体管T1、第二晶体管T2的特性影响。此外，第三电源线VDD在衬底基板上的正投影可以覆盖第四桥接部44在衬底基板上的正投影，第三电源线VDD可以用于屏蔽其他信号对第四桥接部44的噪音干扰，从而提高驱动晶体管T3栅极电压的稳定性。此外，在同一重复单元中，相邻两像素驱动电路中第二延伸部VDD2可以相互连接，从而第三电源线VDD和第一导电部21可以形成网格结构，该网格结构的电源线可以降低其上电源信号的压降。
第二电源线VSS2可以通过过孔连接第七桥接部47，以连接第一电源线VSS1。其中，每列像素驱动电路可以对应设置一条第二电源线VSS2， 每行像素驱动电路可以对应设置一条第一电源线VSS1，每个像素驱动电路可以对应设置一个第七桥接部47，从而第一电源线VSS1和第二电源线VSS2可以通过过孔连接以形成网格结构。形成网格结构的第一电源线VSS1和第二电源线VSS2可以降低公共电极层上不同位置之间电压差。应该理解的是，在其他示例性实施例中，多个列像素驱动电路可以对应设置一条第二电源线VSS2，多行像素驱动电路可以对应设置一条第一电源线VSS1，在衬底基板上的正投影相交的第一电源线VSS1和第二电源线VSS2可以通过过孔连接，从而第一电源线VSS1和第二电源线VSS2同样可以形成网格结构。
本示例性实施例中，如图4、12所示，所述第二电源线VSS2在所述衬底基板上的正投影和所述第三有源部73在所述衬底基板上的正投影至少部分交叠，所述第二电源线VSS2在所述衬底基板上的正投影和所述第七有源部77在所述衬底基板上的正投影至少部分交叠。该设置可以提高显示面板的透过率。
本示例性实施例中，如图4、12所示，所述第七桥接部47在所述衬底基板上的正投影和所述第十有源部710在所述衬底基板上的正投影至少部分交叠。该设置同样可以提高显示面板的透过率。
本示例性实施例中，在同一列像素驱动电路中，第二电源线VSS2在衬底基板上的正投影位于第三电源线VDD在衬底基板上的正投影和数据线Da在衬底基板上的正投影之间，第二电源线VSS2可以屏蔽数据线Da和第三电源线VDD之间的信号串扰。同时，在同一列像素驱动电路中，第二电源线VSS2在衬底基板上的正投影位于第四桥接部44在衬底基板上的正投影和数据线Da在衬底基板上的正投影之间，第二电源线VSS2可以屏蔽数据线Da对第四桥接部44的噪音干扰，从而提高驱动晶体管栅极电压的稳定性。
需要说明的是，如图4、18所示，画于第四导电层背离衬底基板一侧的黑色方块表示第四导电层连接面向衬底基板一侧的其他层级的过孔；画于第五导电层背离衬底基板一侧的黑色方块表示第五导电层连接面向衬底基板一侧的其他层级的过孔。该黑色方块仅表示过孔的位置，不同位置黑色方块所表示的不同过孔可以贯穿于不同绝缘层。
如图19所示，为图4所示显示面板沿虚线CC剖开的部分剖视图。该显示面板还可以包括第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95、第一介电层96、第一平坦层97，其中，衬底基板90、遮光层、第一绝缘层91、第一有源层、第二绝缘层92、第一导电层、第三绝缘层93、第二导电层、第四绝缘层94、第二有源层、第五绝缘层95、第三导电层、第一介电层96、第四导电层、第一平坦层97、第五导电层依次层叠设置。第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95可以为单层结构或多层结构，且第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95的材料可以为氮化硅，氧化硅，氮氧化硅中的至少一种；第一介电层96可以为氮化硅层；第一平坦层97的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板90可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一导电层、第二导电层、第三导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第四导电层、第五导电层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。
需要说明的是，本公开中的附图比例可以作为实际工艺中的参考，但不限于此，例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图。此外，第一、第二等限定词仅用于限定不同的结构名称，其并没有特定顺序的含义。
如图20所示，为本公开显示面板另一种示例性实施例的结构示意图，该显示面板可以包括显示区AA和位于显示区周围的边框区10。其中，该显示面板显示区AA的结构可以与图4所示的显示面板结构相同。本示例性实施例中，第一电源线VSS1和第二电源线VSS2均可以位于显示面板的显示区AA。该显示面板还可以包括位于第五导电层的电极环VSS0，电极环VSS0可以通过过孔连接公共电极。如图20所示，该显示面板可以利用 位于第四导电层第九桥接部59分别通过过孔连接电极环VSS0和第一电源线VSS1，第二电源线VSS2可以直接连接位于同一导电层的电极环VSS0。
如图21所示，为本公开显示面板另一种示例性实施例的结构示意图。该显示面板包括显示区AA，显示区AA包括有第一扇出区B1、第二扇出区B2，以及第一扇出区B1和第二扇出区B2以外的正常显示区C。其中，数据线Da可以在第一扇出区B1和第二扇出区B2沿第一方向X延伸，以便在显示区AA边沿的局部区域C1和C2引出。该显示面板同样可以包括第一电源线VSS1、第二电源线VSS2，且在正常显示区C中，数据线Da、第一电源线VSS1、第二电源线VSS2的设置方式可以如图4所示。此外，在正常显示区C，该显示面板的其他结构也可以如图4所示。如图22-26所示，图22为图21所示显示面板第一扇出区的结构版图，图23为图22中第三导电层的结构版图，图24为图22中第四导电层的结构版图，图25为图22中第五导电层的结构版图，图26为图22中第三导电层和第四导电层的结构版图。
如图22、23、26所示，第一扇出区B1与正常显示区C中第三导电层区别在于：第一扇出区B1中，多条第一电源线可以包括第一子电源线VSS11，第一子电源线VSS11上形成有位于第一扇出区的两第一断口D1，第一子电源线VSS11在第一断口D1位置断开，以将第一子电源线VSS11分隔出位于两第一断口D1之间的第一子电源线段VSS111。
如图22、24、26所示，第一扇出区B1与正常显示区C中第四导电层区别在于：第一扇出区B1中第四导电层还可以包括第十桥接部410。第十桥接部410通过过孔连接第一子电源线段VSS111。
如图22、24、26所示，第一扇出区B1与正常显示区C中第四导电层区别在于：在第一扇出区B1中，多条第二电源线包括第二子电源线VSS22，第二子电源线VSS22上形成有第二端口D2，第二子电源线VSS22在第二端口D2位置断开，以将第二子电源线VSS22分隔出第二子电源线段VSS222，第二子电源线段VSS222位于第一扇出区B1。第二子电源线段VSS222可以通过过孔连接第七桥接部47，第七桥接部47可以通过过孔连接第一子电源线段VSS111连接。多条数据线包括第一数据线Da1，第一数据线D1通过过孔连接第十桥接部410。此外，第一子电源线段VSS111不再与其他第 二电源线VSS2连接。该设置可以利用第一子电源线段VSS111、第二子电源线段VSS222形成数据信号传输路径，从而形成如图22中虚线箭头所示的数据信号传输路径。本示例性实施例中，数据线可以如图21所示的方式扇出。需要说明的是，图22仅给出了部分数据线的扇出结构，本示例性实施例中，第一扇出区B1的其他数据线也可以通过同样的方式扇出。此外，第二扇出区B2中的结构和第一扇出区B1的结构可以镜像对称。
如图27所示，为本公开显示面板另一种示例性实施例中的结构示意图。该显示面板可以包括显示区AA，显示区AA可以包括正常显示区D。该显示面板中的栅极驱动电路和扇出区可以位于正常显示区D以外的显示区AA。例如，如图27所示，栅极驱动电路可以集成于正常显示区D在第一方向X上两侧的区域E，扇出区可以位于正常显示区D在第二方向Y上一侧的区域F。
该显示面板需要在区域E对像素驱动电路进行压缩以空余出用于形成栅极驱动电路的空间。同样的，该显示面板需要对区域F对像素驱动电路进行压缩，以空余出扇出区。相应的，为保持显示面板中各区域像素驱动电路的尺寸一致，从而需要在正常显示区D中插入虚拟像素行和虚拟像素列。每间隔多个正常像素行可以插入一虚拟像素行，每间隔多个正常像素列可以插入一虚拟像素列，其中，虚拟像素行和虚拟像素列中的像素驱动电路可以不输出驱动电流。
该显示面板可以包括依次层叠设置的衬底基板、遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层，其中，上述相邻层级之间可以设置有绝缘层。如图28-42所示，图28为本公开显示面板一种示例性实施例中的结构版图，图29为图28中遮光层的结构版图，图30为图28中第一有源层的结构版图，图31为图28中第一导电层的结构版图，图32为图28中第二导电层的结构版图，图33为图28中第二有源层的结构版图，图34为图28中第三导电层的结构版图，图35为图28中第四导电层的结构版图，图36为图28中第五导电层的结构版图，图37为图28中遮光层、第一有源层的结构版图，图38为图28中遮光层、第一有源层、第一导电层的结构版图，图39为图28中遮光层、第一有源层、第一导电层、第二导电层的结构版图，图40为 图28中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图，图41为图28中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图，图42为图28中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图。该显示面板可以包括多个图1所示的像素驱动电路。如图28所示，该显示面板包括正常像素行RPn，虚拟像素行RPd，正常像素列LPn，虚拟像素列LPd。其中，该显示面板可以包括多个沿第一方向X和第二方向Y阵列分布的像素单元组，每个像素单元组中可以包括有镜像对称的两个像素驱动电路。位于正常像素行RPn且位于正常像素列LPn的多个像素单元组中可以包括位于虚拟像素行RPd相邻上一行的第一像素单元组Pc1和位于其他位置的第五像素单元组Pc5。多个像素单元组还可以包括位于正常像素列LPn且位于虚拟像素列LPd的第二像素单元组Pc2、位于虚拟像素行RPd且位于正常像素列LPn的第三像素单元组Pc3、位于虚拟像素行RPd且位于虚拟像素列LPd的第四像素单元组Pc4。
如图28、29、37所示，遮光层可以包括多个遮光部61、相邻遮光部61之间可以相互连接。
如图28、30、38所示，第一有源层可以包括位于第五像素单元组Pc5中的第三有源部73、第四有源部74、第五有源部75、第六有源部76、第七有源部77。其中，第三有源部73可以用于形成驱动晶体管T3的沟道区；第四有源部74可以用于形成第四晶体管T4的沟道区；第五有源部75可以用于形成第五晶体管T5的沟道区；第六有源部76可以用于形成第六晶体管T6的沟道区；第七有源部77可以用于形成第七晶体管T7的沟道区。第一有源层还包括包括位于第五像素单元组Pc5中的第九有源部79、第十有源部710、第十一有源部711、第十二有源部712、第十三有源部713。其中，第九有源部79连接于第五有源部75远离第三有源部73的一侧，且第九有源部79连接于在行方向X上相邻像素单元组中相邻两第五有源部75之间。第十有源部710连接于第六有源部76和第七有源部77之间，第十一有源部711连接于第六有源部76和第三有源部73之间，第十二有源部712连接于第四有源部74远离第三有源部73的一端，第十三有源部713连接于第七有源部77远离第六有源部76的一端。其中，遮光部61 在衬底基板上的正投影可以覆盖第三有源部73在衬底基板上的正投影，遮光部61可以降低光照对驱动晶体管T3驱动特性的影响。
如图28、30、38所示，与第五像素单元组Pc5相比，在第一像素单元组Pc1中，第七有源部77位置形成有断口，即在第一像素单元组Pc1不设置第七有源部77。
如图28、30、38所示，与第五像素单元组Pc5相比，在第二像素单元组Pc2和第四像素单元组Pc4中，第三有源部73、第四有源部74、第五有源部75、第六有源部76、第七有源部77所在位置可以形成有断口，即第二像素单元组Pc2和第四像素单元组Pc4均不设置第三有源部73、第四有源部74、第五有源部75、第六有源部76、第七有源部77。
如图28、30、38所示，与第五像素单元组Pc5相比，在第三像素单元组Pc3中，第三有源部73、第四有源部74、第五有源部75、第六有源部76所在位置可以形成断口，即第二像素单元组Pc2不设置第三有源部73、第四有源部74、第五有源部75、第六有源部76。第五像素单元组Pc5中的第七有源部77可以用作第一像素单元组Pc1中第七晶体管的沟道区，相应的，第五像素单元组Pc5中的第七有源部77需要连接第一像素单元组Pc1中的第十有源部710，其中，第五像素单元组Pc5中的第七有源部77和第一像素单元组Pc1中的第十有源部710可以通过任一导电层连接。
此外，第一有源层可以由多晶硅材料形成，相应的，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可以为P型的低温多晶硅薄膜晶体管。
如图28、31、38所示，第一导电层可以包括：第二导电部12、第二栅线G2、使能信号线EM、第二复位信号线Re2。第二栅线G2可以用于提供图1中第二栅极驱动信号端；使能信号线EM可以用于提供图1中的使能信号端；第二复位信号线Re2可以用于提供图1中的第二复位信号端。第二栅线G2在衬底基板上的正投影、使能信号线EM在衬底基板上的正投影、第二复位信号线Re2在衬底基板上的正投影均可以沿第一方向X延伸。第二栅线G2在衬底基板上的正投影覆盖第四有源部74在衬底基板上的正投影，第二栅线G2的部分结构用于形成第四晶体管的栅极。使能信号线EM在衬底基板上的正投影覆盖第五有源部75在衬底基板上的正投影、第 六有源部76在衬底基板上的正投影，使能信号线EM的部分结构可以分别用于形成第五晶体管T5、第六晶体管T6的栅极。第二复位信号线Re2在衬底基板上的正投影可以覆盖第七有源部77在衬底基板上的正投影，第二复位信号线Re2的部分结构可以用于形成第七晶体管T7的栅极。第二导电部12在衬底基板上的正投影覆盖第三有源部73在衬底基板上的正投影，第二导电部12可以用于形成驱动晶体管T3的栅极和电容C的第一电极。在第一方向X上相邻的像素单元组中的两相邻第二导电部21可以相互连接。如图28、38所示，本行像素驱动电路中的第二栅线G2可以复用为上一行像素驱动电路中的第二复位信号线Re2。遮光层还可以连接一稳定电源端，例如，遮光层可以连接图1中的第一电源端、第一初始信号端、第二初始信号端等，遮光部61可以对第二导电部12起到稳压作用，从而降低驱动晶体管T3栅极在发光阶段的电压波动。此外，该显示面板可以利用第一导电层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，第一有源层中未被第一导电层覆盖的区域形成导体结构。
如图28、32、39所示，第二导电层可以包括：第一初始信号线Vinit1、第三复位信号线2Re1、第三栅线2G1、多个第一导电部21。其中，第一初始信号线Vinit1用于提供图1中的第一初始信号端，第三复位信号线2Re1可以用于提供图1中的第一复位信号端，第三栅线2G1可以用于提供图1中的第一栅极驱动信号端。第一初始信号线Vinit1在衬底基板上的正投影、第三复位信号线2Re1在衬底基板上的正投影、第三栅线2G1在衬底基板上的正投影均可以沿第一方向X延伸。如图32所示，第二导电层还可以包括多个第一连接部22，在第一方向X上相邻的像素单元组中，第一连接部22连接于在第一方向X上相邻的两第一导电部21之间。
如图28、33、40所示，第二有源层可以包括位于第一像素单元组Pc1中的第一有源部81、第二有源部82、第十四有源部814、第十五有源部815、第十六有源部816。第一有源部81用于形成第一晶体管T1的沟道区，第二有源部82用于形成第二晶体管T2的沟道区。第十五有源部815连接于第一有源部81和第二有源部82之间。第十四有源部814连接于第一有源部81远离第十五有源部815的一端，第十六有源部816连接于第二有 源部82远离第一有源部81的一端。
如图28、33、40所示，第五像素单元组Pc5中第二有源层的结构与第一像素单元组Pc1中第二有源层的结构相同。
如图28、33、40所示，与第一像素单元组Pc1相比，在第二像素单元组Pc2、第三像素单元组Pc3中，第一有源部和第二有源部位置处形成有断口，即第二像素单元组Pc2、第三像素单元组Pc3不设置第一有源部和第二有源部。
如图28、33、40所示，与第一像素单元组Pc1相比，第四像素单元组在第一有源部81和第二有源部82、第十五有源部815位置出形成有断口，即第四像素单元组仅设置有第十四有源部814和第十六有源部816。
此外，第二有源层可以由氧化铟镓锌形成，相应的，第一晶体管T1、第二晶体管T2可以为N型的金属氧化物薄膜晶体管。第三栅线2G1在衬底基板上的正投影可以覆盖第二有源部82在衬底基板上的正投影，第三栅线2G1的部分结构可以用于形成第二晶体管T2的底栅。第三复位信号线2Re1在衬底基板上的正投影可以覆盖第一有源部81在衬底基板上的正投影，第三复位信号线2Re1的部分结构可以用于形成第一晶体管T1的底栅。
如图28、34、41所示，第三导电层可以包括第一复位信号线3Re1、第一栅线3G1。第一复位信号线3Re1在衬底基板上的正投影、第一栅线3G1在衬底基板上的正投影均可以沿第一方向X延伸。第一复位信号线3Re1可以用于提供图1中的第一复位信号端，第一复位信号线3Re1在衬底基板上的正投影可以覆盖第一有源部81在衬底基板上的正投影，第一复位信号线3Re1的部分结构可以用于形成第一晶体管T1的顶栅，同时，第一复位信号线3Re1可以通过位于显示面板边框区的过孔连接第三复位信号线2Re1。第一栅线3G1可以用于提供图1中的第一栅极驱动信号端，第一栅线3G1在衬底基板上的正投影可以覆盖第二有源部82在衬底基板上的正投影，第一栅线3G1的部分结构可以用于形成第二晶体管T2的顶栅，同时，第一栅线3G1可以通过位于显示面板边框区的过孔连接第三栅线2G1。该显示面板可以利用第三导电层为掩膜对第二有源层进行导体化处理，即第二有源层中被第三导电层覆盖的区域可以形成晶体管的沟道区， 第二有源层中未被第三导电层覆盖的区域形成导体结构。
如图28、35、42所示，第四导电层可以包括第一桥接部41、第二桥接部42、第三桥接部43、第四桥接部44、第五桥接部45、第六桥接部46、第二初始信号线Vinit2。其中，第一桥接部41可以通过过孔连接第一连接部22，且通过过孔连接第九有源部79，以连接第五晶体管的第一极和电容C的第二电极。其中，在第一方向X上相邻像素单元组中的相邻像素驱动电路可以共用同一第一桥接部41。第二桥接部42可以通过过孔连接第十有源部710，以连接第六晶体管T6的第二极和第七晶体管T7的第二极。第三桥接部43可以分别通过过孔连接第十一有源部711、第十六有源部816，以连接第二晶体管T2的第二极、第六晶体管T6的第一极、驱动晶体管T3的第二极。第四桥接部44可以分别通过过孔连接第十五有源部815、第二导电部12，以连接第二晶体管T2的第一极和驱动晶体管的栅极。如图32所示，第一导电部21上形成有开口211，连接于第二导电部12和第四桥接部44之间的过孔在衬底基板上的正投影位于开口211在衬底基板上的正投影以内，以使该过孔与第一导电部21相互绝缘。第五桥接部45可以分别通过过孔连接第十四有源部814、第一初始信号线Vinit1，以连接第一晶体管的第一极和第一初始信号端。其中，同一像素单元组中，相邻两像素驱动电路可以共用同一第五桥接部45。第六桥接部46可以通过过孔连接第十二有源部712，以连接第四晶体管的第一极。第二初始信号线Vinit2可以用于提供图1中的第二初始信号端，第二初始信号线Vinit2在衬底基板上的正投影可以沿第一方向X延伸，第二初始信号线Vinit2可以通过过孔连接第十三有源部713，以连接第七晶体管的第一极和第二初始信号端。
如图28、35、42所示，第四导电层还可以包括第十一桥接部411，第十一桥接部411对应设置于虚拟像素行中的像素单元组中。在虚拟像素行中，第十一桥接部411连接于在同一像素单元组中的两第四桥接部44之间，且该像素单元组中的两第二桥接部42连接于第十一桥接部411，此外，在该像素单元组中，同一像素驱动电路中的第一桥接部41和第四桥接部44连接。如图42所示，在第四像素单元组Pc4中，第四桥接部44可以通过过孔连接第二栅线G2。
如图28、36所示，第五导电层可以包括多条第三电源线VDD、多条数据线Da、第八桥接部58。第八桥接部58可以通过过孔连接第二桥接部42，以连接第七晶体管的第二极，第八桥接部58还可以用于连接发光单元的第一电极。第三电源线VDD在衬底基板上的正投影、数据线Da在衬底基板上的正投影可以沿第二方向Y延伸。第三电源线VDD可以用于提供图1中的第一电源端，数据线Da可以用于提供图1中的数据信号端。如图28所示，每列像素驱动电路可以对应设置一条第三电源线VDD、一条数据线Da。在第一像素单元组Pc1、第二像素单元组Pc2、第四像素单元组Pc4、第五像素单元组Pc5中，第三电源线VDD可以通过过孔连接第一桥接部41，以连接第五晶体管T5的第一极和第一电源端。数据线Da可以通过过孔连接第六桥接部46，以连接第四晶体管的第一极和数据信号端。如图36所示，第三电源线VDD可以包括第一延伸部VDD1、第二延伸部VDD2、第三延伸部VDD3，第二延伸部VDD2连接于第一延伸部VDD1和第三延伸部VDD3之间，第二延伸部VDD2在所述衬底基板上的正投影在行方向X上的尺寸可以大于第一延伸部VDD1在所述衬底基板上的正投影在行方向X上的尺寸，且所述第二延伸部VDD2在所述衬底基板上的正投影在行方向X上的尺寸可以大于所述第三延伸部VDD3在所述衬底基板上的正投影在行方向X上的尺寸。第二延伸部VDD2在衬底基板上的正投影可以覆盖第一有源部81在衬底基板上的正投影、第二有源部82在衬底基板上的正投影，第二延伸部VDD2可以降低光照对第一晶体管T1、第二晶体管T2的特性影响。此外，第三电源线VDD在衬底基板上的正投影可以覆盖第四桥接部44在衬底基板上的正投影，第三电源线VDD可以用于屏蔽其他信号对第四桥接部44的噪音干扰，从而提高驱动晶体管T3栅极电压的稳定性。此外，在同一像素单元组中，相邻两像素驱动电路中第二延伸部VDD2可以相互连接，从而第三电源线VDD和第一导电部21可以形成网格结构，该网格结构的电源线可以降低其上电源信号的压降。
如图28、36所示，在虚拟像素列中，第四像素单元组Pc4中的第二延伸部VDD2与第二像素单元组Pc2中第二延伸部VDD2断开设置，虚拟像素列中的数据线Da连接第四像素单元组Pc4中的第二延伸部VDD2，第四像素单元组Pc4中的第二延伸部VDD2通过过孔连接第四像素单元组Pc4 对应的第一桥接部41。此外，如图28所示，第三像素单元组Pc3中的第一桥接部41不与第三像素单元组Pc3对应的第三电源线VDD连接。
如图28所示，虚拟像素列中的数据线Da可以形成上述的第二电源线，虚拟像素行中的第二栅线G2可以形成上述的第一电源线，且虚拟像素列中的数据线Da和虚拟像素行中的第二栅线G2形成网格结构，且该网格结构与公共电极层连接，从而该网格结构可以降低公共电极层上不同位置的电压差。本示例性实施例中，虚拟像素行中在行方向X上连接的第一桥接部41也可以形成上述的第一电源线。虚拟像素行中在行方向X上连接的第一桥接部41与第二栅线G2并联，从而可以降低第一电源线的自身电阻，进而降低公共电极层上不同位置的电压差。此外，如图28、31、38所示，在虚拟像素行中，在行方向上相邻的像素单元组中，相邻第二导电部12相连接。该设置也可以进一步降低第一电源线的自身电阻。
应该理解的是，在其他示例性实施例中，第四像素单元组Pc4中的第二延伸部VDD2与第二像素单元组Pc2中第二延伸部VDD2也可以不断开，即第四像素单元组Pc4中的第二延伸部VDD2与第二像素单元组Pc2中第二延伸部VDD2连接。相应的，虚拟像素列中的数据线Da不连接第四像素单元组Pc4中的第二延伸部VDD2，虚拟像素列中的数据线Da可以通过其他方式连接虚拟像素行中的第一桥接部，例如，虚拟像素列中的数据线Da可以直接通过过孔连接虚拟像素行中的第一桥接部。
应该理解的是，在其他示例性实施例中，第四像素单元组Pc4中的第四桥接部44也可以不连接虚拟像素行中的第二栅线。从而仅利用虚拟像素行中在行方向X上相连接的第一桥接部可以形成上述的第一电源线。此外，在其他示例性实施例中，第四像素单元组Pc4中的第四桥接部44也可以通过过孔连接虚拟像素行中的使能信号线EM，从而使得虚拟像素行中的使能信号线形成上述的第一电源线。相应的，第一像素电源组可以包括第七有源部，即第一像素单元组不再需要共用第三像素单元组中的第七有源部。
应该理解的是，在其他示例性实施例中，虚拟像素行中沿第一方向X延伸的其他信号线也可以用于形成上述第一电源线。虚拟像素列中沿第二方向Y延伸的其他信号线也可以用于形成上述第二电源线。
本示例性实施例中，图28所示显示面板沿虚线CC的部分剖视图也可以如图19所示。该显示面板还可以包括位于第五导电层背离衬底基板一侧的电极层，电极层可以用于形成发光单元的第一电极，电极层和第五导电层之间具有绝缘层。
需要说明的是，如图28、42所示，画于第四导电层背离衬底基板一侧的黑色方块表示第四导电层连接面向衬底基板一侧的其他层级的过孔；画于第五导电层背离衬底基板一侧的黑色方块表示第五导电层连接面向衬底基板一侧的其他层级的过孔。该黑色方块仅表示过孔的位置，不同位置黑色方块所表示的不同过孔可以贯穿于不同绝缘层。
图4所示显示面板中，第一电源线VSS1位于第三导电层，第二电源线VSS2位于第五导电层。应该理解的是，在其他示例性实施例中，第一电源线VSS1和第二电源线VSS2还可以位于其他导电层，例如，第一电源线VSS1还可以位于遮光层、第二导电层、第四导电层、电极层中的一层或多层；第二电源线VSS2还可以位于遮光层、第四导电层、电极层中的一层或多层。
如图43所示，为本公开显示面板另一种示例性实施例中的结构示意图。该像素驱动电路可以包括：驱动晶体管T3、第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、电容C。其中，第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第一极，栅极连接第二栅极驱动信号端G2；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；驱动晶体管T3的栅极连接节点N；第二晶体管T2的第一极连接节点N，第二极连接驱动晶体管T3的第二极，栅极连接第一栅极驱动信号端G1；第六晶体管T6的第一极连接驱动晶体管T3的第二极，第二极连接第七晶体管T7的第二极，栅极连接使能信号端EM，第七晶体管T7的第一极连接第二初始信号端Vinit2，栅极连接第二复位信号端Re2；第一晶体管T1的第二极连接节点N，第一极连接第一初始信号端Vinit1，栅极连接第一复位信号端Re1；电容C的第一电极连接节点N，第二电极连接第一电源端VDD，第八晶体管T8的第一极连接第三初始信号线Vinit3，第二极连接驱动晶体管的第一极，栅极连接第二复 位信号端Re2。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，第一晶体管T1和第二晶体管T2可以为N型晶体管；驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8可以为P型晶体管。
该像素驱动电路驱动方法可以包括复位阶段、数据写入阶段、发光阶段。在复位阶段，第一复位信号端Re1输出高电平信号，第二复位信号端Re2输出低电平信号，第一晶体管T1和第八晶体管T8导通，第一初始信号端Vinit1向节点N输入第一初始信号，第三初始信号端Vinit3向驱动晶体管T3的第一极输入第三初始信号。在数据写入阶段，第一栅极驱动信号端G1输出高电平信号，第二栅极驱动信号端G2输出低电平信号，第二晶体管T2、第四晶体管T4导通，同时数据信号端Da输出数据信号以向节点N写入补偿电压Vdata+Vth，其中Vdata为数据信号的电压，Vth为驱动晶体管T3的阈值电压。发光阶段t4：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的补偿电压Vdata+Vth作用下驱动发光单元发光。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth)2。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。其中，I为驱动晶体管输出电流；μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。
本示例性实施例还提供另一种显示面板，该显示面板可以包括依次层叠设置的衬底基板、遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层、第五导电层，其中，上述相邻层级之间可以设置有绝缘层。如图44-58所示，图44为本公开显示面板一种示例性实施例中的结构版图，图45为图44中遮光层的结构版图，图46为图44中第一有源层的结构版图，图47为图44中第一导电层的结构版图，图48为图44中第二导电层的结构版图，图49为图44中第二有源层的结构版图，图50为图44中第三导电层的结构版图，图51为图44中第四导电层的结构版图，图52为图44中第五导电层的结构版图，图53为 图44中遮光层、第一有源层的结构版图，图54为图44中遮光层、第一有源层、第一导电层的结构版图，图55为图44中遮光层、第一有源层、第一导电层、第二导电层的结构版图，图56为图44中遮光层、第一有源层、第一导电层、第二导电层、第二有源层的结构版图，图57为图44中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层的结构版图，图58为图44中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图。该显示面板可以包括多个图43所示的像素驱动电路。
如图44、45、53所示，遮光层可以包括多个遮光部61、相邻遮光部61之间可以相互连接。
如图44、46、54所示，第一有源层可以包括第三有源部73、第四有源部74、第五有源部75、第六有源部76、第七有源部77、第八有源部78。其中，第三有源部73可以用于形成驱动晶体管T3的沟道区；第四有源部74可以用于形成第四晶体管T4的沟道区；第五有源部75可以用于形成第五晶体管T5的沟道区；第六有源部76可以用于形成第六晶体管T6的沟道区；第七有源部77可以用于形成第七晶体管T7的沟道区；第八有源部78用于形成第八晶体管T8的沟道区。第一有源层还包括：第九有源部79、第十有源部710、第十一有源部711、第十二有源部712、第十三有源部713、第十七有源部717、第十八有源部718、第十九有源部719、第二十有源部720。其中，第九有源部79连接于第五有源部75远离第三有源部73的一端。第十有源部710连接于第六有源部76和第七有源部77之间，第十一有源部711连接于第六有源部76和第三有源部73之间，第十二有源部712连接于第四有源部74远离第三有源部73的一端，第十三有源部713连接于第七有源部77远离第六有源部76的一端，第十七有源部717和第十八有源部718分别连接于第八有源部78的两端，第十九有源部719连接于第四有源部74和第五有源部75之间。第十九有源部719在衬底基板上的正投影在第一方向X上的尺寸大于第四有源部74在衬底基板上的正投影在第一方向X上的尺寸。第二十有源部720连接于第十九有源部719和第三有源部73之间。其中，遮光部61在衬底基板上的正投影可以覆盖第三有源部73在衬底基板上的正投影，遮光部61可以降低光照对驱动晶 体管T3驱动特性的影响。第一有源层可以由多晶硅材料形成，相应的，驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8可以为P型的低温多晶硅薄膜晶体管。
如图44、47、54所示，第一导电层可以包括：第二导电部12、第二栅线G2、使能信号线EM、第二复位信号线Re2、第三导电部13。第二栅线G2可以用于提供图1中第二栅极驱动信号端；使能信号线EM可以用于提供图1中的使能信号端；第二复位信号线Re2可以用于提供图1中的第二复位信号端。使能信号线EM在衬底基板上的正投影、第二复位信号线Re2在衬底基板上的正投影均可以沿行方向X延伸。第二栅线G2可以包括在第一方向X上间隔分布的多个第二栅线段G22，第二栅线段G22在衬底基板上的正投影沿第一方向X延伸且覆盖第四有源部74在衬底基板上的正投影，第二栅线段G22的部分结构用于形成第四晶体管T4的栅极。使能信号线EM在衬底基板上的正投影覆盖第五有源部75在衬底基板上的正投影、第六有源部76在衬底基板上的正投影，使能信号线EM的部分结构可以分别用于形成第五晶体管T5、第六晶体管T6的栅极。第二复位信号线Re2在衬底基板上的正投影可以覆盖第七有源部77在衬底基板上的正投影、第八有源部78在衬底基板上的正投影，第二复位信号线Re2的部分结构可以用于形成第七晶体管T7的栅极，第二复位信号线Re2的另外部分结构可以用于形成第八晶体管T8的栅极。第二导电部12在衬底基板上的正投影覆盖第三有源部73在衬底基板上的正投影，第二导电部12可以用于形成驱动晶体管T3的栅极和电容C的第一电极。遮光层还可以连接一稳定电源端，例如，遮光层可以连接图1中的第一电源端、第一初始信号端、第二初始信号端、第三初始信号端Vinit3等，遮光部61可以对第二导电部12起到稳压作用，从而降低驱动晶体管T3栅极在发光阶段的电压波动。此外，该显示面板可以利用第一导电层为掩膜对第一有源层进行导体化处理，即第一有源层中被第一导电层覆盖的区域可以形成晶体管的沟道区，第一有源层中未被第一导电层覆盖的区域形成导体结构。
如图44、48、55所示，第二导电层可以包括：第三复位信号线2Re1、第三栅线2G1、多个第一导电部21、第四导电部24。其中，第三复位信号线2Re1可以用于提供图1中的第一复位信号端，第三栅线2G1可以用于 提供图1中的第一栅极驱动信号端。第三复位信号线2Re1在衬底基板上的正投影均可以沿第一方向X延伸。第三栅线2G1可以包括在第一方向X上间隔分布的多个第三栅线段2G11，第三栅线段2G11在衬底基板上的正投影可以沿第一方向X延伸。第一导电部21在衬底基板上的正投影和第二导电部12在衬底基板上的正投影至少部分交叠，第一导电部21用于形成电容C的第二电极。如图48所示，在第一方向X上，第一导电部21相互连接。第四导电部24连接于第一导电部21，第四导电部24在衬底基板上的正投影可以和第十九有源部719在衬底基板上的正投影至少部分交叠，第四导电部24在衬底基板上的正投影可以位于在第一方向X上相邻第三栅线段2G11在衬底基板上的正投影之间。第四导电部24和第十九有源部719可以形成寄生电容，在数据写入阶段，向第四晶体管T4第二极输入的数据信号可以存储于该寄生电容中，当数据写入阶段结束时，存储于该寄生电容中的数据信号还可以持续通过驱动晶体管T3向节点N输入补偿电压。该设置可以在较短的数据写入阶段充分地向节点N写入补偿电压，从而可以实现显示面板较高的刷新频率。
如图44、49、56所示，第二有源层可以包括第一有源部81、第二有源部82、第十四有源部814、第十五有源部815、第十六有源部816。第一有源部81用于形成第一晶体管T1的沟道区，第二有源部82用于形成第二晶体管T2的沟道区。第十五有源部815连接于第一有源部81和第二有源部82之间。第十四有源部814连接于第一有源部81远离第十五有源部815的一端，第十六有源部816连接于第二有源部82远离第一有源部81的一端。其中，第二有源层可以由氧化铟镓锌形成，相应的，第一晶体管T1、第二晶体管T2可以为N型的金属氧化物薄膜晶体管。第三栅线2G1在衬底基板上的正投影可以覆盖第二有源部82在衬底基板上的正投影，第三栅线2G1的部分结构可以用于形成第二晶体管的底栅。第三复位信号线2Re1在衬底基板上的正投影可以覆盖第一有源部81在衬底基板上的正投影，第三复位信号线2Re1的部分结构可以用于形成第一晶体管T1的底栅。
如图44、50、57所示，第三导电层可以包括第一复位信号线3Re1、第一栅线3G1。第一复位信号线3Re1包括多个在第一方向X上间隔分布的 第一复位信号线段3Re11，第一复位信号线段3Re11在衬底基板上的正投影沿第一方向X延伸。第一栅线3G1包括多个在第一方向X上间隔分布的第一栅线段3G11，第一栅线段3G11在衬底基板上的正投影沿第一方向X延伸。第一复位信号线3Re1可以用于提供图1中的第一复位信号端，第一复位信号线3Re1在衬底基板上的正投影可以覆盖第一有源部81在衬底基板上的正投影，第一复位信号线3Re1的部分结构可以用于形成第一晶体管T1的顶栅。第一栅线3G1可以用于提供图1中的第一栅极驱动信号端，第一栅线3G1在衬底基板上的正投影可以覆盖第二有源部82在衬底基板上的正投影，第一栅线3G1的部分结构可以用于形成第二晶体管T2的顶栅。此外，该显示面板可以利用第三导电层为掩膜对第二有源层进行导体化处理，即第二有源层中被第三导电层覆盖的区域可以形成晶体管的沟道区，第二有源层中未被第三导电层覆盖的区域形成导体结构。
如图44、51、58所示，第四导电层可以包括第一桥接部41、第二桥接部42、第三桥接部43、第四桥接部44、第六桥接部46、第七桥接部47、第八桥接部48、第一初始信号线Vinit1、第二初始信号线Vinit2、第三初始信号线Vinit3、第一电源线VSS1、第一栅极连接线4G1、第二栅极连接线4G2、第一复位连接线4Re1、第二复位连接线4Re2。第一初始信号线Vinit1在衬底基板上的正投影、第二初始信号线Vinit2在衬底基板上的正投影、第三初始信号线Vinit3在衬底基板上的正投影、第一电源线VSS1在衬底基板上的正投影、第一栅极连接线4G1在衬底基板上的正投影、第二栅极连接线4G2在衬底基板上的正投影、第一复位连接线4Re1在衬底基板上的正投影、第二复位连接线4Re2在衬底基板上的正投影均可以沿第一方向X延伸。第一初始信号线Vinit1用于提供第一初始信号端，第二初始信号线Vinit2用于提供第二初始信号端，第三初始信号线Vinit3用于提供第三初始信号端。其中，第一桥接部41可以通过过孔连接第一导电部21，且通过过孔连接第九有源部79，以连接第五晶体管的第一极和电容C的第二电极。第二桥接部42可以通过过孔连接第十有源部710，以连接第六晶体管T6的第二极和第七晶体管T7的第二极。第三桥接部43可以分别通过过孔连接第十一有源部711、第十六有源部816，以连接第二晶体管T2的第二极、第六晶体管T6的第一极、驱动晶体管T3的第二 极。第四桥接部44可以分别通过过孔连接第三导电部13、第二导电部12，第七桥接部47可以分别通过过孔连接第三导电部13和第十五有源部815，以连接第二晶体管T2的第一极和驱动晶体管的栅极。如图48所示，第一导电部21上形成有开口211，连接于第二导电部12和第四桥接部44之间的过孔在衬底基板上的正投影位于开口211在衬底基板上的正投影以内，以使该过孔内的导电结构与第一导电部21相互绝缘。第八桥接部48可以分别通过过孔连接第十七有源部717和第二十有源部720，以连接第八晶体管的第二极和驱动晶体管端第一极。第一初始信号线Vinit1可以通过过孔连接第十四有源部814，以连接第一初始信号端和第一晶体管T1的第一极。第二初始信号线Vinit2可以通过过孔连接第十三有源部713，以连接第二初始信号端和第七晶体管的第一极。第三初始信号线Vinit3通过过孔连接第十八有源部718，以连接第八晶体管的第一极和第三初始信号端。第一栅极连接线4G1可以分别通过过孔连接位于同一第三栅线2G1中的第三栅线段2G11，且通过过孔连接位于同一第一栅线3G1中的第一栅线段3G11。第二栅极连接线4G2可以分别通过过孔连接位于同一第二栅线G2中的第二栅线段G22。第一复位连接线4Re1可以分别通过过孔连接位于同一第一复位信号线3Re1中的第一复位信号线段3Re11，且通过多个过孔连接第三复位信号线2Re1。第二复位连接线4Re2可以通过多个过孔连接第二复位信号线Re2。本示例性实施例中，第四导电层的方块电阻可以小于第一导电层、第二导电层、第三导电层的方块电阻。第一栅极连接线4G1可以降低第一栅线3G1和第三栅线2G1的自身电阻，从而提高第二晶体管的响应速度。第二栅极连接线4G2可以降低第二栅线G2的自身电阻，从而提高第四晶体管T4的响应速度。第一复位连接线4Re1可以降低第一复位信号线3Re1和第三复位信号线2Re1的自身电阻，从而提高第一晶体管T1的响应速度。第二复位连接线4Re2可以降低第二复位信号线Re2的自身电阻，从而提高第七晶体管和第八晶体管的响应速度。
如图44、52所示，第五导电层可以包括多条第三电源线VDD、多条数据线Da、第二电源线VSS2、第四初始线5Vinit1、第五初始线5Vinit2、第九桥接部59。其中，第三电源线VDD在衬底基板上的正投影、数据线Da在衬底基板上的正投影、第二电源线VSS2在衬底基板上的正投影、第 四初始线5Vinit1在衬底基板上的正投影、第五初始线5Vinit2在衬底基板上的正投影均可以沿第二方向Y延伸。第三电源线VDD可以用于提供第一电源端，数据线Da可以用于提供数据信号端，第二电源线VSS2可以用于提供第二电源端。如图44所示，每列像素驱动电路可以对应设置一条第三电源线VDD，第三电源线VDD可以通过过孔连接第一桥接部41，以连接第五晶体管的第一极和第一电源端。数据线Da可以通过过孔连接第六桥接部46，以连接第四晶体管的第一极和数据信号端。第九桥接部59可以通过过孔连接第二桥接部42，以连接第七晶体管的第二极。第二电源线VSS2可以通过过孔连接与其相交的第一电源线VSS1，的第一电源线VSS1和第二电源线VSS2可以与公共电极层连接，形成网格结构的第一电源线VSS1和第二电源线VSS2可以降低公共电极层上不同位置之间电压差。第四初始线5Vinit1可以通过过孔连接与其相交的第一初始信号线Vinit1，第四初始线5Vinit1和第一初始信号线Vinit1形成网格结构，从而可以降低显示面板不同位置像素驱动电路中第一初始信号端之间的电压差。第五初始线5Vinit2可以通过过孔连接与其相交的第二初始信号线Vinit2，第五初始线5Vinit2和第二初始信号线Vinit2形成网格结构，从而可以降低显示面板不同位置像素驱动电路中第二初始信号端之间的电压差。本示例性实施例中，如图44所示，每三列像素驱动电路可以对应设置一条第二电源线VSS2、一条第四初始线5Vinit1、一条第五初始线5Vinit2。
应该理解的是，在其他示例性实施例中，第五导电层还可以包括第三初始连接线，第三初始连接线可以通过过孔连接与其相交的第三初始信号线，以降低显示面板不同位置像素驱动电路中第三初始信号端之间的电压差。
需要说明的是，如图44、58所示，画于第四导电层背离衬底基板一侧的黑色方块表示第四导电层连接面向衬底基板一侧的其他层级的过孔；画于第五导电层背离衬底基板一侧的黑色方块表示第五导电层连接面向衬底基板一侧的其他层级的过孔。该黑色方块仅表示过孔的位置，不同位置黑色方块所表示的不同过孔可以贯穿于不同绝缘层。
如图59所示，为图44所示显示面板沿虚线CC剖开的部分剖视图。该显示面板还可以包括第一绝缘层91、第二绝缘层92、第三绝缘层93、 第四绝缘层94、第五绝缘层95、第一介电层96、第一平坦层97，其中，衬底基板90、遮光层、第一绝缘层91、第一有源层、第二绝缘层92、第一导电层、第三绝缘层93、第二导电层、第四绝缘层94、第二有源层、第五绝缘层95、第三导电层、第一介电层96、第四导电层、第一平坦层97、第五导电层依次层叠设置。第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95可以为单层结构或多层结构，且第一绝缘层91、第二绝缘层92、第三绝缘层93、第四绝缘层94、第五绝缘层95的材料可以为氮化硅，氧化硅，氮氧化硅中的至少一种；第一介电层96可以为氮化硅层；第一平坦层97的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板90可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一导电层、第二导电层、第三导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第四导电层、第五导电层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。遮光层可以为导电层，例如，遮光层可以为钼层。
应该理解的是，在其他示例性实施例中，第二电源线还可以位于遮光层。如图60-63所示，图60为本公开显示面板另一种示例性实施例的结构版图，图61为图60中遮光层的结构版图，图62为图60中第四导电层的结构版图，图63为图60中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图。
如图60、61、63所示，图60所示显示面板与图44所示显示面板区别在于：图60所示显示面板的遮光层还可以包括第六初始线6Vinit1、第七初始线6Vinit2、第二电源线6VSS2。第六初始线6Vinit1在衬底基板上的正投影、第七初始线6Vinit2在衬底基板上的正投影、第二电源线6VSS2在衬底基板上的正投影可以沿第二方向Y延伸。如图60、61、62、63所示，第一初始线Vinit1可以通过过孔连接与其相交的第六初始线6Vinit1，第二初始线Vinit2可以通过过孔连接与其相交的第七初始线6Vinit2，第一电源线VSS1可以通过过孔连接与其相交的第二电源线 6VSS2。其中，第六初始线6Vinit1、第一初始线Vinit1、第四初始线5Vinit1可以形成网格结构，第六初始线6Vinit1可以进一步显示面板不同位置像素驱动电路中第一初始信号端的电压差。第七初始线6Vinit2、第二初始线Vinit2、第五初始线5Vinit2可以形成网格结构。第七初始线6Vinit2可以进一步显示面板不同位置像素驱动电路中第二初始信号端的电压差。第二电源线6VSS2、第一电源线VSS1、第二电源线VSS2可以形成网格结构。第二电源线6VSS2可以进一步降低公共电极层不同位置之间的电压差。
图60所示显示面板的其他结构可以与图44所示显示面板结构相同。
应该理解的是，在其他示例性实施例中，第三初始信号线Vinit3也可以形成网格结构。如图64-68所示，图64为本公开显示面板另一种示例性实施例的结构版图，图65为图64中遮光层的结构版图，图66为图64中第四导电层的结构版图，图67为图64中第五导电层的结构版图，图68为图64中遮光层、第一有源层、第一导电层、第二导电层、第二有源层、第三导电层、第四导电层的结构版图。
图64所示显示面板与图44所示显示面板区别在于：如图64、65、68所示，图64所示显示面板的遮光层还可以包括第六初始线6Vinit1、第七初始线6Vinit2、第八初始线6Vinit3。如图64、65、66、68所示，第一初始线Vinit1可以通过过孔连接与其相交的第六初始线6Vinit1，第二初始线Vinit2可以通过过孔连接与其相交的第七初始线6Vinit2，第三初始线Vinit3可以通过过孔连接与其相交的第八初始线6Vinit3。其中，第六初始线6Vinit1、第一初始线Vinit1可以形成网格结构，该网格结构的初始信号线可以降低显示面板不同位置像素驱动电路中第一初始信号端的电压差。第七初始线6Vinit2、第二初始线Vinit2可以形成网格结构。该网格结构的初始信号线可以降低显示面板不同位置像素驱动电路中第二初始信号端的电压差。第八初始线6Vinit3、第三初始线Vinit3可以形成网格结构。该网格结构的初始信号线可以降低显示面板不同位置像素驱动电路中第三初始信号端的电压差。
如图64、67所示，相比于图44所示的显示面板，图64所示显示面板的第五导电层不设置第四初始线5Vinit1、第五初始线5Vinit2，而是 在每列像素驱动电路中设置一条第二电源线VSS2，每条第二电源线VSS2均和与其相交的第一电源线VSS1通过过孔连接。
图64所示显示面板的其他结构可以与图44所示显示面板结构相同。
如图69-71所示，图69为本公开显示面板另一种示例性实施例的结构版图，图70为图69中第二导电层的结构版图，图71为图69中第五导电层的结构版图。
图69所示显示面板与图64所示显示面板区别在于：图69所示显示面板的第二导电层还可以包括第一电源线2VSS1，第一电源线2VSS1在衬底基板上的正投影可以沿第一方向X延伸。如图69所示，图69所示显示面板与图64所示显示面板还区别在于：第五导电层中的第二电源线VSS2还可以通过过孔连接与其相交的第一电源线2VSS1。从而第一电源线2VSS1、第一电源线VSS1、第二电源线VSS2可以形成网格结构，该网格结构的电源线可以降低公共电极层不同位置上的电压差。
图69所示显示面板的其他结构可以与图64所示显示面板结构相同。
本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (29)

  1. 一种显示面板，其中，所述显示面板包括显示区、位于所述显示区的发光单元和用于驱动所述发光单元的像素驱动电路，所述像素驱动电路连接所述发光单元的第一电极，所述显示面板还包括：
    衬底基板；
    第一电源线，位于所述显示面板的显示区，且所述第一电源线在所述衬底基板上的正投影沿第一方向延伸；
    第二电源线，位于所述显示面板的显示区，且所述第二电源线在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交，至少部分所述第二电源线通过过孔连接至少部分所述第一电源线；
    公共电极层，位于所述衬底基板的一侧，所述公共电极层用于形成所述发光单元的第二电极，且所述公共电极层连接所述第一电源线、所述第二电源线。
  2. 根据权利要求1所述的显示面板，其中，所述第一电源线的两端分别连接所述公共电极层，所述第二电源线的两端分别连接所述公共电极层。
  3. 根据权利要求1所述的显示面板，其中，所述像素驱动电路包括驱动晶体管、第七晶体管，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极；
    所述显示面板还包括：
    第一有源层，位于所述衬底基板和所述公共电极层之间，所述第一有源层包括第三有源部、第七有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第七有源部用于形成所述第七晶体管的沟道区；
    所述第二电源线在所述衬底基板上的正投影和所述第三有源部在所述衬底基板上的正投影至少部分交叠，所述第二电源线在所述衬底基板上的正投影和所述第七有源部在所述衬底基板上的正投影至少部分交叠。
  4. 根据权利要求1所述的显示面板，其中，所述像素驱动电路包括N型晶体管和P型晶体管，所述显示面板还包括：
    第一有源层，位于所述衬底基板和所述公共电极层之间，所述第一有源层的部分结构用于形成所述P型晶体管的沟道区；
    第二有源层，位于所述衬底基板和所述公共电极层之间，所述第二有源层的部分结构用于形成所述N型晶体管的沟道区；
    第三导电层，位于所述第二有源层和所述公共电极层之间，所述第三导电层的部分结构用于形成所述N型晶体管的顶栅；
    其中，至少部分所述第一电源线位于所述第三导电层。
  5. 根据权利要求1所述的显示面板，其中，所述像素驱动电路包括驱动晶体管、第五晶体管，所述第五晶体管的第一极连接第三电源线，第二极连接所述驱动晶体管的第一极；
    所述显示面板还包括：
    第五导电层，位于所述衬底基板和所述公共电极层之间，所述第五导电层包括所述第三电源线；
    至少部分所述第二电源线位于所述第五导电层。
  6. 根据权利要求1所述的显示面板，其中，所述显示面板还包括：
    第三导电层，位于所述衬底基板和所述公共电极层之间，所述第一电源线位于所述第三导电层；
    第四导电层，位于所述第三导电层和所述公共电极层之间，所述第四导电层包括第七桥接部；
    第五导电层，位于所述第四导电层和所述公共电极层之间，所述第二电源线位于所述第五导电层；
    其中，所述第七桥接部在所述衬底基板上的正投影与所述第一电源线在所述衬底基板上的正投影至少部分交叠，所述第七桥接部在所述衬底基板上的正投影与所述第二电源线在所述衬底基板上的正投影至少部分交叠，所述第七桥接部分别通过过孔连接所述第一电源线和所述第二电源线。
  7. 根据权利要求6所述的显示面板，其中，所述像素驱动电路包括：驱动晶体管、第六晶体管、第七晶体管，所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第六晶体管的第二极连接所述发光单元的第一电极，所述第七晶体管的第一极连接第二初始信号线，所述第七晶体管的第二极连接所述发光单元的第一电极；
    所述显示面板还包括：
    第一有源层，位于所述衬底基板和所述第三导电层之间，所述第一有 源层包括第六有源部、第七有源部、第十有源部，所述第六有源部用于形成所述第六晶体管的沟道区，所述第七有源部用于形成所述第七晶体管的沟道区，所述第十有源部连接于所述第六有源部和所述第七有源部之间；
    所述第七桥接部在所述衬底基板上的正投影和所述第十有源部在所述衬底基板上的正投影至少部分交叠。
  8. 根据权利要求5所述的显示面板，其中，所述像素驱动电路还包括第四晶体管，所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极；
    所述第五导电层还包括所述数据线；
    其中，所述数据线在所述衬底基板上的正投影、所述第三电源线在所述衬底基板上的正投影沿所述第二方向延伸，且在同一列像素驱动电路中，位于所述第五导电层的所述第二电源线在所述衬底基板上的正投影位于所述数据线在所述衬底基板上的正投影和所述第三电源线在所述衬底基板上的正投影之间。
  9. 根据权利要求1所述的显示面板，其中，所述第一方向为行方向，所述第二方向为列方向，所述显示面板包括沿行列方向分布的多个重复单元，每个所述重复单元包括沿行方向分布的第一像素驱动电路和第二像素驱动电路，所述第一像素驱动电路和所述第二像素驱动电路镜像对称设置；
    所述像素驱动电路包括驱动晶体管、电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接第三电源线，所述显示面板还包括：
    第二导电层，位于所述衬底基板和所述公共电极层之间，所述第二导电层包括：第一导电部，所述第一导电部用于形成所述电容的第二电极；
    第五导电层，位于所述第二导电层和所述公共电极层之间，所述第五导电层包括所述第三电源线，每列所述像素驱动电路对应设置一条所述第三电源线，所述第三电源线包括：第一延伸部、第二延伸部、第三延伸部，所述第二延伸部连接于所述第一延伸部和所述第三延伸部之间；
    所述第二延伸部在所述衬底基板上的正投影在行方向上的尺寸大于第一延伸部在所述衬底基板上的正投影在行方向上的尺寸，且所述第二延伸部在所述衬底基板上的正投影在行方向上的尺寸大于所述第三延伸部 在所述衬底基板上的正投影在行方向上的尺寸；
    其中，在同一所述重复单元中，相邻两所述第三电源线中的第二延伸部相连接，在行方向上相邻的所述重复单元中相邻两所述第一导电部相连接。
  10. 根据权利要求1所述的显示面板，其中，所述像素驱动电路包括驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、电容，所述第四晶体管的第一极连接数据线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，所述第五晶体管的第一极连接第三电源线，所述第五晶体管的第二极连接所述驱动晶体管的第一极，所述第六晶体管的第一极连接所述驱动晶体管的第二极，所述第七晶体管的第二极连接所述第六晶体管的第二极，所述第七晶体管的第一极连接第二初始信号线，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接所述第三电源线；
    所述显示面板还包括：
    第一有源层，位于所述衬底基板和所述公共电极层之间，所述第一有源层包括：
    第三有源部，用于形成所述驱动晶体管的沟道区；
    第四有源部，用于形成所述第四晶体管的沟道区；
    第五有源部，用于形成所述第五晶体管的沟道区；
    第六有源部，用于形成所述第六晶体管的沟道区；
    第七有源部，用于形成所述第七晶体管的沟道区；
    第一导电层，位于所述第一有源层和所述公共电极层之间，所述第一导电层包括：
    第二栅线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第四有源部在所述衬底基板上的正投影，所述第二栅线的部分结构用于形成所述第四晶体管的栅极；
    使能信号线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第五有源部在所述衬底基板上的正投影、所述第六有源部在所述衬底基板上的正投影，所述使能信号线的部分结构用于形成所述第六晶体管的栅极，所述使能信号线的另外部分结构用于形成所述第五晶体管的栅极；
    第二复位信号线，在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第七有源部在所述衬底基板上的正投影，所述第二复位信号线的部分结构用于形成所述第七晶体管的栅极；
    第二导电部，在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第二导电部用于形成所述驱动晶体管的栅极和所述电容的第一电极；
    其中，在同一所述像素驱动电路中，所述第二导电部在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影和所述使能信号线在所述衬底基板上的正投影之间；
    所述第二复位信号线在所述衬底基板上的正投影位于所述使能信号线在所述衬底基板上的正投影远离所述第二导电部在所述衬底基板上的正投影的一侧。
  11. 根据权利要求10所述的显示面板，其中，本行像素驱动电路中的所述第二栅线复用为上一行像素驱动电路中的所述第二复位信号线。
  12. 根据权利要求10所述的显示面板，其中，所述像素驱动电路还包括第一晶体管、第二晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，所述第一晶体管的第二极连接第一初始信号线，所述第二晶体管的第一极连接所述驱动晶体管的栅极，所述第二晶体管的第二极连接所述驱动晶体管的第二极，所述显示面板还包括：
    第二有源层，位于所述第一导电层和所述公共电极层之间，所述第二有源层包括：
    第一有源部，用于形成所述第一晶体管的沟道区；
    第二有源部，用于形成所述第二晶体管的沟道区；
    第三导电层，位于所述第二有源层和所述公共电极层之间，所述第三导电层包括：
    第一复位信号线，在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第一复位信号线的部分结构用于形成所述第一晶体管的顶栅；
    第一栅线，在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影，所述第一栅线的部分结构用于形成所述第二晶体管 的顶栅；
    第五导电层，位于所述第三导电层和所述公共电极层之间，所述第五导电层包括所述第三电源线，所述第三电源线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影、所述第二有源部在所述衬底基板上的正投影；
    在同一所述像素驱动电路中，所述第一栅线在所述衬底基板上的正投影位于所述第二导电部在所述衬底基板上的正投影和所述第二栅线在所述衬底基板上的正投影之间，所述第一复位信号线在所述衬底基板上的正投影位于所述第二栅线在所述衬底基板上的正投影远离所述第二导电部在所述衬底基板上的正投影的一侧。
  13. 根据权利要求12所述的显示面板，其中，所述显示面板还包括第二导电层，位于所述第一导电层和所述第二有源层之间，所述第二导电层包括：
    所述第一初始信号线，在所述衬底基板上的正投影位于所述第一复位信号线在所述衬底基板上的正投影远离所述第二导电部在所述衬底基板上的正投影的一侧；
    第三复位信号线，通过过孔连接所述第一复位信号线，在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述第三复位信号线的部分结构用于形成所述第一晶体管的底栅；
    第三栅线，在所述衬底基板上的正投影覆盖所述第二有源部在所述衬底基板上的正投影，所述第三栅线的部分结构用于形成所述第二晶体管的底栅。
  14. 根据权利要求1所述的显示面板，其中，所述像素驱动电路包括驱动晶体管、第七晶体管，所述第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极；
    所述显示面板还包括：
    第四导电层，位于所述衬底基板和所述公共电极层之间，所述第四导电层包括第四桥接部，所述第四桥接部通过过孔连接所述驱动晶体管的栅极；
    所述第二初始信号线位于所述第四导电层。
  15. 根据权利要求10所述的显示面板，其中，所述显示面板还包括：
    第三导电层，位于所述第一导电层和所述公共电极层之间；
    至少部分所述第一电源线位于所述第三导电层，位于所述第三导电层的所述第一电源线在所述衬底基板上的正投影位于第二导电部在所述衬底基板上的正投影和所述第二复位信号线在所述衬底基板上的正投影之间，且位于所述第三导电层的所述第一电源线在所述衬底基板上的正投影与所述使能信号线在所述衬底基板上的正投影至少部分交叠。
  16. 根据权利要求15所述的显示面板，其中，位于所述第三导电层的所述第一电源线在所述衬底基板上的正投影的面积为S1；
    位于所述第三导电层的所述第一电源线在所述衬底基板上的正投影与所述使能信号线在所述衬底基板上的正投影的交叠的面积为S2；
    其中，S2/S1大于等于80％。
  17. 根据权利要求12所述的显示面板，其中，所述第一晶体管、第二晶体管为N型晶体管；
    所述驱动晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管。
  18. 根据权利要求1所述的显示面板，其中，所述显示区包括扇出区，和正常显示区；
    多条所述第一电源线包括第一子电源线，所述第一子电源线上形成有位于所述扇出区的两个第一断口，所述第一子电源线包括位于两个所述第一断口之间的第一子电源线段；
    多条所述第二电源线包括第二子电源线，所述第二子电源线上形成有位于所述扇出区的第二断口，所述第二子电源线包括由所述第二断口分隔出的第二子电源线段，所述第二子电源线段位于所述扇出区；
    所述显示面板还包括多条数据线，所述数据线在所述衬底基板上的正投影沿所述第二方向延伸，多条所述数据线包括第一数据线；
    其中，所述第一数据线连接所述第一子电源线段，所述第一子电源线段连接所述第二子电源线段。
  19. 根据权利要求18所述的显示面板，其中，所述显示面板还包括：
    第三导电层，位于所述衬底基板和所述公共电极层之间，所述第三导 电层包括所述第一子电源线；
    第四导电层，位于所述第三导电层和所述公共电极层之间，所述第四导电层包括：第七桥接部、第十桥接部；
    第五导电层，位于所述第四导电层和所述公共电极层之间，所述第五导电层包括所述第一数据线、所述第二子电源线；
    其中，所述第一数据线通过过孔连接所述第十桥接部，所述第十桥接部通过过孔连接所述第一子电源线段，所述第七桥接部通过过孔连接所述第一子电源线段，所述第二子电源线段通过过孔连接所述第七桥接部。
  20. 根据权利要求1所述的显示面板，其中，所述显示面板还包括：
    第一信号线，与像素驱动电路行对应设置，所述第一信号线在所述衬底基板上的正投影沿所述第一方向延伸；
    第二信号线，与像素驱动电路列对应设置，所述第二信号线在所述衬底基板上的正投影沿所述第二方向延伸；
    所述显示面板还包括位于所述显示区的虚拟像素行、虚拟像素列，其中，位于所述虚拟像素行的所述第一信号线复用为所述第一电源线，位于所述虚拟像素列的所述第二信号线复用位于所述第二电源线。
  21. 根据权利要求20所述的显示面板，其中，所述像素驱动电路包括驱动晶体管、第五晶体管，所述第五晶体管的第一极连接第三电源线，第二极连接所述驱动晶体管的第一极，栅极连接使能信号线；
    所述第一信号线包括所述使能信号线。
  22. 根据权利要求20所述的显示面板，其中，所述像素驱动电路包括驱动晶体管、第四晶体管，所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极；
    所述第二信号线包括所述数据线。
  23. 根据权利要求20所述的显示面板，其中，所述像素驱动电路包括驱动晶体管、电容，所述电容的第一电极连接所述驱动晶体管的栅极，所述电容的第二电极连接第三电源线，所述显示面板还包括：
    第二导电层，位于所述衬底基板和所述公共电极层之间，所述第二导电层包括：第一导电部，所述第一导电部用于形成所述电容的第二电极；
    第四导电层，位于所述第二导电层和所述公共电极层之间，所述第四 导电层包括包括：第一桥接部，所述第一桥接部通过过孔连接所述第一导电部；
    其中，在所述虚拟像素行中，所述第一桥接部相互连接，所述第一信号线包括相连接的所述第一桥接部所形成的信号线。
  24. 根据权利要求20所述的显示面板，其中，所述像素驱动电路还包括驱动晶体管、第四晶体管，所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极，栅极连接第二栅线；
    所述第一信号线包括所述第二栅线。
  25. 根据权利要求1所述的显示面板，其中，所述像素驱动电路包括驱动晶体管，所述显示面板还包括：
    第四导电层，位于所述衬底基板和所述公共电极层之间，所述第四导电层包括第四桥接部，所述第四桥接部通过过孔连接所述驱动晶体管的栅极；
    至少部分所述第一电源线位于所述第四导电层。
  26. 根据权利要求1所述的显示面板，其中，所述像素驱动电路包括驱动晶体管，所述显示面板还包括：
    第一有源层，位于所述衬底基板和所述公共电极层之间，所述第一有源层包括第三有源部，所述第三有源部用于形成所述驱动晶体管的沟道区；
    遮光层，位于所述衬底基板和所述第一有源层之间，所述遮光层包括遮光部，所述遮光部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影；
    至少部分所述第二电源线位于所述遮光层。
  27. 根据权利要求1所述的显示面板，其中，所述像素驱动电路包括驱动晶体管和电容，所述电容的第一极电极连接所述驱动晶体管的栅极，第二电极连接第三电源线；
    所述显示面板还包括：
    第二导电层，位于所述衬底基板和所述公共电极层之间，所述第二导电层包括第一导电部，所述第一导电部用于形成所述电容的第二电极；
    至少部分所述第一电源线位于所述第二导电层。
  28. 根据权利要求1所述的显示面板，其中，所述像素驱动电路包括 驱动晶体管、第四晶体管、电容，所述第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极，所述电容的第一电极连接所述驱动晶体管的栅极，第二电极连接第三电源线；
    所述显示面板还包括：
    第一有源层，位于所述衬底基板和所述公共电极层之间，所述第一有源层包括第三有源部、第四有源部、第十九有源部，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区，所述第十九有源部连接于所述第三有源部和所述第四有源部之间，所述十九有源部在所述衬底基板上的正投影在所述第一方向上的尺寸大于所述第四有源部在所述衬底基板上的正投影在所述第一方向上的尺寸；
    第二导电层，位于所述第一有源层和所述公共电极层之间，所述第二导电层包括第一导电部、第四导电部，所述第一导电部用于形成所述电容的第二电极，所述第四导电部连接所述第一导电部，所述第四导电部在所述衬底基板上的正投影与所述第十九有源部在所述衬底基板上的正投影至少部分交叠。
  29. 一种显示装置，其中，包括权利要求1-28任一项所述的显示面板。
PCT/CN2022/096377 2022-05-31 2022-05-31 显示面板及显示装置 WO2023230885A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202310686743.8A CN117156909A (zh) 2022-05-31 2022-05-31 显示面板及显示装置
PCT/CN2022/096377 WO2023230885A1 (zh) 2022-05-31 2022-05-31 显示面板及显示装置
CN202310689828.1A CN117156910A (zh) 2022-05-31 2022-05-31 显示面板及显示装置
CN202280001564.XA CN115152030B (zh) 2022-05-31 2022-05-31 显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/096377 WO2023230885A1 (zh) 2022-05-31 2022-05-31 显示面板及显示装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US18257303 A-371-Of-International 2022-05-31
US18/398,042 Continuation US20240161696A1 (en) 2023-12-27 Display panel and display device

Publications (2)

Publication Number Publication Date
WO2023230885A1 WO2023230885A1 (zh) 2023-12-07
WO2023230885A9 true WO2023230885A9 (zh) 2024-02-15

Family

ID=83416600

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/096377 WO2023230885A1 (zh) 2022-05-31 2022-05-31 显示面板及显示装置

Country Status (2)

Country Link
CN (3) CN115152030B (zh)
WO (1) WO2023230885A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024087198A1 (zh) * 2022-10-28 2024-05-02 京东方科技集团股份有限公司 一种显示面板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI257496B (en) * 2001-04-20 2006-07-01 Toshiba Corp Display device and method of manufacturing the same
KR20180079512A (ko) * 2016-12-30 2018-07-11 삼성디스플레이 주식회사 표시 장치
WO2021102999A1 (zh) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及显示装置
CN111128080B (zh) * 2020-03-30 2020-08-04 京东方科技集团股份有限公司 显示基板及显示装置
WO2021226759A1 (zh) * 2020-05-09 2021-11-18 京东方科技集团股份有限公司 显示面板及显示装置
CN111584757B (zh) * 2020-05-27 2022-12-06 京东方科技集团股份有限公司 显示母板和显示基板的制作方法
CN114388558A (zh) * 2020-10-19 2022-04-22 京东方科技集团股份有限公司 显示基板和显示装置
CN114530473A (zh) * 2020-10-30 2022-05-24 京东方科技集团股份有限公司 显示面板及其制作方法和显示装置
CN113517322B (zh) * 2021-05-25 2024-02-27 京东方科技集团股份有限公司 显示面板、显示装置
CN114122101A (zh) * 2021-11-29 2022-03-01 京东方科技集团股份有限公司 显示面板、显示装置

Also Published As

Publication number Publication date
CN115152030B (zh) 2023-06-30
CN115152030A (zh) 2022-10-04
WO2023230885A1 (zh) 2023-12-07
CN117156909A (zh) 2023-12-01
CN117156910A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
CN114495835B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN216818344U (zh) 显示面板和显示装置
WO2021237540A1 (zh) 显示面板及显示装置
WO2023230885A9 (zh) 显示面板及显示装置
WO2022041227A1 (zh) 显示面板及显示装置
WO2024027775A9 (zh) 显示面板及显示装置
EP4141858A1 (en) Display panel and display apparatus
WO2023230871A9 (zh) 显示面板及显示装置
WO2023159602A9 (zh) 显示面板、显示装置
WO2023245676A9 (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
US20240161696A1 (en) Display panel and display device
WO2024000273A1 (zh) 显示面板及显示装置
WO2023201570A1 (zh) 显示面板及显示装置
WO2024000442A9 (zh) 显示面板及显示装置
WO2024045037A1 (zh) 显示面板及显示装置
WO2023230817A1 (zh) 驱动背板、显示面板及显示装置
WO2024045059A1 (zh) 显示面板及显示装置
WO2023245444A1 (zh) 显示面板及显示装置
WO2023109232A1 (zh) 显示面板和显示装置
WO2023206157A1 (zh) 显示面板及显示装置
WO2023050273A9 (zh) 显示面板和显示装置
WO2024065591A1 (zh) 显示面板及显示装置
WO2024011635A1 (zh) 显示面板及显示装置
WO2024092496A1 (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
EP4141948A1 (en) Display panel and display device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22944222

Country of ref document: EP

Kind code of ref document: A1