CN114388558A - 显示基板和显示装置 - Google Patents

显示基板和显示装置 Download PDF

Info

Publication number
CN114388558A
CN114388558A CN202011119110.1A CN202011119110A CN114388558A CN 114388558 A CN114388558 A CN 114388558A CN 202011119110 A CN202011119110 A CN 202011119110A CN 114388558 A CN114388558 A CN 114388558A
Authority
CN
China
Prior art keywords
pixel driving
driving units
display substrate
transistor
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011119110.1A
Other languages
English (en)
Inventor
孙开鹏
王彬艳
蔡建畅
吴超
龙跃
黄耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011119110.1A priority Critical patent/CN114388558A/zh
Priority to PCT/CN2021/117747 priority patent/WO2022083348A1/zh
Priority to US17/790,207 priority patent/US20230030745A1/en
Publication of CN114388558A publication Critical patent/CN114388558A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板和显示装置，该显示基板包括：衬底基板；显示区域，设置在衬底基板上，包括多个像素驱动单元，多个像素驱动单元的每个包括阈值补偿晶体管、第一发光控制晶体管，阈值补偿晶体管的有源层包括与第一栅极对应的第一沟道区、与第二栅极对应的第二沟道区以及位于第一沟道区和第二沟道区之间的中间区域；多个光遮挡图案，多个光遮挡图案的第一端用于接收电压信号，多个光遮挡图案中的至少一个光遮挡图案的第二端与至少一行像素驱动单元的最外侧第1个像素驱动单元的阈值补偿晶体管的中间区域在垂直于衬底基板的方向上至少部分重叠。该显示基板可以在显示区最外侧第一列像素驱动单元中引入“小辣椒”设计结构，降低双栅晶体管的漏电能力。

Description

显示基板和显示装置
技术领域
本公开至少一实施例涉及一种显示基板和显示装置。
背景技术
有机发光二极管(Organic Light-Emitting Diode，OLED)显示装置具有厚度薄、重量轻、宽视角、主动发光、发光颜色连续可调、成本低、响应速度快、能耗小、驱动电压低、工作温度范围宽、生产工艺简单、发光效率高及可柔性显示等优点，因此被越来越广泛地应用于手机、平板电脑、数码相机等显示领域。
发明内容
本公开至少一实施例提供一种显示基板，包括：衬底基板；显示区域，设置在所述衬底基板上，包括多行多列排布的多个像素驱动单元，所述多个像素驱动单元的每个包括阈值补偿晶体管、第一发光控制晶体管和存储电容，所述阈值补偿晶体管分别与所述第一发光控制晶体管和所述存储电容相连，所述阈值补偿晶体管包括第一栅极和第二栅极，所述阈值补偿晶体管的有源层包括与所述第一栅极对应的第一沟道区、与所述第二栅极对应的第二沟道区以及位于所述第一沟道区和所述第二沟道区之间的中间区域，所述第一沟道区和所述第二沟道区通过所述中间区域相连；多个光遮挡图案，每个光遮挡图案包括第一端和第二端，所述多个光遮挡图案的第一端用于接收电压信号，所述多个光遮挡图案中的至少一个光遮挡图案的第二端与至少一行像素驱动单元的最外侧第1个像素驱动单元的阈值补偿晶体管的中间区域在垂直于所述衬底基板的方向上至少部分重叠。
例如，本公开至少一实施例提供的显示基板还包括至少部分围绕所述显示区域的周边区域、位于所述显示区域的多条第一电源线和位于所述周边区域的第一电源线边缘走线，所述多条第一电源线沿第一方向延伸，配置为与所述多个像素驱动单元中的各列像素驱动单元连接，以分别向所述各列像素驱动单元提供所述第一电源电压；所述第一电源线边缘走线配置为与所述多条第一电源线连接，以向所述第一电源线提供所述第一电源电压；所述电压信号包括所述第一电源电压。
例如，在本公开至少一实施例提供的显示基板中，所述多个光遮挡图案包括多个第一光遮挡图案；所述第一电源线边缘走线包括沿所述第一方向延伸且相对设置的第一子导线和第二子导线以及沿第二方向延伸且相对设置的第三子导线和第四子导线；所述第一子导线设置在靠近所述多个像素驱动单元的第1个像素驱动单元的一侧；所述多个第一光遮挡图案的第一端与所述第一子导线连接以接收所述第一电源电压，所述多个第一光遮挡图案中至少一个第一光遮挡图案的第二端与所述至少一行像素驱动单元的第1个像素驱动单元的阈值补偿晶体管的中间区域在垂直于所述衬底基板的方向上至少部分重叠。
例如，本公开至少一实施例提供的显示基板还包括：分别与所述多个像素驱动单元电连接的多条信号线、位于所述周边区域的与所述多条信号线中的至少一条电连接的第一电极图案以及位于所述周边区域的第二电极图案；所述第一电极图案与所述第二电极图案位于所述周边区域的靠近所述至少一行像素驱动单元的最外侧第1个像素驱动单元的一侧；所述第一电极图案与所述第二电极图案在垂直于所述衬底基板的板面的方向上至少部分交叠且绝缘设置。
例如，在本公开至少一实施例提供的显示基板中，所述第一电极图案通过过孔与所述信号线连接以对所述信号线进行负载电容的补偿；所述第二电极图案通过过孔与所述第一电源线连接以接收所述第一电源电压。
例如，在本公开至少一实施例提供的显示基板中，所述光遮挡图案还包括：至少一个第二光遮挡图案；所述至少一个第二光遮挡图案的第一端与所述第二电极图案连接且一体形成，所述至少一个第二光遮挡图案的第二端与在所述第二方向上与所述第二电极图案相邻的至少一行像素驱动单元的第1个像素驱动单元的至少一个阈值补偿晶体管的中间区域在垂直于所述衬底基板的方向上至少部分重叠。
例如，在本公开至少一实施例提供的显示基板中，与所述第一电极图案或所述第二电极图案在所述第二方向上相邻的至少一行像素驱动单元的像素个数小于与所述第一电极图案或所述第二电极图案在所述第一方向上相邻的一行像素驱动单元的像素个数。
例如，在本公开至少一实施例提供的显示基板中，所述第一光遮挡图案的延伸方向与所述第一子导线的延伸方向不相同。例如，在本公开至少一实施例提供的显示基板中，所述多条信号线包括数据线或栅线。
例如，在本公开至少一实施例提供的显示基板中，所述数据线在所述衬底基板上的正投影与所述存储电容在所述衬底基板上的正投影至少部分重叠。
例如，本公开至少一实施例提供的显示基板，还包括电源连接走线，位于所述周边区域的靠近所述至少一行像素驱动单元的最外侧第1个像素驱动单元的一侧；所述电源连接走线通过过孔与所述第一电源线连接以接收所述第一电源电压；所述光遮挡图案还包括至少一个第三光遮挡图案；所述至少一个第三光遮挡图案的第一端与所述电源连接走线连接；所述至少一个第三光遮挡图案的第二端与在所述第二方向上与所述电源连接走线相邻的至少一行像素驱动单元的第1个像素驱动单元的阈值补偿晶体管的中间区域在垂直于所述衬底基板的方向上至少部分重叠。
例如，在本公开至少一实施例提供的显示基板中，与所述电源连接走线在所述第二方向上相邻的各行像素驱动单元的像素个数小于与所述电源连接走线在所述第一方向上相邻的一行像素驱动单元的像素个数。
例如，本公开至少一实施例提供的显示基板，还包括：第一转接电极，其中，所述第一转接电极的第一端与所述电源连接走线通过过孔连接，所述第一转接电极的第二端与所述至少一个第三光遮挡图案通过过孔连接。
例如，在本公开至少一实施例提供的显示基板中，所述多个光遮挡图案中至少一个光遮挡图案的第一端分别与所述至少一行像素驱动单元的最外侧第1个像素驱动单元对应的第一电源线连接以接收所述第一电源电压作为所述电压信号。
例如，本公开至少一实施例提供的显示基板，还包括初始化信号线，配置为向所述多个像素驱动单元提供初始化信号；所述电压信号包括所述初始化信号。
例如，在本公开至少一实施例提供的显示基板中，所述多个像素驱动单元的每个还包括第一复位晶体管和第二复位晶体管；所述第一复位晶体管的第一极和所述初始化信号线连接以接收所述初始化信号，所述第一复位晶体管的第二极和所述阈值补偿晶体管连接，所述第一复位晶体管的栅极和第一复位信号线连接以接收第一复位信号；所述第二复位晶体管的第一极和所述初始化信号线连接以接收所述初始化信号，所述第二复位晶体管的第二极和所述第一发光控制晶体管连接，所述第二复位晶体管的栅极和第二复位信号线连接以接收第二复位信号。
例如，本公开至少一实施例提供的显示基板，还包括多个第二转接电极、第一绝缘层、第二绝缘层和第三绝缘层，所述多个第二转接电极的第一端分别与所述初始化信号线连接以接收所述初始化信号，所述多个第二转接电极的第二端分别通过贯穿所述第一绝缘层、所述第二绝缘层和所述第三绝缘层的过孔与所述各行像素驱动单元的最外侧第1个像素驱动单元的第一复位晶体管的第一极连接；所述最外侧第1列像素驱动单元的第一复位晶体管的第一极分别通过贯穿所述第一绝缘层和所述第二绝缘层的过孔与所述多个光遮挡图案的第一端连接。
例如，在本公开至少一实施例提供的显示基板中，所述像素驱动单元还包括驱动晶体管；所述第一复位晶体管的有源层和所述驱动晶体管的有源层与所述第一电源线至少部分重叠。
例如，在本公开至少一实施例提供的显示基板中，各行像素驱动单元的最外侧第1个像素驱动单元对应的光遮挡图案的长度大于除所述各行像素驱动单元的最外侧第1个像素驱动单元外的像素驱动单元对应的光遮挡图案的长度。
例如，在本公开至少一实施例提供的显示基板中，除各行像素驱动单元的最外侧第1个像素驱动单元外的像素驱动单元对应的光遮挡图案与各列像素驱动单元分别对应的第一电源线连接。
本公开至少一实施例还提供一种显示装置，包括本公开任一实施例提供的显示基板。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种显示基板的平面示意图；
图2A为本公开一些实施例提供的一种显示基板的平面示意图；
图2B为本公开一些实施例提供的另一种显示基板的平面示意图；
图2C为本公开至少一实施例提供的一种显示基板的平面示意图；
图3为本公开一些实施例提供的一种显示基板的示意图；
图4为本公开一些实施例提供的一种像素驱动单元的电路结构的示意图；
图5A为图3所示的显示基板的半导体图形的平面图；
图5B为图3所示的显示基板的第一导电层的平面图；
图5C为图3所示的显示基板的第二导电层的平面图；
图5D为图3所示的显示基板的第三导电层的平面图；
图6为本公开一些实施例提供的另一种显示基板的平面示意图；
图7为图6所示的第一转角区域cor1的层叠结构示意图；
图8A为图7所示的显示基板的半导体图形的平面图；
图8B为图7所示的显示基板的第一导电层的平面图；
图8C为图7所示的显示基板的第二导电层的平面图；
图8D为图7所示的显示基板的第三导电层的平面图；
图9为图6所示的第二转角区域cor2的层叠结构示意图；
图10A为图9所示的显示基板的半导体图形的平面图；
图10B为图9所示的显示基板的第一导电层的平面图；
图10C为图9所示的显示基板的第二导电层的平面图；
图10D为图9所示的显示基板的第三导电层的平面图；
图11为本公开一些实施例提供的一种像素驱动单元的示意图；
图12A为图11所示的显示基板的半导体图形的平面图；
图12B为图11所示的显示基板的第一导电层的平面图；
图12C为图11所示的显示基板的第二导电层的平面图；
图12D为图11所示的显示基板的第三导电层的平面图；
图13为本公开一些实施例提供的一种像素驱动单元的示意图；
图14A为图13所示的显示基板的半导体图形的平面图；
图14B为图13所示的显示基板的第一导电层的平面图；
图14C为图13所示的显示基板的第二导电层的平面图；
图14D为图13所示的显示基板的第三导电层的平面图；
图15为图13所示的显示基板沿截线A-A`的截面示意图；以及
图16为本公开至少一实施例提供的一种显示装置的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
OLED显示技术由于具有广视角、高对比度、快响应、低功耗、可折叠、柔性等优势，在显示器中具有强有力的竞争力。近年来柔性显示技术发展迅猛，从主要运用在手机产品向手环手表等小尺寸产品扩散，OLED小尺寸产品具有易携带、显示效果好等诸多优点，备受青睐。在小尺寸显示屏幕上，但凡其显示亮度有轻微的不均一，在客户体验时会更容易被发现，极大地影响客户体验。因此，屏幕的显示亮度的均一性显得更加重要。
如图1所示，在7T1C电路结构中，针对双栅晶体管(阈值补偿晶体管)T3的导电沟道，在布局(Layout)设计时一般会通过栅绝缘层(Gate2)走线，连接相邻左边像素驱动单元的电源电压信号遮挡晶体管T3的导电沟道，防止晶体管T3漏电，保证7T1C更好地工作，防止由于电流跳变引起屏幕变暗，从而导致屏幕亮度不均一，俗称“小辣椒”设计。例如，遮挡第2列像素驱动单元P2的晶体管T3的“小辣椒”设计sp1与第1列像素驱动单元P1第一电源线连接以接收第1列像素驱动单元的电源电压信号，遮挡第3列像素驱动单元P3的晶体管T3的“小辣椒”设计sp2与第2列像素驱动单元P2第一电源线连接以接收第2列像素驱动单元的电源电压信号，遮挡第4列像素驱动单元(未示出)的晶体管T3的“小辣椒”设计sp3与第3列像素驱动单元P3第一电源线连接以接收第3列像素驱动单元的电源电压信号。
这样的“小辣椒”设计在显示区的7T1C像素电路的设计中很常见，但是由于7T1C像素电路的非对称性，使得显示区左起第一列像素驱动单元P1没有“小辣椒”设计(如图1所示)，从而不能对该第一列7T1C电路中的晶体管T3沟道进行遮挡，于是这一列像素电路的亮度会整体偏暗，从而使得屏幕均一性变差。
本公开至少一实施例提供一种显示基板，包括：衬底基板；显示区，设置在衬底基板上，包括多行多列排布的多个像素驱动单元，多个像素驱动单元的每个包括阈值补偿晶体管、第一发光控制晶体管和存储电容，阈值补偿晶体管分别与第一发光控制晶体管和存储电容相连，阈值补偿晶体管包括第一栅极和第二栅极，阈值补偿晶体管的有源层包括与第一栅极对应的第一沟道区、与第二栅极对应的第二沟道区以及位于第一沟道区和第二沟道区之间的中间区域，第一沟道区和第二沟道区通过中间区域相连；多个光遮挡图案，每个光遮挡图案包括第一端和第二端，多个光遮挡图案的第一端用于接收电压信号，多个光遮挡图案中的至少一个光遮挡图案的第二端与至少一行像素驱动单元的最外侧第1个像素驱动单元的阈值补偿晶体管的中间区域在垂直于衬底基板的方向上至少部分重叠。
本公开实施例提供的显示基板可以在显示区最外侧第一列像素驱动单元中引入“小辣椒”设计结构，降低双栅晶体管的漏电能力，避免在屏幕左边框出现暗线，从而提高显示屏幕亮度的均一性，提高显示面板的显示质量。
下面结合附图对本公开的实施例进行详细地介绍。应当注意的是，不同的附图中相同的附图标记将用于指代已描述的相同的元件。
图2A为本公开一些实施例提供的一种显示基板的平面示意图。如图2A所示，该显示基板10具有显示区域101和至少部分围绕(例如完全围绕)显示区域101的周边区域102。例如，显示基板10的显示区域101的形状可以为圆形，周边区域102围绕显示区域101且具有近似于圆形的轮廓，由此使显示基板10具有大致圆形的形状，以满足用户对不同形状的显示基板的实际需求。
需要说明的是，本公开实施例对显示基板的具体形状不作限制。例如，图2B为本公开一些实施例提供的另一种显示基板的平面示意图。如图2B所示，该显示基板20具有显示区域201和至少部分围绕(例如完全围绕)显示区域201的周边区域202。例如，显示基板20的显示区域201的形状可以为具有圆角的方形，周边区域202围绕显示区域201且具有与显示区域201相同的轮廓，由此使显示基板20呈具有圆角的方形。在本公开的其他一些实施例中，显示基板还可以为椭圆形、扇形、三角形、菱形、五边形等规则形状，或者也可以为其他适合的不规则形状，本公开的实施例对此不作限制。
图3为本公开至少一实施例提供的一种显示基板的示意图。图4为本公开至少一实施例提供的一种像素驱动单元的电路结构的示意图。图5A-图5D分别为图3所示的显示基板的半导体图形、第一导电层、第二导电层和第三导电层的平面图。例如，如图3所示，该显示基板10包括衬底基板100。显示区域101包括阵列排布在衬底基板100上的多个像素驱动单元P0。需要注意的是，图3中仅示出了1个像素驱动单元P0用于示例，该显示区域101还包括多行多列像素驱动单元P0，本公开的实施例对此不作限制。
例如，如图4所示，多个像素驱动单元P0的每个包括阈值补偿晶体管T3、第一发光控制晶体管T5和存储电容C1，阈值补偿晶体管T3分别与第一发光控制晶体管T5和存储电容C1相连，第一发光控制晶体管T5与发光元件20相连。例如，如图3、图5A和图5B所示，阈值补偿晶体管T3包括第一栅极G31和第二栅极G32，阈值补偿晶体管T3的有源层包括与第一栅极G31对应的第一沟道CN1、与第二栅极G32对应的第二沟道区CN2以及位于第一沟道区CN1和第二沟道区CN2之间的中间区域CP，第一沟道区CN1和第二沟道区CN2通过中间区域CP相连。
如图3和图5C所示，该显示基板10还包括多个光遮挡图案sp(图中仅示例性地示出了对应于一个像素驱动单元的光遮挡图案sp，本公开的实施例对此不作限制)。例如，每个光遮挡图案sp包括第一端sp111和第二端sp112，多个光遮挡图案sp的第一端sp111用于接收电压信号，多个光遮挡图案sp中的至少一个光遮挡图案sp的第二端sp112与至少一行像素驱动单元的最外侧第1个像素驱动单元的阈值补偿晶体管的中间区域在垂直于衬底基板的方向上至少部分重叠。例如，多个光遮挡图案sp的第二端sp112中的至少部分与至少一行像素驱动单元的最外侧第1个像素驱动单元(即显示区域101中位于最左侧的一列像素驱动单元)的阈值补偿晶体管T3的中间区域CP在垂直于衬底基板10的方向上至少部分重叠，从而实现对显示区域101中位于最左侧的一列像素驱动单元的阈值补偿晶体管T3的遮挡，降低双栅晶体管的漏电能力，避免在屏幕左边框出现暗线，从而提高显示屏幕亮度的均一性，提高显示面板的显示质量。
需要注意的是，各行像素驱动单元的最外侧第1个像素驱动单元即位于每行像素驱动单元的最外侧的第1列的像素驱动单元，即该第1列像素驱动单元是相对于每行像素驱动单元来说的，对于整个像素驱动单元的排布，第1列像素驱动单元表示位于最外侧的像素单元，可能在列方向上所有行的第1个像素驱动单元并不位于同1列，但由于其均位于各行像素驱动单元的最外侧，所以均叫做第1列像素驱动单元。下面以各行的第1列像素驱动单元表示各行的第1个像素驱动单元为例进行说明，以下是实施例与此相同，不再赘述。
例如，各行像素驱动单元的最外侧第1列像素驱动单元对应的光遮挡图案的长度大于除各行像素驱动单元的最外侧第1列像素驱动单元外的各个像素驱动单元对应的光遮挡图案的长度。
需要说明的是，图3中的光遮挡图案即为上文所述的“小辣椒”设计。因此，本公开实施例提供的显示基板可以在显示区左起第一列像素驱动单元中引入“小辣椒”设计结构，降低双栅晶体管的漏电能力，避免在屏幕左边框出现暗线，从而提高显示屏幕亮度的均一性，提高显示面板的显示质量。
图5A为图3所示的显示基板的半导体图形的平面图；图5B为图3所示的显示基板的第一导电层的平面图；图5C为图3所示的显示基板的第二导电层的平面图；图5D为图3所示的显示基板的第三导电层的平面图。下面结合图3至图5D对本公开实施例的显示基板10进行详细地介绍。
例如，如图5A-图5D所示，第一导电层LY1包括栅线GL，第二导电层LY2包括存储电容C1的第二极板C12，第三导电层LY3包括第一电源线ELVDD1。例如，在垂直于衬底基板100的方向上，第一绝缘层(图中未示出)位于有源层SCP和第一导电层LY1之间，第二绝缘层(图中未示出)位于栅线(即第一导电层LY1)和第二导电层LY2之间，第三绝缘层位于存储电容C1的第二极板C12(即第二导电层LY2)和第三导电层LY3之间。
例如，除最外侧第1列像素驱动单元外的各个像素驱动单元对应的光遮挡图案与各列像素驱动单元分别对应的第一电源线ELVDD连接。
例如，如图4所示，像素驱动单元包括驱动晶体管T1、数据写入晶体管T2、阈值补偿晶体管T3、第二发光控制晶体管T4、第一发光控制晶体管T5、第一复位晶体管T6、第二复位晶体管T7、存储电容C1和发光元件20。例如，各个晶体管和电容均包括第一极和第二极，关于该像素驱动单元的连接关系和工作原理的介绍可参考本领域的描述，在此不再赘述。
例如，如图8A所示，第一复位晶体管T6、阈值补偿晶体管T3、第一发光控制晶体管T5和第二复位晶体管T7的有源层A6、A3、A5、A7位于第一半导体层，数据写入晶体管T2和第二发光控制晶体管T4的有源层A2、A4位于第二半导体层，第一半导体层和第二半导体层通过驱动晶体管T1的有源层A1连接且一体形成。
例如，如图3和5A所示，驱动晶体管T1的有源层A1位于第一复位晶体管T6的有源层A6在第一方向Y1的假想线上，阈值补偿晶体管T3和数据写入晶体管T2的有源层A3、A2分别位于驱动晶体管T1的有源层A1的左右两侧，且均位于驱动晶体管T1的有源层A1靠近第一复位晶体管T6的有源层A6的一侧，即，在第二方向Y1上，阈值补偿晶体管T3和数据写入晶体管T2的有源层A3、A2位于驱动晶体管T1的有源层A1的上方，第一发光控制晶体管T5和第二发光控制晶体管T4的有源层A5、A4分别位于驱动晶体管T1的有源层A1的两侧，且位于驱动晶体管T1的有源层A1远离第一复位晶体管T6的有源层A6的一侧，例如，在第二方向Y1上，位于驱动晶体管T1的有源层A1的下方。
需要注意的是，在本公开实施例中的“上”、“下”、“左”、“右”分别是相对于附图中的上下左右来说明的，对显示基板不作限制，可根据实际情况而定。
例如，如图3和5B所示，第二复位晶体管T7的有源层A7位于第一发光控制晶体管T5)的有源层A5远离阈值补偿晶体管T3的有源层的一侧，阈值补偿晶体管T3包括沿第二方向X1延伸的第一栅极G31、沿第一方向Y1延伸的第二栅极G32，第一栅极G31与沿第二方向X2延伸的第一发光控制晶体管T5的栅极G5、第二复位晶体管T7的栅极G7在第一方向Y1上并排设置；数据写入晶体管T2的栅极G2和第二发光控制晶体管T4的栅极G4沿第二方向X1延伸，且在第一方向Y1上并排设置。
例如，第一复位晶体管T6的栅极G6和驱动晶体管T1的栅极G1的沿第二方向X1延伸，且在第一方向Y1上并排设置，驱动晶体管T1的栅极G1与存储电容C1的第一极板C11一体形成。
例如，显示基板还包括沿第二方向Y1延伸的栅线GL、发光控制信号线EM、第一复位信号线RST1和第二复位信号线(图中未示出，与第二复位晶体管T7的栅极一体形成)。
例如，第一复位晶体管T6的栅极G6和第一复位信号线RST1连接且一体形成，阈值补偿晶体管T3的第二栅极G32和数据写入晶体管T2的栅极G2与栅线GL连接且一体形成，第二发光控制晶体管T4的栅极G4和第一发光控制晶体管T5的栅极G5与发光控制信号线EM连接且一体形成，第二复位晶体管T7的栅极与第二复位信号线连接且一体形成。
例如，显示基板还包括沿第二方向Y1延伸的栅线GL、发光控制信号线EM、第一复位信号线RST1和第二复位信号线RST2，例如，第一复位晶体管T6的栅极和第一复位信号线RST1连接且一体形成，阈值补偿晶体管T3的第二栅极G32和数据写入晶体管T2的栅极G2与栅线GL连接且一体形成。第一发光控制晶体管T5的栅极G5和第二发光控制晶体管T4的栅极G4与发光控制信号线EM连接且一体形成，第二复位晶体管T7的栅极G7与第二复位信号线RST2连接且一体形成。
例如，显示基板还包括数据线DATA，数据线DATA与数据写入晶体管T4的有源层A4连接，且配置为提供数据信号DATA，第一电源线ELVDD1在衬底基板100上的正投影与第一复位晶体管T6的有源层A6和驱动晶体管T1的有源层A1在衬底基板100上的正投影至少部分重叠，数据线DATA在衬底基板100上的正投影位于第二半导体层在衬底基板100上的正投影远离第一电源线ELVDD1在衬底基板100上的正投影的一侧。
例如，如图5D所示，像素驱动单元还包括第一转接电极EC1，第一转接电极EC1与第二复位晶体管T7的有源层A7以及第二复位信号线RST2通过过孔连接，第一转接电极EC1在衬底基板100上的正投影位于第二复位晶体管T7的有源层A7和驱动晶体管T1的有源层A1在衬底基板100上的正投影之间。
例如，参考图3，栅线GL被配置为向像素电路10提供扫描信号SCAN。发光控制信号线EM被配置为向子像素P0提供发光控制信号EM。数据线DATA被配置为向像素电路10提供数据信号DATA，第一电源线ELVDD1被配置为向像素电路10提供恒定的第一电源电压ELVDD1，第二电源线ELVSS被配置为向像素电路10提供恒定的第二电源电压ELVSS，并且第一电源电压ELVDD1大于第二电源电压ELVSS。初始化信号线Vinit被配置为向像素电路10提供初始化信号Vinit。初始化信号Vinit为恒定的电压信号，其大小例如可以介于第一电源电压ELVDD1和第二电源电压ELVSS之间，但不限于此，例如，初始化信号Vinit可小于或等于第二电源电压ELVSS。例如，像素电路在扫描信号SCAN、数据信号DATA、初始化信号Vinit、第一电源电压ELVDD1、第二电源电压ELVSS、发光控制信号EM等信号的控制下输出驱动电流以驱动发光元件20发光。发光元件20在其对应的像素电路10的驱动下发出红光、绿光、蓝光，或者白光等。
需要注意的是，DATA即表示数据线也表示数据信号，ELVDD1即表示第一电源线也表示第一电源电压，ELVDD2表示第一电源边缘走线，EM即表示发光控制信号线也表示发光控制信号，RST1即表示第一复位信号线也表示第一复位信号，RST2即表示第二复位信号线也表示第二复位信号，Vinit即表示初始化信号线也表示初始化信号，ELVSS即表示第二电压信号线又表示第二电压信号。
如图3所示，该像素驱动单元P0的驱动晶体管T1与发光元件20电连接，并在扫描信号SCAN、数据信号DATA、第一电源电压ELVDD1、第二电源电压ELVSS等信号的控制下输出驱动电流以驱动发光元件20发光。
例如，本公开实施例提供的显示面板还包括：数据驱动电路和扫描驱动电路。数据驱动电路被配置为根据控制电路的指令向像素驱动单元P0提供数据信号DATA；扫描驱动电路被配置为根据控制电路的指令向像素驱动单元P0提供发光控制信号EM、扫描信号SCAN以及第一复位控制信号RST1和第二复位信号RST2等信号。例如，控制电路包括外部集成电路(IC)，但不限于此。例如，扫描驱动电路为安装于该显示面板上的GOA(Gate driver OnArray)结构，或者为与该显示面板进行绑定(Bonding)的驱动芯片(IC)结构。例如，还可以采用不同的驱动电路分别提供发光控制信号EM和扫描信号SCAN。例如，显示面板还包括电源(图中未示出)以提供上述电压信号，根据需要可以为电压源或电流源，电源被配置为分别通过第一电源线ELVDD1、第二电源线ELVSS、以及初始化信号线Vinit向子像素P0提供第一电源电压ELVDD1、第二电源电压ELVSS、以及初始化信号Vinit等。
如图4所示，存储电容C1的第二极C12与第一电源线ELVDD1电连接，存储电容C1的第一极C11与阈值补偿晶体管T3的第二极T32电连接。数据写入晶体管T2的栅极T20与栅线GL电连接，数据写入晶体管T2的第一极T21与第二极T22分别与数据线DATA、驱动晶体管T1的第一极T11电连接。阈值补偿晶体管T3的栅极T30与栅线GL电连接，阈值补偿晶体管T3的第一极T31与驱动晶体管T1的第二极T12电连接，阈值补偿晶体管T3的第二极T32与驱动晶体管T1的栅极T10电连接。
例如，如图4所示，第二发光控制晶体管T4的栅极T40和第一发光控制晶体管T5的栅极T50均与发光控制信号线EM相连。
例如，如图4所示，第二发光控制晶体管T4的第一极T41与第二极T42分别与第一电源线ELVDD1和驱动晶体管T1的第一极T11电连接。第一发光控制晶体管T5的第一极T51与第二极T52分别与驱动晶体管T16的第二极T12、发光元件20的像素电极E1(可为OLED的阳极)电连接。发光元件20的公共电极E2(可为OLED的公共电极，例如阴极)与第二电源线ELVSS电连接。
例如，如图3所示，第一复位晶体管T6的栅极T60与第一复位信号线RST1电连接，第一复位晶体管T6的第一极T61与初始化信号线Vinit(第一初始化信号线211)电连接，第一复位晶体管T6的第二极T62与驱动晶体管T1的栅极T10电连接。第二复位晶体管T7的栅极T70与第二复位信号线RST2电连接，第二复位晶体管T7的第一极T71与初始化信号线Vinit(第二初始化信号线212)电连接，第二复位晶体管T7的第二极T72与发光元件20的像素电极E1电连接。
图5A示出了半导体图形SCP，图5B示出了第一导电层LY1，第一导电层LY1和半导体图形SCP之间设置有第一绝缘层G11。以第一导电层LY1为掩模版对半导体图形SCP进行掺杂，使得半导体图形SCP的未被第一导电层LY1覆盖的区域保留半导体特性，形成薄膜晶体管的沟道，而半导体图形SCP的被第一导电层LY1覆盖的区域被导体化，形成薄膜晶体管的源极或者漏极。如图5A示出了半导体图形SCP被部分导体化之后形成的有源层。
如图5B所示，第一导电层LY1包括第一复位信号线RST1、第二复位信号线(图中未示出)、发光控制信号线EM、栅线GL和存储电容C1的第一极C11。
图5C示出了第二导电层LY2，第二导电层LY2和第一导电图案层LY1之间设置有第二绝缘层。第二导电层LY2包括初始化信号线Vinit和存储电容C1的第二极C12。存储电容C1的第二极C12具有开口。层间绝缘层位于第二导电层LY2和第三导电层LY3之间。有关于第一栅绝缘层、第二栅绝缘层和层间绝缘层、第一导电层LY1、第二导电层LY2和第三导电层LY3可参照本领域的介绍，在此不再赘述。
图5D示出了第三导电层LY3，第三导电层LY3包括第一电源线ELVDD1、数据线DATA、第一连接电极EC1、第二连接电极EC2和发光元件20的第一极E1。
需要说明的是，本公开一些实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开一实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极，所以本公开实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。例如，本公开实施例所述的晶体管的第一极可以为源极，第二极可以为漏极；或者，晶体管的第一极为漏极，第二极为源极。
此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。本公开实施例以晶体管均采用P型晶体管为例进行说明。基于本公开对该实现方式的描述和教导，本领域普通技术人员在无需做出创造性劳动前提下，能够容易想到将本公开实施例的像素电路中至少部分晶体管采用N型晶体管，即采用N型晶体管或N型晶体管和P型晶体管组合的实现方式，因此，这些实现方式也是在本公开的保护范围内的。
图5A以7T1C的像素电路为例进行说明，本公开的实施例包括但不限于此。需要说明的是，本公开的实施例对像素电路包括的薄膜晶体管的个数以及电容的个数不做限定。例如，在另外的一些实施例中，显示基面板的像素电路还可以为包括其他数量的晶体管的结构，如7T2C结构、6T1C结构、6T2C结构或者9T3C结构，本公开实施例对此不作限定。
例如，本公开至少一实施例中的衬底基板100可以为玻璃板、石英板、金属板或树脂类板件等。例如，衬底基板的材料可以包括有机材料，例如该有机材料可以为聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等树脂类材料；例如，衬底基板100可以为柔性基板或非柔性基板，本公开的实施例对此不作限制。
例如，第一绝缘层、第二绝缘层、第三绝缘层以及第四绝缘层的材料可以包括例如SiNx、SiOx、SiNxOy等无机绝缘材料、例如有机树脂等有机绝缘材料，或其它适合的材料，本公开的实施例对此不作限定。
例如，上述第三导电层LY3的材料可以包括钛、钛合金、铝、铝合金、铜、铜合金或其他任意适合的复合材料，本公开的实施例对此不作限定。例如，第一导电层LY1和第二导电层LY2的材料可以与第三导电层LY3的材料相同，在此不再赘述
例如，半导体层SCP的材料可以包括氧化物半导体、有机半导体或非晶硅、多晶硅等，例如，氧化物半导体包括金属氧化物半导体(例如氧化铟镓锌(IGZO))，多晶硅包括低温多晶硅或者高温多晶硅等，本公开的实施例对此不作限定。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域，本公开的实施例对此不作限制。
例如，如图3所示，该显示基板10还包括至少部分围绕显示区域101的周边区域102、位于显示区域101的多条第一电源线ELVDD1和位于周边区域102的第一电源线边缘走线ELVDD2。例如，第一电源线边缘走线ELVDD2围绕显示区域设置，以向位于显示区域的第一电源线ELVDD1提供第一电源电压。
例如，多条第一电源线ELVDD1沿第一方向延伸，配置为与多个像素驱动单元中的各列像素驱动单元连接，以分别向各列像素驱动单元提供第一电源电压；第一电源线边缘走线ELVDD2配置为与多条第一电源线ELVDD1连接，以向第一电源线ELVDD1提供第一电源电压；电压信号包括第一电源电压。
例如，多个光遮挡图案SP包括多个第一光遮挡图案SP11。例如，如图2C所示，第一电源线边缘走线ELVDD2包括沿第一方向延伸且相对设置的第一子导线ELVDD21和第二子导线ELVDD22以及沿第二方向延伸且相对设置的第三子导线ELVDD23和第四子导线ELVDD24。
例如，第一子导线ELVDD21设置在靠近多个像素驱动单元的第1列像素驱动单元的一侧。
例如，多个第一光遮挡图案sp11的第一端sp111与第一子导线ELVDD21连接以接收第一电源电压，多个第一光遮挡图案sp11的第二端sp112与第1列像素驱动单元中各个像素驱动单元的中间区域CP在垂直于衬底基板100的方向上至少部分重叠。
需要注意的是，图中仅示出了第一子导线，本公开的实施例对此不作限制。
例如，第一光遮挡图案sp11的延伸方向与第一子导线ELVDD21的延伸方向不相同。
图6为本公开一些实施例提供的另一种显示基板的平面示意图。如图6所示，该显示基板10具有显示区域101和至少部分围绕(例如完全围绕)显示区域101的周边区域102。例如，显示基板10的显示区域101的形状可以为具有圆角的矩形，周边区域102围绕显示区域101且具有与显示区域101相同的轮廓，由此使显示基板10呈具有圆角的矩形。下面以显示基板10为例进行介绍，但本公开的实施例对此不作限制。
如图6所示，该显示基板10包括第一转角区域cor1、第二转角区域cor2、第三转角区域cor3和第四转角区域cor4。例如，第一转角区域cor1和第二转角区域cor2设置在显示基板10一侧(例如，图6中所示的显示基板的左侧)；第三转角区域cor3和第四转角区域cor4设置在显示基板另一侧(例如，图6中所示的显示基板的右侧)。例如，补偿电容位于第一转角区域cor1、第二转角区域cor2、第三转角区域cor3和第四转角区域cor4中位于不同列的任意两个转角区域中，例如，在第一转角区域cor1和第四转角区域cor4中。例如，该补偿电容的作用将在下面进行详细地介绍。
图7为图6所示的第一转角区域cor1的层叠结构示意图；图8A为图7所示的显示基板的半导体图形的平面图；图8B为图7所示的显示基板的第一导电层的平面图；图8C为图7所示的显示基板的第二导电层的平面图；图8D为图7所示的显示基板的第三导电层的平面图。下面结合图7至图8D对本公开实施例的显示基板10进行详细地介绍。
例如，该显示基板10还包括：分别与多个像素驱动单元电连接的多条信号线(例如，上面所述的多条第一电源线ELVDD1、第一电源线边缘走线ELVDD2、数据线DATA、初始化信号线Vinit、发光控制信号线EM、栅线GL、第一复位信号线RST1)、位于周边区域的与多条信号线中的至少一条电连接的第一电极图案C01以及位于周边区域的第二电极图案C02。
例如，在本公开的实施例中，信号线为栅线GL或数据线DATA。需要注意的是，图7至图8D中以信号线为数据线DATA为例进行介绍，本公开的实施例对此不作限制。
例如，第一电极图案C01与第二电极图案C02位于周边区域的靠近至少一行像素驱动单元的最外侧第1列像素驱动单元的一侧。第一电极图案C01与第二电极图案C02在垂直于衬底基板100的板面的方向上至少部分交叠且绝缘设置，以形成补偿电容C0。由此可以通过第一电极图案C01与第二电极图案C02之间形成的电容，对与第一电极图案C01电连接的信号线上的传输负载(例如，信号线上的传输负载可以是指信号线的传输电阻，或信号线与其他走线之间形成的电容)进行补偿，以提升显示区域101中的多条信号线上的传输负载的一致性。由此，可以改善显示区域101中的多条信号线的信号传输效果，使提供的显示画面的亮度均匀性和一致性提升，由此减弱或避免显示画面出现显示异常或不良现象，改善画面的显示效果。
例如，如图7和图8D所示，在信号线为数据线DATA的情形，通过第一电极图案C01和第二电极图案02之间形成的补偿电容对与第一电极图案C01电连接的数据线DATA上的传输负载进行补偿，从而改善数据线DATA上传输的例如数据信号的传输效果，提升显示区域101中多条数据线上的数据信号的传输效果的一致性。
例如，第一电极图案C01位于第一导电层LY1，第二电极图案C02位于第二导电层LY2。例如，第一电极图案C01通过过孔与信号线(即数据线DATA)连接以接收数据信号；第二电极图案C02通过过孔与第一电源线ELVDD1连接以接收第一电源电压，从而在第一电极图案C01和第二电极图案C02之间形成补偿电容以对信号线进行负载电容的补偿。第二电极图案C02通过过孔与第一电源线ELVDD1连接以接收第一电源电压，可以使得第二电极图案C02具有稳定的电压，由此可以提升第一电极图案C01和第二电极图案C02之间形成的补偿电容的稳定性，并且通过该第一电压信号进一步减弱或避免显示基板10的位于第二电极图案C02远离衬底基板100的一侧的其他结构或器件对第一电极图案C01上传输的电信号的干扰。例如，第一电源电压可以为高电平电压信号，也可以为低电平电压信号，本公开的实施例对此不作限制。
例如，该光遮挡图案sp还包括：至少一个第二光遮挡图案sp12。例如，如图8A和8C所示，至少一个第二光遮挡图案sp12的第一端sp121与第二电极图案C02连接且一体形成，至少一个第二光遮挡图案sp12的第二端sp122与在第二方向X1上与第二电极图案C02相邻的至少1行像素驱动单元的第1列像素驱动单元(例如，位于第1行第1列像素驱动单元P0(1，4))阈值补偿晶体管T3的中间区域CP在垂直于衬底基板100的板面的方向上至少部分重叠，从而可以在显示区域最外侧第1列像素驱动单元中引入“小辣椒”设计结构，降低双栅晶体管T3的漏电能力，避免在屏幕左边框出现暗线，从而提高显示屏幕亮度的均一性，提高显示面板的显示质量。
例如，与第一电极图案C01或第二电极图案C02在第二方向X1上相邻的至少一行像素驱动单元(例如，如图6所示的位于第1行像素驱动单元P0(1))的像素个数小于与第一电极图案C01或第二电极图案C02在第一方向Y1上相邻的一行像素驱动单元(例如，如图6所示的位于第2行像素驱动单元P0(2))的像素个数。
例如，如图7、图8A和图8B所示，多个第一电极图案C01间隔设置。例如，在平行于衬底基板100的板面的方向上，周边区域102还包括位于相邻的两个第一电极图案C01之间且与第一电极图案C01彼此绝缘的间隔图案190，间隔图案190可以减弱或避免相邻的第一电极图案C01之间的信号干扰，提升第一电极图案C01上传输的电信号的稳定性。
例如，在本公开的一些实施例中，间隔图案190可以与第二电极图案C02电连接，以从第一电源线ELVDD1接收第一电源电压，由此在使间隔图案190与相邻的第一电极图案C01在平行于衬底基板100的板面的平面内形成电容的基础上，还可以进一步优化显示基板10的周边区域102内的布局结构，从而有助于显示基板10实现窄边框设计。
例如，在本公开的另一些实施例中，间隔图案190可以配置为从不同于第一电源线的第二电源线接收第二电源电压，由此可以使间隔图案190与相邻的第一电极图案C01在平行于衬底基板100的板面的平面内形成电容，从而进一步提升对与第一电极图案C01电连接的数据线DATA上的传输负载的补偿效果，进一步提升显示区域101中多条数据线DATA的信号传输效果的稳定性和一致性。
例如，数据线DATA在衬底基板上的正投影与存储电容C1在衬底基板上的正投影至少部分重叠。
例如，如图8A所示，间隔图案190位于半导体图形SCP，可通过通过至少贯穿第一绝缘层、第二绝缘层和第三绝缘层的过孔结构的过孔与第二电极图案C02连接，本公开的实施例对此不作限制。由此，通过使间隔图案190与薄膜晶体管的有源层在制备工艺中同层形成(例如采用同一材料层通过构图工艺形成)，可以进一步简化显示基板10的制备工艺，降低显示基板10的制备成本，从而有利于显示基板10的大量生产及应用。
例如，在本公开的实施例中，间隔图案19沿第一方向Y1延伸且呈长条状；而在本公开的其他一些实施例中，间隔图案190也可以呈曲线型、折线型或其他适合的轮廓延伸，并且间隔图案190的形状也可以根据实际需要采用例如椭圆形、方形、锯齿形或其他适合的规则形状或不规则形状，本公开的实施例对此不作限制。
例如，在本公开的一些实施例中，由于设置有间隔图案190的周边区域102至少部分围绕显示区域101且沿显示区域101的边缘设置，因此通过设置与薄膜晶体管的有源层同层的间隔图案190可以减弱或避免在显示基板10的制备过程中对显示区域101的靠近边缘部分的有源层的过度刻蚀，从而可以改善显示区域101的边界位置的刻蚀均一性，达到更好的刻蚀效果。
需要注意的是，为了表示清楚、简洁，图7-图8D与图3-图6中类似的部分不再示出，且像素驱动单元P0的结构可参考图5A-图5D的描述，在此不再赘述。以下实施例与此相同，不再赘述。
另需要注意的是，为了表示清楚、简洁，图7中仅示出了位于第1行和第2行的一些像素驱动单元P0(1，4)-P0(2，5)，该显示基板10还可以包括更多个像素驱动单元P0，本公开的实施例对此不作限制。以下实施例与此相同，不再赘述。
图9为图6所示的第二转角区域cor2的层叠结构示意图；图10A为图9所示的显示基板的半导体图形的平面图；图10B为图9所示的显示基板的第一导电层的平面图；图10C为图9所示的显示基板的第二导电层的平面图；图10D为图9所示的显示基板的第三导电层的平面图。下面结合图9至图10D对本公开另一实施例的显示基板10进行详细地介绍。
例如，如图9所示，该显示基板10还包括电源连接走线ELVDD3，位于周边区域102的靠近至少一行像素驱动单元的最外侧第1列像素驱动单元的一侧。例如，该电源连接走线ELVDD3位于第一导电层LY1，通过贯穿第二绝缘层和第三绝缘层的过孔与第一电源线ELVDD1和位于周边的第一电源线边缘走线ELVDD2连接以接收第一电源电压。
例如，如图9和图10C所示，该光遮挡图案sp还包括至少一个第三光遮挡图案sp13，位于第二导电层LY2。例如，至少一个第三光遮挡图案sp13的第一端sp131与电源连接走线ELVDD3连接，例如，通过贯穿第三绝缘层的过孔与电源连接走线ELVDD3连接；至少一个第三光遮挡图案sp13的第二端sp132与在第二方向X1上与电源连接走线ELVDD3相邻的至少一行像素驱动单元的第1列像素驱动单元的阈值补偿晶体管T3的中间区域CP在垂直于衬底基板10的方向上至少部分重叠，从而可以在显示区最外侧第一列像素驱动单元中引入“小辣椒”设计结构，降低双栅晶体管T3的漏电能力，避免在屏幕左边框出现暗线，从而提高显示屏幕亮度的均一性，提高显示面板的显示质量。
例如，如图9所示，与电源连接走线ELVDD3在第二方向X1上相邻的至少一行像素驱动单元(例如，如图9所示，位于第二转角区域cor2左侧的至少一行像素驱动单元)的像素个数小于与电源连接走线ELVDD3在第一方向Y1上相邻的一行像素驱动单元(例如，如图9所示，位于第二转角区域cor2上侧的各行像素驱动单元)的像素个数。
例如，如图9和图10D所示，该显示基板还包括：第一转接电极EL1，位于第三导电层LY3，例如，第一转接电极EL1的第一端EL11与电源连接走线ELVDD3通过贯穿第二绝缘层和第三绝缘层的过孔连接，第一转接电极EL1的第二端EL12与至少一个第三光遮挡图案sp13通过贯穿第三绝缘层的过孔连接。
例如，在图6所示的显示基板中，该显示基板10的位于第一转角区域cor1左侧的至少一行像素驱动单元的最外侧第1列像素驱动单元中的阈值补偿晶体管T3的中间区域CP，通过与第一转角区域cor1中的补偿电容的第二电极图案C02连接的第二光遮挡图案sp12的第二端sp122遮挡；该显示基板10的位于第二转角区域cor2左侧的至少一行像素驱动单元的最外侧第1列像素驱动单元中的阈值补偿晶体管T3的中间区域CP，通过与第二转角区域cor2中的电源连接走线ELVDD3连接的第三光遮挡图案sp13的第二端sp132遮挡；该显示基板10的位于第一转角区域cor1和第二转角区域之间的至少一行像素驱动单元的最外侧第1列像素驱动单元中的阈值补偿晶体管T3的中间区域CP，通过与周边区域102中的第一电源线边缘走线ELVDD2连接的第一光遮挡图案sp11的第二端sp112遮挡，从而可以实现在显示区最外侧第一列像素驱动单元中引入“小辣椒”设计结构，降低双栅晶体管T3的漏电能力，避免在屏幕左边框出现暗线，从而提高显示屏幕亮度的均一性，提高显示面板的显示质量。
图11为本公开至少一实施例提供的一种像素驱动单元的示意图；图12A为图11所示的显示基板的半导体图形的平面图；图12B为图11所示的显示基板的第一导电层的平面图；图12C为图11所示的显示基板的第二导电层的平面图；图12D为图11所示的显示基板的第三导电层的平面图。下面结合图11至图12D对本公开一实施例的显示基板10进行详细地介绍。
例如，如图11-图12D所示，所述多个光遮挡图案sp中至少一个光遮挡图案的第一端sp1分别与至少一行像素驱动单元的最外侧第1列像素驱动单元对应的第一电源线ELVDD1连接以接收第一电源电压作为电压信号；多个光遮挡图案sp的第二端sp2与第1列像素驱动单元中各个像素驱动单元的阈值补偿晶体管T3的中间区域在垂直于衬底基板100的方向上至少部分重叠，从而可以实现在显示区最外侧第一列像素驱动单元中引入“小辣椒”设计结构，降低双栅晶体管T3的漏电能力，避免在屏幕左边框出现暗线，从而提高显示屏幕亮度的均一性，提高显示面板的显示质量。
例如，在本公开的实施例中，第一电源线与各列像素驱动单元连接，该光遮挡图案的第一端分别与各列像素驱动单元对应的第一电源线连接，即，例如，在图7所示的显示区域中，第1行第4列像素驱动单元(为第1行最外侧第1列像素驱动单元)对应的光遮挡图案的第一端与第4列像素驱动单元对应的第一电源线对应连接，第2行第1列像素驱动单元对应的光遮挡图案的第一端与第1列像素驱动单元对应的第一电源线对应连接，第3行第1列像素驱动单元对应的光遮挡图案的第一端与第1列像素驱动单元对应的第一电源线对应连接，以此类推，即，各行像素驱动单元的第1列像素驱动单元对应的光遮挡图案分别与该行第1列像素驱动单元对应的第一电源线ELVDD1(位于显示区域)连接，从而避免光遮挡图案的第一端与周边区域的第一电源线边缘走线ELVDD2、第二电极图案C02或电源连接走线ELVDD3连接，从而可以简化显示基板的制作工艺，更有利于显示基板的窄边框的实现。
需要注意的是，为了表示清楚、简洁，图11中以一个像素驱动单元的电路结构为例进行说明，该显示基板包括的更多个像素驱动单元的电路结构与图11所示的像素驱动单元类似，在此不再赘述。关于像素驱动单元的具体介绍可参考图5A-图5D的相关描述，在此不再赘述。
图13为本公开至少一实施例提供的一种像素驱动单元的示意图；图14A为图13所示的显示基板的半导体图形的平面图；图14B为图13所示的显示基板的第一导电层的平面图；图14C为图13所示的显示基板的第二导电层的平面图；图14D为图13所示的显示基板的第三导电层的平面图；图15为图13所示的显示基板沿截线A-A`的截面示意图。下面结合图13至图15对本公开一实施例的显示基板10进行详细地介绍。
例如，该显示基板10还包括初始化信号线Vinit配置为向多个像素驱动单元提供初始化信号，例如，上述电压信号包括该初始化信号。需要注意的是，上述电压信号还可以包括其他恒定的电压信号，本公开的实施例对此不作限制。
例如，如图4和图5A-5D所示，多个像素驱动单元的每个还包括第一复位晶体管T6和第二复位晶体管T7；第一复位晶体管T6的第一极和初始化信号线Vinit连接以接收初始化信号，第一复位晶体管T6的第二极和阈值补偿晶体管T3连接，第一复位晶体管T6的栅极和第一复位信号线RST1连接以接收第一复位信号；第二复位晶体管T7的第一极和初始化信号线Vinit连接以接收初始化信号，第二复位晶体管T7的第二极和第一发光控制晶体管T5以及发光元件20连接，第二复位晶体管T7的栅极和第二复位信号线RST2连接以接收第二复位信号。
例如，第一复位晶体管T6的有源层和驱动晶体管T1的有源层与第一电源线ELVDD至少部分重叠。
关于该像素驱动单元的具体描述可以参开图5A至图5D的描述，在此不再赘述。
例如，如图13-图15所示，该显示基板还包括多个第二转接电极EL2、第一绝缘层350、第二绝缘层360和第三绝缘层370，多个第二转接电极EL2的第一端EL21分别通过贯穿第三绝缘层370的过孔与初始化信号线Vinit连接以接收初始化信号，多个第二转接电极EL2的第二端EL22还分别通过贯穿第一绝缘层350、第二绝缘层360和第三绝缘层370的过孔与最外侧第1列像素驱动单元的各个像素驱动单元中的第一复位晶体管T6的第一极D6连接；最外侧第1列像素驱动单元的各个像素驱动单元中的第一复位晶体管T6的第一极D6分别通过贯穿第一绝缘层350和第二绝缘层360的过孔与多个光遮挡图案sp的第一端sp1连接。
如图15所示，多个光遮挡图案sp的第二端sp2与最外侧第1列像素驱动单元中各个像素驱动单元的阈值补偿晶体管T3的中间区域cp在垂直于衬底基板100的方向上至少部分重叠，从而可以实现在显示区最外侧第一列像素驱动单元中引入“小辣椒”设计结构(即光遮挡图案sp)，降低双栅晶体管T3的漏电能力，避免在屏幕左边框出现暗线，从而提高显示屏幕亮度的均一性，提高显示面板的显示质量。
例如，在本公开的实施例中，初始化信号线Vinit与各行像素驱动单元连接，该光遮挡图案sp的第一端sp1分别与各行像素驱动单元对应的初始化信号线Vinit对应连接，即，例如，在图7所示的显示区域中，第1行第4列像素驱动单元对应的光遮挡图案的第一端与第1行像素驱动单元对应的初始化信号线Vinit对应连接，第2行第1列像素驱动单元对应的光遮挡图案的第一端与第2行像素驱动单元对应的初始化信号线Vinit对应连接，第3行第1列像素驱动单元对应的光遮挡图案的第一端与第3行像素驱动单元对应的初始化信号线Vinit对应连接，以此类推，即，各行像素驱动单元的第1列像素驱动单元对应的光遮挡图案分别与该行像素驱动单元对应的初始化信号线Vinit(位于显示区域)连接，从而避免光遮挡图案的第一端与周边区域的第一电源线边缘走线ELVDD2、第二电极图案C02或电源连接走线ELVDD3连接，从而可以简化显示基板的制作工艺，更有利于显示基板的窄边框的实现。
需要注意的是，为了表示清楚、简洁，图13中以一个像素驱动单元的电路结构为例进行说明，该显示基板包括的更多个像素驱动单元的电路结构与图13所示的像素驱动单元类似，在此不再赘述。关于像素驱动单元的具体介绍可参考图5A-图5D的相关描述，在此不再赘述。
图16为本公开至少一实施例提供的一种显示装置的示意图。本公开至少一个实施例提供一种显示装置2，该显示装置2可以包括上述任一实施例的显示基板10/20。
例如，如图16所示，显示装置2还可以包括柔性电路板及控制芯片。例如，柔性电路板邦定到显示基板10的邦定区，而控制芯片安装在柔性电路板上，由此与显示区域电连接；或者，控制芯片直接邦定到邦定区，由此与显示区域电连接。
例如，控制芯片可以为中央处理器、数字信号处理器、系统芯片(SoC)等。例如，控制芯片还可以包括存储器，还可以包括电源模块等，且通过另外设置的导线、信号线等实现供电以及信号输入输出功能。例如，控制芯片还可以包括硬件电路以及计算机可执行代码等。硬件电路可以包括常规的超大规模集成(VLSI)电路或者门阵列以及诸如逻辑芯片、晶体管之类的现有半导体或者其它分立的元件；硬件电路还可以包括现场可编程门阵列、可编程阵列逻辑、可编程逻辑设备等。
例如，本公开至少一个实施例提供的显示装置2可以为OLED面板、OLED电视、QLED面板、QLED电视、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置2还可以包括其他部件，例如数据驱动电路、时序控制器等，本公开的实施例对此不作限定。
需要说明的是，为表示清楚、简洁，本公开的实施例并没有给出该显示装置的全部组成单元。为实现该显示装置的基板功能，本领域技术人员可以根据具体需要提供、设置其他未示出的结构，本公开的实施例对此不作限制。
关于上述实施例提供的显示装置的技术效果可以参考本公开的实施例中提供的显示基板的技术效果，这里不再赘述。
有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (21)

1.一种显示基板，包括：
衬底基板；
显示区域，设置在所述衬底基板上，包括多行多列排布的多个像素驱动单元，其中，所述多个像素驱动单元的每个包括阈值补偿晶体管、第一发光控制晶体管和存储电容，所述阈值补偿晶体管分别与所述第一发光控制晶体管和所述存储电容相连，所述阈值补偿晶体管包括第一栅极和第二栅极，所述阈值补偿晶体管的有源层包括与所述第一栅极对应的第一沟道区、与所述第二栅极对应的第二沟道区以及位于所述第一沟道区和所述第二沟道区之间的中间区域，所述第一沟道区和所述第二沟道区通过所述中间区域相连；
多个光遮挡图案，其中，每个光遮挡图案包括第一端和第二端，所述多个光遮挡图案的第一端用于接收电压信号，所述多个光遮挡图案中的至少一个光遮挡图案的第二端与至少一行像素驱动单元的最外侧第1个像素驱动单元的阈值补偿晶体管的中间区域在垂直于所述衬底基板的方向上至少部分重叠。
2.根据权利要求1所述的显示基板，还包括至少部分围绕所述显示区域的周边区域、位于所述显示区域的多条第一电源线和位于所述周边区域的第一电源线边缘走线，
所述多条第一电源线沿第一方向延伸，配置为与所述多个像素驱动单元中的各列像素驱动单元连接，以分别向所述各列像素驱动单元提供所述第一电源电压；
所述第一电源线边缘走线配置为与所述多条第一电源线连接，以向所述第一电源线提供所述第一电源电压；
其中，所述电压信号包括所述第一电源电压。
3.根据权利要求2所述的显示基板，其中，
所述多个光遮挡图案包括多个第一光遮挡图案；
所述第一电源线边缘走线包括沿所述第一方向延伸且相对设置的第一子导线和第二子导线以及沿第二方向延伸且相对设置的第三子导线和第四子导线；
所述第一子导线设置在靠近所述多个像素驱动单元的第1个像素驱动单元的一侧；
所述多个第一光遮挡图案的第一端与所述第一子导线连接以接收所述第一电源电压，所述多个第一光遮挡图案中至少一个第一光遮挡图案的第二端与所述至少一行像素驱动单元的第1个像素驱动单元的阈值补偿晶体管的中间区域在垂直于所述衬底基板的方向上至少部分重叠。
4.根据权利要求2所述的显示基板，还包括：分别与所述多个像素驱动单元电连接的多条信号线、位于所述周边区域的与所述多条信号线中的至少一条电连接的第一电极图案以及位于所述周边区域的第二电极图案；
所述第一电极图案与所述第二电极图案位于所述周边区域的靠近所述至少一行像素驱动单元的最外侧第1个像素驱动单元的一侧；
所述第一电极图案与所述第二电极图案在垂直于所述衬底基板的板面的方向上至少部分交叠且绝缘设置。
5.根据权利要求4所述的显示基板，其中，所述第一电极图案通过过孔与所述信号线连接以对所述信号线进行负载电容的补偿；
所述第二电极图案通过过孔与所述第一电源线连接以接收所述第一电源电压。
6.根据权利要求5所述的显示基板，其中，所述光遮挡图案还包括：至少一个第二光遮挡图案；
其中，所述至少一个第二光遮挡图案的第一端与所述第二电极图案连接且一体形成，
所述至少一个第二光遮挡图案的第二端与在所述第二方向上与所述第二电极图案相邻的至少一行像素驱动单元的第1个像素驱动单元的至少一个阈值补偿晶体管的中间区域在垂直于所述衬底基板的方向上至少部分重叠。
7.根据权利要求6所述的显示基板，其中，与所述第一电极图案或所述第二电极图案在所述第二方向上相邻的至少一行像素驱动单元的像素个数小于与所述第一电极图案或所述第二电极图案在所述第一方向上相邻的一行像素驱动单元的像素个数。
8.根据权利要求3所述的显示基板，其中，所述第一光遮挡图案的延伸方向与所述第一子导线的延伸方向不相同。
9.根据权利要求4-8任一所述的显示基板，其中，所述多条信号线包括数据线或栅线。
10.根据权利要求9所述的显示基板，其中，所述数据线在所述衬底基板上的正投影与所述存储电容在所述衬底基板上的正投影至少部分重叠。
11.根据权利要求2所述的显示基板，还包括电源连接走线，位于所述周边区域的靠近所述至少一行像素驱动单元的最外侧第1个像素驱动单元的一侧；
其中，所述电源连接走线通过过孔与所述第一电源线连接以接收所述第一电源电压；
所述光遮挡图案还包括至少一个第三光遮挡图案；
所述至少一个第三光遮挡图案的第一端与所述电源连接走线连接；
所述至少一个第三光遮挡图案的第二端与在所述第二方向上与所述电源连接走线相邻的至少一行像素驱动单元的第1个像素驱动单元的阈值补偿晶体管的中间区域在垂直于所述衬底基板的方向上至少部分重叠。
12.根据权利要求9所述的显示基板，其中，与所述电源连接走线在所述第二方向上相邻的各行像素驱动单元的像素个数小于与所述电源连接走线在所述第一方向上相邻的一行像素驱动单元的像素个数。
13.根据权利要求9所述的显示基板，还包括：第一转接电极，其中，所述第一转接电极的第一端与所述电源连接走线通过过孔连接，所述第一转接电极的第二端与所述至少一个第三光遮挡图案通过过孔连接。
14.根据权利要求2所述的显示基板，其中，所述多个光遮挡图案中至少一个光遮挡图案的第一端分别与所述至少一行像素驱动单元的最外侧第1个像素驱动单元对应的第一电源线连接以接收所述第一电源电压作为所述电压信号。
15.根据权利要求2所述的显示基板，还包括初始化信号线，配置为向所述多个像素驱动单元提供初始化信号；
其中，所述电压信号包括所述初始化信号。
16.根据权利要求15所述的显示基板，其中，所述多个像素驱动单元的每个还包括第一复位晶体管和第二复位晶体管；
其中，所述第一复位晶体管的第一极和所述初始化信号线连接以接收所述初始化信号，所述第一复位晶体管的第二极和所述阈值补偿晶体管连接，所述第一复位晶体管的栅极和第一复位信号线连接以接收第一复位信号；
所述第二复位晶体管的第一极和所述初始化信号线连接以接收所述初始化信号，所述第二复位晶体管的第二极和所述第一发光控制晶体管连接，所述第二复位晶体管的栅极和第二复位信号线连接以接收第二复位信号。
17.根据权利要求16所述的显示基板，还包括多个第二转接电极、第一绝缘层、第二绝缘层和第三绝缘层，
其中，所述多个第二转接电极的第一端分别与所述初始化信号线连接以接收所述初始化信号，所述多个第二转接电极的第二端分别通过贯穿所述第一绝缘层、所述第二绝缘层和所述第三绝缘层的过孔与所述各行像素驱动单元的最外侧第1个像素驱动单元的第一复位晶体管的第一极连接；
所述最外侧第1个像素驱动单元的第一复位晶体管的第一极分别通过贯穿所述第一绝缘层和所述第二绝缘层的过孔与所述多个光遮挡图案的第一端连接。
18.根据权利要求16所述的显示基板，其中，所述像素驱动单元还包括驱动晶体管；
所述第一复位晶体管的有源层和所述驱动晶体管的有源层与所述第一电源线至少部分重叠。
19.根据权利要求1所述的显示基板，其中，各行像素驱动单元的最外侧第1个像素驱动单元对应的光遮挡图案的长度大于除所述各行像素驱动单元的最外侧第1个像素驱动单元外的像素驱动单元对应的光遮挡图案的长度。
20.根据权利要求2所述的显示基板，其中，除各行像素驱动单元的最外侧第1个像素驱动单元外的像素驱动单元对应的光遮挡图案与各列像素驱动单元分别对应的第一电源线连接。
21.一种显示装置，包括权利要求1-20任一所述的显示基板。
CN202011119110.1A 2020-10-19 2020-10-19 显示基板和显示装置 Pending CN114388558A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011119110.1A CN114388558A (zh) 2020-10-19 2020-10-19 显示基板和显示装置
PCT/CN2021/117747 WO2022083348A1 (zh) 2020-10-19 2021-09-10 显示基板和显示装置
US17/790,207 US20230030745A1 (en) 2020-10-19 2021-09-10 Display substrate and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011119110.1A CN114388558A (zh) 2020-10-19 2020-10-19 显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN114388558A true CN114388558A (zh) 2022-04-22

Family

ID=81192682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011119110.1A Pending CN114388558A (zh) 2020-10-19 2020-10-19 显示基板和显示装置

Country Status (3)

Country Link
US (1) US20230030745A1 (zh)
CN (1) CN114388558A (zh)
WO (1) WO2022083348A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023225906A1 (zh) * 2022-05-25 2023-11-30 京东方科技集团股份有限公司 驱动背板、显示面板及显示装置
WO2024130594A1 (zh) * 2022-12-21 2024-06-27 京东方科技集团股份有限公司 显示基板和显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220062185A (ko) * 2020-11-06 2022-05-16 삼성디스플레이 주식회사 유기 발광 표시 장치
CN115152030B (zh) * 2022-05-31 2023-06-30 京东方科技集团股份有限公司 显示面板及显示装置
CN115315812B (zh) * 2022-06-29 2023-09-01 京东方科技集团股份有限公司 显示基板以及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270444B2 (ja) * 1991-09-17 2002-04-02 株式会社日立製作所 液晶マトリクス表示装置及びその駆動方法
US20070296882A1 (en) * 2006-06-23 2007-12-27 Jau-Ching Huang Thin film transistor array
CN108470539B (zh) * 2018-06-13 2020-04-21 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板和显示装置
CN211150599U (zh) * 2020-03-23 2020-07-31 京东方科技集团股份有限公司 一种显示基板、显示装置
CN111681549B (zh) * 2020-06-16 2022-03-18 昆山国显光电有限公司 阵列基板和显示面板
CN113013218B (zh) * 2021-03-09 2024-05-24 武汉天马微电子有限公司 阵列基板、显示面板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023225906A1 (zh) * 2022-05-25 2023-11-30 京东方科技集团股份有限公司 驱动背板、显示面板及显示装置
WO2024130594A1 (zh) * 2022-12-21 2024-06-27 京东方科技集团股份有限公司 显示基板和显示装置

Also Published As

Publication number Publication date
WO2022083348A1 (zh) 2022-04-28
US20230030745A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
WO2022083348A1 (zh) 显示基板和显示装置
WO2022001435A1 (zh) 显示基板和显示装置
US12029088B2 (en) Display substrate and display device
CN113196495B (zh) 显示基板及显示装置
WO2022057527A1 (zh) 显示基板及显示装置
EP4068260A1 (en) Display substrate and display device
EP4057356A1 (en) Display panel and display apparatus
US20230255071A1 (en) Display device
US10903300B2 (en) Display panel
US11387310B2 (en) Array substrate with connection portion connecting power bus and power line and display panel
CN113517327B (zh) 显示面板、显示装置及显示方法
JP7477530B2 (ja) アレイ基板及び表示装置
CN115394201B (zh) 显示面板和显示装置
CN115768205A (zh) 显示基板及显示装置
EP4106001A1 (en) Display panel and display device
CN219999921U (zh) 显示基板
US11574936B2 (en) Display panel, preparation method thereof, and display device
WO2023159598A1 (zh) 显示基板和显示装置
WO2023016335A1 (zh) 显示基板及显示装置
KR20240050994A (ko) 표시 장치
CN117438430A (zh) 显示基板及显示装置
CN116940175A (zh) 显示基板
KR20230117003A (ko) 표시 장치
CN117438435A (zh) 显示面板及显示装置
CN117193551A (zh) 触控结构、触控显示面板以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination